[go: up one dir, main page]

TWI879608B - 用於控制像素陣列之驅動裝置 - Google Patents

用於控制像素陣列之驅動裝置 Download PDF

Info

Publication number
TWI879608B
TWI879608B TW113122327A TW113122327A TWI879608B TW I879608 B TWI879608 B TW I879608B TW 113122327 A TW113122327 A TW 113122327A TW 113122327 A TW113122327 A TW 113122327A TW I879608 B TWI879608 B TW I879608B
Authority
TW
Taiwan
Prior art keywords
transistor
signal
pulse signal
circuit
output
Prior art date
Application number
TW113122327A
Other languages
English (en)
Other versions
TW202601594A (zh
Inventor
游季芸
陳俊宇
陳勇志
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW113122327A priority Critical patent/TWI879608B/zh
Priority to US18/965,572 priority patent/US12499809B2/en
Application granted granted Critical
Publication of TWI879608B publication Critical patent/TWI879608B/zh
Publication of TW202601594A publication Critical patent/TW202601594A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種驅動裝置，用於控制像素陣列的複數個像素。驅動裝置包括複數個驅動電路，各驅動電路包括脈衝寬度調變電路與平移控制電路。脈衝寬度調變電路用於提供輸出脈衝訊號至像素陣列的像素之中的至少一者。輸出脈衝訊號具有輸出脈衝寬度。平移控制電路用於提供平移脈衝訊號至脈衝寬度調變電路與次級的平移控制電路。平移脈衝訊號具有平移脈衝寬度，平移脈衝寬度實質相等於第一時脈訊號 的第一週期或第二時脈訊號 的第二週期。第一週期相等於第二週期，脈衝寬度調變電路因應於平移脈衝訊號、資料訊號與掃略訊號以調變輸出脈衝寬度。

Description

用於控制像素陣列之驅動裝置
本揭示關於一種電子裝置，特別有關於一種驅動裝置，其用於控制像素陣列。
隨著顯示器技術的演進，已發展出各種尺寸的平面顯示器。在平面顯示器之中，通常利用閘極電路陣列(gate driver on array，GOA)的裝置以驅動平面顯示器的像素陣列內的像素。更具體而言，閘極電路陣列的裝置提供輸出訊號至像素陣列，藉由上述的輸出訊號控制像素陣列之中的電晶體開關，據以調整電晶體開關的導通時間，進而調整像素的發光時間及/或發光強度。
然而，現有的閘極電路陣列的電路之運作受限於時脈訊號，其輸出訊號的寬度是固定而無法調變的(例如，輸出訊號的寬度固定於時脈訊號的週期之整數倍)。更甚者，輸出訊號的波形可能必須與時脈訊號的波形完全一致。由於現有的閘極電路陣列的電路之輸出訊號的波形與寬度無法調整，導致像素的發光時間及/或發光強度的調整上失去了彈性。
針對於上述議題，需要提供改良的驅動裝置，能夠對於輸出訊號的波形與寬度進行調變。
根據本揭示之一實施例，提供一種驅動裝置，用於控制像素陣列的複數個像素。驅動裝置包括複數個驅動電路，此些驅動電路包括本級驅動電路與次級驅動電路，並且各驅動電路包括脈衝寬度調變電路與平移控制電路。脈衝寬度調變電路用於提供輸出脈衝訊號至像素陣列的像素之中的至少一者，輸出脈衝訊號具有輸出脈衝寬度。平移控制電路用於提供平移脈衝訊號至脈衝寬度調變電路與次級驅動電路的平移控制電路，平移脈衝訊號具有平移脈衝寬度，平移脈衝寬度實質相等於第一時脈訊號的第一週期或第二時脈訊號的第二週期。第一週期相等於第二週期，脈衝寬度調變電路因應於平移脈衝訊號、資料訊號與掃略訊號以調變輸出脈衝寬度。
透過閱讀以下圖式、詳細說明以及申請專利範圍，可見本揭示之其它方面以及優點。
2000:驅動裝置
3000:像素陣列
1000(n):驅動電路
1000(1),1000(2),1000(3),1000(4):驅動電路
1000(2M-1),1000(2M):驅動電路
1010,1020:驅動電路
100(n),100(n-1),100(n-3),100(n+1):平移控制電路
200(n):脈衝寬度調變電路
210:反向器
VGH:閘極高電壓
VGL:閘極低電壓
GOA_OUT_N[n],GOA_OUT_N[n-1]:平移脈衝訊號
GOA_OUT_N[n-2],GOA_OUT_N[n-3]:平移脈衝訊號
CK1:第一時脈訊號
PWM_GOA_OUT[n],PWM_GOA_OUT[1]:輸出脈衝訊號
PWM_GOA_OUT[2],PWM_GOA_OUT[3]:輸出脈衝訊號
Data:資料訊號
Sweep:掃略訊號
t01~t07:時間點
W1:平移脈衝寬度
W2:輸出脈衝寬度
W2(a),W2(b):寬度
P1,P2:週期
A,B,C,D,Q,G,F:節點
T1~T14:電晶體
C1~C5:電容器
VA,VB,VC,VD:電壓
V(Data),V(Sweep):電壓
S1_OUT,EM_OUT:輸出訊號
H:基準時間長度
第1圖為本揭示一實施例之驅動裝置的功能方塊圖。
第2圖為第1圖的驅動裝置的其中一個驅動電路)的功能方塊圖。
第3圖為第2圖的平移控制電路與脈衝寬度調變電路的各訊號的電壓變化之波形圖。
第4圖為第2圖的平移控制電路的電路圖。
第5圖為第2圖的脈衝寬度調變電路的電路圖。
第6A圖~第6D圖為平移控制電路與脈衝寬度調變電路的詳細運作的示意圖。
第7圖為平移控制電路與脈衝寬度調變電路之各訊號的電壓變化之波形圖，其對應於第6A圖~第6D圖的運作。
第8A圖是一比較例的驅動電路的各訊號的電壓變化之波形圖。
第8B圖是另一比較例的驅動電路的各訊號的電壓變化之波形圖。
第9圖為本揭示的驅動裝置的模擬結果之中，平移控制電路與脈衝寬度調變電路的各訊號的電壓變化之波形圖。
本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭示之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
第1圖為本揭示一實施例之驅動裝置2000的功能方塊圖。驅動裝置2000例如是閘極電路陣列(gate driver on array，GOA)的裝置，驅動裝置2000用於控制像素陣列3000之中的多個像素。例如，驅動裝置2000用於控制每個像素內部的薄膜電晶體(TFT)的開關。
驅動裝置2000包括複數級驅動電路1000(1)、1000(2)、1000(3)、1000(4)、...、1000(2M-1)、1000(2M)。此些驅動電路 1000(1)~1000(2M)各自提供驅動訊號至像素陣列3000之中對應的像素。例如，驅動電路1000(1)提供輸出脈衝訊號PWM_GOA_OUT[1]、驅動電路1000(2)提供輸出脈衝訊號PWM_GOA_OUT[2]、驅動電路1000(3)提供輸出脈衝訊號PWM_GOA_OUT[3]，依此類推。並且，驅動電路1000(1)~1000(2M)的每一者也提供驅動訊號至其後一級的驅動電路(即，次級驅動電路)。例如，第一級的驅動電路1000(1)提供平移訊號GOA_OUT_N[1]至第二級的驅動電路1000(2)；第二級的驅動電路1000(2)提供平移訊號GOA_OUT_N[2]至第三級的驅動電路1000(3)，依此類推。其中，第一級的驅動電路1000(1)更可從另一電路單元(圖中未顯示)接收初始的平移訊號GOA_OUT_N[0]。
在驅動電路1000(1)~1000(2M)之中，驅動電路1000(1)、驅動電路1000(3)、...、驅動電路1000(2M-1)是奇數級的驅動電路，其參考第一時脈訊號CK1而運作。另一方面，驅動電路1000(2)、驅動電路1000(4)、...、驅動電路1000(2M)是偶數級的驅動電路，其參考第二時脈訊號CK2而運作。
第2圖為第1圖的驅動裝置2000的其中一個驅動電路1000(n)的功能方塊圖。如第2圖所示，驅動電路1000(n)稱為本級的驅動電路，其中的引數“[n]”表示「本級」(即，第n級)。驅動電路1000(n)包括平移控制電路100(n)與脈衝寬度調變電路200(n)。
平移控制電路100(n)參考閘極高電壓VGH與閘極低電壓VGL而運作。閘極高電壓VGH例如是實質相等於6V，閘極低電壓VGL例如是實質相等於-6V。平移控制電路100(n)接收第一 時脈訊號CK1與前一級的平移脈衝訊號GOA_OUT_N[n-1]，並且將前一級的平移脈衝訊號GOA_OUT_N[n-1]進行平移以產生本級的平移脈衝訊號GOA_OUT_N[n]。更具體而言，前一級的平移脈衝訊號GOA_OUT_N[n-1]是來自於驅動裝置2000之中的前一級的驅動電路1000(n-1)的平移控制電路100(n-1)，其中的引數“[n-1]”表示「前一級」(即，第(n-1)級)。平移控制電路100(n)以第一時脈訊號CK1的週期P1的二分之一作為平移量，對於前一級的平移脈衝訊號GOA_OUT_N[n-1]進行平移而形成本級的平移脈衝訊號GOA_OUT_N[n]。並且，本級的平移脈衝訊號GOA_OUT_N[n]提供至本級的脈衝寬度調變電路200(n)與次級的平移控制電路100(n+1)。
平移脈衝訊號GOA_OUT_N[n]具有平移脈衝寬度W1，平移脈衝寬度W1實質相等於第一時脈訊號CK1的週期P1與第二時脈訊號CK2的週期P2(第2圖未顯示第二時脈訊號CK2；第二時脈訊號CK2的週期P2實質相等於第一時脈訊號CK1的週期P1)。週期P1可稱為「第一週期」，週期P2可稱為「第二週期」。
另一方面，脈衝寬度調變電路200(n)亦參考閘極高電壓VGH與閘極低電壓VGL而運作。脈衝寬度調變電路200(n)從本級的平移控制電路100(n)接收本級的平移脈衝訊號GOA_OUT_N[n]、並且從前三級的平移控制電路100(n-3)接收前三級的平移脈衝訊號GOA_OUT_N[n-3]；其中的引數“[n-3]”表示「前三級」(即，第(n-3)級)。再者，脈衝寬度調變電路200(n)接收 第一時脈訊號CK1、資料訊號Data與掃略訊號Sweep。上述之各級的平移脈衝訊號GOA_OUT_N[n-3]、GOA_OUT_N[n-1]與GOA_OUT_N[n]都具有相等的平移脈衝寬度W1。
脈衝寬度調變電路200(n)產生本級的輸出脈衝訊號PWM_GOA_OUT[n]。輸出脈衝訊號PWM_GOA_OUT[n]具有輸出脈衝寬度W2，輸出脈衝寬度W2是可調變的。更具體而言，脈衝寬度調變電路200(n)參考第一時脈訊號CK1與第二時脈訊號CK2的上升緣或下降緣、並因應於本級的平移脈衝訊號GOA_OUT_N[n]、前三級的平移脈衝訊號GOA_OUT_N[n-3]、資料訊號Data與掃略訊號Sweep對於輸出脈衝寬度W2進行調變。
第3圖為第2圖的平移控制電路100(n)與脈衝寬度調變電路200(n)的各訊號的電壓變化之波形圖。參照第3圖而說明平移脈衝訊號GOA_OUT_N[n]的平移之實施例。前三級的平移控制電路100(n-3)產生平移脈衝訊號GOA_OUT_N[n-3]。平移脈衝訊號GOA_OUT_N[n-3]的下降緣在時間點t01實質對齊於第二時脈訊號CK2的下降緣。平移脈衝訊號GOA_OUT_N[n-3]的上升緣在時間點t03實質對齊於後一個第二時脈訊號CK2的下降緣。平移脈衝訊號GOA_OUT_N[n-3]的平移脈衝寬度W1是平移脈衝訊號GOA_OUT_N[n-3]的下降緣與上升緣之間的時間差，平移脈衝寬度W1實質相等於第二時脈訊號CK2的週期P2與第一時脈訊號CK1的週期P1。平移脈衝訊號GOA_OUT_N[n-3]傳送至前二級的平移控制電路100(n-2)。驅動裝置2000之中奇數級的驅動電路之中 的平移控制電路提供的平移脈衝訊號GOA_OUT_N[n]的下降緣與上升緣實質對齊於第一時脈訊號CK1的連續兩個下降緣(例如，奇數級的驅動電路1000(1)之中的平移控制電路100(1)提供的平移脈衝訊號GOA_OUT_N[1]的下降緣與上升緣實質對齊於第一時脈訊號CK1的連續兩個下降緣)。類似地，驅動裝置2000之中偶數級的驅動電路之中的平移控制電路提供的平移脈衝訊號GOA_OUT_N[n]的下降緣與上升緣實質對齊於第二時脈訊號CK2的連續兩個下降緣(例如，偶數級的驅動電路1000(2)之中的平移控制電路100(2)提供的平移脈衝訊號GOA_OUT_N[2]的下降緣與上升緣實質對齊於第二時脈訊號CK2的連續兩個下降緣)。
前二級的平移控制電路100(n-2)對於平移脈衝訊號GOA_OUT_N[n-3]進行平移(以第一時脈訊號CK1的週期P1或第二時脈訊號CK2的週期P2的二分之一作為平移量)以產生平移脈衝訊號GOA_OUT_N[n-2]。平移脈衝訊號GOA_OUT_N[n-2]的下降緣在時間點t02實質對齊於第一時脈訊號CK1的下降緣，平移脈衝訊號GOA_OUT_N[n-2]的上升緣在在時間點t04實質對齊於後一個第一時脈訊號CK1的下降緣。平移脈衝訊號GOA_OUT_N[n-2]的平移脈衝寬度W1相等於平移脈衝訊號GOA_OUT_N[n-3]。
依此類推，前一級的平移控制電路100(n-1)接收平移脈衝訊號GOA_OUT_N[n-2]並且對其進行平移，以產生平移脈衝訊號GOA_OUT_N[n-1]。平移脈衝訊號GOA_OUT_N[n-1]的下 降緣在時間點t03實質對齊於第二時脈訊號CK2的下降緣，其上升緣在時間點t05實質對齊於後一個第二時脈訊號CK2的下降緣。類似地，本級的平移控制電路100(n)接收平移脈衝訊號GOA_OUT_N[n-1]並且對其進行平移，以產生平移脈衝訊號GOA_OUT_N[n]。平移脈衝訊號GOA_OUT_N[n]的下降緣在時間點t04實質對齊於第一時脈訊號CK1的下降緣，其上升緣在時間點t06實質對齊於後一個第一時脈訊號CK1的下降緣。
另一方面，參照第3圖而說明輸出脈衝訊號PWM_GOA_OUT[n]的輸出脈衝寬度W2的調變之實施例。在時間點t04，平移脈衝訊號GOA_OUT_N[n]的電壓由閘極高電壓VGH變化至閘極低電壓VGL以形成下降緣。因應於平移脈衝訊號GOA_OUT_N[n]的下降緣，掃略訊號Sweep的電壓亦由閘極高電壓VGH變化至閘極低電壓VGL以形成下降緣。掃略訊號Sweep的下降緣與平移脈衝訊號GOA_OUT_N[n]的下降緣是實質對齊於第一時脈訊號CK1的下降緣。
並且，因應於掃略訊號Sweep的下降緣與平移脈衝訊號GOA_OUT_N[n]的下降緣，脈衝寬度調變電路200(n)控制輸出脈衝訊號PWM_GOA_OUT[n]產生電壓變化，致使輸出脈衝訊號PWM_GOA_OUT[n]在時間點t04由閘極高電壓VGH變化至閘極低電壓VGL而形成下降緣。換言之，輸出脈衝訊號PWM_GOA_OUT[n]的下降緣是實質對齊於掃略訊號Sweep、平移脈衝訊號GOA_OUT_N[n]與第一時脈訊號CK1三者的下降緣。
脈衝寬度調變電路200(n)預先將資料訊號Data設定為第一預定電壓。在時間點t04與時間點t07之間，掃略訊號Sweep的電壓逐漸上升；大約在時間點t07掃略訊號Sweep的電壓上升至第二預定電壓。此時，資料訊號Data與掃略訊號Sweep(第3圖中未顯示資料訊號Data的波形)之間的電壓差達到預定電壓差(即，第一預定電壓與第二預定電壓之差值)，預定電壓差例如是脈衝寬度調變電路200(n)之中的某些電晶體的臨界電壓。因此，當資料訊號Data與掃略訊號Sweep之間的電壓差達到預定電壓差時，此些電晶體為導通，致使閘極高電壓VGH經由導通的電晶體傳送至輸出脈衝訊號PWM_GOA_OUT[n]，因此，輸出脈衝訊號PWM_GOA_OUT[n]由閘極低電壓VGL變化至閘極高電壓VGH而形成上升緣。輸出脈衝訊號PWM_GOA_OUT[n]在時間點t04的下降緣與時間點t07附近的上升緣之間的時間差即為輸出脈衝訊號PWM_GOA_OUT[n]的輸出脈衝寬度W2。換言之，藉由調整資料訊號Data的第一預定電壓，能夠改變資料訊號Data與掃略訊號Sweep之間的電壓差達到預定電壓差(即，達到某些電晶體的臨界電壓)的時間，據以調變輸出脈衝訊號PWM_GOA_OUT[n]的輸出脈衝寬度W2。即，改變輸出脈衝訊號PWM_GOA_OUT[n]的上升緣所在的時間點t07，使時間點t07提前或延後，進而對於輸出脈衝寬度W2進行調變。
第3圖是以第1圖的奇數級的驅動電路1000(1)、1000(3)、...、1000(2M-1)為例而說明，其中的平移控制電路100(n) 與脈衝寬度調變電路200(n)是依據第一時脈訊號CK1而運作，因此，其輸出脈衝訊號PWM_GOA_OUT[n]與平移脈衝訊號GOA_OUT_N[n]的下降緣是實質對齊於第一時脈訊號CK1的下降緣。在另一個示例中(第3圖未顯示)，偶數級的驅動電路1000(2)、1000(4)、...、1000(2M)是依據第二時脈訊號CK2而運作，因此，其輸出的脈衝訊號PWM_GOA_OUT[n]與平移脈衝訊號GOA_OUT_N[n]的下降緣是實質對齊於第二時脈訊號CK2的下降緣。第一時脈訊號CK1的下降緣與第二時脈訊號CK2的下降緣的時間差是實質相等於第一時脈訊號CK1的週期P1(或第二時脈訊號CK2的週期P2)的二分之一。
第4圖為第2圖的平移控制電路100(n)的電路圖。如第4圖所示，平移控制電路100(n)包括七個電晶體T1~T7與兩個電容器C1、C2。電晶體T1~T7的每一者例如是P型金氧半導體電晶體(PMOS)。電晶體T1~T7的每一者具有控制端、第一端與第二端。控制端是閘極，第一端例如是汲極，第二端例如是源極。在其他實施例中，第一端與第二端的角色可互相置換：第一端是源極，第二端是汲極。電容器C1、C2的每一者亦具有第一端與第二端。電容器C1主要用於提供耦合功能，電容器C2主要用於提供自舉或升壓(bootstrap)功能。
電容器C1可稱為「第二耦合電容」，電容器C1的第一端接收第一時脈訊號CK1，電容器C1的第二端耦接於節點C與電晶體T2的第一端。電容器C1具有耦合作用，以將第一時脈訊號 CK1的電壓經由電容器C1耦合至電晶體T2的第一端。電晶體T2可稱為「第二輸入電晶體」，電晶體T2的控制端耦接於電晶體T1的第一端與本級的平移控制電路100(n)的輸入端，以從前一級的平移控制電路100(n-1)接收前一級的平移脈衝訊號GOA_OUT_N[n-1](第4圖未顯示前一級的平移控制電路100(n-1))。電晶體T2的第二端耦接於節點F以接收閘極高電壓VGH。
電晶體T3可稱為「第一控制電晶體」，電晶體T3的第一端接收閘極低電壓VGL。電晶體T3的控制端耦接於節點C，以接收電容器C1耦合的第一時脈訊號CK1。如前所述，電晶體T2的第二端耦接於節點F而接收閘極高電壓VGH；因此，當電晶體T2導通時，電晶體T3的控制端亦可經由導通的電晶體T2接收節點F的閘極高電壓VGH。電晶體T3的第二端耦接於節點D與電晶體T4的第一端。
電晶體T4的控制端耦接於電晶體T1的第二端，以經由導通的電晶體T1接收前一級的平移脈衝訊號GOA_OUT_N[n-1]。電晶體T4的第二端耦接於節點F以接收閘極高電壓VGH。
電晶體T5與電晶體T7各自的控制端耦接於節點D、電晶體T3的第二端與電晶體T4的第一端。電晶體T5與電晶體T7各自的第二端耦接於節點F以接收閘極高電壓VGH。電晶體T5的第一端耦接於節點Q與電晶體T1的第二端，以經由導通的電晶體 T1接收前一級的平移脈衝訊號GOA_OUT_N[n-1]。電晶體T7可稱為「第三輸出電晶體」，電晶體T7的第一端耦接於本級的平移控制電路100(n)的輸出端，以控制本級的平移脈衝訊號GOA_OUT_N[n]的電壓。並且，電晶體T7的第一端耦接於電容器C2的第二端與電晶體T6的第二端。
電晶體T6可稱為「第四輸出電晶體」，電晶體T6的第一端接收閘極低電壓VGL、其控制端接收前一級的平移脈衝訊號GOA_OUT_N[n-1]、其第二端耦接於平移控制電路的輸出端以控制平移脈衝訊號GOA_OUT_N[n]的電壓。
電容器C2可稱為「第二升壓電容」，電容器C2跨接於平移脈衝電路的輸出端與電晶體T6的控制端。其中，電容器C2的第一端與電晶體T6的控制端共同耦接於節點Q與電晶體T1的第二端，以經由導通的電晶體T1接收前一級的平移脈衝訊號GOA_OUT_N[n-1]。並且，電晶體T6的第一端接收閘極低電壓VGL。
第5圖為第2圖的脈衝寬度調變電路200(n)的電路圖。如第5圖所示，脈衝寬度調變電路200(n)包括七個電晶體T8~T14與三個電容器C3~C5。電晶體T8~T9、T11~14的每一者例如是PMOS電晶體，電晶體T10是N型金氧半導體電晶體(NMOS)。綜上所述，脈衝寬度調變電路200(n)的電晶體T8~T9、T11~14與第4圖的平移控制電路100(n)的電晶體T1~T7皆為PMOS電晶體，其例如是低溫多晶矽(Low Temperature Poly-Silicon，LTPS)之薄膜電晶體。相對地，脈衝寬度調變電路200(n)的電晶體T10則是NMOS電晶體，其例如是氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO)之薄膜電晶體。
類似於平移控制電路100(n)的電晶體T1~T7，脈衝寬度調變電路200(n)的電晶體T8~T14的每一者亦具有控制端、第一端與第二端。控制端是閘極，第一端例如是汲極(或源極)，第二端例如是源極(或汲極)。電容器C3~C5的每一者亦具有第一端與第二端。電容器C3主要用於提供穩壓功能，電容器C4主要用於提供耦合功能，電容器C5主要用於提供自舉或升壓功能。
電晶體T10與電晶體T11組成反向器電路210。其中，電晶體T10可稱為「第一反向器電晶體」，電晶體T11可稱為「第二反向器電晶體」。電晶體T10的控制端與電晶體T11的控制端共同耦接於節點A，節點A作為反向器電路210的反向輸入端。電晶體T10的第二端與電晶體T11的第一端共同耦接於節點B，節點B作為反向器電路210的反向輸出端。電晶體T10的第一端接收閘極低電壓VGL，電晶體T11的第二端耦接於耦接於節點F以接收閘極高電壓VGH。
電容器C4可稱為「第一耦合電容」，電容器C4的第一端接收掃略訊號Sweep，電容器C4的第二端耦接於節點A。掃略訊號Sweep經由電容器C4耦合至節點A，以經由反向輸入端控制反向器電路210的運作。
電晶體T9可稱為「第一輸入電晶體」，電晶體T9的 第一端接收資料訊號Data，電晶體T9的控制端接收前三級的平移脈衝訊號GOA_OUT_N[n-3]，電晶體T9的第二端耦接於節點A。電晶體T9因應於前三級的平移脈衝訊號GOA_OUT_N[n-3]而導通，資料訊號Data經由導通的電晶體T9傳送至節點A，並且掃略訊號Sweep經由電容器C4耦合至節點A。藉由資料訊號Data與掃略訊號Sweep控制節點A(即，反向輸入端)的電壓，進而控制反向器電路210的運作。在一個示例中，當電晶體T9為關閉時，節點A為浮接狀態，節點A的電壓是實質相等於掃略訊號Sweep與資料訊號Data的電壓差。根據掃略訊號Sweep與資料訊號Data的電壓差控制反向器電路210的運作。
反向器電路210的反向輸出端是節點B。節點B耦接於電晶體T12與電晶體T14各自的控制端。電晶體T12與電晶體T14各自的第二端耦接於節點F以接收閘極高電壓VGH。電晶體T12的第一端耦接於節點G與電晶體T8的第二端，電晶體T8的第一端接收平移脈衝訊號GOA_OUT_N[n]。電晶體T8的控制端接收第一時脈訊號CK1，電晶體T8因應於第一時脈訊號CK1而導通。電晶體T12的第一端可經由導通的電晶體T8接收平移脈衝訊號GOA_OUT_N[n]。
電晶體T14可稱為「第一輸出電晶體」，電晶體T14的第一端耦接於本級的脈衝寬度調變電路200(n)的輸出端，以控制本級的輸出脈衝訊號PWM_GOA_OUT[n]的電壓。並且，電晶體T14的第一端耦接於電容器C5的第二端與電晶體T13第二端。
電晶體T13可稱為「第二輸出電晶體」，電容器C5可稱為「第一升壓電容」。電容器C5的第一端與電晶體T13的控制端共同耦接於節點G與電晶體T8的第二端，以經由導通的電晶體T8接收平移脈衝訊號GOA_OUT_N[n]。並且，電晶體T13的第一端接收閘極低電壓VGL。
電容器C3可稱為「穩壓電容」，電容器C3的第一端耦接於電晶體T8的第一端、並且接收平移脈衝訊號GOA_OUT_N[n]。電容器C3的第二端耦接於節點F以接收閘極高電壓VGH。
第6A圖~第6D圖為平移控制電路100(n)與脈衝寬度調變電路200(n)的詳細運作的示意圖。第7圖為平移控制電路100(n)與脈衝寬度調變電路200(n)之各訊號的電壓變化之波形圖，其對應於第6A圖~第6D圖的運作。先參見第6A圖及第7圖的波形圖。在時間點t01，前三級的平移脈衝訊號GOA_OUT_N[n-3]的電壓由閘極高電壓VGH變化至閘極低電壓VGL，並且第一時脈訊號CK1是閘極高電壓VGH，電晶體T8與電晶體T13為斷開。因應於閘極低電壓VGL的平移脈衝訊號GOA_OUT_N[n-3]，電晶體T9為導通，資料訊號Data經由導通的電晶體T9寫入節點A。此時，節點A的電壓VA實質相等於資料訊號Data的電壓V(Data)。資料訊號Data的電壓V(Data)例如是8.05V。節點A耦接於電晶體T10的控制端，節點A的電壓VA施加於電晶體T10的控制端，電晶體T10因應於節點A的電壓VA(實質相等於資料訊號Data的電壓 V(Data)，例如是8.05V)而導通，並且電晶體T11為斷開。閘極低電壓VGL經由導通的電晶體T10寫入節點B，節點B的電壓VB實質相等於閘極低電壓VGL。
節點B耦接於電晶體T12與電晶體T14各自的控制端，因此，電晶體T12與電晶體T14因應於節點B的電壓VB(實質相等於閘極低電壓VGL)而導通。此時，脈衝寬度調變電路200(n)的輸出端經由導通的電晶體T14接收閘極高電壓VGH。因此，在時間點t01，脈衝寬度調變電路200(n)輸出的輸出脈衝訊號PWM_GOA_OUT[n]為閘極高電壓VGH。
第一時脈訊號CK1是閘極高電壓VGH，因此平移控制電路100(n)之中的電晶體T1與電晶體T6為斷開。並且，平移控制電路100(n)之中的其他電晶體(包括電晶體T2、T3、T4、T5與T7)也是斷開。在時間點t01，平移脈衝訊號GOA_OUT_N[n]為閘極高電壓VGH。
接著，參見第6B圖及第7圖的波形圖。在時間點t04，第一時脈訊號CK1是閘極低電壓VGL，前一級的平移脈衝訊號GOA_OUT_N[n-1]也是閘極低電壓VGL，前三級的平移脈衝訊號GOA_OUT_N[n-3]是閘極高電壓VGH。電晶體T8為斷開，電晶體T13為導通。因應於閘極高電壓VGH的平移脈衝訊號GOA_OUT_N[n-3]，電晶體T9為斷開，節點A為浮接狀態。電容器C4的跨壓(即，電容器C4的第二端與第一端之間的電壓差)耦合至節點A，節點A的電壓VA實質相等於資料訊號Data的電壓 V(Data)與掃略訊號Sweep的電壓V(Sweep)的電壓差，如式(1)所示：VA=[V(Data)-V(Sweep)] (1)
在時間點t04，掃略訊號Sweep的電壓V(Sweep)變化至閘極低電壓VGL。節點A的電壓VA小於電晶體T10的臨界電壓Vth，因此電晶體T10為斷開。並且，電晶體T11因應於節點A的電壓VA而導通。閘極高電壓VGH經由導通的電晶體T11寫入節點B，節點B的電壓VB實質相等於閘極高電壓VGH。因此，電晶體T12與電晶體T14因應於節點B的電壓VB而斷開。此時，閘極高電壓VGH不會經由斷開的電晶體T12與電晶體T14傳送至輸出脈衝訊號PWM_GOA_OUT[n]。相對地，閘極低電壓VGL經由導通的電晶體T13傳送至輸出脈衝訊號PWM_GOA_OUT[n]。因此，輸出脈衝訊號PWM_GOA_OUT[n]由先前的時間點(例如時間點t01~時間點t03)的閘極高電壓VGH變化至時間點t04的閘極低電壓VGL。換言之，在時間點t04，因應於掃略訊號Sweep的電壓V(Sweep)變化至閘極低電壓VGL，輸出脈衝訊號PWM_GOA_OUT[n]亦變化至閘極低電壓VGL。在計算輸出脈衝訊號PWM_GOA_OUT[n]的輸出脈衝寬度W2時，時間點t04是起始時間點。電容器C5具有自舉或升壓的作用，可使電晶體T13的導通程度大幅增加(接近於完全導通的狀態)，致使輸出脈衝訊號PWM_GOA_OUT[n]在輸出脈衝寬度W2之起始的時 間點t04迅速下拉(pull down)至閘極低電壓VGL。
接著，參見第6C圖及第7圖的波形圖。在時間點t05，第一時脈訊號CK1是閘極高電壓VGH，電晶體T13為斷開。電晶體T9因應於閘極高電壓VGH的平移脈衝訊號GOA_OUT_N[n-3]而仍然為斷開，節點A仍然為浮接狀態。在時間點t04至時間點t05的期間，掃略訊號Sweep的電壓V(Sweep)持續上升。經由電容器C4的耦合作用，節點A的電壓VA也隨之上升。當節點A的電壓VA上升至大於電晶體T10的臨界電壓Vth時，電晶體T10為導通，電晶體T11為斷開。閘極低電壓VGL經由導通的電晶體T10寫入節點B，因此，電晶體T12與電晶體T14因應於相等於閘極低電壓VGL的電壓VB而導通。此時，閘極高電壓VGH經由導通的電晶體T12與電晶體T14傳送至輸出脈衝訊號PWM_GOA_OUT[n]。因此，輸出脈衝訊號PWM_GOA_OUT[n]由時間點t04的閘極低電壓VGL變化至時間點t05的閘極高電壓VGH。在時間點t05，因應於掃略訊號Sweep的電壓V(Sweep)的上升，節點A的電壓VA達到預定電壓差，此時節點A的電壓VA大於電晶體T10的臨界電壓Vth，則輸出脈衝訊號PWM_GOA_OUT[n]變化至時間點t05的閘極高電壓VGH。在計算輸出脈衝訊號PWM_GOA_OUT[n]的輸出脈衝寬度W2時，時間點t05是結束時間點。即，輸出脈衝寬度W2是時間點t05與時間點t04之間的時間差。
接著，參見第6D圖及第7圖的波形圖。在時間點t06，第一時脈訊號CK1是閘極低電壓VGL，在平移控制電路100(n)之中， 電晶體T1、電晶體T3、電晶體T5、電晶體T7為導通。另一方面，電晶體T6、電晶體T2、電晶體T4為斷開。更具體而言，電壓相等於閘極低電壓VGL的第一時脈訊號CK1經由電容器C1耦合至節點C，因此節點C的電壓VC實質相等於閘極低電壓VGL。因應於節點C的電壓VC，電晶體T3為導通，閘極低電壓VGL經由導通的電晶體T3傳送至節點D，因此節點D的電壓VD實質相等於閘極低電壓VGL。電晶體T5與電晶體T7的控制端耦接於節點D，因應於節點D的電壓VD，電晶體T5與電晶體T7為導通，因此閘極高電壓VGH經由導通的電晶體T7傳送至平移脈衝訊號GOA_OUT_N[n]。換言之，平移脈衝訊號GOA_OUT_N[n]在時間點t06變化至閘極高電壓VGH。如前文所述，平移脈衝訊號GOA_OUT_N[n]在先前的時間點t04變化至閘極低電壓VGL，因此，平移脈衝訊號GOA_OUT_N[n]的平移脈衝寬度W1相等於時間點t04與時間點t06之間的時間差。電容器C2具有自舉或升壓的作用，可使電晶體T6的導通程度大幅增加(接近於完全導通的狀態)，致使平移脈衝訊號GOA_OUT_N[n]在輸出脈衝寬度W1之起始的時間點t04迅速下拉至閘極低電壓VGL。並且，電容器C3可提供穩壓功能，使平移脈衝訊號GOA_OUT_N[n]在平移脈衝寬度W1的期間內穩定維持於閘極低電壓VGL。另一方面，在脈衝寬度調變電路200(n)之中，隨著掃略訊號Sweep的電壓V(Sweep)的逐漸上升，節點A的電壓VA逐漸上升至資料訊號Data的電壓V(Data)。
第8A圖是一比較例的驅動電路1010的各訊號的電壓變化之波形圖。第8A圖的驅動電路1010是發射型閘極電路陣列(EM GOA)，驅動電路1010提供輸出訊號EM_OUT至像素陣列。輸出訊號EM_OUT的功能是類似於本揭示的輸出脈衝訊號PWM_GOA_OUT[n]。輸出訊號EM_OUT的寬度W2(a)是固定而無法調變的，輸出訊號EM_OUT的寬度W2(a)是固定為第一時脈訊號CK1的週期P1或第一時脈訊號CK1的週期P2的整數倍。並且，輸出訊號EM_OUT的電壓下降時，其無法在第二時脈訊號CK2的下降緣立即下拉至閘極低電壓，而是以階梯狀逐次下降。
另一方面，第8B圖是另一比較例的驅動電路1020的各訊號的電壓變化之波形圖。第8B圖的驅動電路1020是掃描型閘極電路陣列(Scan GOA)，驅動電路1020提供輸出訊號S1_OUT至像素陣列。輸出訊號S1_OUT的波形必須與第一時脈訊號CK1的波形一致，因此無法改變輸出訊號S1_OUT的寬度W2(b)。
相較於第8A、8B圖的比較例，本揭示的脈衝寬度調變電路200(n)藉由電容器C5的升壓作用，使電晶體T13的導通程度大幅增加，進而使得輸出脈衝訊號PWM_GOA_OUT[n]迅速下拉至閘極低電壓VGL。並且，可藉由改變資料訊號Data的第一預定電壓以調變輸出脈衝訊號PWM_GOA_OUT[n]的輸出脈衝寬度W2，不限制於第一時脈訊號CK1的週期P1或第一時脈訊號CK1的週 期P2的整數倍。輸出脈衝訊號PWM_GOA_OUT[n]無須與第一時脈訊號CK1的波形一致。
第9圖為本揭示的驅動裝置2000的模擬結果之中，平移控制電路100(n)與脈衝寬度調變電路200(n)的各訊號的電壓變化之波形圖。模擬的設定如下：第一時脈訊號CK1的週期P1與第一時脈訊號CK1的週期P2都相等於72μs。以週期P1的二分之一作為基準時間長度H，週期P1與週期P2都相等於基準時間長度H的兩倍(即，2H)。掃略訊號Sweep的上升期間的時間長度為4H。資料訊號Data的第一預定電壓可設定為1.8V至8.05V的範圍。前三級的平移脈衝訊號GOA_OUT_N[n-3]、前一級的平移脈衝訊號GOA_OUT_N[n-1]與本級的平移脈衝訊號GOA_OUT_N[n]的平移脈衝寬度W1都相等於2H。
可調變輸出脈衝訊號PWM_GOA_OUT[n]的輸出脈衝寬度W2，輸出脈衝寬度W2大致接近於掃略訊號Sweep的上升期間的時間長度4H。例如，將輸出脈衝寬度W2調變至3.8H，輸出脈衝訊號PWM_GOA_OUT[n]的波形不會大幅失真(大致保持為方波)。在其他模擬中，亦可改變掃略訊號Sweep的上升期間的時間長度，進而調變輸出脈衝寬度W2而增加至大於3.8H(例如增加至5H、6H、8H，等等)。另一方面，可調變輸出脈衝寬度W2而減少至最小值0.33H，波形仍然不會大幅失真。
雖然本揭示已以較佳實施例及範例詳細揭示如上，可理解的是，此些範例意指說明而非限制之意義。可預期的是， 所屬技術領域中具有通常知識者可想到多種修改及組合，其多種修改及組合落在本揭示之精神以及後附之申請專利範圍之範圍內。
1000(n):驅動電路
100(n),100(n-1),100(n-3),100(n+1):平移控制電路
200(n):脈衝寬度調變電路
VGH:閘極高電壓
VGL:閘極低電壓
GOA_OUT_N[n],GOA_OUT_N[n-1]:平移脈衝訊號
GOA_OUT_N[n-3]:平移脈衝訊號
CK1:第一時脈訊號
PWM_GOA_OUT[n]:輸出脈衝訊號
Data:資料訊號
Sweep:掃略訊號

Claims (20)

  1. 一種驅動裝置，用於控制一像素陣列的複數個像素，該驅動裝置包括複數個驅動電路，該些驅動電路包括一本級驅動電路與一次級驅動電路，各該驅動電路包括： 一脈衝寬度調變電路，用於提供一輸出脈衝訊號至該像素陣列的該些像素之中的至少一者，該輸出脈衝訊號具有一輸出脈衝寬度；以及 一平移控制電路，用於提供一平移脈衝訊號至該脈衝寬度調變電路與該次級驅動電路的該平移控制電路，該平移脈衝訊號具有一平移脈衝寬度，該平移脈衝寬度實質相等於一第一時脈訊號的一第一週期或一第二時脈訊號的一第二週期， 其中，該第一週期相等於該第二週期，該脈衝寬度調變電路因應於該平移脈衝訊號、一資料訊號與一掃略訊號以調變該輸出脈衝寬度。
  2. 如請求項1所述之驅動裝置，其中該掃略訊號根據該第一時脈訊號的一下降緣或該第二時脈訊號的一下降緣由一閘極高電壓變化至一閘極低電壓，該脈衝寬度調變電路因應於該掃略訊號的該閘極低電壓控制該輸出脈衝訊號由該閘極高電壓變化至該閘極低電壓而形成該輸出脈衝訊號的一下降緣。
  3. 如請求項2所述之驅動裝置，其中該掃略訊號由該閘極低電壓持續上升，當該資料訊號與該掃略訊號之間的電壓差達到一預定電壓差時，該脈衝寬度調變電路控制該輸出脈衝訊號由該閘極低電壓變化至該閘極高電壓而形成該輸出脈衝訊號的一上升緣，該輸出脈衝訊號的該下降緣與該上升緣之間的時間差相等於該輸出脈衝寬度。
  4. 如請求項3所述之驅動裝置，其中該預定電壓差相等於該脈衝寬度調變電路之中的至少一個電晶體的臨界電壓。
  5. 如請求項3所述之驅動裝置，其中該平移控制電路因應於該第一時脈訊號的該下降緣或該第二時脈訊號的該下降緣控制該平移脈衝訊號由該閘極高電壓變化至該閘極低電壓而形成該平移脈衝訊號的一下降緣，該輸出脈衝訊號的該下降緣實質對齊於該平移脈衝訊號的該下降緣。
  6. 如請求項5所述之驅動裝置，其中該平移脈衝訊號具有一上升緣，該平移脈衝訊號的該下降緣與該上升緣分別實質對齊於該第一時脈訊號或該第二時脈訊號的連續兩個下降緣，並且該平移脈衝訊號的該下降緣與該上升緣之間的時間差相等於該平移脈衝寬度。
  7. 如請求項6所述之驅動裝置，其中該些驅動電路包括： 複數個奇數級驅動電路；以及 複數個偶數級驅動電路， 其中，在各該奇數級驅動電路之中，該輸出脈衝訊號的該下降緣與該平移脈衝訊號的該下降緣實質對齊於該第一時脈訊號的該下降緣，在各該偶數級驅動電路之中，該輸出脈衝訊號的該下降緣與該平移脈衝訊號的該下降緣實質對齊於該第二時脈訊號的該下降緣。
  8. 如請求項7所述之驅動裝置，其中該些驅動電路更包括： 一前一級驅動電路；以及 一前三級驅動電路， 其中，該本級驅動電路的該平移控制電路從該前一級驅動電路的該平移控制電路接收前一級的該平移脈衝訊號，該前三級驅動電路的該平移控制電路提供前三級的該平移脈衝訊號至該本級驅動電路的該脈衝寬度調變電路。
  9. 如請求項8所述之驅動裝置，其中前一級的該平移脈衝訊號的該下降緣與本級的該平移脈衝訊號的該下降緣之間的時間差相等於該第一週期的二分之一或該第二週期的二分之一。
  10. 如請求項1所述之驅動裝置，其中該脈衝寬度調變電路包括： 一第一耦合電容，係接收該掃略訊號；以及 一反向器電路，具有一反向輸入端與一反向輸出端，該反向輸入端耦接於該第一耦合電容， 其中，該掃略訊號經由該第一耦合電容耦合至該反向輸入端。
  11. 如請求項10所述之驅動裝置，其中該脈衝寬度調變電路更包括： 一第一輸入電晶體，具有一第一端以接收該資料訊號、一控制端以接收一前三級的該平移脈衝訊號、與一第二端耦接於該反向器電路的該反向輸入端， 其中，該前三級的該平移脈衝訊號是由一前三級驅動電路的該平移控制電路提供。
  12. 如請求項11所述之驅動裝置，其中該第一輸入電晶體因應於該前三級的該平移脈衝訊號而導通或斷開，當該第一輸入電晶體為導通時，該資料訊號經由該第一輸入電晶體傳送至該反向器電路的該反向輸入端，該反向輸入端的電壓相等於該資料訊號的電壓。
  13. 如請求項12所述之驅動裝置，其中當該第一輸入電晶體為斷開時，該反向器電路的該反向輸入端為浮接狀態，該反向輸入端的電壓相等於該資料訊號的電壓與該掃略訊號的電壓之間的電壓差。
  14. 如請求項11所述之驅動裝置，其中該反向器電路包括： 一第一反向器電晶體，係為一氧化銦鎵鋅薄膜電晶體；以及 一第二反向器電晶體，係為一低溫多晶矽薄膜電晶體， 其中該第一反向器電晶體的一控制端與該第二反向器電晶體的一控制端共同耦接於該反向輸入端，該第一反向器電晶體因應於該資料訊號的電壓與該掃略訊號的電壓之間的電壓差而導通。
  15. 如請求項14所述之驅動裝置，其中該脈衝寬度調變電路更包括： 一穩壓電容，跨接於該脈衝寬度調變電路的一輸入端與該第二反向器電晶體的一第二端， 其中該脈衝寬度調變電路的該輸入端接收該平移脈衝訊號，該第二反向器電晶體的該第二端接收一閘極高電壓。
  16. 如請求項14所述之驅動裝置，其中該脈衝寬度調變電路更包括： 一第一輸出電晶體，具有一第一端耦接於該脈衝寬度調變電路的一輸出端以控制該輸出脈衝訊號的電壓、一控制端耦接於該反向器電路的該反向輸出端、與一第二端以接收一閘極高電壓， 其中，當該第一反向器電晶體為導通時，該第一輸出電晶體的該控制端經由該第一反向器電晶體接收一閘極低電壓而為導通，該閘極高電壓經由該第一輸出電晶體傳送至該輸出脈衝訊號。
  17. 如請求項16所述之驅動裝置，其中該脈衝寬度調變電路更包括： 一第二輸出電晶體，具有一第一端以接收該閘極低電壓、一控制端以接收該平移脈衝訊號、與一第二端耦接於該脈衝寬度調變電路的該輸出端；以及 一第一升壓電容，跨接於該脈衝寬度調變電路的該輸出端與該第二輸出電晶體的該控制端。
  18. 如請求項1所述之驅動裝置，其中該平移控制電路包括： 一第二耦合電容，係接收該第一時脈訊號；以及 一第二輸入電晶體，具有一第一端耦接於該第二耦合電容、一控制端耦接於該平移控制電路的一輸入端以接收一前一級的該平移脈衝訊號、以及一第二端以接收一閘極高電壓。
  19. 如請求項18所述之驅動裝置，其中該平移控制電路更包括： 一第一控制電晶體，具有一第一端以接收一閘極低電壓、與一控制端耦接於該第二輸入電晶體的該第一端與該第二耦合電容；以及 一第三輸出電晶體，具有一第一端耦接於該平移控制電路的一輸出端以控制該平移脈衝訊號的電壓、一控制端耦接於該第一控制電晶體的一第二端、與一第二端以接收該閘極高電壓， 其中，當該第一控制電晶體為導通時，該第三輸出電晶體的該控制端經由該第一控制電晶體接收該閘極低電壓而為導通，該閘極高電壓經由該第三輸出電晶體傳送至該平移脈衝訊號。
  20. 如請求項19所述之驅動裝置，其中該平移控制電路更包括： 一第四輸出電晶體，具有一第一端以接收該閘極低電壓、一控制端以接收該前一級的該平移脈衝訊號、與一第二端耦接於該平移控制電路的該輸出端；以及 一第二升壓電容，跨接於該平移脈衝電路的該輸出端與該第四輸出電晶體的該控制端。
TW113122327A 2024-06-17 2024-06-17 用於控制像素陣列之驅動裝置 TWI879608B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113122327A TWI879608B (zh) 2024-06-17 2024-06-17 用於控制像素陣列之驅動裝置
US18/965,572 US12499809B2 (en) 2024-06-17 2024-12-02 Driving device for controlling pixel array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113122327A TWI879608B (zh) 2024-06-17 2024-06-17 用於控制像素陣列之驅動裝置

Publications (2)

Publication Number Publication Date
TWI879608B true TWI879608B (zh) 2025-04-01
TW202601594A TW202601594A (zh) 2026-01-01

Family

ID=96142270

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113122327A TWI879608B (zh) 2024-06-17 2024-06-17 用於控制像素陣列之驅動裝置

Country Status (2)

Country Link
US (1) US12499809B2 (zh)
TW (1) TWI879608B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201712657A (zh) * 2015-09-30 2017-04-01 樂金顯示科技股份有限公司 顯示裝置及其驅動方法
CN107871480A (zh) * 2016-09-28 2018-04-03 硅工厂股份有限公司 栅极驱动电路、电平移位器和显示装置
CN110223621A (zh) * 2019-06-10 2019-09-10 惠科股份有限公司 信号调制方法、装置及显示装置
CN117524061A (zh) * 2023-06-09 2024-02-06 友达光电股份有限公司 显示装置及其驱动方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114651297B (zh) * 2020-01-03 2025-12-09 三星电子株式会社 显示模块
KR102748791B1 (ko) * 2020-04-16 2025-01-02 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
CN111477164B (zh) * 2020-05-13 2022-04-05 深圳市华星光电半导体显示技术有限公司 一种显示器的驱动电路
KR102744636B1 (ko) * 2020-08-11 2024-12-20 삼성전자주식회사 디스플레이 장치 및 이의 제어 방법
WO2022059933A1 (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 디스플레이 모듈
TWI749998B (zh) * 2021-01-12 2021-12-11 友達光電股份有限公司 移位暫存電路及畫素驅動裝置
CN114783353B (zh) 2021-01-22 2025-02-18 中国科学院微电子研究所 一种μLED单元发光电路、其发光控制方法和显示装置
CN112927651B (zh) 2021-02-05 2022-05-24 华南理工大学 一种像素驱动电路、有源电致发光显示器及驱动方法
KR20230071904A (ko) * 2021-11-16 2023-05-24 삼성디스플레이 주식회사 표시 장치와 그의 구동 방법
CN116312351A (zh) * 2021-12-31 2023-06-23 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
TW202336727A (zh) * 2022-01-27 2023-09-16 南韓商三星顯示器有限公司 顯示裝置及包含其之拼接狀顯示裝置
WO2024019497A1 (ko) * 2022-07-18 2024-01-25 서울대학교산학협력단 더블게이트 트랜지스터를 포함하는 마이크로 led 구동 회로 및 이를 포함하는 마이크로 led 표시장치
KR20240097047A (ko) * 2022-12-19 2024-06-27 삼성디스플레이 주식회사 표시 장치
KR20240119947A (ko) * 2023-01-30 2024-08-07 삼성디스플레이 주식회사 화소 회로 및 화소 회로를 포함하는 표시 장치의 구동 방법
TWI854572B (zh) 2023-03-31 2024-09-01 友達光電股份有限公司 發光驅動電路
CN116825017A (zh) * 2023-06-30 2023-09-29 天马新型显示技术研究院(厦门)有限公司 显示装置
KR20250042246A (ko) * 2023-09-19 2025-03-27 삼성디스플레이 주식회사 표시 장치
CN117746768A (zh) * 2024-01-02 2024-03-22 武汉天马微电子有限公司 显示面板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201712657A (zh) * 2015-09-30 2017-04-01 樂金顯示科技股份有限公司 顯示裝置及其驅動方法
CN107871480A (zh) * 2016-09-28 2018-04-03 硅工厂股份有限公司 栅极驱动电路、电平移位器和显示装置
CN110223621A (zh) * 2019-06-10 2019-09-10 惠科股份有限公司 信号调制方法、装置及显示装置
CN117524061A (zh) * 2023-06-09 2024-02-06 友达光电股份有限公司 显示装置及其驱动方法

Also Published As

Publication number Publication date
US12499809B2 (en) 2025-12-16
US20250329285A1 (en) 2025-10-23

Similar Documents

Publication Publication Date Title
JP6415713B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
TWI520493B (zh) 移位暫存電路以及削角波形產生方法
JP5232956B2 (ja) 液晶表示装置
US7646841B2 (en) Method of driving transistor
JP6434142B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
WO2018040711A1 (zh) 移位寄存器及其中的驱动方法、栅极驱动电路和显示装置
JP6579668B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
CN112419960B (zh) 移位寄存器、显示面板及显示装置
JP6440226B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
CN107731170A (zh) 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置
WO2019154122A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
JP6317528B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
TWI879608B (zh) 用於控制像素陣列之驅動裝置
TWI782585B (zh) 顯示裝置
TW202601594A (zh) 用於控制像素陣列之驅動裝置
JP6434141B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
CN116171470B (zh) 电压提供单元、电压提供方法、显示驱动模组和显示装置
KR20240107460A (ko) 게이트 구동 회로 및 이를 포함하는 폴더블 표시 장치
CN116682392A (zh) 像素驱动电路、方法以及显示面板
CN119169956A (zh) 显示设备及像素驱动电路
CN115798555A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
WO2024113203A1 (zh) 驱动电路、驱动方法和显示装置
CN100541670C (zh) 高稳定性位移电路
CN119169954A (zh) 显示设备及像素驱动电路