[go: up one dir, main page]

TWI879446B - 半導體裝置結構及其製造方法 - Google Patents

半導體裝置結構及其製造方法 Download PDF

Info

Publication number
TWI879446B
TWI879446B TW113106322A TW113106322A TWI879446B TW I879446 B TWI879446 B TW I879446B TW 113106322 A TW113106322 A TW 113106322A TW 113106322 A TW113106322 A TW 113106322A TW I879446 B TWI879446 B TW I879446B
Authority
TW
Taiwan
Prior art keywords
layer
gate
semiconductor device
device structure
semiconductor layer
Prior art date
Application number
TW113106322A
Other languages
English (en)
Other versions
TW202529198A (zh
Inventor
羅伊辰
時定康
鄭佳芸
呂育瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI879446B publication Critical patent/TWI879446B/zh
Publication of TW202529198A publication Critical patent/TW202529198A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H10P50/283—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

提供了一種半導體裝置結構之製造方法，包括：形成多個半導體層堆疊。 各個堆疊體包括彼此交替堆疊的多個第一半導體層及多個第二層。然後，形成閘極電極結構於各個半導體層堆疊上，各個閘極電極結構包括閘極間隙壁。 形成磊晶層於各對相鄰半導體層堆疊之間的開口。在形成磊晶層後，以一斜角度對閘極間隙壁施加氧離子束，以在閘極間隙壁上形成具有一斜角度的氧化材料。然後用稀釋的氫氟酸(HF)溶液去除氧化材料。

Description

半導體裝置結構及其製造方法
本發明實施例係關於一種半導體技術，且特別是關於一種半導體裝置結構及其製造方法。
半導體積體電路(IC)產業經歷了快速成長。積體電路(IC)材料及設計的技術進步已經產生了一代又一代的積體電路(IC)，其中每一代的電路都比上一代更小更加複雜。在積體電路(IC)的發展過程中，功能密度(即，各個晶片面積的內連裝置數量)普遍增加，而幾何尺寸(即，可使用製造製程所形成的最小部件(或線路))卻為縮小。此微縮化的製程通常可以透過提高生產效率及降低相關成本而帶來益處。此微縮化出現了新的挑戰。例如，已經提出使用奈米線通道的電晶體而在裝置中實現增加的裝置密度、更大的載子遷移率及驅動電流。 隨著裝置尺寸的縮小，需要不斷改進積體電路(IC) 的製程及製造。
在一些實施例中，提供一種半導體裝置結構之製造方法，包括：形成複數個半導體層堆疊，上述半導體層堆疊各個包括彼此交替堆疊的複數個第一層及複數個第二層；形成一閘極電極結構於上述半導體層堆疊各個上，閘極電極結構各個包括一閘極間隙壁；形成一磊晶源極/汲極特徵部件於半導體層堆疊中每一對相鄰者之間的一開口內；以一傾斜角度對閘極間隙壁施加氧離子束，以形成氧化材料於閘極間隙壁上；以及以稀釋的氫氟酸(HF)溶液去除氧化材料。
在一些實施例中，提供一種半導體裝置結構之製造方法，包括：用於在半導體裝置結構中形成磊晶源極/汲極(S/D)特徵部件期間，去除形成於一閘極間隙壁上的複數個結粒，上述方法包括：以一傾斜角度施加複數個定向氧離子束來氧化結粒，而傾斜角度經調整以防止氧離子施加於磊晶源極/汲極(S/D)特徵部件；以及使用稀釋的氫氟酸(HF)溶液去除已由氧離子所氧化的結粒。
在一些實施例中，提供一種半導體裝置結構，包括：一對磊晶源極/汲極區；一通道區，位於磊晶源極/汲極區之間；以及一閘極結構，位於通道區上，閘極結構包括一閘極間隙壁，具有被氧化及被蝕刻的一或多個表面部。
以下的揭露內容提供許多不同的實施例或示例，以實施本發明的不同特徵部件。而以下的揭露內容為敘述各個部件及其排列方式的特定示例，以求簡化本揭露。當然，這些僅為示例說明並非用以定義本發明。舉例來說，若為以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件為直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露於各個不同示例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自列指定所探討的各個不同實施例及/或配置之間的關係。
再者，於空間上的相關用語，例如“之下”、“下方”、 “下”、“之上”、“上”等等於此處係用以容易表達出本說明書中所繪示的圖式中裝置或特徵部件與另外的裝置或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，也涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位(旋轉90度或其它方位)且此處所使用的空間上的相關符號同樣有相應的解釋。
本揭露是有關於半導體裝置，特別是有關於場效電晶體(field-effect transistor, FET)，例如平面式場效電晶體(FET)、三維鰭線場效電晶體 (fin-line FET, FinFET)、閘極全繞式(gate-all-around, GAA)裝置(例如，水平閘極全繞式(Horizontal GAA, HGAA) 場效電晶體(FET)、垂直閘極全繞式(Vertical GAA,VGAA) 場效電晶體(FET))、垂直場效電晶體(FET)、叉型片場效電晶體(forksheet FET)或互補式場效電晶體(complementary FET, CFET))。雖然本揭露的實施例是以閘極全繞式(GAA)裝置來說明的，但是本揭露的一些型態的實施可以用在其他製程及/或其他裝置。所屬技術領域具有通常知識者很容易理解在本揭露的範圍，可以做出的其他修改。
第1-21圖繪示出根據本揭露實施例之製造半導體裝置結構100的示例性製程。應理解的是，對於上述方法的額外實施例，可以在第1-21圖所示的製程之前、期間及之後提供額外操作步驟，並且可以替換或移除以下所述的一些操作步驟。操作步驟/製程的順序並不受限制且可以互換。
第1-8圖繪示出根據一些實施例之製造半導體裝置結構100的各個階段的立體示意圖。第23圖繪示出根據本揭露實施例之製造半導體裝置100的方法1000的流程圖。第9-21圖示意性繪示出根據方法1000的各個製造階段處的半導體裝置100。應理解的是，可以在方法1000之前、期間及/或之後提供額外步驟，並且所述的一些步驟可以在方法1000的額外實施例中替換、移除及/或更動。
在步驟區塊1002處，提供半導體裝置結構100，其包括半導體層堆疊104，形成於基底101上方，如第1圖所示。基底101可以是半導體基底。基底101可以包括晶體半導體材料，例如但不限於矽(Si)、鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、銻化銦(InSb)、磷化鎵(GaP) 、銻化鎵(GaSb)、砷化銦鋁(InAlAs)、砷化銦鎵(InGaAs)、磷化鎵銻(GaSbP)、銻化砷鎵/ (GaAsSb)及磷化銦(InP)。在一實施例中，基底101的材質為矽。在一些實施例中，基底101為絕緣體上覆矽(silicon-on-insulator, SOI)基底，其具有設置在兩矽層之間且用於強化的絕緣層(未繪示)。在一型態中，絕緣層是含氧層。
基底101可以包括已經摻雜有雜質(例如，具有p型或n型雜質的摻雜物)的各種區域。根據電路設計，例如，摻雜物可以是用於p型場效電晶體(p-type FET)的硼及用於n型場效電晶體(n-type FET)的磷。
半導體層堆疊104包括由不同材料製成的半導體層，以促進多閘極裝置內奈米片通道的形成。在一些實施例中，半導體層堆疊104包括第一半導體層106及第二半導體層108。在一些實施例中，半導體層堆疊104包括交替的第一半導體層106及第二半導體層108，且第一半導體層半導體層106及第二半導體層108彼此平行設置。第一半導體層106及第二半導體層108由具有不同蝕刻選擇性及/或氧化速率的半導體材料製成。例如，第一半導體層106可以由Si製成，且第二半導體層108可以由SiGe製成。在一些示例中，第一半導體層106可以由SiGe製成，且第二半導體層108可以由Si製成。在一些實施例中，第一半導體層106可以由具有第一Ge濃度範圍的SiGe製成，而第二半導體層108可以由具有低於或大於第一Ge濃度範圍的第二Ge濃度範圍的SiGe製成。在任何情況下，第二半導體層108可以具有Ge濃度約在20at.%(原子百分比)至30at.%之間的範圍。
第一半導體層106及第二半導體層108的厚度可以根據應用及/或裝置效能考量而改變。在一些實施例中，第一半導體層106及第二半導體層108各個可以具有厚度約在5nm至30nm之間的範圍。各個第二半導體層108可以具有厚度等於、小於或大於第一半導體層106的厚度。在一些實施例中，各個第一半導體層106具有厚度約在10nm至30nm之間的範圍，且各個第二半導體層 108具有厚度約在5nm至20nm之間的範圍。第二半導體層108最終會移除，且用於定義出半導體裝置結構100的兩相鄰通道之間的垂直距離D1。
第一半導體層106或其部分可以在後續製造階段中形成半導體裝置結構100的奈米片通道。在本文中用語「奈米片」用於指稱具有奈米級、甚至微米級尺寸並具有細長形狀的任何材料部分，無論此部分的橫截面形狀如何。因此，上述用語指圓形及實質上圓形橫截面的細長材料部分以及樑形或棒形材料部分，例如包括圓柱形或實質上矩形橫截面。半導體裝置結構100的奈米片通道可由閘極電極圍繞。半導體裝置結構100可以包括奈米片電晶體。 奈米片電晶體可以稱為奈米片電晶體、奈米線電晶體、閘極全繞式(GAA)電晶體、多橋通道(multi-bridge channel, MBC)電晶體、或具有圍繞通道的閘極的任何電晶體。以下進一步說明使用第一半導體層106來定義半導體裝置結構100的通道。
第一半導體層106及第二半導體層108透過任何適當的沉積製程(例如，磊晶)形成。舉例來說，半導體層堆疊104的膜層磊晶生長可以透過分子束磊晶(molecular beam epitaxy, MBE)製程、金屬有機化學氣相沉積(metalorganic chemical vapor deposition, MOCVD)製程及/或其他適當的磊晶生長製程來進行。雖然如第1圖所示交替排置三個第一半導體層106及三個第二半導體層108，但是可以理解的是，可以在半導體層堆疊104中形成任意數量的第一半導體層106及第二半導體層108，這取決於各個場效電晶體(FET)的奈米片通道的既定數量。例如，第一半導體層106的數量(即，通道的數量)可以在2至8之間。
在步驟區塊1004處，如第2圖所示，由半導體層堆疊104形成鰭部結構112。各個鰭部結構112具有包括第一半導體層106及第二半導體層108的上部部分以及由基底形成的井區部分116。在形成鰭部結構112之前，形成罩幕結構110於半導體層堆疊104之上。罩幕結構110可以包括墊層110a及硬式罩幕110b。墊層110a可以是含氧層，例如SiO 2層。硬式罩幕110b可以是含氮層，例如Si 3N 4層。罩幕結構110可以透過任何適當的沉積製程形成，例如化學氣相沉積(chemical vapor deposition, CVD)製程。
可以透過使用一或多道光學微影製程及蝕刻製程圖案化罩幕結構110來形成鰭部結構112。蝕刻製程可以包括乾式蝕刻、濕式蝕刻、反應離子蝕刻(reactive ion etching, RIE)及/或其他合適的製程。光學微影製程可以包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程將光學微影製程與自對準製程相結合，從而容許形成具有例如比使用單一直接光學微影製程可獲得的間距更小的間距的圖案。在多重圖案化製程的示例，可以犧牲層形成於基底上方並使用光學微影製程來圖案化。使用自對準製程於圖案化的犧牲層旁側形成間隔物。然後去除犧牲層，接著可以使用餘留的間隔物來圖案化出鰭部結構112。在任何情況下，一或多道蝕刻製程經由罩幕結構110形成溝槽114於未受保護的區域內，穿過半導體層堆疊並進入基底101，因而留下多個延伸的鰭部結構112。鰭部結構112沿Y方向的寬度W1可以約在1.5nm至44nm之間的範圍，例如約2nm至6nm。可以使用乾式蝕刻(例如，反應離子蝕刻(RIE))、濕式蝕刻及/或其組合來蝕刻出溝槽114。雖然繪示出了兩個鰭部結構112，然而鰭部結構的數量不限於兩個。
第2圖也繪示出具有實質上垂直的側壁的鰭部結構112，使得鰭部結構112的寬度實質上相似，並且鰭部結構112中的第一半導體層106及第二半導體層108各個的形狀都是長方形的。在一些實施例中，鰭部結構112可以具有漸細側壁，使得各個鰭部結構112的寬度在朝向基底101的方向上連續性增加。在此情況下，第一半導體層106及第二半導體層108中的各個鰭部結構112可以有不同的寬度並且形狀為梯形。
在步驟區塊1006處，在形成鰭部結構112之後，形成絕緣材料118於鰭部結構112之間的溝槽114內，如第3圖所示。絕緣材料118填充相鄰鰭部結構112之間的溝槽114直至鰭部結構112埋入絕緣材料118內。然後，進行平坦化操作，例如化學機械研磨(chemical mechanical polishing, CMP)製程及/或回蝕刻製程，以露出鰭部結構112的頂部。絕緣材料118可以由氧化矽、氮化矽、氮氧化矽(SiON)、SiOCN、SiCN、氟摻雜矽酸鹽玻璃(fluorine-doped silicate glass, FSG)、低k值介電材料或任何適當的介電材料製成。絕緣材料118可以透過任何適當的方法形成，例如低壓化學氣相沉積(low-pressure chemical vapor deposition, LPCVD)、電漿增強化學氣相沉積(plasma enhanced CVD, PECVD)或流動式化學氣相沉積(flowable CVD, FCVD)。
之後，凹陷絕緣材料118，以形成隔離區120。凹陷之後，部分的鰭部結構112(例如，半導體層堆疊104)可以突出於相鄰的隔離區120之間。隔離區120的上表面可以具有如圖所示的平面的、凸面的、凹面的、或其組合的上表面。絕緣材料118的凹陷露出了相鄰的鰭部結構112之間的溝槽114。隔離區120可以使用適當的製程形成，例如乾式蝕刻製程、濕式蝕刻製程或其組合。在一實施例中，使用稀釋氫氟酸(dilute hydrofluoric acid, dHF)形成隔離區120，稀釋氫氟酸對半導體層堆疊104上方的絕緣材料118具有選擇性。在完成凹陷之後，絕緣材料118的上表面可以切齊或低於第二半導體層108的表面(其與由基底101形成的井區部分116接觸)。
在步驟區塊1008處，如第4圖所示，可以透過磊晶製程形成包覆層117於鰭部結構112的露出部分上。在一些實施例中，可以先形成半導體襯層(未繪示)於鰭部結構112上方，然後形成包覆層117於半導體襯層上方。半導體襯層可以在包覆層117的形成期間擴散至包覆層117內。在其他情況下，包覆層117與半導體層堆疊104接觸。在一些實施例中，包覆層117及第二層半導體層108包括具有相同蝕刻選擇性的相同材料。例如，包覆層117及第二半導體層108可為或包括SiGe。隨後可以去除包覆層117及第二半導體層108，以為後續形成的閘極電極層建立空間。
在步驟區塊1010處，形成襯層119於包覆層117及絕緣材料118的上表面上，如第5圖所示。襯層119可以包括k值低於7的材料，例如SiO 2、SiN、SiCN、SiOC 或SiOCN。襯層119可以透過順應性製程(例如，ALD製程)形成。接著形成介電材料121於溝槽114(第4圖)內及襯層119上。介電材料121可以是經由流動式化學氣相沉積(FCVD)形成的含氧材料，例如氧化物。含氧材料可以具有k值小於約7，例如，小於約3。可以進行平坦化製程(例如，化學機械研磨(CMP製程))，以去除形成於鰭部上方的襯層119部分及介電材料121部分。在平坦化製程之後，露出設置於硬式罩幕110b上的包覆層117部分。
接下來，將襯層119及介電材料121凹陷至最頂層的第一半導體層106的高度。例如，在一些實施例中，在凹陷製程之後，襯層119及介電材料121的上表面可以與最頂層的第一半導體層106的上表面齊平。凹陷製程可以是實質上不影響構成包覆層117的半導體材料的選擇性蝕刻製程。由於凹陷製程，形成了溝槽123於鰭部結構112之間。
在步驟區塊1012處，如第6圖所示，形成介電材料125於溝槽123(第5圖)內且於介電材料121及襯層119上。介電材料125可以包括SiO 2、SiN、 SiC、 SiCN、SiON、SiOCN、Al 2O、AlN、AlON、ZrO、ZrN、ZrAlO、HfO 或其他合適的介電材料。在一些實施例中，介電材料125包括高k值介電材料(例如，k值大於7的材料)。介電材料125可以透過任何適當的製程形成，例如CVD、PECVD、FCVD或ALD製程。進行平坦化製程(例如，化學機械研磨(CMP製程))，直至露出罩幕結構110的硬式罩幕110b。平坦化製程去除了設置於罩幕結構110上方的介電材料125部分及包覆層117部分。襯層119、介電材料121及介電材料125可以一起稱作介電特徵部件127或混合式鰭部。介電特徵部件127用於隔開後續形成的源極/汲極(S/D)磊晶特徵部件及相鄰的閘極電極層。
在步驟區塊1014處，凹陷包覆層117並去除罩幕結構110，如第7圖所示。可以透過任何適當的製程來凹陷包覆層117，例如乾法蝕刻、濕法蝕刻或其組合。可以控制凹陷製程，使得餘留的包覆層117實質上與半導體層堆疊104中最頂層的第一半導體層106的上表面處於相同的高度。蝕刻製程可以是選擇性蝕刻製程，其不實質上影響介電材料125。罩幕結構110的去除可以透過任何合適的製程來進行，例如乾式蝕刻、濕式蝕刻或其組合。
在步驟區塊1016處，形成一或多個犧牲閘極結構130 (僅繪示出兩個)於半導體裝置結構100上方，如第8圖所示。犧牲閘極結構130形成於一部分的鰭部結構112的上方。各個犧牲閘極結構130可以包括犧牲閘極介電層132、犧牲閘極電極層134及罩幕層136。可以透過依序沉積犧牲閘極介電層132、犧牲閘極電極層134及罩幕層136的毯覆層，並接著進行圖案化及蝕刻製程而形成犧牲閘極介電層132、犧牲閘極電極層134及罩幕層136。例如，圖案化製程包括光學微影製程(例如，光學微影或電子束微影)(其可更包括光阻塗覆(例如，旋塗)、軟烤、光罩對準、曝光、曝後烤、光阻顯影、沖洗、乾燥(例如，旋轉乾燥及/或硬烤)、其他合適的光學微影技術及/或其組合。在一些實施例中，蝕刻製程可以包括乾式蝕刻(例如，反應離子蝕刻(RIE))、濕式蝕刻、其他蝕刻方法及/或其組合。
透過圖案化犧牲閘極結構130，於犧牲閘極結構130的兩相對側上局部露出了鰭部結構112的半導體層堆疊104。由犧牲閘極結構130的犧牲閘極電極層134所覆蓋的鰭部結構112部分作為半導體裝置結構100的通道區。局部露出於犧牲閘極結構130的兩相對側上的鰭部結構112定義出半導體裝置的源極/汲極(S/D)區結構100。在一些情況下，一些源極/汲極(S/D)區域可於不同的電晶體之間共用。例如，源極/汲極(S/D)區域的不同區域可以連接在一起並實施為多功能電晶體。雖然繪示出兩個犧牲閘極結構130，但在一些實施例中，可以沿著X方向排置更多或更少的犧牲閘極結構130。
接下來，形成閘極間隙壁138於犧牲閘極結構130的側壁上。閘極間隙壁138的製作可以透過先沉積順應性層，隨後回蝕刻而形成閘極間隙壁138。例如，間隔材料可以順應性設置於半導體裝置結構100的露出表面上。順應性隔離材料層可以透過ALD製程形成。隨後，使用例如反應離子蝕刻(RIE)對間隔材料層進行異向性蝕刻。在異向性蝕刻製程期間，從水平表面(例如，鰭部結構112、包覆層117及介電材料125的頂部)去除大部分間隔材料層，而在垂直表面(例如，犧牲閘極結構130的側壁)上留下閘極間隙壁138。閘極間隙壁138可以由介電材料製成，例如氧化矽、氮化矽、碳化矽、氮氧化矽、SiCN、碳氧化矽、SiOCN及/或其組合。
在不存在包覆層117及介電特徵部件127的一些實施例中，部分的犧牲閘極結構130及部分的閘極間隙壁138形成於絕緣材料118上，並且間隙形成於鰭部結構 112的露出部分之間。.
第9-21圖繪示出根據一些實施例之沿著第8圖的截面A-A的製造半導體裝置結構100的各個階段的剖面示意圖。截面A-A位於沿X方向的鰭部結構112的平面內。在步驟區塊1018處，去除鰭部結構112的半導體層堆疊104的露出部分、包覆層117的露出部分以及未由犧牲閘極結構130與閘極間隙壁138覆蓋的露出的介電材料125部分，以形成用於源極/汲極(S/D)特徵部件的凹槽139，如第9圖所示。膜層的去除可以透過使用一或多道合適的蝕刻製程來完成，例如乾式蝕刻、濕式蝕刻或其組合。可以進行一或多道蝕刻製程直至露出井區部分116。鰭部結構112的露出部分可以凹陷至與基底101的井區部分116接觸的第二半導體層108的下表面的高度。在一些實施例中，進行蝕刻製程，使得凹槽139的底部139b的高度位於由最底層的第二半導體層108與井區部分116定義出的界面的下方。
在步驟區塊1020處，沿著X方向水平性去除半導體層堆疊104的各個第二半導體層108的邊緣部分。去除第二半導體層108的邊緣部分形成了空腔。在一些實施例中，透過選擇性濕式蝕刻製程去除第二半導體層108的邊緣部分。在第二半導體層108由SiGe製成且第一半導體層106由矽及/或SiGe(具有比第二半導體層108低的鍺濃度)製成的情況下，可以使用濕式蝕刻劑來選擇性蝕刻第二半導體層108。例如但不限於氫氧化銨(NH 4OH)、氫氧化四甲銨(tetramethylammonium hydroxide, TMAH)、乙二胺鄰苯二酚(ethylenediamine pyrocatechol, EDP)或氫氧化鉀(KOH)溶液。
在去除各個第二半導體層108的邊緣部分之後，沉積介電層於空腔內，以形成介電間隔層(或所謂的內部間隔層)144，如第10圖所示。介電間隔層144可以由SiON、SiCN、SiOC、SiOCN 或 SiN。介電間隔層144的製作可以透過先使用順應性沉積製程(例如，ALD)形成順應性介電層，隨後進行異向性蝕刻以去除順應性介電層中除介電間隔層144之外的部分。在異向性蝕刻製程期間，介電間隔層144受到第一半導體層106的保護。餘留的第二半導體層108沿著X方向覆蓋於介電間隔層144之間。
在步驟區塊1022處，在相鄰的半導體層104堆疊之間的源極/汲極(S/D)區域內形成源極/汲極(S/D)特徵部件。源極/汲極(S/D)特徵部件包括磊晶層146，如第11圖所示。源極/汲極(S/D)特徵部件可以是源極/汲極(S/D)區，例如，一對源極/汲極(S/D)磊晶特徵部件中的一者，位於犧牲閘極結構130一側，且可以是源極區。而該對源極/汲極(S/D)磊晶特徵部件中的另一者，位於犧牲閘極結構130的另一側，且可以是汲極區。一對源極/汲極(S/D)磊晶特徵部件包括由通道層(即，第一半導體層106)連接的源極磊晶特徵部件及汲極磊晶特徵部件。 在本揭露中，源極及汲極可以互換使用，且其結構實質上相同。
請返回參照第11圖，磊晶層146形成於凹槽139的露出表面上(第10圖)。磊晶層146選擇性形成於第一半導體層106及井區部分116的半導體表面上，而犧牲閘極結構130(例如，罩幕層136及閘極間隙壁138)的介電表面維持露出。磊晶層146的生長可以延伸以填充凹槽139並覆蓋介電間隔層144的表面，如第12圖所示。
磊晶層146可以包括矽、鍺或矽鍺形成。根據生長於其上的源極/汲極(S/D)特徵部件的導電類型，可以添加n型或p型摻雜物。例如，n型裝置區域處的磊晶層146可以包括摻雜n型摻雜物(例如磷、銻或砷)的矽，而p型裝置區域處的磊晶層146可以包括摻雜有p型摻雜物，例如硼或鎵。示例性磊晶層146可以包括摻硼矽(Si:B)、摻磷矽(Si:P)、摻鎵矽(Si:Ga)、摻硼鍺(Ge:B)、摻硼矽鍺(SiGe:B)或摻鎵矽鍺 (SiGe:Ga)。
在矽鍺用於p型源極/汲極(S/D)特徵部件的情況下，磊晶底層146可以具有Ge原子百分比，其約在0at.%至80at.%之間的範圍，例如約在40at.%至60at.%，用於隨品質提升通道應力。磊晶層146可以具有摻雜濃度約在5E19原子/cm 3至5E21原子/cm 3範圍。在n型源極/汲極(S/D)特徵部件所使用的磊晶層146可以具有約在5E 19原子/cm 3至5E 21原子/cm 3的範圍。在大多數情況下，摻雜物可以均勻分佈於磊晶層146內(例如，恆定分佈)或沿磊晶層146的厚度漸變分佈(例如，梯度分佈)。例如，磊晶層146內的摻雜物可以在表面處及/或附近具有第一摻雜物濃度，且在磊晶層146及第一半導體層106的界面處具有第二摻雜物濃度，其中第一摻雜物濃度為大於第二摻雜物濃度。或者，可以控制摻雜物，使得第一摻雜物濃度低於第二摻雜物濃度。
在一些實施例中，可以沉積磊晶層146，使得磊晶層146的頂部可以高於或等於最頂層的第一半導體層106的頂部的高度。磊晶層146可以使用任何合適的沉積製程，例如CVD、循環沉積蝕刻(cyclic deposition etch, CDE)磊晶製程、選擇性磊晶生長(selective epitaxial growth, SEG)製程、ALD、PEALD、分子束磊晶(molecular beam epitaxy, MBE)或其任何組合。在一些實施例中，第一半導體層106可以在製程腔室內接觸於含矽前驅物及n型或p型含摻雜物前驅物，以形成磊晶層146。生長製程條件係根據第一半導體層106及基底101的晶面來配置，以促進磊晶層146的形成。磊晶層146內的摻雜物可以在形成磊晶層146期間進行添加及/或在形成磊晶層146之後進行佈植製程。
在磊晶層146包括硼摻雜矽鍺的一示例性實施例中，磊晶層146可以透過將半導體裝置結構100加熱至約400攝氏度至750攝氏度的溫度(例如，約在520攝氏度至620度攝氏度)，將腔室壓力維持約在10托至300托(例如，約20托至80托)，並且將半導體裝置結構100的露出表面接觸於氣體混合物，其至少包括：含矽前驅物、含鍺前驅物及含硼前驅物。適當的含矽前驅物可包括但不限於矽烷(SiH 4)、乙矽烷(Si 2H 6)、三矽烷(Si 3H 8)、四矽烷(Si 4H 10)、二甲基矽烷((CH 3)2SiH 2)、甲基矽烷(SiH(CH 3) 3)、二氯矽烷(SiH 2Cl 2, DCS)、三氯矽烷(SiHCl 3, TCS)或類似物。適當的含鍺前驅物可包括但不限於鍺烷(GeH 4)、四氯化鍺(GeCl 4)、二鍺烷(G e2H 6)、三鍺烷(Ge 3H 8)或甲鍺基矽烷(GeH 6Si) 或類似物。 用於含硼前驅物的合適氣體可包括但不限於硼烷(BH 3)、乙硼烷(B 2H 6)、三氯化硼(BCl 3)、硼酸三乙酯(triethyl borate, TEB)、環硼氮烷(B 3N 3H 6)或烷基取代的衍生物環硼嗪或類似物。稀釋劑/載氣，例如氫氣(H 2)及/或氬氣(Ar)，可以與磊晶層146的前驅物一起使用。在一實施例中，磊晶層146由DCS、GeH 4及B2H 6形成。在一實施例中，磊晶層146由DCS、GeH 4及BCl 3形成。在某些情況下，可以透過沉積-蝕刻-沉積製程來沉積磊晶層146，以改善無空孔間隙填充。在上述情況下，可以將蝕刻氣體(例如，HCl或Cl 2)進一步引入反應腔室內。磊晶層146的形成可以於CVD類的反應腔室內進行。
在形成磊晶層146期間，朝向底部139b行進的磊晶生長製程的前驅物會轟擊閘極間隙壁138的露出表面，以導致磊晶結粒(nodule)148生長於源極/汲極(S/D)區上方的閘極間隙壁138上，如第11圖所示。結粒148可以透過使用HCl的原位清潔製程來去除。去除磊晶結粒的機制可用以下化學式表示： HCl → H + Cl Si + 2Cl 2→ SiCl 4由於Cl及Si之間的組成不僅發生在結粒148上，並且也發生於磊晶層146上。源極/汲極(S/D)特徵部件的損失可能在完全去除結粒148之前發生。去除結粒148的其他方法包括非原位(氫)H-自由基清潔製程。然而，H-自由基清洗製程通常可以有效去除 n型結粒。p型磊晶層(例如，SiGeB層)使用H-自由基清洗製程則可能無法有效去除，特別是對於具有較高Ge濃度的磊晶層。雖然尺寸相對較小的n型結粒可以透過H-自由基清洗製程去除，但氫很容易滲透到至磊晶層146內而導致n型磊晶層中的晶格畸變(lattice distortion)。由其他材料形成的磊晶層也會出現相同的問題。
為了有效地去除結粒148而不引起源極/汲極(S/D)特徵部件的損失，根據一些實施例提供了兩步驟清潔製程。將參照第12-21圖中半導體裝置結構100的剖面示意圖及第23圖的流程圖來說明兩步清潔製程。兩步清潔製程的第一步包括對結粒148進行氧化製程，且第二步驟使用溶液洗去氧化物質。 如第12圖所示，在第23圖的步驟區塊1024處，將定向氧離子束施加至結粒148，以氧化的結粒。定向氧離子束150可以由CO源產生。例如，根據一些實施例，可以透過施加射頻(RF)或微波輻射以釋放包含CO的電漿來產生氧束。氧離子束150以相對於閘極間隙壁138的表面的傾斜角度施加。可以取決於相鄰犧牲閘極130之間的開口的深寬比來調整傾斜角度，以避免氧離子束入射至磊晶層146。
氧化製程可施加於n型結粒及p型結粒兩者。例如，如第12圖所示，n型結粒148可氧化成氧化的結粒148a(SiO)，p型結粒148可氧化成氧化的結粒148a(SiGeO)。在第23圖的步驟區塊1026處，可接著洗去氧化的結粒148a。透過稀釋的氫氟酸(HF)溶液152來去除氧化的n型結粒148a。例如，氫氟酸(HF)溶液152可具有約1:500的HF與水的比例，以去除氧化的n型結粒148a。氫氟酸(HF)溶液152可以進一步稀釋，以去除氧化的p型結粒148a。在一些實施例中，也可以使用水來去除氧化的p型結粒148a。第13圖繪示出透過兩步驟清潔製程去除結粒148之後的半導體裝置100。
第14A-14C圖繪示出根據不同實施例之由第12圖中所示虛線框出的局部放大圖。如第14A圖所示，透過施加氧離子束150來氧化結粒148。由於部分的閘極間隙壁138的表面也露出與氧離子束150接觸，所以在結粒148的氧化期間露出的閘極間隙壁138也會被氧化及轉變成氧化部138a。氧化部138a的氧化深度變化是根據從離子束源(例如，CO源)產生氧離子的擷取能量(extraction energy)而定。例如，氧化深度可以約在3Å至50Å的範圍。當閘極間隙壁138由SiON製成時，氧化製程將SiON的氧含量增加到一定程度，使得氧化部138a隨後可由稀釋的HF或水去除或沖走，以去除氧化的結粒148a。
在一些實施例中，閘極間隙壁可以包括如第14B-14C圖所示的雙層結構140。雙層結構140包括：第一層138，即形成於犧牲閘電極134的側壁上的原始閘極間隙壁138；以及第二層138b，於介電間隔層144的沉積期間所形成。第一層138及第二層138b各個可以由低k值介電材料製成，例如氧化矽、氮化矽、碳化矽、氮氧化矽、SiCN、碳氧化矽、SiOCN及/或其組合。如第14B圖所示，露出而與氧離子束150接觸的第二層138b部分可以在氧化結粒148的同時被氧化。雙層結構140(閘極間隙壁)的氧化部分可以在使用稀釋的HF溶液或水清潔氧化的結粒148a的同時被去除或洗去，如第15B圖所示。
在一些實施例中，閘極介電間隙壁138 (或第二層138b)的一些露出部分可以是未氧化的或未充分氧化的，以便在使用稀釋的HF溶液或水的後續清潔製程中去除，如第15C圖所示。第15A-15C圖繪示出在去除結粒148之後對應於第14A-14C圖的半導體裝置結構100的階段。可以看出，當去除閘極介電間隙壁138(雙層結構140)未由結粒148覆蓋的部分的同時，閘極介電間隙壁138(雙層結構140)的表面變得粗糙，而同時位於結粒148下的閘極介電間隙壁138(雙層結構140)部分未被蝕刻或以較慢的蝕刻速率被去除。如此一來，形成具有表面粗糙度的閘極介電間隙壁138(雙層結構140)。表面粗糙度可以視為在凹陷部分的底部與閘極介電間隙壁138(雙層結構140)的表面的未去除部分之間所測量的距離。在一些實施例中，表面粗糙度是以埃為單位測量，且可以具有約在3-4Å至5-6Å的範圍。第16A-16C圖分別繪示出具有如第15A-15C圖所示的閘極介電間隙壁138(雙層結構140)的粗糙度的半導體裝置結構100。
第17-21圖繪示出在去除結粒148之後製造如第16A圖所示的半導體裝置100的各個階段的剖面示意圖。相同的製程可以應用於具有雙層結構140的閘極間隙壁的半導體裝置100，如第16B及16C圖所示。在步驟區塊1028處，順應性形成接觸蝕刻停止層(contact etch stop layer, CESL)162於半導體裝置結構100的露出表面上，如第17圖所示。接觸蝕刻停止層(CESL)162覆蓋犧牲閘極結構130、絕緣材料118及磊晶源極/汲極(S/D)特徵部件146的上表面以及半導體層堆疊104的露出表面。接觸蝕刻停止層(CESL)162可以具有依照閘極間隙壁138(雙層結構140)的表面輪廓的表面輪廓，將在第22圖的討論有更詳細說明。接觸蝕刻停止層(CESL)162可以包括含氧材料或含氮材料，如氮化矽、氮碳化矽、氮氧化矽、氮化碳、氧化矽、碳氧化矽或類似物或其組合，並且可以透過CVD、PECVD、ALD或任何合適的沉積技術形成。接下來，如第18圖所示，在步驟區塊1030處，形成層間介電(interlayer dielectric, ILD)層164於半導體裝置結構100上方的接觸蝕刻停止層(CESL)162上。用於層間介電(ILD)層164的材料可以包括含Si、O、C及/或H Si的化合物，例如氧化矽、TEOS氧化物、SiCOH及SiOC。有機材料(例如，高分子)也可以用於層間介電(ILD)層164。層間介電(ILD)層164可以透過PECVD製程或其他合適的沉積技術來沉積。進行平坦化製程(例如，化學機械研磨(CMP))直至露出閘極電極層134。
在步驟區塊1032處，依序去除犧牲閘極結構130及第二半導體層108，如第19圖所示。犧牲閘極結構130及第二半導體層108的去除形成了開口166於閘極間隙壁138及第二半導體層108之間及相鄰的第一半導體層106之間(請參照第19圖)。在上述去除製程期間，層間介電(ILD)層164保護了磊晶源極/汲極(S/D)特徵部件146。可以使用電漿乾式蝕刻及/或濕式蝕刻來去除犧牲閘極結構130。犧牲閘極電極層134可以先透過任何合適的製程去除，例如乾式蝕刻、濕式蝕刻或其組合，隨後去除犧牲閘極介電層132，這也可以透過任何合適的製程來進行，例如乾式蝕刻、濕式蝕刻或其組合。
犧牲閘極結構130的去除露出了第一半導體層106及第二半導體層108。接著，進行蝕刻製程(其可以是任何合適的蝕刻製程，例如乾式蝕刻、濕式蝕刻或其組合)，以去除第二半導體層108並露出介電間隔層144。蝕刻製程可以是選擇性蝕刻製程，其去除第二半導體層108但不去除閘極間隙壁138、介電間隔層144、層間介電(ILD)層164、接觸蝕刻停止層(CESL)162及第一半導體層106。在一實施例中，可以使用濕式蝕刻劑去除第二半導體層108，濕式蝕刻劑(例如為但不限於氫氟酸(HF)、硝酸(HNO 3)、鹽酸(HCl)、磷酸(H 3PO 4))、乾式蝕刻劑(例如氟基氣體(例如，F 2)或氯基氣體(例如Cl 2))或任何合適的等向性蝕刻劑。在上述蝕刻製程之後，未由介電間隔層144覆蓋的第一半導體層106部分經由開口 166而露出。
在步驟區塊1034處，形成取代閘極結構190，如第20圖所示。各個取代閘極結構190可以包括界面層(interfacial layer, IL)178、閘極介電層180及閘極電極層182。界面層(IL)178形成為沿著通道區環繞第一半導體層106的露出表面。界面層(IL)178可以包括經由第一半導體層106的熱氧化或化學氧化所形成的氧化物(例如，氧化矽)、氮化物(例如，氮化矽、氮氧化矽、氮氧化物等) 及/或介電層(例如，矽酸鉿)或由上述材料其製成。界面層(IL)178可以透過CVD、ALD、清潔製程或任何適當的製程來形成。接下來，閘極介電層180形成於半導體裝置結構100的露出表面上(例如，位於界面層(IL)178上、閘極間隔件138的側壁上以及第一層間介電(ILD)層164、接觸蝕刻停止層(CESL)162及介電間隔層144的上表面上)。 閘極介電層180可以包括高k值介電材料或由其製成，例如氧化鉿(HfO 2)、矽酸鉿(HfSiO)、氮氧化矽鉿 (HfSiON)、氧化鋁鉿(HfAlO)、氧化鉿鉭氧(HfTaO)、氧化鉿鈦(HfTiO)、氧化鑭(La 2O)、氧化鋁(Al 2O)、氧化鋁矽(AlSiO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta 2O 5)、氧化釔(Y 2O 3)、氮氧化矽(SiON)或其他合適的高k值材料。閘極介電層180可以是順應性層，其透過例如ALD製程、PECVD製程、分子束沉積(molecular-beam deposition, MBD)製程或類似製程或其組合形成。
在形成界面層(IL)178及閘極介電層180之後，形成閘極電極層182於閘極介電層180上。閘極電極層182填充開口166並且環繞各個第一半導體層106的一部分。閘極電極層182包括一或多層導電材料，例如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、TiN、WN、WCN、TiAl、TiTaN、TiAlN 、TaN、TaCN、TaC、TaSiN、金屬合金、其他合適的材料及/或其組合。閘極電極層182可以透過PVD、CVD、ALD、電鍍或其他適當的方法形成。在一些實施例中，一或多個可選的順應性層(未繪示)可以順應性地(並依序，若多於一層)沉積於閘極介電層180及閘極電極層182之間。一或多個可選的順應性層可以包括一或多個阻障層及/或蓋層以及一或多個功函數調整層。一或多個阻擋層及/或蓋層可以包括或為鈦及/或鉭的氮化物、氮化矽、氮化碳及/或氮化鋁； 鎢的氮化物、氮化碳及/或碳化物；類似物；或其組合。一或多個功函數調整層可以包括或為鈦及/或鉭的氮化物、氮化矽、氮化碳、氮化鋁、氧化鋁及/或碳化鋁；鎢的氮化物、氮化碳及/或碳化物；鈷； 鉑；類似物或其組合。
在步驟區塊1036處，閘極電極層182受到一或多道金屬閘極回蝕刻(metal gate etching back, MGEB)製程。進行金屬閘極回蝕刻(MGEB)製程，使得閘極電極層182及閘極介電層180的上表面凹陷至低於閘極間隙壁138的上表面的高度。在一些實施例中，閘極間隙壁138也凹陷至低於層間介電(ILD)層164的上表面的高度。如第21圖所示，形成自對準接觸層173於閘極電極層182上方及於閘極間隙壁138之間的閘極介電層180上方。自對準接觸層173可以是相對於層間介電(ILD)層164具有蝕刻選擇性的介電材料。在一些實施例中，自對準接觸層173包括氮化矽。接著，形成穿過層間介電(ILD)層164及接觸蝕刻停止層(CESL)162的接觸開口，以露出磊晶源極/汲極(S/D)特徵部件146。然後形成矽化物層184於源極/汲極(S/D)磊晶特徵部件146上，並且在源極/汲極(S/D)接點186上形成於接觸開口內的矽化物層184上。源極/汲極(S/D)接點186可以包括導電材料，例如Ru、Mo、Co、Ni、W、Ti、Ta、Cu 、Al、TiN或TaN。矽化物層184可以包括金屬或金屬合金矽化物，且金屬包括貴金屬、耐火金屬、稀土金屬、其合金或其組合。接下來，形成導電材料於接觸開口內而形成源極/汲極(S/D)接點186，如第21圖所示。導電材料可以由包括Ru、Mo、Co、Ni、W、Ti、Ta、Cu、Al、TiN或TaN。雖然未繪示，但在形成源極/汲極(S/D)接點186之前，以在接觸開口的側壁上形成阻障層(例如，TiN、TaN或類似物)。然後，進行平坦化製程(例如，化學機械研磨(CMP))，以去除接點材料的過量沉積並露出閘極電極層182的上表面。
第22圖繪示出第21圖中虛線框內的區域的放大圖。如圖所示，在去除結粒148之後，不僅閘極間隙壁138具有不平坦或粗糙的表面，接觸蝕刻停止層(CESL)162順應於閘極間隙壁138的兩側也具有不平坦或粗糙的表面。在一些實施例中，接觸蝕刻停止層(CESL)162具有第一表面162a及與第一表面162a相對的第二表面162b。第一表面 162a 與閘極間隙壁138 接觸，且第二表面 162b 與源極/汲極(S/D)接點186接觸。在一些實施例中，第一表面 162 的一部分及閘極間隙壁138的一部分定義出第一界面163，第一表面162a的一部分及閘極間隙壁138的一部分限定第二界面165，第二界面165從第一界面163偏移一距離D2。同樣，第二表面 162b的一部分及源極/汲極(S/D)接點186的一部分定義出第三界面 167，而第二表面 162b的一部分及源極/汲極(S/D)接點186的一部分定義出第四界面 169，其從第三界面167偏移一距離D3。
可以對半導體裝置結構100進行後續製程，以完成由所需材料製成的半導體裝置的製造。例如，半導體裝置結構100可以經受進一步的互補金屬氧化物半導體(CMOS)及/或後段製程(back-end-of-line, BEOL)製程以形成各種裝置，例如電晶體、接點/導通孔、內連接金屬層、介電層半導體裝置結構100也可以包括基底101的背側上的背側接點(未繪示)，使得磊晶源極/汲極(S/D)特徵部件的源極或汲極透過背側接點連接至背側電源軌(例如，正電壓VDD或負電壓VSS)。
本揭露提供了一種半導體裝置結構之製造方法，用於去除在磊晶源極/汲極(S/D)特徵部件形成期間形成於閘極間隙壁上的不必要的結粒。上述方法使用定向氧離子束來氧化結粒。定向氧離子束以相對於閘極間隙壁的表面的傾斜角來進行施加。可以取決於相鄰閘極結構之間的開口的深寬比來控制傾斜角度，以防止磊晶源極/汲極(S/D)特徵部件被氧離子所氧化。因此，可以防止磊晶源極/汲極(S/D)特徵部件損失。取決於導電類型，氧化的結粒可以輕易由稀釋的氫氟酸(HF)溶液或水去除或沖洗掉。當部分的閘極間隙壁露出於氧離子束時，至少一部分的閘極間隙壁的露出部分也會氧化而被氫氟酸(HF)溶液去除。這導致閘極間隙壁的表面變得粗糙。粗糙表面的粗糙度取決於用於從氧離子源產生離子束的擷取能量。
根據一些實施例，提供了一種半導體裝置結構之製造方法。上述方法包括：形成複數個半導體層堆疊。上述半導體層堆疊各個包括彼此交替堆疊的複數個第一層及複數個第二層。然後形成一閘極電極結構於上述半導體層堆疊各個上，閘極電極結構各個包括一閘極間隙壁。形成一磊晶源極/汲極特徵部件於半導體層堆疊中每一對相鄰者之間的一開口內。以一傾斜角度對閘極間隙壁施加氧離子束，以形成氧化材料於閘極間隙壁上。然後以稀釋的氫氟酸(HF)溶液去除氧化材料。
在一些實施例中，氧化材料包括在形成磊晶源極/汲極特徵部件時，形成於閘極間隙壁上並透過氧離子束氧化的複數個結粒。在一些實施例中，上述方法以稀釋的氫氟酸(HF)溶液去除被氧化的結粒。在一些實施例中，稀釋的氫氟酸(HF)溶液的氫氟酸(HF)與水的比例約為1:500。在一些實施例中，結粒包括複數個n型結粒及複數個p型結粒。在一些實施例中，上述方法更包括施加稀釋的氫氟酸(HF)溶液去除被氧化的n型結粒；以及施加水去除被氧化的p型結粒。在一些實施例中，氧化材料包括露出於結粒之間並由氧離子束氧化的閘極間隙壁的複數個部分。在一些實施例中，露出的上述部分的氧化深度約在3Å至50Å。在一些實施例中，上述方法更包括透過施加稀釋的氫氟酸(HF)溶液去除閘極間隙壁的被氧化的上述部分。在一些實施例中，閘極間隙壁的表面透過去除閘極間隙壁的被氧化的上述部分而粗糙化。在一些實施例中，粗糙表面的粗糙度約在3-4Å至5-6Å。在一些實施例中，上述方法更包括從一氧化碳(CO)源產生氧離子束。在一些實施例中，上述方法更包括包括依照閘極結構之間的一開口的深寬比來調整傾斜角度。
根據另一實施例，提供了一種半導體裝置結構之製造方法，用於在半導體裝置結構中形成磊晶源極/汲極(S/D)特徵部件期間，去除形成於一閘極間隙壁上的複數個結粒。上述方法包括：以一傾斜角度施加複數個定向氧離子束來氧化結粒，而傾斜角度經調整以防止氧離子施加於磊晶源極/汲極(S/D)特徵部件；以及使用稀釋的氫氟酸(HF)溶液去除已由氧離子所氧化的結粒。
在一些實施例中，上述方法更包括透過氧離子束氧化閘極間隙壁的複數個部分。在一些實施例中，上述方法更包括透過去除閘極間隙壁的被氧化的上述部分，以形成閘極間隙壁的一粗糙表面。在一些實施例中，稀釋的氫氟酸(HF)溶液的氫氟酸(HF)與水的比例不大於約1:500。
根據另一實施例，提供了一種半導體裝置結構，包括：一對磊晶源極/汲極區；一通道區，位於磊晶源極/汲極區之間；以及一閘極結構，位於通道區上，閘極結構包括一閘極間隙壁，具有被氧化及被蝕刻的一或多個表面部。
在一些實施例中，上述表面部具有約3Å至50Å的氧化深度。在一些實施例中，閘極間隙壁的上述表面部的粗糙度約在3-4Å至5-6Å。
以上概略說明瞭本發明數個實施例的特徵部件，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神及保護範圍，且可於不脫離本揭露之精神及範圍，當可作更動、替代與潤飾。
100: 半導體裝置結構 101: 基底 104: 半導體層堆疊 106: 第一半導體層 108: 第二半導體層 110, 110b: 罩幕結構 110a: 墊層 112: 鰭部結構 114, 123: 墊層 116: 井區部分 117: 包覆層 118: 絕緣材料 119: 襯層 120: 隔離區 121, 125: 介電材料 123: 溝槽 127: 介電特徵部件 130: 犧牲閘極結構 132: 犧牲閘極介電層 134: 犧牲閘極電極層 136: 罩幕層 138: 第一層；閘極間隙壁；閘極介電間隙壁 138a: 氧化部 139: 凹槽 139b: 底部 140: 雙層結構 144: 介電間隔層 146: 磊晶層；磊晶源極/汲極(S/D)特徵部件 148: 結粒；n型結粒；p型結粒；磊晶結粒 148a: 氧化的結粒；氧化的n型結粒；氧化的p型結粒 150: 氧離子束；定向氧離子束 152: 氫氟酸(HF)溶液 162: 接觸蝕刻停止層(CESL) 162a: 第一表面 162b: 第二表面 163: 第一界面 164: 層間介電(ILD)層 165: 第二界面 173: 自對準接觸層 180: 閘極介電層 182: 閘極電極層 184: 矽化物層 186: 源極/汲極(S/D)接點 190: 取代閘極結構 1000: 方法 1002, 1004, 1006, 1008, 1010, 1012, 1014, 1016, 1018, 1020, 1022, 1024, 1026, 1028, 1030, 1032, 1034, 1036: 步驟區塊 D1: 垂直距離 D2, D3: 距離 W1: 寬度
第1-8圖繪示出根據一些實施例之製造半導體裝置結構的各個階段的立體示意圖。 第9-21圖繪示出根據一些實施例之沿著第8圖的截面A-A截取的製造半導體裝置結構的各個階段的剖面示意圖。 第22圖繪示出第21圖中虛線框內的區域的放大圖。 第23圖繪示出根據本揭露實施例之半導體裝置的製造方法流程圖。
1000:方法
1002,1004,1006,1008,1010,1012,1014,1016,1018,1020,1022,1024,1026,1028,1030,1032,1034,1036:步驟區塊

Claims (10)

  1. 一種半導體裝置結構之製造方法，包括： 形成複數個半導體層堆疊，該等半導體層堆疊各個包括彼此交替堆疊的複數個第一層及複數個第二層； 形成一閘極電極結構於該等半導體層堆疊各個上，該等閘極電極結構各個包括一閘極間隙壁； 形成一磊晶源極/汲極特徵部件於該等半導體層堆疊中每一對相鄰者之間的一開口內； 以一傾斜角度對該等閘極間隙壁施加一氧離子束，以形成複數個氧化材料於該等閘極間隙壁上；以及 以稀釋的氫氟酸溶液去除該氧化材料。
  2. 如請求項1之半導體裝置結構之製造方法，其中該等氧化材料包括在形成該磊晶源極/汲極特徵部件時，形成於該等閘極間隙壁上並透過該氧離子束氧化的複數個結粒。
  3. 如請求項2之半導體裝置結構之製造方法，其中該等氧化材料包括露出於該等結粒之間並由該氧離子束氧化的該等閘極間隙壁的複數個部分。
  4. 如請求項3之半導體裝置結構之製造方法，其中露出的該等部分的氧化深度在3Å至50Å。
  5. 如請求項1或2之半導體裝置結構之製造方法，更包括從氧化碳源產生該氧離子束。
  6. 如請求項1或2之半導體裝置結構之製造方法，更包括包括依照該等閘極結構之間的一開口的深寬比來調整該傾斜角度。
  7. 一種半導體裝置結構之製造方法，用於在半導體裝置結構中形成磊晶源極/汲極(S/D)特徵部件期間，去除形成於一閘極間隙壁上的複數個結粒包括： 以一傾斜角度施加定向氧離子束來氧化該等結粒，而該傾斜角度經調整以防止氧離子施加於該磊晶源極/汲極(S/D)特徵部件；以及 使用一稀釋的氫氟酸(HF)溶液去除已由氧離子所氧化的該等結粒。
  8. 如請求項7之半導體裝置結構之製造方法，更包括： 透過該等定向氧離子束氧化該閘極間隙壁的複數個部分；以及 透過去除該閘極間隙壁的被氧化的該等部分，以形成閘極間隙壁的一粗糙表面。
  9. 一種半導體裝置結構，包括： 一對磊晶源極/汲極區； 一通道區，位於該對磊晶源極/汲極區之間；以及 一閘極結構，位於該通道區上，該閘極結構包括一閘極間隙壁，具有被氧化及被蝕刻的一或多個表面部。
  10. 如請求項9之半導體裝置結構，其中該一或多個上表面部具有3Å至50Å的氧化深度，且該一或多個上表面部的粗糙度在3-4Å至5-6Å。
TW113106322A 2024-01-02 2024-02-22 半導體裝置結構及其製造方法 TWI879446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/402,178 2024-01-02
US18/402,178 US20250220942A1 (en) 2024-01-02 2024-01-02 Semiconductor device and methods of fabrication thereof

Publications (2)

Publication Number Publication Date
TWI879446B true TWI879446B (zh) 2025-04-01
TW202529198A TW202529198A (zh) 2025-07-16

Family

ID=95549472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113106322A TWI879446B (zh) 2024-01-02 2024-02-22 半導體裝置結構及其製造方法

Country Status (3)

Country Link
US (1) US20250220942A1 (zh)
CN (1) CN119947219A (zh)
TW (1) TWI879446B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200625636A (en) * 2004-12-17 2006-07-16 Samsung Electronics Co Ltd CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same
US10170478B2 (en) * 2015-12-11 2019-01-01 International Business Machines Corporation Spacer for dual epi CMOS devices
TW202145318A (zh) * 2020-02-11 2021-12-01 台灣積體電路製造股份有限公司 半導體裝置結構及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200625636A (en) * 2004-12-17 2006-07-16 Samsung Electronics Co Ltd CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same
US10170478B2 (en) * 2015-12-11 2019-01-01 International Business Machines Corporation Spacer for dual epi CMOS devices
TW202145318A (zh) * 2020-02-11 2021-12-01 台灣積體電路製造股份有限公司 半導體裝置結構及其製造方法

Also Published As

Publication number Publication date
CN119947219A (zh) 2025-05-06
US20250220942A1 (en) 2025-07-03
TW202529198A (zh) 2025-07-16

Similar Documents

Publication Publication Date Title
TWI731009B (zh) 半導體裝置及其製造方法
CN107093556A (zh) 半导体装置的形成方法与n型通道的半导体场效晶体管
US12183790B2 (en) Semiconductor device structure and methods of forming the same
TW202303683A (zh) 半導體元件結構
US20250338554A1 (en) Nanostructure field-effect transistor device and method of forming
CN116722009A (zh) 半导体装置及方法
US20250366126A1 (en) Semiconductor device structure and methods of forming the same
TWI808733B (zh) 半導體裝置及其形成方法
TWI879446B (zh) 半導體裝置結構及其製造方法
KR102849334B1 (ko) 반도체 디바이스 및 이의 제조 방법
CN115440791A (zh) 调整源极/漏极区域的轮廓以减少泄漏
TWI873560B (zh) 半導體裝置及其形成方法
TW202046385A (zh) 半導體裝置之製造方法
TWI866342B (zh) 半導體結構及其製造方法
TWI821993B (zh) 半導體裝置及其製造方法
KR102918934B1 (ko) 나노시트 트랜지스터를 갖는 반도체 디바이스 및 그 제조의 방법
TWI876405B (zh) 半導體元件及形成半導體元件的方法
TWI886553B (zh) 半導體裝置結構及其形成方法
KR102764816B1 (ko) 얇은 실리콘 캡을 적용한 게이트 스택 형성 방법
CN118630055A (zh) 半导体器件及其制造方法
CN109786460B (zh) 低k栅极间隔件及其形成
TW202545336A (zh) 奈米結構場效電晶體及其形成方法
CN120282530A (zh) Gaa晶体管中的位错及其形成方法
TW202520871A (zh) 半導體裝置結構及其形成方法
TW202512382A (zh) 半導體裝置結構的製造方法