[go: up one dir, main page]

TWI879015B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI879015B
TWI879015B TW112129859A TW112129859A TWI879015B TW I879015 B TWI879015 B TW I879015B TW 112129859 A TW112129859 A TW 112129859A TW 112129859 A TW112129859 A TW 112129859A TW I879015 B TWI879015 B TW I879015B
Authority
TW
Taiwan
Prior art keywords
stack
semiconductor
semiconductor layers
layers
etching process
Prior art date
Application number
TW112129859A
Other languages
English (en)
Other versions
TW202501575A (zh
Inventor
林大鈞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202501575A publication Critical patent/TW202501575A/zh
Application granted granted Critical
Publication of TWI879015B publication Critical patent/TWI879015B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H10P50/242—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/019—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels
    • H10D30/0191—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels forming stacked channels, e.g. changing their shapes or sizes
    • H10D30/0193—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels forming stacked channels, e.g. changing their shapes or sizes by modifying properties of the stacked channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/019—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels
    • H10D30/0191—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels forming stacked channels, e.g. changing their shapes or sizes
    • H10D30/0194—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels forming stacked channels, e.g. changing their shapes or sizes the stacked channels having different properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/501—FETs having stacked nanowire, nanosheet or nanoribbon channels
    • H10D30/502—FETs having stacked nanowire, nanosheet or nanoribbon channels characterised by the stacked channels
    • H10D30/504—FETs having stacked nanowire, nanosheet or nanoribbon channels characterised by the stacked channels wherein the stacked channels have different properties
    • H10D30/506—FETs having stacked nanowire, nanosheet or nanoribbon channels characterised by the stacked channels wherein the stacked channels have different properties having different thicknesses, sizes or shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/501—FETs having stacked nanowire, nanosheet or nanoribbon channels
    • H10D30/507—FETs having stacked nanowire, nanosheet or nanoribbon channels characterised by inner spacers between adjacent channels
    • H10D30/508—FETs having stacked nanowire, nanosheet or nanoribbon channels characterised by inner spacers between adjacent channels characterised by the relative sizes, shapes or dispositions of the inner spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10P50/644—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本揭露提供一種半導體裝置之製造方法，包括：形成沿第一橫向方向延伸的堆疊於基底上，其中此堆疊包括彼此交替排列的多個第一半導體層及多個第二半導體層；以第一閘極結構覆蓋堆疊的第一部，其中第一閘極結構沿垂直於第一橫向方向的第二橫向方向延伸；透過第一蝕刻製程去除堆疊的第二部，其中第二部沿第一橫向方向設置於第一部旁側；以及透過第二蝕刻製程去除堆疊的第三部，其中第三部設置於第二部的下部旁側。

Description

半導體裝置及其製造方法
本發明實施例係關於一種半導體技術，且特別是關於一種半導體裝置及其製造方法。
由於各種電子部件(如電晶體、二極體、電阻器、電容器等)的集積密度不斷提高，半導體行業經歷了快速增長。在大多數情況下，這種集積密度的提高來自於最小特徵部件尺寸的不斷減小，其容許更多的部件能夠整合至給定的面積內。
在一些實施例中，提供一種半導體裝置之製造方法，包括：形成沿一第一橫向方向延伸的一堆疊於一基底上，其中此堆疊包括彼此交替設置的複數個第一半導體層及複數個第二半導體層，且其中此堆疊包括一第一部、一第二部及一第三部，第二部沿第一橫向方向設置於第一部旁側，且第三部設置於第二部的下部旁側；以一第一閘極結構覆蓋此堆疊的第一部，其中第一閘極結構沿垂直於第一橫向方向的一第二橫向方向延伸；透過一第一蝕刻製程去除此堆疊的第二部；以及透過一第二蝕刻製程去除此堆疊的第三部。
在一些實施例中，提供一種半導體裝置之製造方法，包括：交替生長複數個第一半導體層及複數個第二半導體層成為一堆疊於一基底上方；以一虛置閘極結構覆蓋此堆疊；去除此堆疊的一部分，其未由虛置閘極結構覆蓋；以及修整此堆疊的一餘留部分的下部。
在一些實施例中，提供一種半導體裝置，包括：複數個半導體層，彼此垂直間隔開，其中半導體層各自沿一第一橫向方向延伸；一金屬閘極結構，沿一第二橫向方向延伸，且包括複數個區部，其中半導體層中的每一層均由區部中相鄰的區部所包圍；複數個內間隔層對，內間隔層對分別設置於區部中的一對應區部的一端部旁側；以及一源極/汲極結構對，分別與半導體層中的每一者的複數個端部接觸，其中區部透過內間隔層對而與源極/汲極結構對電性隔離；其中沿第一橫向方向，半導體層中位於下方的半導體層比位於上方的半導體層短。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而以下的揭露內容為敘述各個部件及其排列方式的特定範例，以求簡化本揭露。當然，這些僅為範例說明並非用以定義本發明。舉例來說，若為以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件為直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露於各個不同範例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自列指定所探討的各個不同實施例及/或配置之間的關係。
於空間上的相關用語，例如“之下”、“下方”、 “下”、“之上”、“上方” 、“頂” 、“底”等等於此處係用以容易表達出本說明書中所繪示的圖式中元件或特徵部件與另外的元件或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，也涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位(旋轉90度或其它方位)且此處所使用的空間上的相關符號同樣有相應的解釋。
隨著半導體行業已經發展到奈米技術製程節點以追求更高的裝置密度、更高的效能及更低的成本，來自製造及設計問題的挑戰已經帶來三維設計的進展，例如多閘極場效應電晶體(FET)(包括鰭式場效電晶體(FinFET)及閘極全繞式場效電晶體(GAA FET)。在鰭式場效電晶體(FinFET)中，閘極電極鄰近通道區/結構的三個側表面，閘極介電層夾設於閘極電極與通道區/結構之間。由於閘極結構在三個表面上圍繞(包圍)鰭部，因此電晶體本質上具有三個閘極，控制通過鰭部或通道區的電流。不幸的是，第四側(即，通道的底部)遠離閘極電極，因此不受閘極嚴密控制。 相較之下，在閘極全繞式場效電晶體(GAA FET)中，通道區的所有側表面都可以由閘極電極包圍，這使得通道區能夠實現更充分空乏，並且由於更陡峭的亞閾值電流擺幅 (sub-threshold current swing, SS) 及更小的汲極引致能障下降(drain induced barrier lowering, DIBL) 而使短通道效應更小。
隨著電晶體尺寸不斷縮小至次10-15nm技術節點，需要進一步改進閘極全繞式場效電晶體(GAA FET)。舉例來說，閘極全繞式場效電晶體(GAA FET)通常具有由許多奈米結構(例如，奈米片)所形成的通道結構。這些奈米結構在垂直方向上彼此垂直隔開，容許閘極全繞式場效電晶體(GAA FET)的閘極結構包圍各個奈米結構。現有技術中，閘極全繞式場效電晶體(GAA FET)的源極/汲極結構通常是透過從奈米結構的露出側壁再生長磊晶結構來形成的。一般而言，透過對具有奈米結構的堆疊結構上進行一道異向性蝕刻製程而露出側壁。上述異向性蝕刻製程本身可以對上部奈米結構的蝕刻多於對下部奈米結構的蝕刻。換句話說，下部奈米結構可以具有比上部奈米結構更長的縱向長度。一或多個奈米結構的此種“延長”長度可能不利於對應的閘極全繞式場效電晶體(GAA FET)的效能，例如，較高的通道電阻、較高的通道電容等。因此，現有技術中所形成閘極全繞式場效電晶體(GAA FET)在許多方面並未完全令人滿意。
本揭露的實施例是在形成奈米結構場效應電晶體(FET)裝置(有時稱為閘極全繞式場效電晶體(GAA FET)裝置)的背景下進行說明，特別是在形成閘極全繞式場效電晶體(GAA FET)裝置的通道結構的背景之下。在本揭露的一些型態中，至少透過一連串的蝕刻製程來圖案化堆疊(其包括由對應的半導體犧牲層彼此隔開的多個半導體通道層)。舉例來說，可以首先對堆疊進行具有異向性特性的第一蝕刻製程，以去除堆疊的第一部而露 各個半導體通道層的側壁。接下來，可以進行具有等向性特性的第二蝕刻製程，以向內推擠各個半導體通道層的側壁。因此，在第一蝕刻製程之後，可以透過第二蝕刻製程將較長的下部半導體通道層修整得更短。如此一來，上述技術問題就可以獲得解決。或者或額外地，對於某些應用，下部半導體通道層可以修整得甚至短於上部半導體通道層。
第1圖繪示出根據各種實施例之示例性奈米結構電晶體裝置(例如，閘極全繞式場效電晶體(GAA FET)裝置)100的立體示意圖。閘極全繞式場效電晶體(GAA FET)裝置100包括基底102及位於基底102上方的多個奈米結構(例如，奈米片、奈米線等)104。半導體層104彼此垂直隔開。隔離區106形成於基底102的突出部分的兩相對側上，其中奈米結構104設置於突出部分上方。閘極結構108包圍各個奈米結構104(例如，各個奈米結構104的整個周圍)。源極/汲極結構設置於閘極結構108的相對側上，例如，第1圖所示的源極/汲極結構110。層間介電(interlayer dielectric, ILD)層112設置於源極/汲極結構110上方。
應當理解的是，第1圖繪示出簡化的閘極全繞式場效電晶體(GAA FET)裝置，因此，完整的閘極全繞式場效電晶體(GAA FET)裝置的一或多個特徵部件可能未繪示於第1圖中。舉例來說，第1圖中未繪示出與源極/汲極結構110相對的閘極結構108的另一源極/汲極結構以及設置於上述源極/汲極結構上方的層間介電(ILD)層。再者，提供第1圖作為對照，以示出後續圖式中的多個截面。如圖所示，截面A-A是沿著閘極結構108的縱軸(例如，沿著X方向)截取的；截面B-B是沿著半導體層104的其中一者的縱軸以及源極/汲極結構之間的電流流動方向(例如，Y方向)截取的。為了清楚起見，後續圖式可以參照於這些對照截面。
第2圖繪示出根據本揭露一或多個實施例之奈米結構電晶體裝置的形成方法200的流程圖。舉例來說，方法200的至少一些操作(或步驟)可以用於形成鰭式場效電晶體(FinFET)裝置、閘極全繞式場效電晶體(GAA FET)裝置(例如，閘極全繞式場效電晶體(GAA FET)裝置100)、奈米片電晶體裝置、奈米線電晶體裝置、 垂直電晶體裝置、至少一部分的互補式場效應電晶體裝置或類似物。需要注意的是，方法200僅為示例，並不用於限制本發明。因此，應當理解的是，可以在第2圖的方法200之前、期間及之後提供額外操作。請參照第2圖，其他一些操作在此僅作簡單說明。在一些實施例中，方法200的操作可以與示例性閘極全繞式場效電晶體(GAA FET)裝置在各個製造階段的剖面示意圖相關，如第2及3圖所示。請分別參照第3、4、5、6、7、8、9、10、11、12、13、14及15圖，以下將進一步詳細說明。
簡單來說，方法200始於操作步驟202，提供一基底。方法200繼續至操作步驟204，形成包括多個第一半導體層及多個第二半導體層的堆疊結構。方法200繼續至操作步驟206，形成隔離結構。方法200繼續至操作步驟208，形成虛置閘極結構。方法200繼續至操作步驟210，透過第一蝕刻製程去除堆疊結構中未被虛置閘極結構覆蓋的第一部。方法200繼續至操作步驟212，透過第二蝕刻製程去除堆疊結構的第二部。第二部沿堆疊結構的縱向方向位於第一部的下部旁側。在一些實施例中，第一蝕刻製程及第二蝕刻製程可以具有各自的條件，以達到不同的蝕刻方向。方法200繼續至操作步驟214，形成內隔離層。方法200繼續至操作步驟216，形成源極/汲極結構。方法200繼續至操作步驟218，形成包圍各個第二半導體層的主動閘極結構。
如上所述，第3-15圖繪示出第2圖的方法200的各個製造階段的局部閘極全繞式場效電晶體(GAA FET)裝置300的剖面示意圖。閘極全繞式場效電晶體(GAA FET)裝置300類似於第1圖所示的閘極全繞式場效電晶體(GAA FET)裝置100，但為了簡化目的，未繪示出某些特徵部件/結構/區域。舉例來說，以下圖式的閘極全繞式場效電晶體(GAA FET)裝置300未包括源極/汲極結構(例如，第1圖的源極/汲極結構110)。應當理解的是，閘極全繞式場效電晶體(GAA FET)裝置300可更包括許多其他裝置(未繪示於以下的圖式中)，例如電感器、保險絲、電容器、線圈等，但仍然涵蓋於本揭露的範圍之內。
對應於第2圖的操作步驟202。第3圖繪示出包括半導體基底302的閘極全繞式場效電晶體(GAA FET)裝置300在各個製造階段的其中一階段的剖面示意圖。第3圖是在垂直於閘極全繞式場效電晶體(GAA FET)裝置300的主動/虛置閘極結構的長度方向所截取(例如，第1圖中的截面A-A所示)。
基底302可以是半導體基底，諸如塊材半導體、絕緣體上覆半導體(semiconductor-on-insulator, SOI)基底或類似物，其可以進行摻雜(例如，用p型或n型摻雜物)或未摻雜。基底302可以是晶圓，例如矽晶圓。一般來說，絕緣體上覆半導體(SOI)基底包括形成於絕緣層上的半導體材料層。絕緣層可以是埋入式氧化物(buried oxide, BOX)層、氧化矽層或類似物。絕緣層設置於基底上，通常為矽或玻璃基底。也可以使用其他基底，例如多層或漸變式基底。在一些實施例中，基底302的半導體材料可以包括矽、鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。
對應於第2圖的操作步驟204。第4圖繪示出閘極全繞式場效電晶體(GAA FET)裝置300的剖面示意圖，其中在各個製造階段的其中一階段，形成多個第一半導體層410及多個第二半導體層420於基底302上。第4圖是在垂直於閘極全繞式場效電晶體(GAA FET)裝置300的主動/虛置閘極結構的長度方向所截取(例如，第1圖中的截面A-A所示)。
如圖所示，第一半導體層410及第二半導體層420交替地設置於彼此之上(例如，沿著Z方向)以形成堆疊。舉例來說，第二半導體層420的其中一個設置在第一半導體層410的其中一個上方，然後第一半導體層420的另一個設置在第二半導體層410上方，依此類推。上述堆疊可以包括任意數量且交替設置的第一半導體層410及第二半導體層420。例如在第4圖中，第一堆疊包括三個第一半導體層410，三個第二半導體層420交替地設置於其間，並且第二半導體層420的其中一個為最上層半導體層。應當理解的是，閘極全繞式場效電晶體(GAA FET)裝置300可以包括任何數量的第一半導體層及任何數量的第二半導體層，其中第一或第二半導體層中的任一者可為最上層半導體層，同時仍涵蓋於本揭露的範圍之內。
第一及第二半導體層410及420可以具有各自不同的厚度。再者，第一半導體層410從一層到另一層可以具有不同的厚度。第二半導體層420從一層到另一層可以具有不同的厚度。第一及第二半導體層410及420中各個的厚度可以在從幾奈米至幾十奈米的範圍內。上述堆疊中的第一層可以比其他第一及第二半導體層410及420更厚。在一實施例中，各個第一半導體層410具有一厚度，約在5奈米(nm)至20nm的範圍，而各個第二半導體層420具有一厚度，約在5nm至20nm的範圍。
兩個第一及第二半導體層410及420具有不同的組成。在不同實施例中，兩個第一及第二半導體層410及420具有在層與層之間提供不同氧化速率及/或不同蝕刻選擇性的組成。在一實施例中，第一半導體層410包括矽鍺(Si 1-xGe x)，而第二半導體層包括矽(Si)。在一實施例中，各個第二半導體層420可為未摻雜的或實質上無摻雜物的矽(即，具有外質摻雜物濃度約在0cm -3至1×10 17cm -3之間)，例如其中形成第二半導體層420 (例如，矽)時無進行有意摻雜。在一些實施例中，各個第一半導體層410是Si 1-xGe x，包括摩爾比小於50%(x＜0.5)的Ge。舉例來說，Ge可以佔由Si 1-xGe x組成的第一半導體層410的摩爾比的約15%至35%。 再者，第一半導體層410可以包括彼此不同的組成，且第二半導體層420可以包括彼此不同的組成。
第一及第二半導體層410及420中的任一者可以包括其他材料，例如，化合物半導體(諸如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(諸如 GaAsP、AlInAs、AlGaAs、InGaAs、GaInP、及/或GaInAsP)或其組合。可以基於提供不同的氧化速率及/或蝕刻選擇性來選擇第一及第二半導體層410及420的材料。
第一及第二半導體層410及420可以從半導體基底302進行磊晶生長。舉例來說，第一及第二半導體層410及420中各個可以透過分子束磊晶(molecular beam epitaxy, MBE)製程、化學氣相沉積(chemical vapor deposition, CVD)(例如，金屬有機化學氣相沉積(metal organic CVD, MOCVD)製程及/或其他合適的磊晶生長製程來生長。在磊晶生長期間，半導體基底302的晶體結構向上延伸，使得第一及第二半導體層410及420具有與半導體基底302相同的晶體取向(crystal orientation)。
當生長第一及第二半導體層410及420於半導體基底302上時，可以圖案化第一及第二半導體層410及420，以形成一或多個堆疊結構(例如，401)。各個堆疊結構沿橫向(例如，Y方向)伸長，且包括交替設置在彼此之上的圖案化的第一及第二半導體層410-420的堆疊。透過使用例如光學微影及蝕刻技術來圖案化第一及第二半導體層410-420及半導體基底302而形成堆疊結構401。舉例來說，罩幕層(其可以包括多個膜層，例如，墊氧化物層及位於上方的墊氮化物層)形成於最上層半導體層(例如，第4圖中420)上方。墊氧化物層可為包括例如使用熱氧化製程形成的氧化矽的薄膜。墊氧化物層可以作為最上層第一半導體層410(或在一些其他實施例中的第二半導體層420)及位於上方的墊氮化物層之間的黏著層。在一些實施例中，墊氮化物層由氮化矽、氧氮化矽、碳氮化矽等或其組合形成。舉例來說，可以使用低壓化學氣相沉積(low-pressure chemical vapor deposition, LPCVD)或電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition, PECVD)來形成墊氮化物層。
可以使用光學微影技術來圖案化罩幕層。一般而言，光學微影技術利用沉積光阻材料(未繪示)，對其進行照射(曝光)及顯影，以去除光阻材料的一部分。餘留的光阻材料保護下方的材料(例如，本示例中的罩幕層)免受後續製程步驟(例如，蝕刻)的影響。舉例來說，使用光阻材料對墊氧化物層及墊氮化物層進行圖案化，以形成圖案化罩幕。
圖案化的罩幕隨後可以用於圖案化第一及第二半導體層410-420及半導體基底302的露出部分，以形成溝槽(或開口)而定義出相鄰溝槽之間的堆疊結構401。當形成多個堆疊結構時，上述溝槽可以設置於任意相鄰的堆疊結構之間。在一些實施例中，透過使用例如反應離子蝕刻(reactive ion etch, RIE)、中性束蝕刻(neutral beam etch, NBE)、類似蝕刻或其組合在第一及第二半導體層410-420及半導體基底302內蝕刻出溝槽而形成堆疊結構401。上述蝕刻可為異向性的。在一些實施例中，溝槽可為彼此平行且彼此緊密間隔的條帶(當上視時)。在一些實施例中，溝槽可以是連續的，且環繞堆疊結構401。
對應於第2圖的操作步驟206。第5圖繪示出包括一或多個隔離結構502的閘極全繞式場效電晶體(GAA FET)裝置300在各個製造階段的其中一階段的剖面示意圖。第5圖是在垂直於閘極全繞式場效電晶體(GAA FET)裝置300的主動/虛置閘極結構的長度方向所截取(例如，第1圖中的截面A-A所示)。
隔離結構502(其可以包括多個部分)可形成於相鄰的堆疊結構之間或者緊鄰單一堆疊結構。隔離結構502(由絕緣材料形成)可將相鄰的堆疊結構彼此電性隔離。絕緣材料可為氧化物(例如，氧化矽)、氮化物、類似物或其組合，並且可以透過高密度電漿化學氣相沉積(high density plasma chemical vapor deposition, HDP-CVD)、流動式化學氣相沉積(flowable CVD, FCVD)(例如， 基於CVD的材料在遠程電漿系統中沉積並進行後固化，以使其轉化為另一種材料(例如，氧化物)、類似物或其組合。也可以使用其他絕緣材料及/或其他形成製程。在一示例中，絕緣材料是透過流動式化學氣相沉積(FCVD)製程形成的氧化矽。一旦形成絕緣材料便可進行退火製程。平坦化製程(例如，化學機械研磨(chemical mechanical polish, CMP)製程)可以去除任何多餘的絕緣材料並形成絕緣材料的上表面及定義堆疊結構401的圖案化罩幕(未繪示)的上表面。在不同實施例中，也可以透過平坦化製程去除罩幕。
接下來，凹陷絕緣材料，以形成隔離結構502(有時稱為淺溝槽隔離(shallow trench isolation, STI)，如第5圖所示。凹陷隔離結構502使得堆疊結構401從隔離結構502的相鄰部分之間突出。隔離結構(STI)502的上表面可以具有平坦表面(如圖所示)、外凸表面、內凹表面(例如，碟化)或其組合。隔離結構502的上表面可以透過適當的蝕刻形成為平坦的、外凸的及/或內凹的。可以使用可接受的蝕刻製程(例如，對隔離結構502的材料具有選擇性的蝕刻製程)來凹陷隔離結構502。舉例來說，可以進行使用稀釋氫氟(dilute hydrofluoric, DHF)酸的乾式蝕刻或濕式蝕刻來凹陷隔離結構502。
對應於第2圖的操作步驟208。第6圖繪示出包括虛置閘極結構602的閘極全繞式場效電晶體(GAA FET)裝置300在各個製造階段的其中一階段的剖面示意圖。第6圖是在垂直於閘極全繞式場效電晶體(GAA FET)裝置300的主動/虛置閘極結構的主動/虛置閘極結構的長度方向所截取(例如，第1圖中的截面A-A所示)。
接下來，形成虛置閘極結構602於堆疊結構401及隔離結構502上方。一般來說，虛置閘極結構602沿著垂直於堆疊結構401的長度方向的橫向方向(例如，X方向)延伸。在不同實施例中，虛置閘極結構602可以形成在後續形成的主動(例如，金屬)閘極結構的位置，即，定義主動閘極結構的佔用區(footprint)。虛置閘極結構602放置於局部的堆疊結構401的上方。堆疊結構401的上述覆蓋部分包括一同配置為傳導通道的第二半導體層420部分以及由主動閘極結構取代的第一半導體層410部分。如此一來，主動閘極結構可以包圍第二半導體層420的各個部分，此將於以下進一步詳細說明。
在一些實施例中，虛置閘極結構602可以包括與第一半導體層410類似(或具有類似蝕刻速率)的一或多種Si類或SiGe類材料，例如SiGe。虛置閘極結構602可以透過CVD、PECVD、ALD、FCVD或其組合來進行沉積。儘管在第6圖所示的實施例中虛置閘極結構602繪示出形成為單一個體，然而應當理解的是，虛置閘極結構602可以形成為具有多個部分，各個部分可以包括各自不同的材料。
對應於第2圖的操作步驟210。第7圖繪示出是閘極全繞式場效電晶體(GAA FET)裝置300的剖面示意圖，其中在各個製造階段的其中一階段，透過第一蝕刻製程701去除未由虛置閘極結構602覆蓋的堆疊結構401的第一部。上述第一部以虛線表示並且在第7圖中標示為401-1。第7圖是沿閘極全繞式場效電晶體(GAA FET)裝置300的鰭部結構的長度方向所截取(例如，第1圖中的截面B-B所示)。
在形成虛置閘極結構602之後，可以沿著虛置閘極結構602的相對側壁形成一對閘極間隙壁702，如第7圖所示。如此一來，各個閘極間隙壁702也可以跨過堆疊結構401。閘極間隙壁702可以包括低k值介電材料，並且可以由合適的介電材料形成，例如氧化矽、碳氮氧化矽或類似物。可以使用任何合適的沉積方法(諸如，熱氧化、化學氣相沉積(CVD)或類似方法)來形成閘極間隙壁702。
接下來，在第一蝕刻製程701期間，虛置閘極結構602可以與閘極間隙壁702一起作為罩幕來蝕刻堆疊結構401的非覆蓋部分。第一蝕刻製程701可以具有異向性特性，以定向地(例如，垂直地)蝕刻堆疊結構401。因此，堆疊結構401具有彼此交替堆疊的第一及第二半導體層410及420的對應留餘部分。 例如在第7圖中，(堆疊結構401的)半導體層710及720分別是第一及第二半導體層410及420與虛置閘極結構602(及閘極間隙壁702)覆蓋的餘留部分。在一些實施例中，半導體層710及720有時可以分別稱為奈米結構(例如，奈米片)710及720。
在一些實施例中，在進行第一蝕刻製程701時，堆疊結構401可以使其側壁401A均呈弓形(bow-shape)，如第7圖所示。本文所使用的用語“弓形”可以表示其中間部比其側部突出得更多的曲線。利用此種弓形側壁，堆疊結構401可以使其上部或下部中的至少一者在Y方向上比其中間部延伸得更多。換句話說，最上層的半導體層720A、中間的半導體層720B及最下層的半導體層720C可以具有它們自己的縱向長度，分別表示為L720A、L720B及L720C；最上層的半導體層710A、中間的半導體層710B及最下層的半導體層710C也可以具有它們自己的縱向長度，分別表示為L 710A、L 710B及L 710C。
舉例來說，在第7圖的實施例中，最下層的半導體層720C及最上層的半導體層720A可以各自具有比中間的半導體層720B更長的縱向長度。亦即，縱向長度L 720A大約等於(或稍小於) 縱向長度L 720C，而縱向長度L 720A及縱向長度L 720C中各個都大於縱向長度L 720B(L 720A≈L 720C＞L 720B)。類似地，最下層的半導體層710C及最上層的半導體層710A可以各自具有比中間的半導體層710B更長的縱向長度。亦即，縱向長度L 710A大約等於(或稍小於) 縱向長度L 710C，而縱向長度L 710A及縱向長度L 710C中各個都大於縱向長度L 710B(L 710A≈L 710C＞L 710B)。
在一些其他實施例中，最下層的半導體層720C比最上層的半導體層720A或中間的半導體層720B中任一者都長(其中最上層的半導體層720A及中間的半導體層720B可以具有大致相同的長度) ; 最下層的半導體層710C比最上層的半導體層710A或中間的半導體層710B中的任一者都長(其中最上層的半導體層710A及中間的半導體層710B可以具有大致相同的長度)。亦即，縱向長度L 720A約等於縱向長度L 720B，而縱向長度L 720A及縱向長度L 720B均小於縱向長度L 720C(L 720A≈L 720B＜L 720C)；且縱向長度L 710A約等於縱向長度L 710B，而縱向長度L 710A及縱向長度L 710B均小於縱向長度L 710C(L 710A≈L 710B＜L 710C)。
第一蝕刻製程701可以包括使用以下氣體中的至少一種的電漿製程：溴化氫(HBr)、氯氣(Cl)或氬氣(Ar)。在一非限制性示例中，可以在以下條件下進行第一蝕刻製程701：約在50瓦至3000瓦的偏壓功率、約在2毫托至80托的壓力、約在5秒至300秒的製程時間、約在25 C至100 C的溫度、約在10標準立方厘米/分鐘至500標準立方厘米/分鐘的HBr氣體流量、約在10標準立方厘米/分鐘至500標準立方厘米/分鐘的Cl氣體流量、約在30標準立方厘米/分鐘至300標準立方厘米/分鐘的Ar氣體流量。然而，應當注意的是，也可以設想這些範圍之外的電源功率、偏壓功率、壓力及流量。
對應於第2圖的操作步驟212，第8及9圖各自繪示出閘極全繞式場效電晶體(GAA FET)裝置300的剖面示意圖，其中在各個製造階段的其中一階段，透過第二蝕刻製程801去除堆疊結構401的第二部。上述第二部以虛線表示並且在第8圖中標示為401-2。應當注意的是，第二部401-2是第7圖所示的堆疊結構401的一部分。再者，第二部401-2橫向緊鄰於第一部401-1的下部。第8及9圖各自為沿閘極全繞式場效電晶體(GAA FET)裝置300的鰭部結構的長度方向所截取(例如，第1圖中的截面B-B所示)。
第二蝕刻製程801可以具有等向性特性，以在多個方向上蝕刻堆疊結構401。 透過上述全向性蝕刻製程，堆疊結構401的特別突出部分(例如，最下層的半導體層710C及720C)可以橫向回推或向內推。 換句話說，最下層的半導體層710C及720C可以各自在其縱向方向上修整得更短。 因此，在進行第二蝕刻製程801時，堆疊結構401可以具有其側壁401A，每個側壁401A呈現單側弓形，如第8圖所示，或者呈不對稱弓形，如第9圖所示。本文所使用的用語 “單側弓形”可以指其中間部比其中一側部突出得更多的曲線；本文所使用的用語 “不對稱弓形”可以指其中間部比其中一側部突出得更多並且比另一側部突出得更少的曲線。
舉例來說，在第8圖的實施例中，最上層的半導體層720A可以具有比中間的半導體層720B及最下層的半導體層720C更長的縱向長度，其中中間的半導體層720B及最下層的半導體層720C可以具有大致相同的長度。亦即，縱向長度L 720A大於縱向長度L 720C及縱向長度L 720B，而縱向長度L 720C與縱向長度L 720B大致相同(L 720B≈L 720C＜L 720A)。類似地，最上層的半導體層710A可以具有比中間的半導體層710B及最下層的半導體層710C更長的縱向長度，其中中間的半導體層710B及最下層的半導體層710C可以具有大致相同的長度。亦即，縱向長度L 710A大於縱向長度L 710C及縱向長度L 710B，而縱向長度L 710C與縱向長度L 710B大致相同(L 710B≈L 710C＜L 710A)。 因此，縱向長度L 720C與縱向長度L 720A或縱向長度L 720B之間的差異(例如，L 720C-L 720A或L 720C-L 720B)等於或小於0奈米；縱向長度 L 710C與縱向長度L 710A或縱向長度L 710B之間的差異(例如，L 710C-L 710A或L 710C-L 710B)等於或小於0奈米。
舉例來說，在第9圖的實施例中，最上層的半導體層720A可以具有比中間的半導體層720B更長的縱向長度，並且中間的半導體層720B可以具有比最下層的半導體層720C更長的縱向長度。亦即，縱向長度L 720A大於縱向長度L 720B，並且縱向長度L 720B大於縱向長度L 720C(L 720A＞L 720B＞L 720C)。類似地，最上層的半導體層710A可以具有比中間的半導體層710B更長的縱向長度，並且中間的半導體層710B可以具有比最下層的半導體層710C更長的縱向長度。亦即，縱向長度L 710A大於縱向長度L 710B，並且縱向長度L 710B大於縱向長度L 710C(L 710A＞L 710B＞L 710C)。 因此，縱向長度L 720C與縱向長度L 720A或縱向長度L 720B之間的差異(例如，L 720C-L 720A或L 720C-L 720B)等於或小於0奈米；縱向長度L 710C與縱向長度L 710A或縱向長度L 710B之間的差異(例如，L 710C-L 710A或L 710C-L 710B)等於或小於0奈米。
第二蝕刻製程801可包括使用以下氣體中的至少一種的電漿製程：氫氣(H 2)、氟基氣體或氮氣(N 2)。氟基氣體選自：二氟甲烷(CH 2F 2)、氟甲烷(CH 3F)、三氟甲烷(CHF 3)、四氟甲烷(CF 4)、六氟化硫(SF 6)、三氟化氮(NF 3)、八氟環丁烷(C 4F 8)、 六氟丁二烯(C 4F 6)及其組合 第二蝕刻製程801也可以包括以下氣體：甲烷(CH 4)及氬氣(Ar)。在一非限制性示例中，可以在以下條件下進行第二蝕刻製程801：約在30瓦至1000瓦的偏壓功率、約在2毫托至80托的壓力、約在3秒至150秒的製程時間、約在25 C至100 C的溫度、約在50標準立方厘米/分鐘至500標準立方厘米/分鐘的H 2氣體流量、約在5標準立方厘米/分鐘至200標準立方厘米/分鐘的CH 4氣體流量、約在5標準立方厘米/分鐘至200標準立方厘米/分鐘的氟基氣體的氣體流量、約在20標準立方厘米/分鐘至300標準立方厘米/分鐘的Ar氣體流量以及約在5標準立方厘米/分鐘至200標準立方厘米/分鐘的N 2氣體流量。然而，應當注意的是，也可以設想這些範圍之外的源功率、偏壓功率、壓力及流量。
儘管繪示出兩個蝕刻製程(例如，第一及第二蝕刻製程701及801)，但應當理解的是，可以進行更多到的蝕刻製程來蝕刻堆疊結構401。舉例來說，在第一蝕刻製程701及第二蝕刻製程801之後，可以進行與第一蝕刻製程類似的第三蝕刻製程及與第二蝕刻製程801類似的第四蝕刻製程。在另一示例中，可以在第一蝕刻製程701及第二蝕刻製程801之後進行一或多道蝕刻製程，每道蝕刻製程與第二蝕刻製程801類似。
對應於第2圖的操作步驟21，第10及11圖各自繪示出包括多個內間隔層1002的閘極全繞式場效電晶體(GAA FET)裝置300在各個製造階段的其中一階段的剖面示意圖。第10及11圖分別為接續第8及9圖之後的剖面示意圖。第10及11圖各自為沿閘極全繞式場效電晶體(GAA FET)裝置300的鰭部結構的長度方向所截取(例如，第1圖中的截面B-B所示)。
為了形成內間隔層1002，去除每個奈米結構710的對應端部。可以使用“回拉(pull-back)”製程回拉奈米結構710至一回拉距離來去除(例如，蝕刻)奈米結構710的端部。因此，縱向長度L 710A、L 710B及L 710C中各個可因回拉距離而減小。在半導體層720包括Si並且半導體層710包括SiGe的示例中，回拉製程可以包括氯化氫(HCl)氣體等向性蝕刻製程，其蝕刻SiGe而不蝕刻Si。因此，Si層(奈米結構；半導體層720)可以在此製程期間保持完整。因此，可以形成多對凹槽。然後用介電材料填充這些凹槽以形成內間隔層1002。如第10-11圖所示，每對內間隔層1002沿奈米結構710的對應蝕刻端部形成。
在一些實施例中，可以透過化學氣相沉積(CVD)或透過氮化物的單層摻雜(monolayer doping, MLD)接著進行間隔層RIE來順應性形成內間隔層1002。可以使用例如順應性沉積製程及隨後的等向性或異向性回蝕刻來沉積內間隔層1002，以去除堆疊結構401的側壁上及半導體基底302的表面上的多餘間隔材料。內間隔層1002可以由氮化矽、氮碳化矽硼、氮碳化矽、氮氧化碳矽或適合於形成電晶體的絕緣閘極側壁間隙壁的任何其他類型的介電材料(例如，介電常數k小於約5的介電材料)。
對應於第2圖的操作步驟216，第12及13圖各自繪示出包括一對磊晶結構1202的閘極全繞式場效電晶體(GAA FET)裝置300在各個製造階段的其中一階段的剖面示意圖。第12及13圖為接續第10及11圖之後的剖面示意圖。第12及13圖為各自沿閘極全繞式場效電晶體(GAA FET)裝置300的鰭部結構的長度方向所截取(例如，第1圖中的截面B-B所示)。
可以形成磊晶結構1202以接觸各個奈米結構720的對應端部(沿著Y方向)。再者，磊晶結構1202與具有內間隔層1002的奈米結構710的對應端部(沿著Y方向)隔開(或以其他方式隔離)。磊晶結構1202可各自具有設置在彼此之上的多個膜層。在一些實施例中，磊晶結構1202的摻雜濃度可以具有由下而上的梯度。舉例來說，磊晶結構1202的下層可以具有較低的摻雜濃度，而磊晶結構1202的上層可以具有較高的摻雜濃度。根據本揭露的各種實施例，奈米結構720可以一同作為閘極全繞式場效電晶體(GAA FET)裝置300的通道結構，並且磊晶結構1202可以分別作為閘極全繞式場效電晶體(GAA FET)裝置300的汲極結構及源極結構。
磊晶結構1202可以各自包括矽鍺(SiGe)、砷化銦(InAs)、砷化銦鎵(InGaAs)、銻化銦(InSb)、砷化鍺(GaAs)、銻化鍺(GaSb)、磷化銦鋁 (InAlP)、磷化銦(InP)、任何其他合適的材料或其組合。磊晶結構1202可以使用一或多個磊晶層生長製程形成於各個奈米結構720的露出端部上。舉例來說，生長製程可以包括選擇性磊晶生長(selective epitaxial growth, SEG)製程、CVD沉積技術(例如，氣相磊晶(vapor-phase epitaxy, VPE)及/或超高真空CVD(ultra-high vacuum CVD, UHV-CVD))、分子束磊晶或其他合適的磊晶製程。可以施加原位摻雜(In-situ doping, ISD)來形成摻雜磊晶結構1202，藉以產生閘極全繞式場效電晶體(GAA FET)裝置300的接面。舉例來說，當閘極全繞式場效電晶體(GAA FET)裝置300配置為n型時，磊晶結構1202可以透過植入n型摻雜物(例如，砷(As)、磷(P)等)來對其進行摻雜。當閘極全繞式場效電晶體(GAA FET)裝置300配置為p型時，磊晶結構1202可以透過植入p型摻雜物(例如，硼(B)等)來對其進行摻雜。
對應於第2圖的操作步驟218，第14及15圖各自繪示出包括主動(例如，金屬)閘極結構1402的閘極全繞式場效電晶體(GAA FET)裝置300在各個製造階段的其中一階段的剖面示意圖。 第14及15圖為接續第12及13圖之後的剖面示意圖。第14及15圖為各自沿閘極全繞式場效電晶體(GAA FET)裝置300的鰭部結構的長度方向所截取(例如，第1圖中的截面B-B所示)。
在形成磊晶結構1202之後，可以一同或分別去除虛置閘極結構602及奈米結構710(第12-13圖)，以形成閘極溝槽。在一些實施例中，可以透過施加選擇性蝕刻(例如，鹽酸(HCl))來去除虛置閘極結構602及/或奈米結構710，同時實質上留下完好無損的奈米結構720、閘極間隙壁702及內間隔層1002。在一示例中，在去除虛置閘極結構602之後，可以形成一部分的閘極溝槽(其露出各個奈米結構720面向X方向的對應側壁)。在去除奈米結構710以進一步延伸閘極溝槽之後，可以露出各個奈米結構720的對應下表面及/或上表面。因此，可以露出各個奈米結構720的整個周邊。
接下來，形成主動閘極結構1402以包圍各個奈米結構720 (其一同作為閘極全繞式場效電晶體(GAA FET)裝置300的通道結構)。在一些實施例中，主動閘極結構1402包括閘極介電層及閘極金屬。閘極介電層可以包圍各個奈米結構720，例如，上表面及下表面以及側壁。閘極介電層可以由不同的高k值介電材料或類似的高k值介電材料形成。示例性高k值介電材料包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金屬氧化物或矽酸鹽及其組合。閘極介電可以包括多個高k值介電材料的堆疊。可以使用任何合適的方法來沉積閘極介電層，包括例如分子束沉積(molecular beam deposition, MBD)、原子層沉積(atomic layer deposition, ALD)、PECVD或類似方法。在一些實施例中，閘極介電層可以選擇性包括實質上薄氧化(例如，SiO x)層，其可以是形成在各個奈米結構720的表面上的原生氧化層。
閘極金屬可以包括多個金屬材料的堆疊。舉例來說，閘極金屬可以是p型功函數層、n型功函數層、其多層或其組合。 功函數層也可以稱為功函數金屬。示例性p型功函數金屬可以包括TiN、TaN、Ru、Mo、Al、WN、ZrSi 2、MoSi 2、TaSi 2、NiSi 2、WN、其他合適的p型功函數材料或其組合。示例n型功函數金屬可以包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料或其組合。功函數值與功函數層的材料組成相關，因此，選擇功函數層的材料來調整其功函數值，使得在待製造的裝置中實現目標閾值電壓V t。功函數層可以透過CVD、物理氣相沉積(physical vapor deposition, PVD)、ALD及/或其他合適的製程來沉積。
由於主動閘極結構1402實質上填充閘極溝槽(透過去除奈米結構710而局部形成)，因此主動閘極結構1402可以具有與奈米結構710的數量對應的多個區部。舉例來說在第14及15圖中，主動閘極結構1402包括區部1402A、1402B及1402C。區部1402A及1402B可以一同包圍奈米結構720B，且區部1402B及1402C可以一同包圍奈米結構720C。再者，區部1402A、1402B及1402C可以分別繼承奈米結構710A、710B及710C(例如，第10-11)的尺寸及剖面輪廓。如此一來，區部1402B及1402C可以具有類似的長度(L 710B或L 710C)，此長度比區部1402A的長度(L 710A)短(第14圖)；區部1402C的長度(L 710C)比區部1402B的長度(L 710B)短，且區部1402B的長度(L 710B)比區部1402A的長度(L 710A)短(第15圖)。
第16圖繪示出根據本揭露另一個實施例之閘極全繞式場效電晶體(GAA FET)裝置300的剖面示意圖。如圖所示，奈米結構720A、720B及720C(連同基底302的突出部分)各自具有長度(在X方向上)，比主動閘極結構1402的對應(相鄰)區部連同對應的內間隔層1002更短。具有這些較短奈米結構720A-720C的堆疊結構401有時可稱為具有扭曲剖面輪廓(kink profile)。在一些實施例中，這種較短的奈米結構720A-720C可以在進行第二蝕刻製程801(第8-9圖)期間形成。
第17、18及19圖各自繪示出根據本揭露又一實施例之閘極全繞式場效電晶體(GAA FET)裝置300的剖面示意圖。第17-19圖繪示出閘極全繞式場效電晶體(GAA FET)裝置300具有沿著堆疊結構401的側壁的扭曲剖面輪廓。然而，應當注意的是，第17-19圖的剖面示意圖的實施例不具有上述的扭曲剖面輪廓，同時仍然涵蓋在本揭露的範圍內。在第17圖中，介電層1702設置於磊晶結構1202下方。在第18圖中，介電層1802設置於主動閘極結構1402的最下層的區部下方。如第19圖所示，介電層1902設置於主動閘極結構1402以及磊晶結構1202的最下層的區部下方。在一些實施例中，介電層1702至1902中各個可以具有選自由以下材料組成的族群：SiN、 SiO 2、SiON、SiCN、SiCON、SiCO、HfO、AlO及其組合。
在本揭露的一型態中，提供一種半導體裝置之製造方法。上述方法包括：形成沿一第一橫向方向延伸的一堆疊於一基底上，其中此堆疊包括彼此交替設置的多個第一半導體層及多個第二半導體層；以一第一閘極結構覆蓋堆疊的一第一部，其中第一閘極結構沿垂直於第一橫向方向的一第二橫向方向延伸；透過一第一蝕刻製程去除堆疊的第二部，其中第二部沿第一橫向方向設置於第一部旁側；透過一第二蝕刻製程去除堆疊的第三部，其中第三部設置於第二部的下部旁側。
在一些實施例中，第一蝕刻製程包括異向性蝕刻製程，而第二蝕刻製程包括等向性蝕刻製程。再者，在一些實施例中，第一蝕刻製程具有一第一電漿製程，其帶有一第一偏壓功率，且第二蝕刻製程具有一第二電漿製程，其帶有一第二偏壓功率，並且其中第一偏壓功率實質上高於第二偏壓功率。再者，在一些實施例中，第一蝕刻製程具有一第一電漿製程，其使用下列氣體中的至少一種：溴化氫(HBr)、氯氣(Cl)或氬氣(Ar)，且第二蝕刻製程具有一第二電漿製程，其使用下列氣體中的至少一種：氫氣(H 2)、氟基氣體或氮氣(N 2)。另外，在一些實施例中，氟基氣體選自由以下組成的族群：二氟甲烷(CH 2F 2)、氟甲烷(CH 3F)、三氟甲烷(CHF 3)、四氟甲烷(CF 4)、六氟化硫(SF 6)、三氟化氮(NF 3)、八氟環丁烷(C 4F 8)、六氟丁二烯(C 4F 6)及其組合。在一些實施例中，在透過第二蝕刻製程去除堆疊的第三部的步驟之後，更包括：以一對內間隔層來取代各個第一半導體層的多個端部；以及從堆疊的一餘留部分磊晶生長一源極/汲極結構，其中源極汲極結構與各個第二半導體層的一端部接觸。再者，在一些實施例中，上述方法更包括: 以第二閘極結構取代第一半導體層及第一閘極結構。其中，第二閘極結構至少包括一高k值介電層及一金屬閘極。再者，在一些實施例中，第二半導體層中最下層的一者具有沿第一橫向方向的一第一長度，且第二半導體層中的上一個最下層的一者具有沿第一橫向方向的一第二長度，且其中第一長度等於第二長度。或者，在一些實施例中，第二半導體層中最下層的一者具有沿第一橫向方向的一第一長度，且第二半導體層中的上一個最下層的一者具有沿第一橫向方向的一第二長度，且其中第一長度小於第二長度。另外，在一些實施例中，上述一對內間隔層均沿第一橫向方向延伸得比第二半導體層中與之相鄰的至少一者更遠。
在本揭露的另一型態中，提供一種半導體裝置之製造方法。上述方法包括：交替生長多個第一半導體層及多個第二半導體層成為一堆疊於基底上方；以一虛置閘極結構覆蓋堆疊；去除一部分的堆疊，其未由虛置閘極結構覆蓋；修整堆疊的一餘留部分的下部。
在一些實施例中，去除部分的堆疊的步驟包括異向性蝕刻製程，且修整堆疊的餘留部分的下部的步驟包括等向性蝕刻製程。再者，在一些實施例中，第一蝕刻製程具有一第一電漿製程，其帶有一第一偏壓功率，且第二蝕刻製程具有一第二電漿製程，其帶有一第二偏壓功率，並且其中第一偏壓功率實質上高於第二偏壓功率。再者，在一些實施例中，第一蝕刻製程具有一第一電漿製程，其使用下列氣體中的至少一種：溴化氫(HBr)、氯氣(Cl)或氬氣(Ar)，且第二蝕刻製程具有一第二電漿製程，其使用下列氣體中的至少一種：氫氣(H 2)、氟基氣體或氮氣(N 2)。另外，在一些實施例中，氟基氣體選自由以下組成的族群：二氟甲烷(CH 2F 2)、氟甲烷(CH 3F)、三氟甲烷(CHF 3)、四氟甲烷(CF 4)、六氟化硫(SF 6)、三氟化氮(NF 3)、八氟環丁烷(C 4F 8)、六氟丁二烯(C 4F 6)及其組合。在一些實施例中，在修整堆疊的餘留部分的下部的步驟之後，第二半導體層中最下層的一者具有沿其縱向方向的一第一長度，且第二半導體層中上一個最下層的一者具有沿其縱向方向的一第二長度，且其中第一長度等於第二長度。或者，在一些實施例中，在修整堆疊的餘留部分的下部的步驟之後，第二半導體層中最下層的一者具有沿其縱向方向的一第一長度，且第二半導體層中上一個最下層的一者具有沿其縱向方向的一第二長度，且其中第一長度小於第二長度。再者，在一些實施例中，在進行修整堆疊的餘留部分的下部的步驟之後，更包括：從各個第二半導體層的一端部磊晶生長一源極/汲極結構；其中，源極/汲極結構的下部具有一第一摻雜濃度，源極/汲極結構的上部具有高於第一摻雜濃度的一第二摻雜濃度。
在本揭露的又一型態中，提供一種半導體裝置。半導體裝置包括：彼此垂直間隔開的多個半導體層，其中半導體層各自沿一第一橫向方向延伸；一金屬閘極結構，沿一第二橫向方向延伸，且包括多個區部，其中半導體層中的每一層均由區部中相鄰的區部所包圍；多對內間隔層，每對內間隔層分別設置於區部中的一對應區部的一端部旁側；一對源極/汲極結構，分別與半導體層中的每一半導體層的多個端部接觸，其中區部透過內間隔層對與源極/汲極結構對電性隔離；其中，沿著第一橫向方向，位於下方的半導體層比位於上方的半導體層短。
在一些實施例中，其中源極/汲極結構對各自具有多個摻雜濃度，其中較高摻雜濃度形成於較低摻雜濃度上方。
如本文所用，用語“約”及“近似”通常意指所述數值的正負10%。舉例來說，約0.5將包括0.45及0.55，約10將包括9至11，約1000將包括900至1100。
以上概略說明瞭本發明數個實施例的特徵部件，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神及保護範圍，且可於不脫離本揭露之精神及範圍，當可作更動、替代與潤飾。
100:閘極全繞式場效電晶體(GAA FET)裝置 102:基底 104,710,720:半導體層/奈米結構 106:隔離區 108:閘極結構 110:源極/汲極結構 112:層間介電(ILD)層 200:方法 202,204,206,208,210,212,214,216,218:操作步驟 300:閘極全繞式場效電晶體(GAA FET)裝置 302:半導體基底 401:堆疊結構 401-1:第一部 401-2:第二部 401A:側壁 410:第一半導體層 420:第二半導體層 502:隔離結構 602:虛置閘極結構 701:第一蝕刻製程 702:閘極間隙壁 710A,720A:最上層的半導體層 710B,720B:中間的半導體層 710C,720C:最下層的半導體層 801:第二蝕刻製程 1002:內間隔層 1202:磊晶結構 1402:主動閘極結構 1402A,1402B,1402C:區部 1702,1802,1902:介電層 L 710A,L 710B,L 710C,L 720A,L 720B,L 720C:縱向長度
第1圖繪示出根據一些實施例之閘極全繞式(gate-all-around, GAA)場效應電晶體(FET)裝置的立體示意圖。 第2圖繪示出根據一些實施例之非平面式電晶體裝置製造方法的示例性流程圖。 第3、4、5、6、7、8、9、10、11、12、13、14及15圖繪示出根據一些實施例之透過第2圖的方法製成的示例性閘極全繞式場效應電晶體(GAA FET)裝置(或局部的示例性閘極全繞式場效電晶體(GAA FET)裝置)在各個製造階段的剖面示意圖。 第16、17、18及19圖繪示出根據一些實施例之第14圖的閘極全繞式場效電晶體(GAA FET)裝置的剖面示意圖。
200:方法
202,204,206,208,210,212,214,216,218:操作步驟

Claims (10)

  1. 一種半導體裝置之製造方法，包括： 形成沿一第一橫向方向延伸的一堆疊於一基底上，其中該堆疊包括彼此交替設置的複數個第一半導體層及複數個第二半導體層，且其中該堆疊包括一第一部、一第二部及一第三部，該第二部沿該第一橫向方向設置於該第一部旁側，且該第三部設置於該第二部的下部旁側； 以一第一閘極結構覆蓋該堆疊的該第一部，其中該第一閘極結構沿垂直於該第一橫向方向的一第二橫向方向延伸； 透過一第一蝕刻製程去除該堆疊的該第二部；以及透過一第二蝕刻製程去除該堆疊的該第三部。
  2. 如請求項1之半導體裝置之製造方法，其中該第一蝕刻製程包括異向性蝕刻製程，而該第二蝕刻製程包括等向性蝕刻製程。
  3. 如請求項1或2之半導體裝置之製造方法，其中在透過該第二蝕刻製程去除該堆疊的該第三部的步驟之後，更包括： 以一對內間隔層來取代該等第一半導體層中各者的多個端部；以及 從該堆疊的一餘留部分磊晶生長一源極/汲極結構，其中該源極汲極結構與該等第二半導體層中各者的一端部接觸。
  4. 如請求項3之半導體裝置之製造方法，其中該等第二半導體層中最下層的一者具有沿該第一橫向方向的一第一長度，且該等第二半導體層中的上一個最下層的一者具有沿該第一橫向方向的一第二長度，且其中該第一長度等於或小於該第二長度。
  5. 如請求項3之半導體裝置之製造方法，其中該對內間隔層均沿該第一橫向方向延伸得比第該等二半導體層中與之相鄰的至少一者更遠。
  6. 一種半導體裝置之製造方法，包括： 交替生長複數個第一半導體層及複數個第二半導體層成為一堆疊於一基底上方； 以一虛置閘極結構覆蓋該堆疊； 去除該堆疊的一部分，其未由該虛置閘極結構覆蓋；以及 修整該堆疊的一餘留部分的下部，使該等第一半導體層中最下層的一者具有沿其縱向方向的一第一長度，且該等第一半導體層中上一個最下層的一者具有沿其縱向方向的一第二長度，且其中該第一長度等於或小於該第二長度。
  7. 如請求項6之半導體裝置之製造方法，其中去除該堆疊的該部分的步驟包括異向性蝕刻製程，且修整該堆疊的該餘留部分的下部的步驟包括等向性蝕刻製程。
  8. 如請求項6或7之半導體裝置之製造方法，其中在修整該堆疊的該餘留部分的該下部的步驟之後，該等第二半導體層中最下層的一者具有沿其縱向方向的一第三長度，且該等第二半導體層中上一個最下層的一者具有沿其縱向方向的一第四長度，且其中該第三長度等於或小於該第四長度。
  9. 一種半導體裝置，包括： 複數個半導體層，彼此垂直間隔開，其中該等半導體層各自沿一第一橫向方向延伸； 一金屬閘極結構，沿一第二橫向方向延伸，且包括複數個區部，其中該等半導體層中的每一層均由該等區部中相鄰的區部所包圍； 複數個內間隔層對，該等內間隔層對分別設置於該等區部中的一對應區部的一端部旁側；以及 一源極/汲極結構對，分別與該等半導體層中的每一者的複數個端部接觸，其中該等區部透過該等內間隔層對而與該源極/汲極結構對電性隔離； 其中沿該第一橫向方向，該等半導體層中位於下方的半導體層比位於上方的半導體層短。
  10. 如請求項9之半導體裝置，其中該源極/汲極結構對各自具有複數個摻雜濃度，其中較高摻雜濃度形成於較低摻雜濃度上方。
TW112129859A 2023-06-16 2023-08-09 半導體裝置及其製造方法 TWI879015B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/336,377 2023-06-16
US18/336,377 US20240421205A1 (en) 2023-06-16 2023-06-16 Semiconductor devices and methods of manufacturing thereof

Publications (2)

Publication Number Publication Date
TW202501575A TW202501575A (zh) 2025-01-01
TWI879015B true TWI879015B (zh) 2025-04-01

Family

ID=93843733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112129859A TWI879015B (zh) 2023-06-16 2023-08-09 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20240421205A1 (zh)
CN (1) CN222803314U (zh)
TW (1) TWI879015B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202119479A (zh) * 2019-10-31 2021-05-16 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法
TW202127630A (zh) * 2019-09-27 2021-07-16 台灣積體電路製造股份有限公司 半導體裝置之形成方法
US20220376072A1 (en) * 2020-07-28 2022-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structure for nano-sheet-based devices
TW202307926A (zh) * 2021-07-09 2023-02-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413782B1 (ko) * 2016-03-02 2022-06-28 삼성전자주식회사 반도체 장치
KR102385567B1 (ko) * 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11031502B2 (en) * 2019-01-08 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor devices
US11670723B2 (en) * 2020-05-12 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon channel tempering

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202127630A (zh) * 2019-09-27 2021-07-16 台灣積體電路製造股份有限公司 半導體裝置之形成方法
TW202119479A (zh) * 2019-10-31 2021-05-16 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法
US20220376072A1 (en) * 2020-07-28 2022-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structure for nano-sheet-based devices
TW202307926A (zh) * 2021-07-09 2023-02-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20240421205A1 (en) 2024-12-19
TW202501575A (zh) 2025-01-01
CN222803314U (zh) 2025-04-25

Similar Documents

Publication Publication Date Title
US12342565B2 (en) Semiconductor devices and methods of manufacturing thereof
US12230545B2 (en) Semiconductor devices including dummy gate dielectric layer and methods of manufacturing thereof
US12336271B2 (en) Semiconductor devices and methods of manufacturing thereof
US11961899B2 (en) Semiconductor devices and methods of manufacturing thereof
US12261170B2 (en) Semiconductor devices and methods of manufacturing thereof
US20250142884A1 (en) Semiconductor devices and methods of manufacturing thereof
US20250120167A1 (en) Semiconductor devices and methods of manufacturing thereof
CN114823527A (zh) 半导体装置
US20250366061A1 (en) Semiconductor devices and methods of manufacturing thereof
US12490483B2 (en) Semiconductor devices and methods of manufacturing thereof
TWI879015B (zh) 半導體裝置及其製造方法
TW202203329A (zh) 半導體裝置
US12446276B2 (en) Semiconductor devices and methods of manufacturing thereof
US12176409B2 (en) Semiconductor devices and methods of manufacturing thereof
US12094782B2 (en) Semiconductor devices and methods of manufacturing thereof