[go: up one dir, main page]

TWI877465B - 不均勻溝槽像素單元及製造方法 - Google Patents

不均勻溝槽像素單元及製造方法 Download PDF

Info

Publication number
TWI877465B
TWI877465B TW111110620A TW111110620A TWI877465B TW I877465 B TWI877465 B TW I877465B TW 111110620 A TW111110620 A TW 111110620A TW 111110620 A TW111110620 A TW 111110620A TW I877465 B TWI877465 B TW I877465B
Authority
TW
Taiwan
Prior art keywords
trench
region
shallow
depth
gate
Prior art date
Application number
TW111110620A
Other languages
English (en)
Other versions
TW202303952A (zh
Inventor
輝 臧
剛 陳
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202303952A publication Critical patent/TW202303952A/zh
Application granted granted Critical
Publication of TWI877465B publication Critical patent/TWI877465B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種不均勻溝槽像素單元包括半導體基板，該半導體基板包括浮動擴散區域、光電二極體區域，以及在前表面和背表面之間的：第一側壁表面、淺底表面、第二側壁表面和深底表面。第一側壁表面和淺底表面限定出位於浮動擴散區域和光電二極體區域之間的淺溝槽，該淺溝槽從前表面延伸至半導體基板中。淺溝槽的淺深度超過浮動擴散區域的接面深度。第二側壁表面和深底表面限定出位於浮動擴散區域和光電二極體區域之間的深溝槽，該深溝槽從前表面延伸至半導體基板中。深底表面和前表面之間的距離限定出深溝槽的深深度，該深深度超過淺深度。

Description

不均勻溝槽像素單元及製造方法
本發明涉及半導體製造領域，特別是一種不均勻溝槽像素單元及製造方法。
在諸如獨立數位相機、行動裝置、汽車零件和醫療設備的商業產品中，相機模組包括影像感測器和其像素陣列。像素陣列包括複數個像素。像素陣列的像素密度是影像感測器上每單位面積的像素數。在操作中，相機模組的鏡頭在影像感測器上形成其視場內物體的影像。該物體可作為入射到相機上的複數個無限小的照明點源 – “脈衝”被查看。鏡頭將複數個脈衝中的每個脈衝在像素陣列的平面處成像為多個點擴散函數 – “脈衝響應”中的相應一個。影像感測器捕獲的影像的分辨率部分地取決於與脈衝回應的大小相比的像素大小。因此，提高相機最大可達到的解析度的一種方式是透過減少像素大小來提高像素密度。減少像素大小的動機導致了具有垂直轉移閘的像素的發展。
複數個像素中的每個像素包括形成在像素陣列基板中的光電二極體、浮動擴散區域（floating diffusion）和轉移閘（transfer gate），像素陣列基板為影像感測器的一部分。轉移閘控制從光電二極體到浮動擴散區域的電子流動，並且可以是場效應電晶體的一部分。到達光電二極體的光產生光電子。開啟轉移閘形成傳導通道，其允許積累的光電子從光電二極體轉移或流動到浮動擴散區域。當轉移閘被脈衝調製到關斷狀態時，相關聯電位低於光電二極體的電位，使在對應能帶圖中的勢壘（barrier）升高，以阻止電子從光電二極體流動到浮動擴散區域，從而防止光電子流動到浮動擴散區域。
在一種常見的像素架構中，光電二極體和浮動擴散區域在像素內在平行於像素陣列的平面的橫向方向上橫向移置，轉移閘位於其間。該平面相對於與其垂直的垂直方向水平定向，垂直方向限定出到達像素陣列的法向入射光（照明）的方向。這樣的水平定向限制了像素密度可以增加的程度。因此，提高像素密度的一種方式是將光電二極體、轉移閘和浮動擴散區域定向在具有垂直分量的方向上。這種轉移閘是垂直轉移閘的例子。
在一些成像場景中，光暈偽影（blooming artifact）會降低由包括垂直轉移閘的影像感測器捕獲的影像的品質。光暈（blooming，或稱為高光溢出或開花）是一種光學串擾（optical crosstalk），當回應於入射到像素上的光，在像素的光電二極體中積累的光電子數量超過像素的飽和水準（全阱容量），使得一個或複數個相鄰的像素檢測到過剩光電子時，會發生這種類型的光學串擾。本文公開的實施例透過引入 光暈路徑（ blooming path ）來解決這個問題，該 光暈路徑是在像素的轉移閘被關斷（例如，負偏壓）的集成（或曝光）期內在像素的光電二極體中產生的過剩光電子能夠從光電二極體行進至像素的浮動擴散區域的洩漏路徑。因此，像素檢測上述過剩光電子，使得光電子不會產生光暈偽影。
在本發明的第一觀點，一種不均勻溝槽像素單元包括半導體基板，該半導體基板包括浮動擴散區域、光電二極體區域，以及在半導體基板的前表面和與前表面相對的背表面之間的：第一側壁表面、淺底表面、第二側壁表面和深底表面。第一側壁表面和淺底表面限定出位於浮動擴散區域和光電二極體區域之間的淺溝槽，該淺溝槽從前表面延伸至半導體基板中。淺底表面和前表面之間的距離限定出淺溝槽的淺深度（shallow depth）。淺深度超過浮動擴散區域的接面深度。第二側壁表面和深底表面限定出位於浮動擴散區域和光電二極體區域之間的深溝槽，該深溝槽從前表面延伸至半導體基板中。深底表面和前表面之間的距離限定出深溝槽的深深度（deep depth），該深深度超過淺深度。
在本發明的第二觀點，像素單元包括半導體基板和轉移閘。半導體基板包括浮動擴散區域、光電二極體區域和前表面。轉移閘設置在半導體基板上，將光電二極體區域耦接至浮動擴散區域，並包括：第一垂直閘極，該第一垂直閘極從前表面延伸至半導體基板中的第一深度；和第二垂直閘極，該第二垂直閘極從前表面延伸至半導體基板中的第二深度。第二深度超過第一深度。第一深度超過浮動擴散區域的接面深度。
在本發明的第三觀點，一種用於製造像素單元的方法包括同時蝕刻（i）由位於基板的表面上的開孔罩幕（apertured mask）的小孔暴露的基板的第一區域，以及（ii）由開孔罩幕的大孔暴露的基板的第二區域。在平行於該表面的方向上，大孔在第一方向上的寬度超過小孔在第一方向上的寬度。
在整個說明書中對“一個範例”或“一個實施例”的提及是指結合該範例描述的特定特徵、結構或特點包括在本發明的至少一個範例中。因此，在整個說明書中各處出現的短語“在一個範例中”或“在一個實施例中”不一定都是指代同一個範例。此外，在一個或複數個範例中，可以以任何合適的方式組合特定的特徵、結構或特點。
為了便於描述，在本文中可以使用空間相對術語，諸如“在……下方”、“在……之下”、“下”、“在……下面”、“在……上方”、“上”等，以描述一個元件或特徵與其他一個或複數個元件或特徵的關係，如圖所示。將理解的是，除了附圖中描繪的朝向之外，空間相對術語還意圖涵蓋設備在使用或操作中的不同朝向。例如，如果附圖中的設備被翻轉，那麼被描述為在其他元件或特徵“之下”或“下方”或“下面”的元件將被定向為在其他元件或特徵“上方”。因此，術語“在...之下”和“在...下面”可以涵蓋上方和下方兩個朝向。可以以其他方式將設備定向（旋轉90度或以其他朝向），並相應地解釋本文中使用的空間相對描述語。此外，還將理解的是，當一個層被稱為在兩個層“之間”時，它可以是兩個層之間的唯一層，或者也可以存在一個或複數個中間層。
術語 半導體基板可以是指由一種或多種半導體（諸如矽、矽-鍺、鍺、砷化鎵和本領域技術人員已知的其他半導體材料）形成的基板。術語半導體基板也可以是指由一種或多種半導體形成的基板，該基板經歷了在基板中形成區域和/或結的先前製程步驟。半導體基板還可以包括各種特徵，諸如摻雜和未摻雜的半導體、矽的磊晶層以及在基板上形成的其他半導體結構。應當注意的是，在本檔中，元素名稱和符號可以互換使用（例如，Si與矽）；兩者具有完全相同的含義。
圖1描繪了對場景進行成像的相機195。相機195包括影像感測器192，該影像感測器192包括像素陣列基板190。像素陣列基板190的構成元素可以包括矽和鍺中的至少一種。像素陣列基板190包括像素陣列112A。影像感測器192可以是晶片級封裝或板上晶片封裝（chip-on-board package）的一部分。相機195被示為手持裝置（handheld device）的元件，但應當理解的是，諸如安全裝置、汽車相機、無人機相機等的其他裝置可以在不脫離本發明範圍的情況下使用相機195。
圖2是像素陣列基板290的截面示意圖，該像素陣列基板290是影像感測器192的像素陣列基板190的示例。圖2中顯示的截面平行於由正交軸線A1和A3形成的平面，在下文中稱為 x- z平面，軸線A1和A3均與軸線A2正交。在本文中， x- y平面由正交軸線A1和A2形成，平行於 x- y平面的平面被稱為橫向平面。除非另有規定，本文中物體的高度是指物體沿軸線A3的範圍。在本文中，對軸 x、 y或 z的提及分別是指軸線A1、A2和A3。另外，本文中的水平面與 x- y平面平行，寬度是指物體沿 x或 y軸的範圍，垂直方向是沿 z軸。圖4還表示軸線B1和B2，在實施例中，軸線B1和B2分別相對於軸線A1和A2旋轉四十五度，並表示在半導體基板410中形成像素陣列的像素的行和列的相應方向。
像素陣列基板290包括半導體基板210，該半導體基板210具有底部基板表面211和前部基板表面219，底部基板表面211和前部基板表面219均可以垂直於方向A3。在本文中，前部基板表面219可被稱為半導體基板210的前側表面，而底部基板表面211可被稱為半導體基板210的背側表面。在本文中，前部基板表面219可被稱為半導體基板210的非照明表面，而與前部基板表面219相對的底部基板表面211可被稱為半導體基板210的照明表面。
半導體基板210包括形成像素陣列212A的複數個像素212，像素陣列212A是像素陣列112A的範例。像素212在方向A1和A2上分別配置成複數個行和列。像素陣列212A在方向A1上具有對角線像素間距213。在實施例中，在方向A2上像素陣列212A的間距 等於對角線像素間距213。在實施例中，對角線像素間距213小於1.6 μm，例如，對角線像素間距213可能在1.0 μm至3.0 μm之間，這對應於0.7 µm至2.0 µm之間的標準像素間距範圍。
圖3是四電晶體（“4T”）電路310的電路圖，它是像素212的候選像素電路架構。電路310包括光電二極體PD1、轉移電晶體TX1、重置電晶體306、源極隨耦器電晶體（source-follower transistor）302和列選擇（row-select）電晶體304。電路310電連接到影像感測器192的位元線308。在以下描述中最好一起查看圖2和圖3。
在實施例中，每個像素212是共用像素單元的複數個像素之一。圖3描繪了共用像素單元320，它是共用像素單元的候選像素電路架構。共用像素單元320包括電路310和電路315。電路315包括共用像素單元的三個附加像素的附加相應光電二極體PD2–PD4和轉移電晶體TX2-TX4。電路315和電路310代表共用像素單元320的像素電路。在本文中，轉移電晶體TX是指轉移電晶體TX1–TX4之一。
每個像素212包括相應的光電二極體240、具有垂直轉移閘280的相應轉移電晶體（例如轉移電晶體TX）和相應的浮動擴散區域260。
每個像素212的光電二極體240至少部分地嵌入像素陣列基板290中，並配置為響應於其上的入射光（照明）產生和積累電荷，入射光例如是在影像感測器192的集成期內從半導體基板210的底部基板表面211（例如半導體基板210的背側表面）進入的。光電二極體240是圖3的光電二極體PD1–PD4中的任一個的範例。在實施例中，光電二極體240和浮動擴散區域260分別是轉移電晶體TX的源極和汲極。
光電二極體240與浮動擴散區域260的電連接取決於施加到與像素212相關聯的相應轉移電晶體（例如轉移電晶體TX）的轉移閘（例如垂直轉移閘280）的電壓。在相應像素212的光電二極體240中光生和積累的電荷（例如光電子）可以選擇性地轉移到浮動擴散區域260，這取決於施加到與像素212相關聯的相應轉移電晶體的轉移閘（例如垂直轉移閘280）的電壓，例如在後續電荷轉移期間。光電二極體240可以是各種配置，包括但不限於釘紮光電二極體（pinned photodiode）配置和部分釘紮光電二極體配置。在實施例中，釘紮層（例如P型摻雜層）設置在半導體基板的前表面和光電二極體區域之間，其中釘紮層耦接至地面。在實施例中，電荷在影像感測器192的集成期內積累在光電二極體240中。
每個轉移電晶體（例如轉移電晶體TX1的垂直閘極）的轉移閘（例如垂直轉移閘280）形成在由前部基板表面219的側面溝槽表面222和底部溝槽表面224限定的對應溝槽220中。
在實施例中，每個像素212是共用像素單元中的一個像素單位，並且每個像素單元進一步包括由共用像素單元中的像素212所共用的重置電晶體（reset transistor）306、源極隨耦器電晶體302和列選擇電晶體304。在圖3中，重置電晶體306、源極隨耦器電晶體302和列選擇（row-select）電晶體304分別縮寫為RS 306、SF 302和RST 304。重置電晶體306耦接在電源線和浮動擴散區域260之間，以在重置期間在重設訊號的控制下重設（例如，將浮動擴散區域260放電或充電至預設電壓，例如電源電壓 V DD）。重置電晶體306還透過相應的轉移電晶體TX（例如，轉移電晶體TX1–TX4）耦接至光電二極體240（例如光電二極體PD1–PD4之一），以在重置期間將相應的光電二極體240重設到預設電壓。浮動擴散區域260耦接至源極隨耦器電晶體302的閘極。源極隨耦器電晶體302耦接在電源線和列選擇電晶體304之間。源極隨耦器電晶體302操作以基於浮動擴散區域260的電壓來調製影像訊號，其中影像訊號對應於在其閘極處的集成期內在每個像素的光電二極體240中積累的光電子量。列選擇電晶體304在列選擇訊號的控制下，將源極隨耦器電晶體302的輸出（例如影像訊號）選擇性地耦接到讀出行線（column line）（例如位元線（bitline）308）。
在操作中，在影像感測器192的集成期（也稱為曝光期或積累期）內，光電二極體240檢測或吸收入射在像素212上的光，並光生電荷。在集成期內，每個轉移電晶體TX1–TX4都被關斷，即相應轉移電晶體TX1–TX4的垂直轉移閘280接收到截止訊號（例如負偏壓）。光電二極體240中積累的光生電荷（photogenerated charge）指示入射到光電二極體240上的光量。在集成期之後，每個轉移電晶體TX1–TX4開啟，沿垂直轉移閘結構形成傳導通道，並在轉移電晶體TX1–TX4的垂直轉移閘280處接收到轉移訊號（例如正偏壓）時，透過傳導通道將光生電荷從光電二極體240轉移到浮動擴散區域260。源極隨耦器電晶體302產生影像訊號。耦接至源極隨耦器電晶體302的行選擇電晶體304然後選擇性地將訊號讀出到行位元線（column bit line）308上以用於後續影像處理。
在實施例中，本文公開的垂直轉移閘結構是共用型像素單元的一部分，其中浮動擴散區域260由複數個光電二極體共用。本文公開的垂直轉移閘結構可適用於各種附加或替代類型的像素單元中的任一種，例如四電晶體像素單元、五電晶體像素單元或六電晶體像素單元。
圖4是像素陣列基板490的示意性平面圖，它是圖2的像素陣列基板290的示例。像素陣列基板490包括半導體基板410，其包括光電二極體440和浮動擴散區域460，它們分別是半導體基板210、光電二極體240和浮動擴散區域460的示例。半導體基板410還包括至少一個淺溝槽420和至少一個深溝槽430。
在實施例中，像素陣列基板490還包括源極隨耦器電晶體402，它是源極隨耦器電晶體302的示例。源極隨耦器電晶體402包括設置在像素陣列基板490中的源極/汲極區域491、493以及在像素陣列基板490上並耦接在源極/汲極區域491、493之間的源極隨耦器閘極492。源極隨耦器閘極492電耦接至浮動擴散區域460。像素陣列基板490還可以包括列選擇（row-select）電晶體404和重置電晶體406中的至少一個。重置電晶體406包括設置在像素陣列基板490中的一對源極/汲極區域491，以及設置在像素陣列基板490上並耦接在源極/汲極區域491之間的重置閘極496。重置電晶體406的源極/汲極區域491中的一個耦接至電源線，而重置電晶體406的其他源極/汲極區域491耦接至浮動擴散區域460。列選擇（row-select）電晶體404包括設置在像素陣列基板490中的源極/汲極區域491和源極/汲極區域493，以及設置在像素陣列基板490上並耦接在源極/汲極區域491、493之間的列選擇（row-select）閘極494。源極/汲極區域493是源極隨耦器電晶體402和列選擇電晶體404兩者的一部分，使得源極隨耦器電晶體402的汲極是列選擇電晶體404的源極。列選擇電晶體404的源極/汲極區域491耦接至位元線。列選擇電晶體404和重置電晶體406分別是圖3的列選擇電晶體304和重置電晶體306的示例。在實施例中，像素陣列基板490包括淺溝槽隔離（STI）結構408（1）和408（2），其中電晶體402、404和406中的每一個的至少一部分位於STI結構408（1）和408（2）之間。每個STI結構408包括填充在半導體基板410的前表面419中形成的溝槽的介質材料。在實施例中，源極隨耦器閘極492沿軸線B1的閘極寬度大於列選擇閘極494沿軸線B1的閘極寬度。在實施例中，源極隨耦器閘極492沿軸線B2的閘極長度大於列選擇閘極494沿軸線B2的閘極長度。在實施例中，源極隨耦器閘極492沿軸線B1的閘極寬度大於重置閘極496的閘極寬度。在實施例中，源極隨耦器閘極492沿軸線B2的閘極長度大於重置閘極496沿軸線B2的閘極長度。在實施例中，源極隨耦器閘極492的閘極面積大於列選擇閘極494和重置閘極496中的至少一個的閘極面積以提高隨機電報雜訊（random telegraph noise, RTS）性能。
圖4描繪了在浮動擴散區域460的同一側（如圖4的右側定向）上的電晶體402、404和406。在不脫離實施例的範圍的情況下，電晶體402和404可以在浮動擴散區域460的不同側（例如在上方、下方或左側）上，並且相對于平行於上述不同側定向的附加STI結構408類似地定向和定位。例如，像素陣列基板490可以包括上述附加STI結構408，在實施例中，上述附加STI結構408平行於方向B1定向並且位於浮動擴散區域460的上方或下方。
圖4描繪了共用像素單元，其中複數個光電二極體（例如四個光電二極體）共用以下元件：浮動擴散區域460、源極隨耦器電晶體402、列選擇電晶體404和重置電晶體406。像素單元400的每個光電二極體440將光生電荷轉移到浮動擴散區域460。
半導體基板410具有前表面419和與其相對的背表面411（未包括在圖4中）。前表面419是前部基板表面219的示例。圖4是從透過前表面419觀察的角度顯示的，其中前表面419可以覆蓋圖4中所示的一個或複數個元件。相鄰溝槽420和430在前表面419上以距離455隔開。在實施例中，距離455在0.03微米和0.3微米之間。在實施例中，距離455在0.12微米和0.30微米之間。溝槽420和430在 - 平面中具有在圖4中被示為正方形的截面形狀。在實施例中，該截面形狀不是正方形，諸如圓形、橢圓形、矩形或更一般地多邊形。
圖4表示了截面6–6′和7–7′，它們中的每一個平行於 x- z平面。截面6與光電二極體440、浮動擴散區域460和其間的溝槽420相交。截面7與光電二極體440、浮動擴散區域460和其間的深溝槽430相交。在實施例中，截面6–6′和7–7′中的每一個在浮動擴散區域460的相對側上的淺溝槽420和深溝槽430處相交，如圖4所示。在其他實施例中，截面6–6′與浮動擴散區域460的相對側上的兩個淺溝槽420相交，並且截面7-7′與浮動擴散區域460的相對側上的兩個深溝槽430相交。
在實施例中，像素陣列基板490包括像素單元400（1–k），其中k是小於或等於4的正整數。在圖4的實施例中，像素單元400（k）形成2 × 2像素陣列。每個像素單元400（k）包括光電二極體440、淺溝槽420和深溝槽430。浮動擴散區域460是每個像素單元400（1–4）所共用的。像素單元400是圖2中像素212的示例。在像素單元400內，淺溝槽420和深溝槽430中的每一個在方向A1（對於像素單元400（1,2））上或在方向A2（對於像素單元400（3,4））上都在光電二極體440和浮動擴散區域460之間。在像素單元400（1,2）中，淺溝槽420在方向A2上從深溝槽430橫向移置。在像素單元400（3,4）中，淺溝槽420在方向A1上從深溝槽430橫向移置。
在實施例中，像素陣列基板490包括填充溝槽420和430中的每一個的垂直定向閘極，以及電連接其下方的相應垂直定向閘極對的平面閘極481（1–4）。在實施例中，每個平面閘極481及其下方的垂直定向閘極形成單個轉移閘。為了說明清楚，圖4未描繪垂直定向閘極。圖9描繪了閘極982和983，它們中的每一個都是上述垂直定向閘極的示例。在水平面中，每個平面閘極481向浮動擴散區域460逐漸變細，即，其遠離浮動擴散區域460的遠端比其靠近擴散區域460的近端寬。該逐漸變細的形狀（其可能是如圖4所示的梯形）便於從光電二極體440轉移電荷，同時降低平面閘極481和浮動擴散區域460之間的寄生電容。
在本文中，附圖中由以括弧中的數位作為尾碼的附圖標記表示的元件是由附圖標記表示的元件的示例。因此，除非另有規定，具有尾碼（ m）的兩個元件之間的關係也適用於具有尾碼（ n≠ m）的兩個元件之間的關係，其中 m和 n是正整數。雖然以下描述涉及帶有括弧中的數位（1）的元件，但它也可以應用於括弧中的數字（2）、（3）和（4）中的至少一個。歸屬於像素單元400（1）或其任何元件的屬性也可分別歸屬於一個或複數個像素單元400（2–4）及其任何元件。
圖5、6和7是像素單元400在圖4的截面5–5′、6–6′和7–7′中的相應截面視圖。在以下描述中最好一起查看圖5–7。
像素單元（pixel cell） 400包括半導體基板410的一部分以及在其中形成的光電二極體440和浮動擴散區域460。半導體基板410包括在表面411和419之間的側壁表面422和432以及底表面424和434。側壁表面422和底表面424限定出淺溝槽420，該淺溝槽420具有相對於前表面419的深度526。側壁表面432和底表面434限定出深溝槽430，該深溝槽430具有相對於前表面419的深度536。
圖5表示了包括前表面419並且橫跨在側壁表面422的相對區域和側壁表面432的相對區域之間的平面519。深度526是相對於前表面419的是指深度526是底表面424和平面519之間的垂直距離。類似地，深度536是相對於前表面419的是指深度536是底表面434和平面519之間的垂直距離。
光電二極體440包括光電二極體底部光電二極體區域441和頂部光電二極體區域445。在實施例中，底表面424和底表面434中的每一個的至少一部分位於底部光電二極體區域441上方，如圖5–7所示。在平行於 - 平面的相應截面中，頂部光電二極體區域445的一部分與溝槽420和430中的每一個相鄰。
在實施例中，像素單元400包括轉移閘，該轉移閘包括填充溝槽420和430的垂直轉移閘，例如，如圖9–11中所示的轉移閘980。當轉移閘開啟時，例如在電荷轉移期間向其施加正偏壓時，在光電二極體區域441和垂直轉移閘之間形成電子轉移路徑。圖7描繪了透過垂直轉移閘的傳導通道形成的電子轉移路徑738，例如，在相應的溝槽420和430之間。深度526小於深度536，這使得當向轉移閘施加負偏壓將其關斷時，例如在集成期內，能夠在光電二極體區域441和浮動擴散區域460之間形成光暈路徑428。圖5和6示意性地描繪了光暈路徑428。
光暈路徑428中的光電子至少部分地在方向A1上朝向浮動擴散區域460行進。在實施例中，適用以下各項中的至少一項，其中的每一個都有助於啟用光暈路徑428：（a）深度536超過深度526至少八十奈米，（b）深度526在0.15微米和0.35微米之間，並且（c）深度536在0.3微米和0.6微米之間。如以上概述部分所描述的，光暈路徑428防止像素單元400內的相鄰光電二極體440之間以及像素單元400的光電二極體440和相鄰像素單元的光電二極體之間的串擾。像素單元400的溝槽420和430在其中容納雙垂直閘極，其益處包括改善的載流子轉移以及減少的電子反向散射和轉移滯後
圖5分別表示了光電二極體區域441與底表面424和434之間的距離546和548。在實施例中，存在以下各項中的至少一項：（a）距離546在60 nm和250 nm之間，以及（b）距離548在30 nm和150 nm之間。上述距離546的範圍使得光暈路徑428能夠遠離淺溝槽420中的淺垂直閘極形成，並且特別是當轉移閘被關斷（例如，用負偏壓偏置）時，在形成在側壁422、 432和底表面424、434周圍和附近形成的電洞積累區域下方形成光暈路徑428。因此，距離546超過光暈路徑428沿軸線A3的高度529。
在實施例中，淺溝槽420的深度526比浮動擴散區域460的接面深度（junction depth）466深。浮動擴散區域相對於前表面419的接面深度可以在從40至60奈米的範圍內。在實施例中，淺溝槽420的深度526比頂部光電二極體區域445相對於前表面419的深度446淺（小），其中深度446是光電二極體440的最小（注入）深度。在實施例中，深溝槽430的深度536超過頂部光電二極體區域445的深度446。
在實施例中，淺溝槽420比頂部光電二極體區域445的深度446淺。圖6表示了沿軸線A3在淺溝槽420的底表面424和頂部光電二極體區域445之間的距離547。在實施例中，距離547超過十五奈米。
溝槽420和430具有相應的寬度523和533（如圖5所示），以及相應的長度623和733（分別如圖6和圖7所示）。在實施例中，淺溝槽420的寬度523和深溝槽的寬度533基本相同。在實施例中，在相對於前表面419的小於深度526的複數個深度（例如所有深度）中的每個深度處，存在以下各項中的至少一項：（a）淺溝槽420的寬度523小於深溝槽430的寬度533，以及（b）淺溝槽420的長度623小於深溝槽430的長度733。在實施例中，以下比例（ratios）中的至少一個在0.5和0.8之間：淺溝槽420的寬度523與深溝槽430的寬度533的比以及淺溝槽420的長度623與深溝槽430的長度733的比。如下文在圖12、13和15中所描述的，（i）寬度533超過寬度523以及（ii）長度733超過長度623中的每一個都能夠在單個微影蝕刻步驟中形成深溝槽430和淺溝槽420。在實施例中，淺溝槽420的（a）深度-寬度縱橫比以及（b）深度-長度縱橫比中的至少一個超過深溝槽430的縱橫比，例如，超過了至多百分之十五。在實施例中，存在以下各項中的至少一項：（i）寬度523等於寬度533以及（b）長度623等於長度733。
在實施例中，淺溝槽420和深溝槽430中的每一個在頂部光電二極體區域445和浮動擴散區域460之間居中（與其距離相等）。使溝槽420和430偏心具有優勢。將淺溝槽420定位為更靠近浮動擴散區域460增加了光暈路徑428的功效，而將深溝槽430定位為更靠近頂部光電二極體區域445促進了電荷轉移。
在方向A1上，溝槽420和430具有相應的中心平面621和731，分別如圖6和圖7所示。在方向A1上，中心平面621分別以距離625和距離626與頂部光電二極體區域445和浮動擴散區域460隔開。在方向A1上，中心平面731分別以距離735和距離736與頂部光電二極體區域445和浮動擴散區域460隔開。在實施例中，存在以下各項中的至少一項：（a）距離625和626是相等的，以及（b）距離735和736是相等的。在實施例中，距離626小於距離625和距離736中的至少一個。在實施例中，距離735小於距離736和距離625中的至少一個。
圖8是像素單元800在圖6和圖7中所示的截面8–8′中的截面視圖。像素單元800是像素單元400的示例，並且包括淺溝槽820和深溝槽830，它們分別是淺溝槽420和深溝槽430的示例。淺溝槽820和深溝槽830具有相應的中心平面821和831，它們是中心平面621和731的相應示例。圖8表示了距離825、826、835和836，它們是距離625、626、735和736的相應示例。在實施例中，距離826小於距離825和距離836中的至少一個。在實施例中，距離835小於距離836和距離825中的至少一個。
圖9–11是像素單元900的相應截面示意圖，像素單元900是添加了轉移閘980和閘極介電層970的像素單元400。轉移閘980包括分別填充淺溝槽420和深溝槽430的垂直閘極982和983。垂直閘極982在底表面424和平面519之間。垂直閘極983在底表面434和平面519之間。
閘極介電層970襯於溝槽420和430，使得閘極介電層970的一部分位於垂直閘極982和表面422和424之間，並且閘極介電層970的一部分位於垂直閘極983和表面432和434之間。前表面419包括溝槽420和430之間的溝槽間區域919。閘極介電層970的一部分在溝槽420和430之間的溝槽間區域919上。
在實施例中，轉移閘980還包括位於溝槽間區域919和平面519上方並電耦接至垂直閘極982和983中的每一個的平面閘極981。在實施例中，閘極981–983中的每一個都是導電材料的單片體積的相應部分。平面閘極981在溝槽間區域919上方橫跨在溝槽420和430之間。平面閘極981是圖4的平面閘極481的示例。
在實施例中，像素單元900包括緊貼和/或圍繞平面閘極981的側牆986。側牆986可以在浮動擴散區域460上方延伸，如圖10和圖11所示。在實施例中，側牆986具有與轉移閘980的頂表面共面的頂表面。側牆986可以是單層或多層堆疊並且可以由氮化物基材料（例如氮化矽）形成。雖然圖9描繪了具有矩形截面的側牆986，但在不脫離實施例的範圍的情況下，側牆986可以具有不同的形狀，例如三角形或梯形。
在示例性操作中，在像素單元900的集成期內，轉移閘980被關斷（例如施加負偏壓），一個或複數個過剩的光生電荷可以透過在垂直閘極982（淺垂直閘）和底部光電二極體區域 441之間形成的光暈路徑428向浮動擴散區域460移動。當轉移閘980被關斷（例如施加負偏壓）時，鄰近並沿著垂直閘極982（淺垂直閘）的側壁和底部，沿著垂直閘極983（深垂直閘）的側壁和底部，以及在閘極981下方（例如，在垂直閘極982和垂直閘極983之間的閘極981的部分下方）形成電洞積累區域914。在電洞積累區域914內，不允許電子移動通過。重申的是，在電洞積累區域914下方形成光暈路徑428，該光暈路徑428是在轉移閘980被關斷的集成期間在垂直閘極982的底部（底表面424）附近形成的，允許過剩電子通過其向浮動擴散區域460流動。電洞積累區域914在底表面424下方延伸至距離916。在實施例中，距離916至少為十五奈米。
在實施例中，半導體基板410包括圍繞溝槽420、溝槽430和光電二極體區域441的隔離阱412。隔離阱412將光電二極體區域440和半導體基板410中相鄰的光電二極體區域進行電隔離。隔離阱412為半導體基板410內的摻雜區域。隔離阱412的摻雜極性可以與光電二極體區域441的摻雜極性相反。在實施例中，隔離阱412是p摻雜的隔離阱。
圖12是遮罩基板1200的示意性截面視圖，遮罩基板1200包括半導體基板1210上的微影罩幕1220。半導體基板1210是圖4–11的半導體基板410的前體（precursor），並且具有背表面411和前表面1219。微影罩幕1220包括限定出相應孔1224和1226的內側壁1222和1223，孔1224和1226暴露前表面1219的相應區域1219A和1219B。在實施例中，孔1226比孔1224在方向A1和A2中的至少一個方向上更寬，使得可以透過利用蝕刻負載效應（etch loading effect）使用一個微影罩幕形成具有不同深度的溝槽。微影罩幕1220可以由氮化物材料形成。
圖13是遮罩基板1300的示意性截面視圖，該遮罩基板1300是在穿過微影罩幕1220將溝槽420和430蝕刻到半導體基板1210中之後的遮罩基板1200。圖14是像素單元1400的示意性截面視圖，它是在移除微影罩幕1220並在半導體基板1210中形成隔離阱412和光電二極體區域441之後的遮罩基板1300，這產生了半導體基板1410。半導體基板1410是半導體基板410的示例。
圖15是描繪了用於製造像素單元（諸如像素單元400）的方法1500的流程圖。方法1500包括步驟1510，並且在實施例中，包括步驟1520、1530、1540和1550中的至少一個。
步驟1510包括同時蝕刻（i）由位於基板的表面上的開孔罩幕的小孔暴露的基板的第一區域，以及（ii）由開孔罩幕的大孔暴露的基板的第二區域。在平行於該表面的方向上，大孔在第一方向上的寬度超過小孔在第一方向上的寬度。在步驟1510的示例中，同時蝕刻半導體基板1210的區域1219A和1219B。
在實施例中，步驟1510包括步驟1512，其中以相同的曝光劑量蝕刻第一區域和第二區域。在步驟1512的示例中，以相同的曝光劑量蝕刻區域1219A和1219B。
在實施例中，步驟1510產生淺溝槽420和深溝槽430，深溝槽430具有比淺溝槽420更大的深度，如圖13的遮罩基板1300和圖14的半導體基板1410所示。步驟1520包括將介電層襯於淺溝槽、深溝槽和其間的表面的溝槽間區域。在步驟1520的示例中，將圖9的閘極介電層970襯於淺溝槽420、深溝槽430和其間的溝槽間區域919。
步驟1530包括用導電材料填充淺溝槽和深溝槽，該導電材料通過溝槽間區域橫跨在淺溝槽和深溝槽之間。在步驟1530的示例中，淺溝槽420和深溝槽430分別填充有垂直閘極982和983以產生像素單元900，其中垂直閘極982和983是包括平面閘極981的轉移閘980的一部分。在實施例中，例如作為步驟1530的一部分，透過導電材料的沉積和對所沉積的導電材料的後續蝕刻，在半導體基板410上形成平面閘極981。平面閘極981是平面閘極481的示例。在實施例中，導電材料包括多晶矽和金屬中的至少一種。
步驟1540包括形成單個光電二極體區域，單個光電二極體區域的至少一部分位於深溝槽和淺溝槽中的每一個下方。在實施例中，單個光電二極體區域與深溝槽和淺溝槽中的每一個相鄰。可以透過注入形成單個光電二極體區域。在實施例中，單個光電二極體區域以大於淺溝槽的深度注入。在步驟1540的示例中，在溝槽420和430中的每一個的下方形成光電二極體區域441，如圖9所示。
步驟1550包括形成圍繞單個光電二極體區域的與單個光電二極體區域相反的導電類型（例如p型）的隔離阱。在步驟1550的示例中，透過注入在半導體基板410中形成隔離阱412。
圖16是遮罩基板1600的示意性截面視圖，遮罩基板1600包括半導體基板1210上的微影罩幕1620。微影罩幕1620包括限定出孔1624的內側壁1622，孔1624暴露出前表面1219的區域1219A。微影罩幕1620可以由氮化物材料形成。
圖17是遮罩基板1700的示意性截面視圖，遮罩基板1700是在穿過微影罩幕1620蝕刻溝槽420、移除微影罩幕1620的殘留物以及在前表面1219上設置或形成微影罩幕1720之後的遮罩基板1600。微影罩幕1720包括內側壁1723，內側壁1723限定出暴露前表面1219的區域1219B的孔1726。在實施例中，孔1624和1726在方向A1和A2中的至少一個方向上具有相同的寬度。圖14的半導體基板1410可以從遮罩基板1700透過穿過微影罩幕1720蝕刻深溝槽430、沉積閘極介電層（在圖14中未顯示）、導電材料（在圖14中未顯示），並且此後在半導體基板1210中形成隔離阱412、底部光電二極體區域441和頂部光電二極體區域445（在圖14中未顯示）來獲得。在實施例中，穿過微影罩幕1620、1720蝕刻基板導致淺溝槽420和深溝槽430具有基本上相同的寬度。
特徵組合
上文描述的特徵以及以下權利要求中的特徵可以在不脫離本發明的範圍的情況下以各種方式組合。以下列舉的示例說明了一些可能的、非限制性的組合：
（A1）一種不均勻溝槽像素單元，包括半導體基板，該半導體基板包括浮動擴散區域、光電二極體區域，以及在半導體基板的前表面和與前表面相對的背表面之間的：第一側壁表面、淺底表面、第二側壁面和深底表面。第一側壁表面和淺底表面限定出淺溝槽，位於浮動擴散區域和光電二極體區域之間，該淺溝槽從前表面延伸至半導體基板中。淺底表面和前表面之間的距離限定出淺溝槽的淺深度。淺深度超過浮動擴散區域的接面深度。第二側壁表面和深底表面限定出深溝槽，位於浮動擴散區域和光電二極體區域之間，該深溝槽從前表面延伸至半導體基板中。深底表面和前表面之間的距離限定出深溝槽的深深度，該深深度超過淺深度。
（A2）在像素單元（A1）的實施例中，淺溝槽和深溝槽在第一方向上位於浮動擴散區域和光電二極體區域之間，並且淺溝槽在垂直於第一方向的第二方向上從深溝槽橫向移置。
（A3）在像素單元（A2）的實施例中，在第一方向上，存在以下各項中的至少一項：（i）淺溝槽更靠近浮動擴散區域而不是光電二極體區域，以及（ii）淺溝槽和浮動擴散區域之間的距離小於深溝槽和浮動擴散區域之間的距離。
（A4）在像素單元（A2）和（A3）中任一種的實施例中，在第一方向上，存在以下各項中的至少一項：（i）深溝槽更靠近光電二極體區域而不是浮動擴散區域，以及（ii）深溝槽和光電二極體區域之間的距離小於淺溝槽和光電二極體區域之間的距離。
（A5）在像素單元（A1）–（A4）中任一種的實施例中，深深度超過淺深度至少八十奈米。
（A6）在像素單元（A1）–（A5）中任一種的實施例中，淺深度在0.15微米和0.35微米之間。
（A7）在像素單元（A1）–（A6）中任一種的實施例中，深深度在0.3微米和0.6微米之間。
（A8）在像素單元（A1）–（A7）中任一種的實施例中，淺溝槽在相對於前表面的小於淺深度的複數個深度中的每個深度處都比深溝槽窄。
（A9）在像素單元（A8）的實施例中，淺溝槽的淺溝槽寬度與深溝槽的深溝槽寬度的比在0.5和0.8之間。
（A10）在像素單元（A1）–（A9）中任一種的實施例中，淺底表面和深底表面中的每一個的至少一部分在光電二極體區域的一部分上方。
（A11）在像素單元（A1）–（A10）中任一種的實施例中，淺溝槽的第一縱橫比超過深溝槽的第二縱橫比。
（A12）在像素單元（A11）的實施例中，第一縱橫比除以第二縱橫比小於或等於1.15。
（A13）像素單元（A1）–（A12）中任一種的實施例，還包括閘極和介電層。閘極在前表面上並填充淺溝槽和深溝槽中的每一個。閘介電層位於閘極和以下各項中的每一個之間：（i）第一側壁表面和第二側壁表面、（ii）淺底表面、（iii）深底表面和（iv）在淺溝槽和深溝槽之間的前表面的區域。
（A14）在像素單元（A1）–（A13）中任一種的實施例中，淺深度小於光電二極體區域相對於前表面的最小深度。
（B1）一種像素單元，包括半導體基板和轉移閘。半導體基板包括浮動擴散區域、光電二極體區域和前表面。轉移閘設置在半導體基板上，將光電二極體區域耦接至浮動擴散區域，並包括：第一垂直閘極，其從前表面延伸至半導體基板的第一深度；和第二垂直閘極，其從前表面延伸至半導體基板中的第二深度。第二深度超過第一深度。第一深度超過浮動擴散區域的接面深度。
（B2）在像素單元（B1）的實施例中，第一垂直閘極和第二垂直閘極在第一方向上位於浮動擴散區域和光電二極體區域之間。第一垂直閘極在垂直於第一方向的第二方向上從第二垂直閘極橫向移置。
（B3）在像素單元（B2）的實施例中，在第一方向上，存在以下各項中的至少一項：（i）第一垂直閘極更靠近浮動擴散區域而不是光電二極體區域，以及（ii）第一垂直閘極和浮動擴散區域之間的距離小於第二垂直閘極和浮動擴散區域之間的距離。
（B4）在像素單元（B2）和（B3）中任一種的實施例中，在第一方向上，存在以下各項中的至少一項：（i）第二垂直閘極更靠近光電二極體區域而不是浮動擴散區域，以及（ii）第二垂直閘極和光電二極體區域之間的距離小於第一垂直閘和光電二極體區域之間的距離。
（B5）在像素單元（B1）–（B4）中任一種的實施例中，轉移閘還包括設置在前表面上並電耦接至第一垂直閘極和第二垂直閘極的平面閘極。
（B6）在像素單元（B4）–（B5）中任一種的實施例中，第一垂直閘極從平面閘極延伸至第一深度，並且第二垂直閘極從平面閘極延伸至第二深度。
（B7）在像素單元（B1）–（B6）中任一種的實施例中，第一深度小於光電二極體區域相對於前表面的最小深度。
（C1）一種用於製造像素單元的方法，包括同時蝕刻（i）基板的第一區域，由位於基板的表面上的開孔罩幕的小孔暴露，以及（ii）基板的第二區域，由開孔罩幕的大孔暴露。在平行於該表面的方向上，大孔在第一方向上的寬度超過小孔在第一方向上的寬度。
（C2）在方法（C1）的實施例中，蝕刻包括以相同的曝光劑量蝕刻第一區域和第二區域。
（C3）在方法（C2）的實施例中，蝕刻第一區域和第二區域分別產生淺溝槽和深溝槽。在這樣的實施例中，該方法還包括：（a）將介電層襯於淺溝槽、深溝槽和其間的表面的溝槽間區域；以及（b）用導電材料填充淺溝槽和深溝槽，導電材料通過溝槽間區域橫跨在淺溝槽和深溝槽之間。
（C4）方法（C3）的實施例還包括：形成單個光電二極體區域，其至少一部分位於深溝槽和淺溝槽中的每一個的下方。
（C5）方法（C4）的實施例還包括：形成圍繞單個光電二極體區域的隔離阱，隔離阱和單個光電二極體區域具有相反的導電類型。
在不脫離本發明實施例範圍的情況下，可以對以上方法和系統進行改變。因此應注意，在以上說明書中包含的內容或者附圖所示的內容應理解為說明性的而非限制性的。在本文中，除非另有說明，否則短語“在實施例中”等同於短語“在某些實施例中”，並不指代所有實施例。以下權利要求旨在覆蓋本文描述的所有通用和特定特徵，以及本發明方法和系統範圍的所有陳述，就語言而言，可以說其是介於兩者之間。
5–5′,6–6′,7–7′:截面 112A:像素陣列 190:像素陣列基板 192:影像感測器 195:相機 210:半導體基板 211:底部基板表面 212:複數個像素 212A:像素陣列 213:像素間距 219:前部基板表面 220:對應溝槽 222:側面溝槽表面 224:底部溝槽表面 240:光電二極體 260:浮動擴散區域 280:垂直轉移閘 290:像素陣列基板 302:源極隨耦器電晶體 304:列選擇電晶體 306:重置電晶體（reset transistor） 308:行位元線（column bit line） 310:電路 315:電路 320:共用像素單元 400（1–k）:像素單元 400（1, 2）:像素單元 400（3, 4）:像素單元 400（1–4）:像素單元 400（1）:像素單元 400（2–4）:像素單元 402:源極隨耦器電晶體 404:列選擇（row-select）電晶體 406:重置電晶體 408（1）,408（2）:STI結構 410:半導體基板 411:背表面 412:隔離阱 419:前表面 420:淺溝槽 422,432:側壁表面 424,434:底表面 428:光暈路徑 430:深溝槽 440:光電二極體 441:底部光電二極體區域 445:頂部光電二極體區域 455:距離 460:浮動擴散區域 466:接面深度（junction depth） 481, 481（1–4）:平面閘極 490:像素陣列基板 491, 493:源極/汲極區域 492:源極隨耦器閘極 494:列選擇閘極 496:重置閘極 519:平面 523,533:寬度 526,536:深度 529:高度 546,547 ,548:距離 623:長度 621:中心平面 625,626:距離 731:中心平面 733:長度 735,736:距離 738:電子轉移路徑 800:像素單元 820:淺溝槽 830深溝槽 821,831:中心平面 825,826,835,836:距離 900:像素單元 914:電洞積累區域 916:距離 919:溝槽間區域 970:閘極介電層 980:轉移閘 981:平面閘極 982,983:垂直閘極 986:側牆 1200:遮罩基板 1210:半導體基板 1219:前表面 1219A,1219B:區域 1220:微影罩幕 1222,1223:內側壁 1224,1226:孔 1300:遮罩基板 1400:像素單元 1410:半導體基板 1500:方法 1510,1520,1530,1540,1550:步驟 1600:遮罩基板 1620:微影罩幕 1622:內側壁 1624:孔 1700:遮罩基板 1720:微影罩幕 1723:內側壁 1726:孔
〔圖1〕描繪了對場景進行成像的相機。
〔圖2〕是像素陣列基板的截面示意圖，它是圖1中相機的像素陣列基板的實施例。
〔圖3〕是共用像素的電路圖，它是圖2的像素的候選像素電路架構。
〔圖4〕是包括複數個像素單元的像素陣列基板的示意性平面圖，該像素陣列基板是圖2的像素陣列基板的示例。
〔圖5〕、〔圖6〕和〔圖7〕是實施例中圖4的像素單元的相應截面視圖。
〔圖8〕是像素單元的截面視圖，它是圖4–7的像素單元的示例。
〔圖9〕–〔圖11〕是像素單元的相應截面示意圖，它是圖4–7的像素單元添加了閘極和閘介電層的示例。
〔圖12〕是實施例中遮罩基板（masked substrate）的示意性截面視圖，它是圖4的像素陣列基板的前體。
〔圖13〕是實施例中遮罩基板（masked substrate）的示意性截面視圖，它是圖12在蝕刻之後的遮罩基板。
〔圖14〕是在實施例中由圖13的遮罩基板（masked substrate）實施製程所得的像素單元的示意性截面視圖。
〔圖15〕是描繪了在實施例中用於製造圖4的像素單元的方法的流程圖。
〔圖16〕是實施例中遮罩基板（masked substrate）的示意性截面視圖，它是圖4的像素陣列基板的前體。
〔圖17〕是實施例中遮罩基板（masked substrate）的示意性截面視圖，它是在於其上蝕刻並形成第二罩幕之後的圖16的遮罩基板。
5–5′,6–6′,7–7:截面 400（1）,400（2）,400（3）,400（4）:像素單元 402:源極隨耦器電晶體 404:列選擇（row-select）電晶體 406:重置電晶體 408（1）,408（2）:淺溝槽隔離（STI）結構 410:半導體基板 419:前表面 420:淺溝槽 428:光暈路徑 430:深溝槽 440:光電二極體 455:距離 460:浮動擴散區域 481（1）,481（2）,481（3）,481（4）:平面閘極 490:像素陣列基板 491,493:源極/汲極區域 492:源極隨耦器閘極 494:列選擇閘極 496:重置閘極

Claims (24)

  1. 一種不均勻溝槽像素單元，包括： 一半導體基板，該半導體基板包括一浮動擴散區域和一光電二極體區域；以及位於該半導體基板的前表面和與該前表面相對的背表面之間的： （i）一第一側壁表面和一淺底表面，該第一側壁表面和該淺底表面限定出淺溝槽，位於該浮動擴散區域和該光電二極體區域之間並從該前表面延伸至該半導體基板中，該淺底表面和該前表面之間的距離限定出該淺溝槽的淺深度，(1)該淺深度超過該浮動擴散區域的接面深度，(2)該淺深度小於該光電二極體區域相對於該前表面的最小深度；以及 （ii）一第二側壁表面和一深底表面，該第二側壁表面和該深底表面限定出深溝槽，位於該浮動擴散區域和該光電二極體區域之間並從該前表面延伸至該半導體基板中，該深底表面和該前表面之間的距離限定出該深溝槽的深深度，該深深度超過該淺深度。
  2. 如請求項1所述的不均勻溝槽像素單元，其中該淺溝槽和該深溝槽在第一方向上位於該浮動擴散區域和該光電二極體區域之間，該淺溝槽在垂直於該第一方向的第二方向上從該深溝槽橫向移置。
  3. 如請求項2所述的不均勻溝槽像素單元，其中在該第一方向上，存在以下各項中的至少一項：（i）該淺溝槽更靠近該浮動擴散區域而不是該光電二極體區域，以及（ii）該淺溝槽和該浮動擴散區域之間的距離小於該深溝槽和該浮動擴散區域之間的距離。
  4. 如請求項2所述的不均勻溝槽像素單元，其中在該第一方向上，存在以下各項中的至少一項：（i）該深溝槽更靠近該光電二極體區域而不是該浮動擴散區域，以及（ii）該深溝槽和該光電二極體區域之間的距離小於該淺溝槽和該光電二極體區域之間的距離。
  5. 如請求項1, 2, 3或4所述的不均勻溝槽像素單元，其中該深深度超過該淺深度至少八十奈米。
  6. 如請求項1, 2, 3或4所述的不均勻溝槽像素單元，其中該淺深度在0.15微米和0.35微米之間。
  7. 如請求項1, 2, 3或4所述的不均勻溝槽像素單元，其中該深深度在0.3微米和0.6微米之間。
  8. 如請求項1, 2, 3或4所述的不均勻溝槽像素單元，其中該淺溝槽在相對於該前表面的小於該淺深度的複數個深度中的每個深度處都比該深溝槽窄。
  9. 如請求項8所述的不均勻溝槽像素單元，其中該淺溝槽的淺溝槽寬度與該深溝槽的深溝槽寬度的比在0.5和0.8之間。
  10. 如請求項1, 2, 3或4所述的不均勻溝槽像素單元，其中該淺底表面和該深底表面中的每一個的至少一部分在該光電二極體區域的一部分上方。
  11. 如請求項1, 2, 3或4所述的不均勻溝槽像素單元，其中該淺溝槽的第一縱橫比超過該深溝槽的第二縱橫比。
  12. 如請求項11所述的不均勻溝槽像素單元，其中該第一縱橫比除以該第二縱橫比小於或等於1.15。
  13. 如請求項1, 2, 3或4所述的不均勻溝槽像素單元，還包括： 閘極，該閘極在該前表面上並填充該淺溝槽和該深溝槽中的每一個；以及 閘介電層，該閘介電層位於該閘極與以下各項中的每一個之間：(ii)該第一側壁表面和該第二側壁表面、(ii)該淺底表面、(iii)該深底表面和(iv)在該淺溝槽和該深溝槽之間的該前表面的區域。
  14. 如請求項1所述的不均勻溝槽像素單元，其中該深深度小於該光電二極體區域相對於該前表面的最小深度。
  15. 一種像素單元，包括： 一半導體基板，該半導體基板包括一浮動擴散區域、一光電二極體區域和一前表面；以及 一轉移閘，設置在該半導體基板上，該轉移閘將該光電二極體區域耦接至該浮動擴散區域，並包括： 一第一垂直閘極，該第一垂直閘極從該前表面延伸至該半導體基板中的第一深度，該第一深度超過該浮動擴散區域的接面深度，且該第一深度小於該光電二極體區域相對於該前表面的最小深度；和 一第二垂直閘極，該第二垂直閘極從該前表面延伸至該半導體基板中的第二深度，該第二深度超過該第一深度。
  16. 如請求項15所述的像素單元，其中該第一垂直閘極和該第二垂直閘極在第一方向上位於該浮動擴散區域和該光電二極體區域之間，該第一垂直閘極在垂直於該第一方向的第二方向上從該第二垂直閘極橫向移置。
  17. 如請求項16所述的像素單元，其中在該第一方向上，存在以下各項中的至少一項：（i）該第一垂直閘極更靠近該浮動擴散區域而不是該光電二極體區域，以及（ii）該第一垂直閘極和該浮動擴散區域之間的距離小於該第二垂直閘極和該浮動擴散區域之間的距離。
  18. 如請求項16所述的像素單元，其中在該第一方向上，存在以下各項中的至少一項：（i）該第二垂直閘極更靠近該光電二極體區域而不是該浮動擴散區域，以及（ii）該第二垂直閘極和該光電二極體區域之間的距離小於該第一垂直閘極和該光電二極體區域之間的距離。
  19. 如請求項15, 16, 17或18所述的像素單元，其中該轉移閘還包括平面閘極，該平面閘極設置在該前表面上並且電耦接至該第一垂直閘極和該第二垂直閘極。
  20. 如請求項19所述的像素單元，其中該第一垂直閘極從該平面閘極延伸至該第一深度，該第二垂直閘極從該平面閘極延伸至該第二深度。
  21. 一種用於製造像素單元的方法，包括： 同時蝕刻（i）基板的第一區域，由位於該基板的表面上的開孔罩幕的小孔暴露，以及（ii）該該基板的第二區域，由該開孔罩幕的大孔暴露，在平行於該表面的方向上，該大孔在第一方向上的寬度超過該小孔在該第一方向上的寬度；及 形成單個光電二極體區域，該單個光電二極體區域的至少一部分位於該深溝槽和該淺溝槽中的每一個下方。
  22. 如請求項21所述用於製造像素單元的方法，其中蝕刻包括以相同的曝光劑量蝕刻該第一區域和該第二區域。
  23. 如請求項22所述用於製造像素單元的方法，該方法還包括： 將介電層襯於該淺溝槽、該深溝槽和其間的該表面的溝槽間區域；以及 用導電材料填充該淺溝槽和該深溝槽，該導電材料通過該溝槽間區域橫跨在該淺溝槽和該深溝槽之間。
  24. 如請求項23所述用於製造像素單元的方法，還包括形成圍繞該單個光電二極體區域的隔離阱，該隔離阱和該單個光電二極體區域具有相反的導電類型。
TW111110620A 2021-04-01 2022-03-22 不均勻溝槽像素單元及製造方法 TWI877465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/220,695 US11948965B2 (en) 2021-04-01 2021-04-01 Uneven-trench pixel cell and fabrication method
US17/220,695 2021-04-01

Publications (2)

Publication Number Publication Date
TW202303952A TW202303952A (zh) 2023-01-16
TWI877465B true TWI877465B (zh) 2025-03-21

Family

ID=83448297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110620A TWI877465B (zh) 2021-04-01 2022-03-22 不均勻溝槽像素單元及製造方法

Country Status (3)

Country Link
US (1) US11948965B2 (zh)
CN (1) CN115207008A (zh)
TW (1) TWI877465B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609837A (zh) * 2008-06-09 2009-12-23 索尼株式会社 固体摄像器件、它的驱动方法以及使用它的电子装置
CN110546764A (zh) * 2017-04-28 2019-12-06 索尼半导体解决方案公司 固态摄像元件和电子装置
TW202017163A (zh) * 2018-07-31 2020-05-01 日商索尼半導體解決方案公司 攝像裝置及電子機器
WO2020095689A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子、および電子機器
CN111279482A (zh) * 2017-11-09 2020-06-12 索尼半导体解决方案公司 固态摄像装置和电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0523722D0 (en) * 2005-11-22 2005-12-28 Taylor Hobson Ltd Trench measurement
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US9293559B2 (en) * 2013-07-31 2016-03-22 Alpha And Omega Semiconductor Incorporated Dual trench-gate IGBT structure
US9281331B2 (en) * 2014-06-19 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant structure for the vertical transfer gates of a complementary metal-oxide semiconductor (CMOS) image sensor
KR20160021473A (ko) * 2014-08-18 2016-02-26 삼성전자주식회사 글로벌 셔터 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102286111B1 (ko) * 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
CN107785273B (zh) * 2016-08-31 2020-03-13 无锡华润上华科技有限公司 半导体器件及其制造方法
US11616088B2 (en) * 2020-03-25 2023-03-28 Omnivision Technologies, Inc. Transistors having increased effective channel width

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609837A (zh) * 2008-06-09 2009-12-23 索尼株式会社 固体摄像器件、它的驱动方法以及使用它的电子装置
CN110546764A (zh) * 2017-04-28 2019-12-06 索尼半导体解决方案公司 固态摄像元件和电子装置
CN111279482A (zh) * 2017-11-09 2020-06-12 索尼半导体解决方案公司 固态摄像装置和电子设备
TW202017163A (zh) * 2018-07-31 2020-05-01 日商索尼半導體解決方案公司 攝像裝置及電子機器
WO2020095689A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子、および電子機器

Also Published As

Publication number Publication date
CN115207008A (zh) 2022-10-18
TW202303952A (zh) 2023-01-16
US20220320175A1 (en) 2022-10-06
US11948965B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
TWI758586B (zh) 互補金屬氧化物半導體影像感測器及其形成方法
KR102175614B1 (ko) 톱니 모양의 포토다이오드 구조물을 갖는 cmos 이미지 센서
US7148528B2 (en) Pinned photodiode structure and method of formation
USRE45633E1 (en) Reduced crosstalk sensor and method of formation
US11538837B2 (en) Semiconductor imaging device having improved dark current performance
US9087757B2 (en) Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus
US8658956B2 (en) Trench transfer gate for increased pixel fill factor
TWI723763B (zh) 圖像感測器及其形成方法
TWI711171B (zh) 影像感測器及形成其的方法
KR100875812B1 (ko) 저장 게이트 화소 구조의 제조 방법
US11695029B2 (en) Pixel formation method
KR20130087905A (ko) 이미지 센서 및 그 제조 방법
TWI890862B (zh) 尖溝槽像素陣列基板及相關製造方法
US7667250B2 (en) Vertical gate device for an image sensor and method of forming the same
US12336313B2 (en) Back side illumination image sensor and method of manufacturing the same
CN114497093B (zh) 像素阵列基板及相关方法
TWI877465B (zh) 不均勻溝槽像素單元及製造方法
CN110556389B (zh) 半导体成像器件及其形成方法
KR20100036731A (ko) 이미지센서 및 그 제조방법
TW202315151A (zh) 偽影減少像素和方法
US11462579B2 (en) Pixel and associated transfer-gate fabrication method
KR20100036734A (ko) 이미지 센서 및 그 제조 방법