[go: up one dir, main page]

TWI723763B - 圖像感測器及其形成方法 - Google Patents

圖像感測器及其形成方法 Download PDF

Info

Publication number
TWI723763B
TWI723763B TW109103032A TW109103032A TWI723763B TW I723763 B TWI723763 B TW I723763B TW 109103032 A TW109103032 A TW 109103032A TW 109103032 A TW109103032 A TW 109103032A TW I723763 B TWI723763 B TW I723763B
Authority
TW
Taiwan
Prior art keywords
photodetector
transistor
isolation structure
pixel
readout
Prior art date
Application number
TW109103032A
Other languages
English (en)
Other versions
TW202111939A (zh
Inventor
高橋誠司
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202111939A publication Critical patent/TW202111939A/zh
Application granted granted Critical
Publication of TWI723763B publication Critical patent/TWI723763B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明的各種實施例涉及一種圖像感測器，所述圖像感 測器包括各自設置在半導體基板內的第一光電探測器及第二光電探測器。隔離結構從所述半導體基板的前側表面延伸到所述半導體基板的後側表面。所述前側表面與所述後側表面相對，且所述隔離結構在側向上位於所述第一光電探測器與所述第二光電探測器之間。讀出電晶體設置在所述半導體基板的所述前側表面上。所述讀出電晶體的第一側上覆在所述第一光電探測器上且所述讀出電晶體的第二側上覆在所述第二光電探測器上。所述第一側與所述第二側相對且所述讀出電晶體在所述隔離結構之上連續地延伸。

Description

圖像感測器及其形成方法
本發明的實施例是有關於一種圖像感測器。
許多現代電子元件(例如，數位相機、光學成像元件等)包括圖像感測器。圖像感測器將光學圖像轉換成可表示為數位圖像的數位數據。圖像感測器包括像素感測器陣列，像素感測器陣列是用於將光學圖像轉換成數位數據的單元元件。像素感測器的一些類型包括電荷耦合元件(charge-coupled device，CCD)圖像感測器及互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)圖像感測器(CMOS image sensor，CIS)。與CCD圖像感測器相比，CIS由於功耗低、大小小、數據處理快、數據直接輸出及製造成本低及其他原因，而更受青睞。
在一些實施例中，本發明的實施例提供一種圖像感測 器，包括：第一光電探測器，設置在半導體基板內。第二光電探測器，設置在所述半導體基板內。隔離結構，從所述半導體基板的前側表面延伸到所述半導體基板的後側表面，其中所述前側表面與所述後側表面相對，且其中所述隔離結構在側向上位於所述第一光電探測器與所述第二光電探測器之間。以及讀出電晶體，設置在所述半導體基板的所述前側表面上，其中所述讀出電晶體的第一側上覆在所述第一光電探測器上且所述讀出電晶體的第二側上覆在所述第二光電探測器上，其中所述第一側與所述第二側相對，且其中所述讀出電晶體在所述隔離結構之上連續地延伸。
在一些實施例中，本發明的實施例提供一種圖像感測器，包括：第一像素感測器及第二像素感測器，各自包括多個光電探測器、多個轉移電晶體、及浮動擴散節點，其中所述多個光電探測器設置在半導體基板內，且其中所述多個轉移電晶體設置在所述半導體基板的前側表面上且將所述多個光電探測器選擇性地電耦合到所述浮動擴散節點。隔離結構，設置在所述半導體基板內，其中所述隔離結構連續地環繞所述第一像素感測器中的每一光電探測器及所述第二像素感測器中的每一光電探測器，且其中所述隔離結構完全延伸穿過所述半導體基板。源極隨耦器電晶體，上覆在所述第一像素感測器上且由所述第一像素感測器的所述浮動擴散節點進行閘控。以及行選擇電晶體，上覆在所述第二像素感測器上且具有電耦合到所述源極隨耦器電晶體的源極/汲極區的源極/汲極區。
在一些實施例中，本發明的實施例提供一種形成圖像感測器的方法，所述方法包括：在半導體基板的前側表面上形成淺溝槽隔離結構。在所述半導體基板中形成第一光電探測器及第二光電探測器，其中所述第一光電探測器與所述第二光電探測器通過所述淺溝槽隔離結構在側向上隔開。在所述前側表面上形成讀出電晶體，其中所述讀出電晶體的第一側壁上覆在所述第一光電探測器上且所述讀出電晶體的第二側壁上覆在所述第二光電探測器上，其中所述第一側壁與所述第二側壁相對，且其中所述讀出電晶體在所述淺溝槽隔離結構的上表面之上連續地延伸。沿所述讀出電晶體的所述第一側壁形成第一源極/汲極區。沿所述讀出電晶體的所述第一側壁形成第一結隔離結構，其中所述第一結隔離結構在側向上位於所述第一源極/汲極區之間。以及在所述半導體基板的後側表面上形成深溝槽隔離結構，其中所述深溝槽隔離結構從所述後側表面延伸到所述淺溝槽隔離結構。
100、300a、400、600、800、900:圖像感測器
102:基板
102b:後側
102f:前側
102us:上表面
103a、103b:多個第一有源區
104a、104b:多個第二有源區
106:第一像素感測器
106a、106b、106c、106d:多個第一光電探測器
108:第二像素感測器
108a、108b:多個第二光電探測器
109:轉移閘極電極
110:第一隔離結構
110a、110b:段
110c:第一隔離層
110d:第二隔離層
111:嵌入式導電本體
112:第一轉移電晶體
112a、112b、112c、112d:多個第一轉移電晶體
114a、114b、114c、114d:多個第一拾取阱接觸區
116:第一浮動擴散節點
116a、116b、116c、116d:多個第一浮動擴散節點
118a、118b、118c、118d:多個第一結隔離結構
120:讀出電晶體
120a、120b、120c:多個第一讀出電晶體
120c1:第一電晶體
120c2:第二電晶體
122、406a、406b:讀出閘極電極
122a:第一讀出閘極電極
122b:第二讀出閘極電極
122c:第三讀出閘極電極
122csw:側壁
122csw1:第一側壁
122csw2:第二側壁
124a、124b、124c、124d、124e、124f、124g、124h、410、612、632、812、814:源極/汲極區
126:第二轉移電晶體
126a、126b:多個第二轉移電晶體
128:第二浮動擴散節點
128a、128b:多個第二浮動擴散節點
129a、129b:多個第二拾取阱接觸區
130:導通孔
130a:第一導通孔
130b:第二導通孔
131:第二隔離結構
132:導電配線
132a:第一導電配線
132b:第二導電配線
200、300b、500、1000、1100、1200、1300、1400、1500、1600、1700:剖視圖
202:閘極介電層
204:讀出電晶體阱區
302:讀出閘極絕緣體層
304:導電溝道
402:第三像素感測器
405a、405b:多個第二讀出電晶體
407a、407b:多個第二結隔離結構
502:抗反射層
504:濾色器
506:微透鏡
602a:第四像素感測器
602b:第五像素感測器
602c:第六像素感測器
604:多個第四光電探測器
606:多個第四轉移電晶體
608:多個第四浮動擴散節點
610:多個第四結隔離結構
611a、611b、611c、630a、630b:多個第三讀出電晶體
615a、615b:拾取阱接觸區
620:多個第五光電探測器
622:多個第五轉移電晶體
624:多個第五浮動擴散節點
634:結隔離結構
650、652、w1、w2:寬度
700:電路
701:電荷收集電路
702:TX1節點
704:TX2節點
706:TX3節點
708:TX4節點
710:接地節點
712:第一節點
714:預充電電路
718:電源供應節點
719:電荷轉移電路
722:輸出節點
801:第一光電探測器
802:內連結構
803:第二光電探測器
804:轉移電晶體阱區
806:下部閘極注入區
808:隔離區
810a:第一結隔離結構
810b:第二結隔離結構
816:輕摻雜區
818:側壁間隔件結構
820:導電結合墊
824:內連介電結構
830:積體電路管芯
902、904、906:閘極電極層
1202:垂直閘極電極開口
1800:方法
1802、1804、1806、1808、1810、1812、1814、1816、1818:動作
A-A’、B-B’、C-C’:線
d1、d2:距離
RSTG:復位閘極電壓
SELG:選擇閘極電壓
t1、ts:厚度
ti:初始厚度
Vdd:電壓
結合附圖閱讀以下詳細說明，會最好地理解本發明的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出具有在隔離結構之上延伸的像素元件的圖像感測器的一些實施例的布局圖。
圖2示出根據線A-A’的圖1所示圖像感測器的一些替代實施例的剖視圖。
圖3A示出具有多個像素元件的圖像感測器的一些實施例的布局圖，所述多個像素元件分別具有設置在閘極電極的單個側上的源極/汲極區。
圖3B及圖3C示出圖3A所示圖像感測器的一部分(如圖3A中的虛線框所示)的一些替代實施例的布局圖。
圖4示出具有多個像素感測器及在隔離結構之上延伸的像素元件的圖像感測器的一些實施例的布局圖。
圖5示出根據線B-B’的圖4所示圖像感測器的一些替代實施例的剖視圖。
圖6示出根據圖4所示圖像感測器的替代實施例的圖像感測器的布局圖，其中圖像感測器具有多於一個像素元件，所述像素元件各自在隔離結構之上延伸。
圖7示出圖4所示圖像感測器的一些替代實施例的電路圖。
圖8及圖9示出根據線C-C’的圖6所示圖像感測器的一些替代實施例的剖視圖。
圖10到圖17示出用於形成具有在隔離結構之上延伸的像素元件的圖像感測器的方法的一些實施例的一系列剖視圖。
圖18示出用於形成具有在隔離結構之上延伸的像素元件的圖像感測器的方法的一些實施例的流程圖。
本發明提供用於實施本發明的不同特徵的許多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本發明。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本發明在各種實例中可重複使用參考編號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)，且本文中所用的空間相對性闡述語可同樣相應地進行解釋。
一些互補金屬氧化物半導體圖像感測器(CIS)具有像素感測器陣列。像素感測器陣列的像素感測器包括設置在半導體基板中的光電探測器陣列(例如，2×2光電探測器陣列)。在一些實施例中，光電探測器可通過隔離結構(例如，全深度隔離結構) 彼此隔開。此外，像素感測器包括設置在半導體基板的有源區上的多個像素元件(例如，轉移電晶體、復位電晶體、源極隨耦器電晶體和/或行選擇電晶體)。典型地，所述多個像素元件在側向上鄰近相應的光電探測器陣列設置且不跨越隔離結構延伸。內連結構上覆在半導體基板及像素元件上。內連結構將光電探測器與像素元件電耦合在一起。像素感測器使用光電探測器記錄入射輻射(例如，光子)且有利於利用像素元件數位讀出記錄。
對於上述CIS而言的一個挑戰是雜訊性能差(例如，隨機雜訊、固定模式雜訊、閃爍雜訊(flicker noise)、散粒雜訊(shot noise)、熱雜訊、白雜訊(white noise)等)。雜訊性能的一個因素是所述多個像素元件的大小(例如，源極隨耦器元件的大小)。在一些實施例中，隔離結構是從半導體基板的前側延伸到半導體基板的後側的全深度深溝槽隔離(deep trench isolation，DTI)結構。前側與後側相對。在這種實施例中，全深度DTI結構可改善圖像感測器的全阱容量(full well capacity)和/或增大設置在半導體基板內/之上的鄰近的光電探測器和/或像素元件之間的電隔離。由於隔離結構是全深度DTI結構，因此它將消耗半導體基板的表面積，從而減小半導體基板的有源區的大小。此外，像素感測器局限於上覆在半導體基板的有源區上，其中像素感測器一般不上覆在全深度DTI結構上。因此，為適應全深度DTI結構，像素元件通常縮減以便將像素元件、隔離結構及光電探測器設置在半導體基板上/中。然而，減小像素元件的大小會對雜訊產生負面 影響(例如，由於源極隨耦器元件的大小減小)，從而導致雜訊性能差。在這種實施例中，隨著像素元件的大小減小，像素元件的每一閘極電極(例如，源極隨耦器閘極電極)下的可選擇性形成的溝道的有效長度減小。隨著可選擇性形成的溝道的有效長度減小，像素元件中存在的閃爍雜訊將增加。這增加了圖像感測器中的雜訊，從而降低了從圖像感測器產生的圖像的準確性和/或可靠性。
本發明的各種實施例涉及包括至少一個像素元件的圖像感測器，所述像素元件在設置在第一像素感測器與第二像素感測器之間的隔離結構(例如，全深度DTI結構)之上延伸。第一像素感測器與第二像素感測器彼此鄰近。第一像素感測器與第二像素感測器各自包括光電探測器陣列(例如，2×2光電探測器陣列)及多個像素元件。所述多個像素元件可包括讀出電晶體，例如復位電晶體、源極隨耦器電晶體、選擇電晶體、轉移電晶體等。光電探測器陣列及所述多個像素元件分別設置在半導體基板上和/或半導體基板內。隔離結構設置在半導體基板內，並在側向上環繞鄰近的像素感測器的每一光電探測器。讀出電晶體(例如，源極隨耦器電晶體)設置在半導體基板上，並在側向上在隔離結構之上延伸。讀出電晶體從第一像素感測器中的光電探測器之上連續地延伸到第二像素感測器中的光電探測器之上。
由於讀出電晶體在鄰近的像素感測器之間的隔離結構之上連續地延伸，因此讀出電晶體可具有擴大的閘極電極。此外， 讀出電晶體可被配置成充當彼此並聯的兩個電晶體，其中單個導電接觸件上覆在讀出閘極電極上。在這種實施例中，省略了原本要用於將兩個閘極電極彼此並聯地電耦合的金屬線與另一導電接觸件，從而降低內連結構的總導電密度(例如，減小內連結構中存在的寄生電容)。另外，由於讀出電晶體可充當彼此並聯的兩個電晶體，因此可降低讀出電晶體的有效溝道電阻。這部分地減小了讀出電晶體中的雜訊，從而提高了從圖像感測器產生的圖像的準確性和/或可靠性。
另外，沿讀出閘極電極的第一側分別設置有讀出電晶體的第一源極/汲極區及第二源極/汲極區。在第一源極/汲極區與第二源極/汲極區之間在側向上設置有結隔離結構。在一些實施例中，結隔離結構可在讀出閘極電極下方朝讀出閘極電極的與第一側相對的第二側延伸一定距離。隨著所述距離增大，位於讀出閘極電極之下以及第一源極/汲極區與第二源極/汲極區之間的選擇性導電溝道的有效長度增加。隨著有效長度的增加，讀出電晶體中存在的雜訊(例如，閃爍雜訊)減小。這進一步降低了讀出電晶體中的雜訊，從而進一步提高了從圖像感測器產生的圖像的準確性和/或可靠性。
圖1示出圖像感測器100的一些實施例的布局圖，圖像感測器100具有在第一隔離結構110(以虛線示出)之上延伸的讀出電晶體120c。第一隔離結構110可例如被稱為深溝槽隔離(DTI)結構。圖2示出根據線A-A’的圖1所示圖像感測器100的一些替 代實施例的剖視圖200。
如圖1所示，圖像感測器100包括分別設置在基板102上的第一像素感測器106及第二像素感測器108。在一些實施例中，基板102是包括第一摻雜類型(例如，p型)的塊狀基板(例如，矽)。第一像素感測器106可包括多個第一光電探測器106a到106b(以虛線示出)，且第二像素感測器108可包括多個第二光電探測器108a到108b(以虛線示出)。所述多個第一光電探測器106a到106b及所述多個第二光電探測器108a到108b(例如光電二極管)分別被配置成吸收入射輻射(例如，光子)並產生對應於入射輻射的電訊號。所述多個第一光電探測器106a到106b及所述多個第二光電探測器108a到108b設置在基板102內且各自包括與第一摻雜類型相反的第二摻雜類型(例如，n型)。在一些實施例中，第一摻雜類型是p型，且第二摻雜類型是n型，反之亦然。第一隔離結構110設置在基板102中，且在側向上環繞所述多個第一光電探測器106a到106b及所述多個第二光電探測器108a到108b中的每一光電探測器。當從橫截面觀察時，第二隔離結構131(在一些實施例中，被稱為淺溝槽隔離(shallow trench isolation，STI)結構)上覆在基板102及第一隔離結構110上。
在基板102中設置有多個第一拾取阱接觸區(pickup well contact regions)114a到114b。所述多個第一拾取阱接觸區114a到114b分別對應於多個第一光電探測器106a到106b。此外，在基板102中設置有多個第二拾取阱接觸區129a到129b，且所述多 個第二拾取阱接觸區129a到129b分別對應於所述多個第二光電探測器108a到108b。所述多個第一拾取阱接觸區114a到114b及所述多個第二拾取阱接觸區129a到129b可各自以比基板102高的摻雜濃度包括與基板102相同的摻雜類型，例如第一摻雜類型(例如，p型)。
在基板102中設置有多個第一浮動擴散節點116a到116b，且所述多個第一浮動擴散節點116a到116b分別對應於所述多個第一光電探測器106a到106b。在基板102中設置有多個第二浮動擴散節點128a到128b，且所述多個第二浮動擴散節點128a到128b分別對應於所述多個第二光電探測器108a到108b。所述多個第一浮動擴散節點116a到116b及所述多個第二浮動擴散節點128a到128b可各自以比基板102高的摻雜濃度包括第二摻雜類型(例如，n型)。
在基板102之上/基板102中設置有多個第一轉移電晶體112a到112b，且轉移電晶體112a到112b各自上覆在所述多個第一光電探測器106a到106b中的相應的光電探測器上。舉例來說，第一轉移電晶體112a上覆在第一光電探測器106a上，且第二轉移電晶體112b上覆在第二光電探測器106b上。在基板102之上/基板102中設置有多個第二轉移電晶體126a到126b，且轉移電晶體126a到126b各自上覆在所述多個第二光電探測器108a到108b中的相應的光電探測器上。在一些實施例中，所述多個第一轉移電晶體112a到112b及所述多個第二轉移電晶體126a到126b分別 被配置成在對應的光電探測器與對應的浮動擴散節點之間形成導電溝道，其中在對應的光電探測器中累積的電荷(例如，通過吸收入射輻射)可被轉移到對應的浮動擴散節點。舉例來說，第一轉移電晶體112a被配置成在第一光電探測器106a與第一浮動擴散節點116a之間形成導電溝道，其中在第一光電探測器106a中累積的電荷可轉移到第一浮動擴散節點116a。在一些實施例中，所述多個第一轉移電晶體112a到112b及所述多個第二轉移電晶體126a到126b中的每一轉移電晶體包括轉移閘極電極109，轉移閘極電極109具有延伸到基板102中的嵌入式導電本體111。此外，轉移閘極電極109的至少一部分各自通過閘極介電層(例如，圖2所示閘極介電層202)與基板102隔開。
在基板102上設置有多個第一讀出電晶體120a到120c(例如，復位電晶體、源極隨耦器電晶體、行選擇電晶體等)。在一些實施例中，所述多個第一讀出電晶體120a到120c分別包括讀出閘極電極122a到122c及源極/汲極區124a到124h。在一些實施例中，所述多個第一讀出電晶體120a到120c可各自例如為金屬氧化物半導體場效應電晶體(metal-oxide semiconductor field-effect transistor，MOSFET)、雙極結型電晶體(bipolar junction transistor，BJT)、高電子遷移率電晶體(high-electron-mobility transistor，HEMT)等。
在一些實施例中，第一讀出電晶體120a包括第一讀出閘極電極122a及源極/汲極區124a到124b。第二讀出電晶體120b 包括第二讀出閘極電極122b及源極/汲極區124c到124d。第三讀出電晶體120c包括第三讀出閘極電極122c及源極/汲極區124e到124h。讀出電晶體120a到120c各自包括使每一讀出電晶體120a到120c與基板102隔開的閘極介電層(例如，第三讀出電晶體120c包括圖2所示閘極介電層202)。
多個第一結隔離結構118a到118d位於基板102中，且結隔離結構118a到118d各自設置在讀出電晶體120a到120c與和讀出電晶體相鄰的閘極電極之間。所述多個第一結隔離結構118a到118d被配置成增大源極/汲極區124a到124h之間的隔離。在一些實施例中，結隔離結構118a到118d各自以比基板102高的摻雜濃度包括第一摻雜類型(例如，p型)。
多個導通孔130及多個導電配線132上覆在基板102上(當從橫截面觀察時)並將元件和/或摻雜區(例如，所述多個第一讀出電晶體120a到120c、源極/汲極區124a到124d、所述多個第一拾取阱接觸區114a到114b等)電耦合到彼此。當從橫截面觀察時，所述多個導通孔130分別從所述多個導電配線132的下表面延伸到下伏的元件或摻雜區。在一些實施例中，當從橫截面觀察時，導通孔130及導電配線132是上覆在基板102上的內連結構的一部分。為在圖1中清晰起見，導通孔130由設置在框中的“X”示出。
基板102包括多個第一有源區103a到103b及多個第二有源區104a到104b。所述多個第一有源區103a到103b及所述多 個第二有源區104a到104b分別包括第一像素感測器106及第二像素感測器108的摻雜區。舉例來說，所述多個第一有源區103a到103b包括所述多個第一光電探測器106a到106b、所述多個第一拾取阱接觸區114a到114b及所述多個第一浮動擴散節點116a到116b。因此，所述多個第一有源區103a到103b對應於第一像素感測器106。在另一實例中，所述多個第二有源區104a到104b包括多個第二光電探測器108a到108b、所述多個第二拾取阱接觸區129a到129b及所述多個第二浮動擴散節點128a到128b。因此，所述多個第二有源區104a到104b對應於第二像素感測器108。
所述多個第一讀出電晶體120a到120c被配置成進行對由所述多個第一光電探測器106a到106b累積的電荷的讀出。在一些實施例中，第一讀出電晶體120a被配置成復位電晶體，第二讀出電晶體120b被配置成行選擇電晶體，且第三讀出電晶體120c被配置成源極隨耦器電晶體。由於第三讀出電晶體120c在第一隔離結構110(和/或第二隔離結構131)之上從所述多個第一光電探測器106a到106b延伸到所述多個第二光電探測器108a到108b，因此第三讀出電晶體120c的有效大小增大。這是因為第三讀出電晶體120c可充當並聯的兩個電晶體(如圖7中所解釋)。因此，第三讀出電晶體120c的大小可大於當第三讀出電晶體120c被限制在直接上覆在所述多個第一有源區103a到103b和/或所述多個第二有源區104a到104b中的單個有源區上/設置在所述單個有源區中的情况。因此，圖像感測器100中雜訊(例如，閃爍雜訊) 的存在減小，從而提高圖像感測器100的可靠性、耐久性及性能。
此外，在一些實施例中，通過將第二讀出電晶體120b設置在所述多個第二有源區104a到104b中的第一有源區104a之上，讀出電晶體120a到120c並不彼此緊密接近。因此，第二讀出電晶體120b的大小可大於當第二讀出電晶體120b與第一有源區104a中的另一讀出電晶體元件鄰近地設置的情况。這進一步減小了圖像感測器100中的雜訊(例如，閃爍雜訊)的存在，從而進一步提高圖像感測器100的可靠性、耐久性及性能。
在一些實施例中，雜訊的另一因素是內連結構(例如，導通孔130及導電配線132)的總導電密度。舉例來說，隨著導通孔130和/或導電配線132的數目增加，內連結構中的導電元件之間的寄生電容增大。這增加了圖像感測器100中的雜訊。由於第三讀出閘極電極122c在第一隔離結構110之上並在源極/汲極區124e到124f與源極/汲極區124g到124h之間延伸，因此單個導通孔130上覆在第三讀出閘極電極122c上。這使第三讀出電晶體120c能够充當並聯的兩個電晶體，從而降低第三讀出電晶體120c的有效溝道電阻，同時降低內連結構的總導電密度。因此，圖像感測器100可具有進一步得到改善的雜訊性能，同時減少與形成圖像感測器100相關聯的時間及成本。
如圖2所示，基板102具有與後側102b相對的前側102f。第二隔離結構131從前側102f上方延伸到基板102中的位於前側102f之下的點。第一隔離結構110從後側102b延伸到基板102中 的點，其中第一隔離結構110的頂面直接接觸第二隔離結構131的底表面且/或與第二隔離結構131的底表面對齊。在這種實施例中，第一隔離結構110及第二隔離結構131可形成完全延伸穿過基板102的全深度深溝槽隔離(DTI)結構。這可部分地增大圖像感測器100的阱容量(well capacity)。
在基板102中可設置有讀出電晶體阱區204，且讀出電晶體阱區204直接位於第三讀出電晶體120c之下。在一些實施例中，第三讀出電晶體120c可被配置成在讀出電晶體阱區204中形成導電溝道。在另一些實施例中，讀出電晶體阱區204可以比基板102高的摻雜濃度包括第一摻雜類型(例如，p型)。第三讀出電晶體120c上覆在所述多個第一光電探測器106a到106b的第二光電探測器106b上且上覆在所述多個第二光電探測器108a到108b的第二光電探測器108b上。此外，第三讀出電晶體120c在第一隔離結構110的段110a之上連續地延伸，第一隔離結構110的段110a在側向上位於所述多個第一光電探測器106a到106b中的第二光電探測器106b與所述多個第二光電探測器108a到108b中的第二光電探測器108b之間。
圖3A示出根據圖1所示圖像感測器100的一些替代實施例的圖像感測器300a的布局圖。圖3A所示圖像感測器300a示出不具有導通孔130及導電配線132的圖1所示圖像感測器100。
如圖3A所示，每一結隔離結構118a到118d的至少一部分直接位於相應的讀出閘極電極122a到122c之下。在一些實施 例中，結隔離結構118a到118d各自以處於約1017原子/cm3到1019原子/cm3範圍內的摻雜濃度包括第一摻雜類型(例如，p型)。在另一些實施例中，源極/汲極區124a到124h分別以與結隔離結構118a到118d近似相等的摻雜濃度(例如，處於約1017原子/cm3到1019原子/cm3的範圍內)具有第二摻雜類型(例如，n型)。由於結隔離結構118a到118d直接位於相應的讀出閘極電極122a到122c之下，且每一源極/汲極區124a到124h位於其對應的讀出閘極電極122a到122c的單側，因此下伏的導電溝道的有效長度可增加(例如，如圖3B到圖3C所示及所述)。通過增加每一讀出閘極電極122a到122c之下的導電溝道的有效長度，圖像感測器300a可具有得到改善的雜訊性能。
圖3B示出圖3A所示圖像感測器300a的一部分(如圖3A中的虛線框所示)的一些替代實施例的剖視圖300b。
當從橫截面觀察時，在第三讀出閘極電極122c與基板102的前側(圖2所示102f)之間設置有讀出閘極絕緣體層302。在一些實施例中，讀出閘極絕緣體層302充當閘極介電層且/或可例如為或可包含氧化矽、氮氧化矽、氮化矽或高介電常數介電材料(例如氧化鉭、氧化鋁、氧化鑭、氧化鉿、氧化鋯、氧化鋯鋁、氧化鉿鋁、溴化鈦氧化物(titanium bromide oxide)、氧化鍶鈦、上述材料的組合等)。本文中所用的高介電常數介電材料是介電常數大於3.9的介電材料。在又一些實施例中，讀出閘極絕緣體層302可為閘極介電層(例如，圖2所示閘極介電層202)的一部分， 其中讀出閘極絕緣體層302沿結隔離結構118c的側壁從源極/汲極區124e連續地延伸到源極/汲極區124f。在一些實施例中，源極/汲極區124e到124f及結隔離結構118c分別沿第三讀出閘極電極122c的側壁122csw設置。
結隔離結構118c從源極/汲極區124e連續地延伸到源極/汲極區124f，包括第一摻雜類型(例如，p型)，且/或具有處於約1017原子/cm3到1019原子/cm3範圍內的摻雜濃度。在一些實施例中，結隔離結構118c的高摻雜濃度可阻止和/或防止在結隔離結構118c所在的第三讀出閘極電極122c的一部分下形成導電溝道。由此，導電溝道首先圍繞結隔離結構118c形成。源極/汲極區124e到124f各自包括第二摻雜類型(例如，n型)且/或具有處於約1017原子/cm3到1019原子/cm3範圍內的摻雜濃度。在一些實施例中，結隔離結構118c及源極/汲極區124e到124f具有近似相同的摻雜濃度(例如，處於約1017原子/cm3到1019原子/cm3的範圍內)。結隔離結構118c被配置成將源極/汲極區124e到124f彼此電隔離。在一些實施例中，當向第三讀出閘極電極122c施加適當的偏壓條件時，可在第三讀出閘極電極122c之下的基板102中形成導電溝道304。在這種實施例中，導電溝道304的形成有利於電荷載子(例如，電子)從源極/汲極區124e流向源極/汲極區124f，反之亦然。在一些實施例中，導電溝道304的有效長度由圖3B中的虛線示出。隨著導電溝道304的有效長度增加，第三讀出電晶體120c的雜訊性能提高。
結隔離結構118c具有限定在源極/汲極區124e到124f之間的寬度w1，其中寬度w1例如處於約50納米到500納米的範圍內。在一些實施例中，如果寬度w1小於50納米，則第三讀出電晶體120c中的雜訊可能使其不可用。在另一些實施例中，如果寬度w1大於500納米，則圖像感測器的縮放受到限制，且與形成第三讀出電晶體120c相關聯的成本可能升高。在一些實施例中，讀出閘極絕緣體層302直接上覆在導電溝道304上。在這種實施例中，導電溝道304的俯視布局可對應於讀出閘極絕緣體層302的俯視布局，其中導電溝道304與讀出閘極絕緣體層302具有相同的面積。
圖3C示出圖3A所示圖像感測器300a的一部分(如圖3A中的虛線框所示)的一些替代實施例的剖視圖。
結隔離結構118c在第三讀出閘極電極122c下方延伸距離d1到在側向上從第三讀出閘極電極122c的側壁122csw偏移的點。讀出閘極絕緣體層302圍繞第三讀出閘極電極122c之下的結隔離結構118c的周界連續地延伸。在一些實施例中，距離d1例如處於約20納米到300納米的範圍內。在一些實施例中，如果距離d1是20納米或大於20納米，則第三讀出電晶體120c的雜訊性能可能適合在高級製程節點使用。在另一些實施例中，如果距離d1大於300納米，則圖像感測器的縮放受到限制且/或與形成第三讀出電晶體120c相關聯的成本可能升高。
圖4示出根據圖1所示圖像感測器100的一些替代實施 例的圖像感測器400的一些實施例的布局圖。
圖像感測器400包括第一像素感測器106及第二像素感測器108。圖像感測器400還包括對應於第三像素感測器402的多個第二讀出電晶體405a到405b。在一些實施例中，第三像素感測器402具有與第一像素感測器106(未示出)相同的光電探測器、轉移電晶體和/或讀出電晶體布局。然而，為易於例示，圖4中已省略了第三像素感測器402的光電探測器、轉移電晶體及讀出電晶體的一部分。在一些實施例中，基板102包括具有第一摻雜類型(例如，p型)的任何類型的半導體本體(例如，單晶矽/CMOS塊、矽鍺(silicon-germanium，SiGe)、絕緣體上矽(silicon on insulator，SOI)等)。
第一像素感測器106包括多個第一光電探測器106a到106d、多個第一轉移電晶體112a到112d、多個第一拾取阱接觸區114a到114d及多個第一浮動擴散節點116a到116d。所述多個第一光電探測器106a到106d可包括與第一摻雜類型相反的第二摻雜類型(例如，n型)。所述多個第一拾取阱接觸區114a到114d可以比基板102高的摻雜濃度包括第一摻雜類型(例如，p型)。所述多個第一浮動擴散節點116a到116d可以比基板102高的摻雜濃度包括第二摻雜類型(例如，n型)。所述多個第一轉移電晶體112a到112d設置在基板102之上/基板102中，且分別位於所述多個第一光電探測器106a到106d中的光電探測器之上。舉例來說，第一轉移電晶體112a上覆在第一光電探測器106a上(當 從橫截面觀察時)且第二轉移電晶體112b上覆在第二光電探測器106b上。
在一些實施例中，所述多個第一轉移電晶體112a到112d分別被配置成在對應的光電探測器與對應的浮動擴散節點之間形成導電溝道以使得在對應的光電探測器中累積的(例如，通過吸收入射輻射)電荷可轉移到對應的浮動擴散節點。舉例來說，第一轉移電晶體112a被配置成在第一光電探測器106a與第一浮動擴散節點116a之間形成導電溝道，其中在第一光電探測器106a中累積的電荷可轉移到第一浮動擴散節點116a。在一些實施例中，所述多個第一轉移電晶體112a到112d中的每一轉移電晶體可包括轉移閘極電極109，轉移閘極電極109具有延伸到基板102中的嵌入式導電本體111。此外，轉移閘極電極109的至少一部分分別通過閘極介電層與基板102隔開。
所述多個第二讀出電晶體405a到405b(例如，復位電晶體、源極隨耦器電晶體、行選擇電晶體等)設置在基板102上。在一些實施例中，所述多個第二讀出電晶體405a到405b分別包括讀出閘極電極406a到406b及源極/汲極區410。在一些實施例中，所述多個第二讀出電晶體405a到405b可分別為例如金屬氧化物半導體場效應電晶體(MOSFET)等。在另一些實施例中，所述多個第二讀出電晶體405a到405b分別上覆在所述多個第一光電探測器106a到106d中的光電探測器106c到106d上。
在所述多個第二讀出電晶體405a到405b與來自所述多 個第一轉移電晶體112a到112d的鄰近的轉移閘極之間在側向上設置有多個第二結隔離結構407a到407b。所述多個第二結隔離結構407a到407b被配置成增大所述多個第二讀出電晶體405a到405b的源極/汲極區410之間的隔離。在一些實施例中，所述多個第二結隔離結構407a到407b及所述多個第二讀出電晶體405a到405b分別如圖3B或圖3C所示第三讀出電晶體120c被配置。在這種實施例中，在基板102與每一讀出閘極電極406a到406b之間設置有讀出閘極絕緣體層302。此外，當從橫截面觀察時，所述多個第二結隔離結構407a到407b分別在相應的讀出閘極電極406a到406b下方延伸。因此，可增加形成在每一讀出閘極電極406a到406b下方的導電溝道的有效長度(如圖3B或3C中所述)。這會提高所述多個第二讀出電晶體405a到405b的雜訊性能，從而降低圖像感測器400中的雜訊(例如，閃爍雜訊)。
此外，如圖4所示，所述多個第一讀出電晶體120a到120c各自如圖3C所示第三讀出電晶體120c被配置。在這種實施例中，所述多個第一讀出電晶體120a到120c分別包括設置在基板102與對應的讀出閘極電極122a到122c之間的讀出閘極絕緣體層302。因此，在每一讀出閘極電極122a到122c下方的基板102中形成的導電溝道的有效長度可增加，從而提高讀出電晶體120a到120c的雜訊性能。這進一步降低了圖像感測器400中的雜訊。
另外，在一些實施例中，導通孔130的第一導通孔130a直接上覆在所述多個第一拾取阱接觸區114a到114d中的第二拾 取阱接觸區114b且/或電耦合到所述多個第一拾取阱接觸區114a到114d中的第二拾取阱接觸區114b。第一導通孔130a可被配置成基板接觸節點或接地節點且/或可被稱為接地通孔或基板接觸通孔。在一些實施例中，第一導通孔130a可電耦合到地面，其中設置在第二拾取阱接觸區114b下方且沿第二光電探測器106b的鄰近的側壁的像素阱區(未示出)電耦合到地面。此外，導通孔130的第二導通孔130b直接上覆在第三讀出電晶體120c的源極/汲極區124f上且/或電耦合到第三讀出電晶體120c的源極/汲極區124f。在這種實施例中，第二導通孔130b電耦合到電源(例如，直流(direct current，DC)電源)以使得第二導通孔130b被配置成電源供應通孔和/或電源供應節點。在一些實施例中，第一導通孔130a是距第二導通孔130b最近或最接近的導通孔。在其他實施例中，第一導通孔130a與第二導通孔130b之間的距離小於第一導通孔130a與所述多個導通孔130中的任何其他導通孔之間的距離。這可部分地減少設置在基板102之上的導通孔130和/或導電配線的數目，從而減少與形成圖像感測器400相關聯的時間及成本。
圖5示出根據線B-B’的圖4所示圖像感測器400的一些替代實施例的剖視圖500。
基板102具有與後側102b相對的前側102f。第二隔離結構131從前側102f上方延伸到基板102中的前側102f下方的點。第一隔離結構110從後側102b延伸到基板102中的點，其中第一 隔離結構110的頂表面直接接觸第二隔離結構131的底表面且/或與第二隔離結構131的底表面對齊。在這種實施例中，第一隔離結構110及第二隔離結構131可形成完全延伸穿過基板102的全深度深溝槽隔離(DTI)結構。這可部分地增大圖像感測器100的阱容量。第三讀出電晶體120c在第一隔離結構110的段110a之上連續地延伸，第一隔離結構110的段110a在側向上位於所述多個第一光電探測器106a到106b中的第二光電探測器106b與所述多個第二光電探測器108a到108b中的第二光電探測器108b之間。所述多個第二讀出電晶體405a到405b中的讀出電晶體405b在第一隔離結構110的另一段110b之上連續地延伸。第一隔離結構110的另一段110b在側向上從段110a偏移開非零距離。在這種實施例中，所述多個第二讀出電晶體405a到405b中的讀出電晶體405b從第一像素感測器106的光電探測器106d之上連續地延伸到第三像素感測器402的光電探測器(未示出)。因此，在一些實施例中，圖像感測器400包括多於一個電晶體(例如，讀出電晶體405b及120c)，所述多於一個電晶體在第一隔離結構110的段之上連續地且完全地延伸。在這種實施例中，第一隔離結構110的段夾置在兩個像素感測器之間。
在一些實施例中，抗反射層502沿基板102的後側102b延伸。在一些實施例中，抗反射層502被配置成減少由基板102反射的入射輻射的量。在另一些實施例中，抗反射層502可例如為或可包含氧化物、高介電常數介電質、氮化物等。在另一些實 施例中，抗反射層502可包括堆叠在包含高介電常數介電質的第二層上的包含氧化物的第一層，反之亦然。
多個濾色器504(例如，紅色濾色器、藍色濾色器、綠色濾色器等)直接接觸抗反射層502。在一些實施例中，濾色器504布置在抗反射層502之下的陣列中。濾色器504分別被配置成透射特定波長的入射輻射。舉例來說，第一濾色器(例如，紅色濾色器)可透射波長在第一範圍內的光，而第二濾色器(例如，藍色濾色器)可透射波長在不同於第一範圍的第二範圍內的光。此外，在濾色器504之下設置有多個微透鏡506。微透鏡506被配置成將入射輻射(例如，光子)朝上覆的光電探測器(例如，圖4所示所述多個第一光電探測器106a到106d)聚焦。
圖6示出對應於圖4所示圖像感測器400的替代實施例的圖像感測器600的一些實施例的布局圖。
圖像感測器600包括第一像素感測器106、第二像素感測器108、第三像素感測器402、第四像素感測器602a、第五像素感測器602b及第六像素感測器602c。在一些實施例中，圖像感測器600包括像素感測器陣列，其中圖4所示圖像感測器400鄰近被配置成圖像感測器400的另一圖像感測器設置。在這種實施例中，第四像素感測器602a被配置成圖4所示第一像素感測器106，第五像素感測器602b被配置成圖4所示第二像素感測器108，且第六像素感測器602c被配置成圖4所示第三像素感測器402。
第四像素感測器602a包括多個第四光電探測器604、多 個第四轉移電晶體606、多個第四浮動擴散節點608、多個第四結隔離結構610、源極/汲極區612及多個第三讀出電晶體611a到611c。在一些實施例中，第四像素感測器602a的前述區、元件和/或結構被配置成第一像素感測器106的對應區、元件和/或結構，如圖1、圖2、圖3A到圖3C、圖4和/或圖5所示和/或所述。第五像素感測器602b包括多個第五光電探測器620、多個第五轉移電晶體622及多個第五浮動擴散節點624。在一些實施例中，第五像素感測器602b的前述區、元件和/或結構被配置成第二像素感測器108的對應區、元件和/或結構，如圖1、圖2、圖3A、圖4和/或圖5所示和/或所述。此外，第六像素感測器602c包括多個第三讀出電晶體630a到630b、源極/汲極區632及多個結隔離結構634。在一些實施例中，第六像素感測器602c的前述區、元件和/或結構被配置成第三像素感測器402的對應區、元件和/或結構，如圖4所示和/或所述。
如圖6所示，所述多個第三讀出電晶體611a到611c中的第三讀出電晶體611c從第四像素感測器602a的光電探測器604之上到第五像素感測器602b的光電探測器620之上在側向上連續地跨越第一隔離結構110及第二隔離結構131延伸。因此，第四像素感測器602a的雜訊性能可提高。此外，第一像素感測器106與第四像素感測器602a之間的第一隔離結構110的寬度650小於第一像素感測器106與第四像素感測器602a之間的第二隔離結構131的寬度652。
第一像素感測器106的第二拾取阱接觸區114b及第四拾取阱接觸區114d各自直接上覆在下伏的像素阱區(未示出)上和/或直接電耦合到下伏的像素阱區(未示出)。像素阱區是包括第一摻雜類型(例如，p型)的基板102的摻雜區，且沿鄰近的光電探測器的側壁延伸。舉例來說，像素阱區位於第二拾取阱接觸區114b之下且沿第二光電探測器106b的側壁延伸。在一些實施例中，包括第一摻雜類型的像素阱區位於像素感測器106、108、402、602a到602d的每一拾取阱接觸區(例如，拾取阱接觸區114a到114d、129a到129b)之下，且鄰接鄰近的光電探測器。第四像素感測器602a的拾取阱接觸區615a到615b直接上覆在沿所述多個第四光電探測器604中的鄰近的光電探測器設置的像素阱區(未示出)上和/或直接電耦合到沿所述多個第四光電探測器604中的鄰近的光電探測器設置的像素阱區(未示出)。拾取阱接觸區114b、114d、615a到615b通過導通孔130電耦合到上覆的第一導電配線132a。通過將拾取阱接觸區114b、114d、615a到615b連接到單導電配線(例如，第一導電配線132a)，設置在基板102之上的導電配線132的數目減少，從而降低內連結構的總導電密度及與形成圖像感測器600相關聯的成本。
第二導電配線132b在第三讀出電晶體120c的源極/汲極區124f、124h之上延伸，並通過下伏的導通孔130電耦合到源極/汲極區124f、124h。第二導電配線132b在第一隔離結構110之上連續地延伸到第四像素感測器602a的第一讀出電晶體611a的 源極/汲極區612。第二導電配線132b直接電耦合到第一讀出電晶體611a的源極/汲極區612。因此，第三讀出電晶體120c的源極/汲極區124f、124h與第一讀出電晶體611a的源極/汲極區612直接電耦合在一起，從而提高圖像感測器600的雜訊性能。此外，這可減少設置在基板102之上的導電配線132和/或導通孔130的數目，從而降低內連結構的總導電密度及與形成圖像感測器600相關聯的成本。
圖7示出對應於圖4或圖6所示第一像素感測器106的電路表示形式的一些實施例的電路圖700。
電路圖700表示接收及處理設置在所述多個第一光電探測器106a到106d上的入射電磁輻射的一些實施例。電荷收集電路701包括分別通過所述多個第一轉移電晶體112a到112d電耦合到第一節點712的所述多個第一光電探測器106a到106d。電荷收集電路701被配置成向第一節點712轉移/移除從所述多個第一光電探測器106a到106d內的入射電磁輻射收集的電荷。舉例來說，所述多個第一轉移電晶體112a到112d被配置成分別向相應的浮動擴散節點(例如，圖4所示所述多個第一浮動擴散節點116a到116d)移除/轉移從所述多個第一光電探測器106a到106d中的每一光電探測器內的入射電磁輻射收集的電荷。轉移電壓被施加到TX1節點702、TX2節點704、TX3節點706及TX4節點708以將所述多個第一光電探測器106a到106d分別電耦合到所述多個第一浮動擴散節點(圖4所示116a到116d)。前述節點分別電 耦合到所述多個第一轉移電晶體112a到112d的轉移閘極電極(圖4所示109)。在一些實施例中，每一轉移電晶體112a到112d的第一源極/汲極區通過相應的光電探測器106a到106d電耦合到接地節點710(例如，接地節點710電耦合到地面)，且每一轉移電晶體112a到112d的第二源極/汲極區電耦合到第一節點712。在前述實施例中，所述多個第一轉移電晶體112a到112d彼此並聯電耦合。第一節點712電耦合到所述多個第一浮動擴散節點(圖4所示116a到116d)、第一讀出電晶體120a(例如，復位電晶體)的第一源極/汲極區及第三讀出電晶體120c(例如，源極隨耦器電晶體)的讀出閘極電極。在一些實施例中，接地節點710電耦合到直接上覆在和/或直接電耦合到圖4或圖6所示所述多個第一拾取阱接觸區114a到114d上的每一導通孔130。
預充電電路714包括第一讀出電晶體120a(例如，復位電晶體)。預充電電路714電耦合到電荷收集電路701的輸出端子(例如，第一節點712)。預充電電路714被配置成將第一節點712設定成初始充電狀態(例如，設定成第一電壓值，例如5伏(V))。在電路700的操作期間，第一節點712處的電壓可被設定成初始充電狀態和/或可從初始充電狀態發生波動，且預充電電路714可用於將第一節點712處的電壓設定回初始充電狀態。在一些實施例中，第一讀出電晶體120a的第一源極/汲極區電耦合到第一節點712，且第一讀出電晶體120a的第二源極/汲極區電耦合到電源供應節點718。在一些實施例中，電源供應節點718電耦合到供應電 壓Vdd的電源(例如，直流(DC)電源)。在另一些實施例中，復位閘極電壓RSTG被施加到第一讀出電晶體120a的第一讀出閘極電極(圖4所示122a)以將電源供應節點718處的電壓Vdd施加到第一節點712。
電荷轉移電路719包括彼此電耦合的第三讀出電晶體120c(例如，源極隨耦器電晶體)與第二讀出電晶體120b(例如，行選擇電晶體)。電荷轉移電路719的輸入端子電耦合到預充電電路714的輸出端子(例如，第一節點712)。電荷轉移電路719的輸出端子電耦合到輸出節點722(例如，Vout或字線)。在電路700的操作期間，如果第一節點712處的充電位準(charge level)足够高，則電荷轉移電路719被配置成根據第二讀出電晶體120b選擇性地向輸出節點722輸出電荷。在一些實施例中，第三讀出電晶體120c的第一源極/汲極區電耦合到電源供應節點718。第三讀出電晶體120c的第二源極/汲極區電耦合到第二讀出電晶體120b的第一源極/汲極區。第二讀出電晶體120b的第二源極/汲極區電耦合到輸出節點722。向第二讀出電晶體120b的閘極電極施加選擇閘極電壓SELG。選擇閘極電壓SELG被配置成控制到輸出節點722的電荷輸出。
在一些實施例中，如圖7所見，第三讀出電晶體120c可包括彼此並聯電耦合的兩個電晶體120c1到120c2。在這種實施例中，這可實現，因為第三讀出閘極電極(圖4所示122c)在第一隔離結構(圖4所示110)的一段之上連續地延伸。在圖4所示布 局圖中，第一電晶體120c1可上覆在所述多個第一光電探測器106a到106d中的第二光電探測器106b上，且第二電晶體120c2可上覆在所述多個第二光電探測器108a到108b中的光電探測器(圖4所示108b)上。此外，第一隔離結構(圖4所示110)的一段在側向上位於第一電晶體120c1的源極/汲極區與第二電晶體120c2的源極/汲極區之間。由於第三讀出電晶體120c包括兩個彼此並聯電耦合的電晶體120c1到120c2，因此在第三讀出閘極電極(圖4所示122c)下方的基板(圖4所示102)中形成的導電溝道的有效長度可增加。這將提高圖4所示圖像感測器400的雜訊性能。
此外，所述兩個電晶體120c1到120c2共享閘極電極(例如，第三讀出閘極電極(圖4所示122c))。這至少省略了原本用於將兩個單獨的閘極電極電耦合在一起的導電配線及導通孔，從而降低了圖4所示內連結構(例如，導通孔130及導電配線132)的總導電密度。由於內連結構的總導電密度降低，因此圖像感測器400的雜訊性能得到進一步提高。
在一些實施例中，在電路700的操作期間，如果在相應的轉移電晶體112a到112d被激活時，所述多個第一光電探測器106a到106d內的充電位準足够高，則第三讀出電晶體120c被激活，且電荷根據用於尋址(addressing)的第二讀出電晶體120b的操作選擇性地輸出。第一讀出電晶體120a可用於在入射輻射的曝光周期之間將光電探測器106a到106d復位(例如，設定成初始電壓，例如5伏)。
圖8示出根據線C-C’的根據圖6所示圖像感測器600的一些實施例的圖像感測器800的剖視圖。
圖像感測器800包括上覆在基板102的前側102f的內連結構802。基板102可例如為包括第一摻雜類型(例如，p型)的塊狀矽基板。圖像感測器800還包括設置在第一轉移電晶體112與第二轉移電晶體126之間的讀出電晶體120。第一轉移電晶體112上覆在第一光電探測器801上，且第二轉移電晶體126上覆在第二光電探測器803上。第一光電探測器801及第二光電探測器803分別包括第二摻雜類型(例如，n型)。在一些實施例中，圖像感測器800包括以列及行的陣列設置的多個像素感測器。像素感測器分別包括轉移電晶體、讀出電晶體及光電探測器。舉例來說，第一轉移電晶體112、第一光電探測器801及讀出電晶體120可分別為第一像素感測器的一部分，且第二轉移電晶體126及第二光電探測器803可分別為第二像素感測器的一部分。因此，讀出電晶體120在第一隔離結構110之上從第一像素感測器上方連續地延伸到第二像素感測器上方。
在一些實施例中，讀出電晶體120可如圖1、圖2、圖3A到圖3C、圖4、圖5或圖6所示和/或所述的第三讀出電晶體120c被配置。第一光電探測器801可如圖1、圖2、圖3A、圖4、圖5或圖6所示和/或所述的第一像素感測器106的第二光電探測器106b被配置。第二光電探測器803可如圖1、圖2、圖3A、圖4、圖5或圖6所示和/或所述的第二像素感測器108的第二光電探測 器108b被配置。
內連結構802包括內連介電結構824、多個導通孔130、多個導電配線132及導電結合墊820。內連結構802被配置成將基板102的摻雜區、元件和/或結構電耦合在一起。在另一些實施例中，內連結構802可結合到和/或電耦合到另一積體電路(integrated circuit，IC)管芯830(例如，包括一個或多個半導體元件的積體電路(IC)管芯或者載體基板)。在一些實施例中，另一積體電路管芯830可例如為特殊應用積體電路(application-specific integrated circuit，ASIC)。在一些實施例中，另一積體電路管芯830可例如包括電晶體、功率MOSFET元件、動態隨機存取存儲器(dynamic random-access memory，DRAM)元件、前述元件的組合等。
第二隔離結構131延伸到基板102的前側102f中並接觸第一隔離結構110。第一隔離結構110包括第一隔離層110c及第二隔離層110d。第一隔離層110c從基板102的後側102b延伸到第二隔離結構131且可如圖5所示抗反射層502被配置。第一隔離結構110及第二隔離結構131被配置成將設置在基板102內/基板102上的鄰近的半導體元件彼此電隔離。舉例來說，第一光電探測器801通過第一隔離結構110及第二隔離結構131與第二光電探測器803電隔離。在一些實施例中，第一隔離結構110及第二隔離結構131被稱為全深度深溝槽隔離(DTI)結構。沿第一隔離結構110設置有多個濾色器504，且沿所述多個濾色器504設置 有多個微透鏡506。
在一些實施例中，沿第一光電探測器801及第二光電探測器803的上表面設置有隔離區808。隔離區808可為基板102的摻雜區，所述摻雜區被配置成增大第一光電探測器801及第二光電探測器803與上覆的半導體元件和/或摻雜區(例如讀出電晶體阱區204)之間的電隔離。隔離區808包括第一摻雜類型(p型)。轉移電晶體阱區804分別設置在第一轉移電晶體112及第二轉移電晶體126與第一隔離結構110及第二隔離結構131之間。轉移電晶體阱區804包括第一摻雜類型(例如，p型)。
第一轉移電晶體112及第二轉移電晶體126分別包括轉移閘極電極109、閘極介電層202、下部閘極注入區806及側壁間隔件結構818。下部閘極注入區806具有第一摻雜類型(例如，p型)且被配置成改善閘極介電層202與基板102之間的界面，從而降低第一轉移電晶體112及第二轉移電晶體126中的暗電流。這可部分地提高圖像感測器800的雜訊性能。此外，沿第一轉移電晶體112及第二轉移電晶體126的側壁設置分別有第一浮動擴散節點116及第二浮動擴散節點128。第一浮動擴散節點116及第二浮動擴散節點128分別包括第二摻雜類型(例如，n型)。
讀出電晶體120在側向上設置在第一轉移電晶體112與第二轉移電晶體126之間。讀出電晶體120包括讀出閘極電極122、側壁間隔件結構818、閘極介電層202、源極/汲極區812、814、輕摻雜區816及讀出電晶體阱區204。在一些實施例中，讀 出電晶體120被配置成有利於從第一光電探測器801讀出電訊號。在這種實施例中，讀出電晶體120可不進行對來自第二光電探測器803的電訊號的讀出以使得第一光電探測器801是第一像素感測器的一部分，且第二光電探測器803是與第一像素感測器分開的第二像素感測器的一部分。
圖9示出根據圖8所示圖像感測器800的一些替代實施例的圖像感測器900的剖視圖。
第一隔離結構110的第一隔離層110c可例如具有非平坦圖案(例如，鋸齒狀圖案(jig-saw pattern))，所述鋸齒狀圖案被配置成使設置在第一光電探測器801及第二光電探測器803上的入射輻射的光接收表面積增大。這部分地提高了圖像感測器900的靈敏度和/或量子效率(quantum efficiency，QE)。
此外，如圖9所示，讀出閘極電極122和/或轉移閘極電極109可各自包括多個閘極電極層902、904、906。在這種實施例中，前述電極可被配置成高介電常數金屬閘極，其中閘極介電層202包含高介電常數介電材料。此外，閘極電極層902、904、906可分別例如為或可包含氮化鈦、氮化鉭、鈦、鉭、鎢、鋁等。
圖10到圖17示出根據本發明的各個方面的形成圖像感測器的方法的一些實施例的剖視圖1000到1700。儘管圖10到圖17所示的剖視圖1000到1700是參照方法闡述的，然而應理解，圖10到圖17所示結構並非僅限於所述方法，而是可獨立於所述方法。儘管圖10到圖17被闡述為一系列動作，然而應理解，這 些動作並不限制在其他實施例中可改變動作的順序，且所公開的方法也適用於其他結構。在其他實施例中，所示出和/或所述的一些動作可全部或部分地省略。在一些實施例中，圖10到圖17可例如用於形成圖8所示圖像感測器800。在這種實施例中，圖10到圖17所示區、結構和/或元件的布局可對應於圖6所示根據線C-C’的布局。
如圖10所示的剖視圖1000所示，提供基板102並在基板102的前側102f上形成第二隔離結構131(在一些實施例中，稱為淺溝槽隔離(STI)結構)。在一些實施例中，基板102可例如為塊狀基板(例如塊狀矽基板)、絕緣體上矽(SOI)基板或一些其他合適的基板。在一些實施例中，在形成第二隔離結構131之前，執行第一注入製程以利用第一摻雜類型(例如，p型)來對基板102進行摻雜。在這種實施例中，基板102可例如具有處於約1013原子/cm3到1016原子/cm3的範圍內的摻雜濃度。在一些實施例中，用於形成第二隔離結構131的製程可包括：1)選擇性地刻蝕基板102以在基板102中形成溝槽，所述溝槽從前側102f延伸到基板102中；以及2)利用介電材料填充溝槽(例如，通過化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化等)。在一些實施例中，第二隔離結構131可例如為或可包含二氧化矽、氮化物或另一種合適的介電材料。在另一些實施例中，第二隔離結構131具有處於約0.05微米 到0.40微米的範圍內的厚度t1。
如圖11所示的剖視圖1100所示，在基板102中形成第一光電探測器801及第二光電探測器803。第一光電探測器801及第二光電探測器803各自是基板102的包括與第一摻雜類型(例如，p型)相反的第二摻雜類型(例如，n型)的區。在一些實施例中，第一光電探測器801及第二光電探測器803可通過選擇性離子注入製程形成，所述選擇性離子注入製程利用基板102的前側102f上的遮照層(未示出)來選擇性地將離子注入到基板102中。在一些實施例中，第一光電探測器801及第二光電探測器803可各自具有處於約1015原子/cm3到1018原子/cm3範圍內的摻雜濃度。此外，第一光電探測器801及第二光電探測器803各自在遠離基板102的前側102f的方向上從第二隔離結構131垂直偏移非零距離。在一些實施例中，參照圖6，第一光電探測器801可對應於圖6所示第一像素感測器106的第二光電探測器106b，且第二光電探測器803可對應於圖6所示第二像素感測器108的第二光電探測器108b。
另外如圖11所示，在基板102中形成一個或多個摻雜區。舉例來說，在第一光電探測器801及第二光電探測器803之上形成隔離區808。在一些實施例中，隔離區808包括摻雜濃度處於約1017原子/cm3到1019原子/cm3範圍內的第一摻雜類型(例如，p型)。在另一些實施例中，在圖像感測器的操作期間，在隔離區808與第一光電探測器801及第二光電探測器803之間形成 pn接合且因此形成耗盡區。在這種實施例中，隔離區808的至少一部分沒有耗盡(例如，從第一光電探測器801或第二光電探測器803垂直偏移的區)，其中隔離區808被由基板接觸通孔(未示出)施加偏壓以使得圖像感測器的pn接合電容增大。在一些實施例中，隔離區808的部分不會因施加偏壓而耗盡。在一些實施例中，參照圖6，隔離區808可通過上覆在第一像素感測器106的拾取阱接觸區114b上的導通孔130被施加偏壓。在這種實施例中，隔離區808電耦合到拾取阱接觸區114b。此外，分別沿第一光電探測器801及第二光電探測器803的上表面及側壁形成轉移電晶體阱區804。在轉移電晶體阱區804之間在第一光電探測器801及第二光電探測器803之上垂直地形成讀出電晶體阱區204。在一些實施例中，轉移電晶體阱區804和/或讀出電晶體阱區204分別可例如包括處於約1016原子/cm3到1018原子/cm3範圍內的第一摻雜類型(例如，p型)。在另一些實施例中，轉移電晶體阱區804和/或讀出電晶體阱區204可各自具有比隔離區808低的摻雜濃度。在一些實施例中，前述一個或多個摻雜區的形成可包括執行至少一個選擇性離子注入製程，所述選擇性離子注入製程利用基板102的前側102f上的遮照層(未示出)來選擇性地將離子注入到基板102中。
如圖12所示的剖視圖1200所示，將基板102圖案化以形成垂直閘極電極開口1202。在一些實施例中，圖案化製程包括：1)在基板102的前側102f之上形成遮照層(未示出)；2)將基 板102的未被掩蔽的區暴露於一種或多種刻蝕劑，從而界定垂直閘極電極開口1202及基板102的上表面102us；以及3)執行移除製程以移除遮照層。基板102的上表面102us與基板102的前側102f垂直偏移距離d2。在一些實施例中，距離d2處於約0.1微米到0.6微米的範圍內。在形成垂直閘極電極開口1202之後，在基板102中形成具有第一摻雜類型(例如，p型)的下部閘極注入區806。在一些實施例中，下部閘極注入區806具有處於約5×1016原子/cm3到5×1018原子/cm3範圍內的摻雜濃度。在另一些實施例中，下部閘極注入區806是通過根據設置在基板102的前側102f之上的遮照層(未示出)執行選擇性離子注入製程來形成的。
如圖13所示的剖視圖1300所示，在基板102之上形成閘極介電層202。閘極介電層202至少部分地對垂直閘極電極開口(圖12所示1202)進行襯墊且上覆在讀出電晶體阱區204正上方的基板102的前側102f的至少一部分上。此外，在垂直閘極電極開口(圖12所示1202)中形成轉移閘極電極109，且在讀出電晶體阱區204之上形成讀出閘極電極122。在一些實施例中，上述層和/或結構通過以下步驟形成：1)在基板102之上沉積閘極介電膜；2)接著沉積閘極介電膜的閘極電極層；以及3)根據遮照層(未示出)將閘極介電膜及閘極電極層圖案化，從而界定閘極介電層202、轉移閘極電極109及讀出閘極電極122。在一些實施例中，閘極介電膜和/或閘極電極層可例如分別通過CVD、PVD、 ALD、熱氧化、濺射、另一種合適的沉積製程或前述方法的組合來沉積和/或生長。在一些實施例中，閘極介電層202可例如為或可包含氧化矽、高介電常數介電材料等。在另一些實施例中，轉移閘極電極109和/或讀出閘極電極122可例如分別為或可包含金屬(例如鋁、鈦等)、多晶矽或另一種合適的導電材料。此外，在形成轉移閘極電極109和/或讀出閘極電極122之後，可執行選擇性離子注入製程以在讀出閘極電極122的相對側上的讀出電晶體阱區204中形成輕摻雜區816。輕摻雜區816可例如包括摻雜濃度比隔離區808小的第二摻雜類型(例如，n型)。
如圖14所示的剖視圖1400所示，在基板102的前側102f上且沿轉移閘極電極109的側壁及讀出閘極電極122的側壁形成側壁間隔件結構818。此外，在基板102的前側102f上形成第一浮動擴散節點116、第二浮動擴散節點128、第一結隔離結構810a、第二結隔離結構810b及源極/汲極區812、814。這界定了第一光電探測器801之上的第一轉移電晶體112、第二光電探測器803之上的第二轉移電晶體126以及第一光電探測器801及第二光電探測器803之上的讀出電晶體120。第一浮動擴散節點116及第二浮動擴散節點128以及源極/汲極區812、814各自具有摻雜濃度比輕摻雜區816高的第二摻雜類型(例如，n型)。第一結隔離結構810a及第二結隔離結構810b各自具有摻雜濃度處於約1017原子/cm3到1019原子/cm3範圍內的第一摻雜類型(例如，p型)。
在一些實施例中，輕摻雜區816及源極/汲極區812、814 可各自包括第一摻雜類型(例如，p型)。在這種實施例中，讀出電晶體阱區204以及第一結隔離結構810a及第二結隔離結構810b可各自包括第二摻雜類型(例如，n型)。
在一些實施例中，參照圖6，第一結隔離結構810a可對應於沿第三讀出電晶體120c的第一側壁122csw1設置的結隔離結構118c。此外，第二結隔離結構810b可對應於沿第三讀出電晶體120c的第二側壁122csw2設置的結隔離結構118d。在這種實施例中，源極/汲極區124e到124h可與源極/汲極區812同時形成。此外，第一結隔離結構810a及第二結隔離結構810b可以如圖3B所示結隔離結構118c或如圖3C所示結隔離結構被配置的方式各自形成。
在一些實施例中，側壁間隔件結構818可通過在基板102的前側102f之上沉積間隔件層(例如，通過CVD、PVD、ALD等)來形成。接著對間隔件層進行刻蝕，從而在轉移閘極電極109的側壁周圍及讀出閘極電極122的側壁周圍形成側壁間隔件結構818。在一些實施例中，間隔件層可例如為或可包含氮化物、氧化物或一些其他合適的介電材料。在一些實施例中，第一浮動擴散節點116及第二浮動擴散節點128、源極/汲極區812、814以及第一結隔離結構810a及第二結隔離結構810b可分別通過至少一次選擇性離子注入製程形成，所述選擇性離子注入製程利用基板102的前側102f上的遮照層(未示出)來選擇性地將離子(例如，n型(例如磷)或p型(例如硼))注入到基板102中。在另一些實 施例中，在所述至少一次選擇性離子注入製程之後執行退火製程(例如，激光退火、快速熱退火(rapid thermal anneal，RTA)等)以使選擇性注入的摻雜劑活化。
在一些實施例中，參照圖6，讀出電晶體120對應於第一像素感測器106的第三讀出電晶體120c。在這種實施例中，讀出電晶體120在第一像素感測器106與第二像素感測器108之間連續地在側向上延伸。此外，參照圖6，第一轉移電晶體112對應於第一像素感測器106的第二轉移電晶體112b，且第二轉移電晶體126對應於第二像素感測器108的第二轉移電晶體126b。
如圖15所示的剖視圖1500所示，在基板102的前側102f之上形成內連結構802。內連結構802包括內連介電結構824、多個導通孔130、多個導電配線132及導電結合墊820。在一些實施例中，內連介電結構824可形成為具有實質上平坦的上表面且可包括分別包含例如氧化物、氮化物、低介電常數介電材料等的一個或多個介電層。在一些實施例中，內連介電結構824可通過CVD、PVD、ALD等形成。在另一些實施例中，可對內連介電結構824執行平坦化製程(例如，化學機械平坦化(chemical-mechanical planarization，CMP)製程)以形成實質上平坦的上表面。
在一些實施例中，所述多個導通孔130形成在內連介電結構824中。此外，導通孔130從導電配線132延伸到基板102的摻雜區(例如，源極/汲極區812、814)和/或電晶體閘極電極 (例如，轉移閘極電極109、讀出閘極電極122等)。此外，導電結合墊820的上表面與內連介電結構824的實質上平坦的上表面對齊。導電結合墊820電耦合到導通孔130及導電配線132(未示出)。在一些實施例中，用於形成導通孔130的製程包括沉積內連介電結構824的下部部分、接著向下部部分中執行刻蝕以形成對應於導通孔130的通孔開口。在另一些實施例中，通孔開口可通過沉積或生長覆蓋填充接觸開口的內連介電結構824的導電材料(例如鎢)以及接著對導通孔130及內連介電結構824執行平坦化製程(例如，CMP)來填充。
另外如圖15所示，導電配線132和/或導電結合墊820形成在內連介電結構824中。在一些實施例中，用於形成導電配線132和/或導電結合墊820的製程包括：1)沉積內連介電結構824的上部部分；2)在上部部分之上形成遮照層(未示出)；3)向上部部分中執行刻蝕製程以形成對應於導電配線132和/或導電結合墊820的開口；4)利用導電材料(例如，銅、鋁等)填充開口；及5)接著對導電材料執行平坦化製程(例如，CMP)。此外，基板102具有從基板102的前側102f到基板102的後側102b界定的初始厚度ti。前側102f與後側102b相對。在一些實施例中，導通孔130、導電配線132和/或導電結合墊820可例如分別為或可包含鎢、鋁、銅、前述材料的組合或另一種合適的導電材料。在另一些實施例中，導電結合墊820及內連介電結構824可(例如，通過混合結合製程)結合到另一積體電路管芯830(例如，包 括一個或多個半導體元件的積體電路(IC)管芯或者載體基板)。在一些實施例中，另一積體電路管芯830可例如為特殊應用積體電路(ASIC)。
如圖16所示的剖視圖1600所示，將圖15所示結構翻轉(例如，旋轉180度)且將基板102從初始厚度(圖15所示ti)減薄到厚度ts。舉例來說，圖15所示初始厚度ti大於圖16所示基板102的厚度ts。在一些實施例中，減薄製程可例如通過平坦化製程、回蝕製程、研磨製程、上述製程的組合等來執行。在另一些實施例中，平坦化製程可完全為CMP製程。在一些實施例中，厚度ts處於約2微米到10微米的範圍內。
另外如圖16所示，在基板102中形成第一隔離結構110(在一些實施例中，稱為深溝槽隔離(DTI)結構)。第一隔離結構110從後側102b延伸到基板102中而到達後側102b下方的點。在一些實施例中，第一隔離結構110從後側102b延伸到第二隔離結構131的頂表面。在另一些實施例中，第一隔離結構110從基板102的後側102b延伸到基板102的前側102f(未示出)。第一隔離結構110包括第一隔離層110c及第二隔離層110d。第一隔離層110c從基板102的後側102b延伸到第二隔離結構131且可如圖5所示抗反射層502被配置。在一些實施例中，用於形成第一隔離結構110的製程包括：1)選擇性地刻蝕基板102以在基板102中形成溝槽，所述溝槽從後側102b延伸到基板102中；2)在基板102之上沉積第一隔離層110c(例如，通過CVD、PVD、ALD 等)，從而填充溝槽的一部分；以及3)利用第二隔離層110d填充溝槽的其餘部分(例如，通過CVD、PVD、ALD，濺射等)。在一些實施例中，第一隔離層110c可例如為或可包含高介電常數介電材料、氧化物(例如二氧化矽)、氮化矽(例如，Si3N4)、前述材料的組合等。在一些實施例中，第二隔離層110d可例如為或可包含高介電常數介電材料、氧化物(二氧化矽)、氮化矽(例如，Si3N4)、多晶矽、鎢、鋁、銅等。在另一些實施例中，第二隔離層110d可包括被介電層環繞的導電段，例如，被絕緣介電層(例如，高介電常數介電材料)(未示出)襯墊的導電柱(例如，銅)。在一些實施例中，讀出閘極電極122在側向上延伸跨越第一隔離結構110的段110a的整個寬度w2。
如圖17所示的剖視圖1700所示，在第一隔離結構110之上形成多個濾色器504。濾色器504由能够透射具有特定波長範圍的入射輻射(例如，光)的材料形成，同時阻擋具有特定範圍之外的另一波長的入射波長。在另一些實施例中，濾色器504可通過CVD、PVD、ALD等形成，和/或可在形成之後被平坦化(例如，通過CMP)。此外，在濾色器504之上形成多個微透鏡506。所述多個微透鏡506可通過在濾色器504上沉積透鏡材料(例如，通過旋塗方法或沉積製程)來形成。在透鏡材料上方對具有彎曲上表面的透鏡模板(未示出)進行圖案化。接著通過根據透鏡模板選擇性地刻蝕透鏡材料來形成微透鏡506。
圖18示出根據本發明的實施例的形成圖像感測器的方法 1800。儘管方法1800被示出和/或闡述為一系列動作或事件，然而應理解所述方法並非僅限於所示順序或動作。因此，在一些實施例中，所述動作可采用與所示不同的順序來進行，和/或可同時進行。此外，在一些實施例中，所示動作或事件可被細分成多個動作或事件，所述多個動作或事件可在單獨的時間進行或與其他動作或子動作同時進行。在一些實施例中，一些示出的動作或事件可被省略，且還可包括其他未示出的動作或事件。
在動作1802處，在基板的前側上形成淺溝槽隔離(STI)結構。圖10示出與動作1802的一些實施例對應的剖視圖1000。
在動作1804處，在基板中形成第一光電探測器及第二光電探測器。圖11示出與動作1804的一些實施例對應的剖視圖1100。
在動作1806處，對基板執行第一圖案化製程，從而分別在第一光電探測器及第二光電探測器上方的基板中界定垂直閘極電極開口。圖12示出與動作1806對應的一些實施例的剖視圖1200。
在動作1808處，在基板之上形成閘極介電層。閘極介電層對垂直閘極電極開口進行襯墊，且閘極介電層的段在第一光電探測器及第二光電探測器之上延伸。圖13示出與動作1808的一些實施例對應的剖視圖1300。
在動作1810處，在垂直閘極電極開口中形成轉移閘極電極。此外，在閘極介電層的在第一光電探測器及第二光電探測器 之上延伸的段之上形成讀出閘極電極。圖13示出與動作1810的一些實施例對應的剖視圖1300。
在動作1812處，在讀出閘極電極的相對側上形成源極/汲極區。此外，鄰近轉移閘極電極形成浮動擴散節點。圖14示出與動作1812的一些實施例對應的剖視圖1400。
在動作1814處，在讀出閘極電極及轉移閘極電極之上形成內連結構。圖15示出與動作1814的一些實施例對應的剖視圖1500。
在動作1816處，在基板的後側中形成深溝槽隔離(DTI)結構，其中後側與前側相對。DTI結構接觸STI結構，且讀出閘極電極連續地延伸跨越DTI結構的段。圖16示出與動作1816的一些實施例對應的剖視圖1600。
在動作1818處，在DTI結構上形成多個濾色器，且在濾色器上形成多個微透鏡。圖17示出與動作1818的一些實施例對應的剖視圖1700。
因此，在一些實施例中，本發明涉及包括像素感測器陣列的圖像感測器，每一像素感測器包括多個光電探測器。DTI結構圍繞每一光電探測器連續延伸。讀出電晶體在DTI結構之上連續地在側向上延伸，且上覆在第一像素感測器及第二像素感測器上。
在一些實施例中，本發明的實施例提供一種圖像感測器，所述圖像感測器包括：第一光電探測器，設置在半導體基板 內；第二光電探測器，設置在所述半導體基板內；隔離結構，從所述半導體基板的前側表面延伸到所述半導體基板的後側表面，其中所述前側表面與所述後側表面相對，且其中所述隔離結構在側向上位於所述第一光電探測器與所述第二光電探測器之間；以及讀出電晶體，設置在所述半導體基板的所述前側表面上，其中所述讀出電晶體的第一側上覆在所述第一光電探測器上且所述讀出電晶體的第二側上覆在所述第二光電探測器上，其中所述第一側與所述第二側相對，且其中所述讀出電晶體在所述隔離結構之上連續地延伸。在本發明的一實施例中，上述的圖像感測器，其中所述讀出電晶體包括：讀出閘極電極，其中所述讀出閘極電極從所述第一光電探測器之上連續地延伸到所述第二光電探測器之上。第一源極/汲極區，沿所述讀出閘極電極的第一側壁設置。以及第二源極/汲極區，沿所述讀出閘極電極的所述第一側壁設置，其中所述第一側壁上覆在所述第一光電探測器上。在本發明的一實施例中，上述的圖像感測器，還包括：結隔離結構，位於所述半導體基板中，在側向上位於所述第一源極/汲極區與所述第二源極/汲極區之間且鄰接所述第一源極/汲極區及所述第二源極/汲極區，其中所述結隔離結構具有與所述第一源極/汲極區及所述第二源極/汲極區相反的摻雜類型。在本發明的一實施例中，上述的圖像感測器，其中所述結隔離結構具有位於所述讀出閘極電極之下的側壁，且其中所述結隔離結構的所述側壁設置成在朝向所述第二光電探測器的方向上距所述讀出閘極電極的所述第一側壁非零 距離。在本發明的一實施例中，上述的圖像感測器，還包括：浮動擴散節點，設置在所述半導體基板內且設置在所述第一光電探測器上方。以及第一轉移電晶體，在側向上鄰近所述浮動擴散節點，其中所述第一轉移電晶體的頂表面與所述讀出電晶體的頂表面齊平，其中所述第一轉移電晶體包括第一轉移閘極電極，且其中所述第一轉移閘極電極的兩個或更多個平面側壁分別面對朝向所述浮動擴散節點的方向。在本發明的一實施例中，上述的圖像感測器，還包括：第二轉移電晶體，設置在所述第二光電探測器上方。且其中所述讀出電晶體在側向上設置在所述第一轉移電晶體與所述第二轉移電晶體之間，其中第一結隔離結構沿所述讀出電晶體的所述第一側延伸且在側向上設置在所述讀出電晶體與所述第一轉移電晶體之間，其中第二結隔離結構沿所述讀出電晶體的所述第二側延伸且在側向上設置在所述讀出電晶體與所述第二轉移電晶體之間。在本發明的一實施例中，上述的圖像感測器，還包括：第三光電探測器，與所述第一光電探測器相鄰且與所述第二光電探測器沿對角線相對。以及復位電晶體，設置在所述半導體基板上且上覆在所述第三光電探測器上，其中所述復位電晶體的第一側壁在側向上與位於所述讀出電晶體的所述第一側上的所述讀出電晶體的第一側壁對齊。在本發明的一實施例中，上述的圖像感測器，還包括：第四光電探測器，與所述第二光電探測器及所述第三光電探測器相鄰且與所述第一光電探測器沿對角線相對。選擇電晶體，設置在所述半導體基板上且上覆在所述第四 光電探測器上，其中所述選擇電晶體的第一側壁在側向上與位於所述讀出電晶體的所述第二側上的所述讀出電晶體的第二側壁對齊。且其中所述復位電晶體的第二側壁與所述復位電晶體的所述第一側壁相對，且所述選擇電晶體的第二側壁與所述選擇電晶體的所述第一側壁相對，且其中所述隔離結構位於所述選擇電晶體的所述第二側壁及所述復位電晶體的所述第二側壁之下。在本發明的一實施例中，上述的圖像感測器，還包括：第一選擇源極/汲極區及第二選擇源極/汲極區，沿所述選擇電晶體的所述第一側壁設置，其中在所述第一選擇源極/汲極區與所述第二選擇源極/汲極區之間設置有選擇結隔離結構。以及第一復位源極/汲極區及第二復位源極/汲極區，沿所述復位電晶體的所述第一側壁設置，其中在所述第一復位源極/汲極區與所述第二復位源極/汲極區之間設置有復位結隔離結構。在本發明的一實施例中，上述的圖像感測器，其中所述讀出電晶體具有在所述讀出電晶體的所述第一側與所述第二側之間延伸的相對的側壁，且其中所述相對的側壁在側向上在所述隔離結構的相對的內側壁之間間隔開。
在一些實施例中，本發明的實施例提供一種圖像感測器，所述圖像感測器包括：第一像素感測器及第二像素感測器，各自包括多個光電探測器、多個轉移電晶體、及浮動擴散節點(floating diffusion node，FDN)，其中所述多個光電探測器設置在半導體基板內，且其中所述多個轉移電晶體設置在所述半導體基板的前側表面上且將所述多個光電探測器選擇性地電耦合到所 述FDN；隔離結構，設置在所述半導體基板內，其中所述隔離結構連續地環繞所述第一像素感測器中的每一光電探測器及所述第二像素感測器中的每一光電探測器，且其中所述隔離結構完全延伸穿過所述半導體基板；源極隨耦器電晶體，上覆在所述第一像素感測器上且由所述第一像素感測器的所述FDN進行閘控；以及行選擇電晶體，上覆在所述第二像素感測器上且具有電耦合到所述源極隨耦器電晶體的源極/汲極區的源極/汲極區。在本發明的一實施例中，上述的圖像感測器，其中所述源極隨耦器電晶體從所述第一像素感測器中的第一光電探測器連續地延伸到所述第二像素感測器中的第二光電探測器，且其中所述源極隨耦器電晶體在設置在所述第一光電探測器與所述第二光電探測器之間的所述隔離結構的段之上連續地延伸。在本發明的一實施例中，上述的圖像感測器，其中所述隔離結構包括淺溝槽隔離結構及深溝槽隔離結構，其中所述淺溝槽隔離結構從所述半導體基板的前側表面延伸到位於所述前側表面下方的點，其中所述深溝槽隔離結構從所述半導體基板的後側表面延伸到所述點，且其中所述前側表面與所述後側表面相對。在本發明的一實施例中，上述的圖像感測器，其中所述第一像素感測器包括第一像素阱及第二像素阱，且其中所述圖像感測器還包括：第三像素感測器，與所述第一像素感測器相鄰且包括第三像素阱及第四像素阱，其中所述第三像素阱與所述第二像素阱沿對角線相對且所述第四像素阱與所述第一像素阱沿對角線相對。以及H形配線，具有四個端部，所述四個端部 分別上覆在所述第一像素阱、所述第二像素阱、所述第三像素阱及所述第四像素阱上且分別電耦合到所述第一像素阱、所述第二像素阱、所述第三像素阱及所述第四像素阱。在本發明的一實施例中，上述的圖像感測器，還包括：復位電晶體，設置在第三像素感測器之上，其中所述第三像素感測器與所述第一像素感測器相鄰。以及單導電配線，從所述單導電配線的第一端部到所述單導電配線的第二端部在側向上跨越所述隔離結構延伸，其中所述第一端部上覆在所述源極隨耦器電晶體的源極/汲極區上且所述第二端部上覆在所述復位電晶體的源極/汲極區上。在本發明的一實施例中，上述的圖像感測器，還包括：拾取阱接觸區，與沿所述第一像素感測器中的光電探測器的側壁設置的像素阱區具有相同的摻雜類型且直接位於所述像素阱區上。基板接觸通孔，直接電耦合到所述拾取阱接觸區。以及電源供應通孔，直接電耦合到所述源極隨耦器電晶體的源極/汲極區，其中所述基板接觸通孔與所述電源供應通孔之間的距離小於自所述電源供應通孔至所述圖像感測器中任何其他導通孔的距離。在本發明的一實施例中，上述的圖像感測器，其中所述源極隨耦器電晶體包括：讀出閘極電極，設置在所述半導體基板的所述前側表面上。第一源極/汲極區及第二源極/汲極區，沿所述讀出閘極電極的第一側壁設置，其中第一結隔離結構沿所述第一側壁延伸且在側向上設置在所述第一源極/汲極區與所述第二源極/汲極區之間。以及絕緣體層，設置在所述讀出閘極電極與所述半導體基板之間，其中所述絕緣體層沿所述 第一結隔離結構的一側延伸。
在一些實施例中，本發明的實施例提供一種形成圖像感測器的方法，所述方法包括：在半導體基板的前側表面上形成淺溝槽隔離(STI)結構；在所述半導體基板中形成第一光電探測器及第二光電探測器，其中所述第一光電探測器與所述第二光電探測器通過所述STI結構在側向上隔開；在所述前側表面上形成讀出電晶體，其中所述讀出電晶體的第一側壁上覆在所述第一光電探測器上且所述讀出電晶體的第二側壁上覆在所述第二光電探測器上，其中所述第一側壁與所述第二側壁相對，且其中所述讀出電晶體在所述STI結構的上表面之上連續地延伸；沿所述讀出電晶體的所述第一側壁形成第一源極/汲極區；沿所述讀出電晶體的所述第一側壁形成第一結隔離結構，其中所述第一結隔離結構在側向上位於所述第一源極/汲極區之間；以及在所述半導體基板的後側表面上形成深溝槽隔離(DTI)結構，其中所述DTI結構從所述後側表面延伸到所述STI結構。在本發明的一實施例中，上述之方法，還包括：沿所述讀出電晶體的所述第二側壁形成第二源極/汲極區。以及沿所述讀出電晶體的所述第二側壁形成第二結隔離結構，其中所述第二結隔離結構在側向上位於所述第二源極/汲極區之間。在本發明的一實施例中，上述之方法，還包括：與所述讀出電晶體同時地形成第一轉移電晶體及第二轉移電晶體，其中所述第一轉移電晶體的頂表面及所述第二轉移電晶體的頂表面與所述讀出電晶體的頂表面齊平，並且其中所述第一轉移電晶體 上覆在所述第一光電探測器上且所述第二轉移電晶體上覆在所述第二光電探測器上。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本發明作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:圖像感測器
102:基板
103a、103b:多個第一有源區
104a、104b:多個第二有源區
106:第一像素感測器
106a、106b:多個第一光電探測器
108:第二像素感測器
108a、108b:多個第二光電探測器
109:轉移閘極電極
110:第一隔離結構
111:嵌入式導電本體
112a、112b:多個第一轉移電晶體
114a、114b:多個第一拾取阱接觸區
116a、116b:多個第一浮動擴散節點
118a、118b、118c、118d:多個第一結隔離結構
120a、120b、120c:多個第一讀出電晶體
122a:第一讀出閘極電極
122b:第二讀出閘極電極
122c:第三讀出閘極電極
124a、124b、124c、124d、124e、124f、124g、124h:源極/汲極區
126a、126b:多個第二轉移電晶體
128a、128b:多個第二浮動擴散節點
129a、129b:多個第二拾取阱接觸區
130:導通孔
131:第二隔離結構
132:導電配線
A-A’:線

Claims (10)

  1. 一種圖像感測器，包括：第一光電探測器，設置在半導體基板內；第二光電探測器，設置在所述半導體基板內；隔離結構，從所述半導體基板的前側表面延伸到所述半導體基板的後側表面，其中所述前側表面與所述後側表面相對，且其中所述隔離結構在側向上位於所述第一光電探測器與所述第二光電探測器之間；以及讀出電晶體，設置在所述半導體基板的所述前側表面上，其中所述讀出電晶體的第一側上覆在所述第一光電探測器上且所述讀出電晶體的第二側上覆在所述第二光電探測器上，其中所述第一側與所述第二側相對，且其中所述讀出電晶體在所述隔離結構之上連續地延伸。
  2. 如申請專利範圍第1項所述的圖像感測器，其中所述讀出電晶體包括：讀出閘極電極，其中所述讀出閘極電極從所述第一光電探測器之上連續地延伸到所述第二光電探測器之上；第一源極/汲極區，沿所述讀出閘極電極的第一側壁設置；以及第二源極/汲極區，沿所述讀出閘極電極的所述第一側壁設置，其中所述第一側壁上覆在所述第一光電探測器上。
  3. 如申請專利範圍第1項所述的圖像感測器，還包括：浮動擴散節點，設置在所述半導體基板內且設置在所述第一光電探測器上方；以及第一轉移電晶體，在側向上鄰近所述浮動擴散節點，其中所述第一轉移電晶體的頂表面與所述讀出電晶體的頂表面齊平，其中所述第一轉移電晶體包括第一轉移閘極電極，且其中所述第一轉移閘極電極的兩個或更多個平面側壁分別面對朝向所述浮動擴散節點的方向。
  4. 如申請專利範圍第1項所述的圖像感測器，還包括：第三光電探測器，與所述第一光電探測器相鄰且與所述第二光電探測器沿對角線相對；以及復位電晶體，設置在所述半導體基板上且上覆在所述第三光電探測器上，其中所述復位電晶體的第一側壁在側向上與位於所述讀出電晶體的所述第一側上的所述讀出電晶體的第一側壁對齊。
  5. 一種圖像感測器，包括：第一像素感測器及第二像素感測器，各自包括多個光電探測器、多個轉移電晶體、及浮動擴散節點，其中所述多個光電探測器設置在半導體基板內，且其中所述多個轉移電晶體設置在所述半導體基板的前側表面上且將所述多個光電探測器選擇性地電耦合到所述浮動擴散節點； 隔離結構，設置在所述半導體基板內，其中所述隔離結構連續地環繞所述第一像素感測器中的每一光電探測器及所述第二像素感測器中的每一光電探測器，且其中所述隔離結構完全延伸穿過所述半導體基板；源極隨耦器電晶體，上覆在所述第一像素感測器上且由所述第一像素感測器的所述浮動擴散節點進行閘控；以及行選擇電晶體，上覆在所述第二像素感測器上且具有電耦合到所述源極隨耦器電晶體的源極/汲極區的源極/汲極區。
  6. 如申請專利範圍第5項所述的圖像感測器，其中所述源極隨耦器電晶體從所述第一像素感測器中的第一光電探測器連續地延伸到所述第二像素感測器中的第二光電探測器，且其中所述源極隨耦器電晶體在設置在所述第一光電探測器與所述第二光電探測器之間的所述隔離結構的段之上連續地延伸。
  7. 如申請專利範圍第5項所述的圖像感測器，其中所述隔離結構包括淺溝槽隔離結構及深溝槽隔離結構，其中所述淺溝槽隔離結構從所述半導體基板的前側表面延伸到位於所述前側表面下方的點，其中所述深溝槽隔離結構從所述半導體基板的後側表面延伸到所述點，且其中所述前側表面與所述後側表面相對。
  8. 如申請專利範圍第5項所述的圖像感測器，其中所述第一像素感測器包括第一像素阱及第二像素阱，且其中所述圖像感測器還包括： 第三像素感測器，與所述第一像素感測器相鄰且包括第三像素阱及第四像素阱，其中所述第三像素阱與所述第二像素阱沿對角線相對且所述第四像素阱與所述第一像素阱沿對角線相對；以及H形配線，具有四個端部，所述四個端部分別上覆在所述第一像素阱、所述第二像素阱、所述第三像素阱及所述第四像素阱上且分別電耦合到所述第一像素阱、所述第二像素阱、所述第三像素阱及所述第四像素阱。
  9. 如申請專利範圍第5項所述的圖像感測器，還包括：復位電晶體，設置在第三像素感測器之上，其中所述第三像素感測器與所述第一像素感測器相鄰；以及單導電配線，從所述單導電配線的第一端部到所述單導電配線的第二端部在側向上跨越所述隔離結構延伸，其中所述第一端部上覆在所述源極隨耦器電晶體的源極/汲極區上且所述第二端部上覆在所述復位電晶體的源極/汲極區上。
  10. 一種形成圖像感測器的方法，所述方法包括：在半導體基板的前側表面上形成淺溝槽隔離結構；在所述半導體基板中形成第一光電探測器及第二光電探測器，其中所述第一光電探測器與所述第二光電探測器通過所述淺溝槽隔離結構在側向上隔開；在所述前側表面上形成讀出電晶體，其中所述讀出電晶體的 第一側壁上覆在所述第一光電探測器上且所述讀出電晶體的第二側壁上覆在所述第二光電探測器上，其中所述第一側壁與所述第二側壁相對，且其中所述讀出電晶體在所述淺溝槽隔離結構的上表面之上連續地延伸；沿所述讀出電晶體的所述第一側壁形成第一源極/汲極區；沿所述讀出電晶體的所述第一側壁形成第一結隔離結構，其中所述第一結隔離結構在側向上位於所述第一源極/汲極區之間；以及在所述半導體基板的後側表面上形成深溝槽隔離結構，其中所述深溝槽隔離結構從所述後側表面延伸到所述淺溝槽隔離結構。
TW109103032A 2019-09-10 2020-01-31 圖像感測器及其形成方法 TWI723763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/565,892 US11437416B2 (en) 2019-09-10 2019-09-10 Pixel device layout to reduce pixel noise
US16/565,892 2019-09-10

Publications (2)

Publication Number Publication Date
TW202111939A TW202111939A (zh) 2021-03-16
TWI723763B true TWI723763B (zh) 2021-04-01

Family

ID=74851204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103032A TWI723763B (zh) 2019-09-10 2020-01-31 圖像感測器及其形成方法

Country Status (3)

Country Link
US (4) US11437416B2 (zh)
CN (1) CN112563294B (zh)
TW (1) TWI723763B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI846426B (zh) * 2023-02-16 2024-06-21 台灣積體電路製造股份有限公司 圖像感測器及其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12255218B2 (en) * 2019-01-07 2025-03-18 Samsung Electronics Co., Ltd. Image sensors
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
JP7433863B2 (ja) * 2019-11-27 2024-02-20 キヤノン株式会社 光電変換装置、撮像システム、および移動体
US12302659B2 (en) * 2020-10-23 2025-05-13 Samsung Electronics Co., Ltd. Pixel array and an image sensor including the same
US11574950B2 (en) * 2020-11-23 2023-02-07 Applied Materials, Inc. Method for fabrication of NIR CMOS image sensor
US12294011B2 (en) * 2021-07-28 2025-05-06 Magvision Semiconductor (Beijing) Inc. Image sensor pixel with deep trench isolation structure
TWI782650B (zh) * 2021-08-03 2022-11-01 力晶積成電子製造股份有限公司 背照式影像感測器的製造方法
KR20250034970A (ko) * 2022-07-14 2025-03-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 광 검출 장치
TW202414802A (zh) 2022-09-26 2024-04-01 力晶積成電子製造股份有限公司 影像感測器結構
US20240405039A1 (en) * 2023-05-31 2024-12-05 Omnivision Technologies, Inc. Image sensor with shared gate architecture for metal layer reduction
CN117577658B (zh) * 2024-01-15 2024-04-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法及其结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525287B2 (en) * 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US8686342B2 (en) * 2012-04-09 2014-04-01 Omnivision Technologies, Inc. Double-sided image sensor formed on a single semiconductor wafer die
TW201715716A (zh) * 2013-08-05 2017-05-01 蘋果公司 具有內埋光屏蔽件及垂直閘之影像感測器
TW201727700A (zh) * 2015-10-29 2017-08-01 半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TW201727760A (zh) * 2015-11-13 2017-08-01 半導體能源硏究所股份有限公司 半導體裝置以及其製造方法
US9743027B2 (en) * 2015-06-24 2017-08-22 Semiconductor Components Industries, Llc Image sensor with high dynamic range and method
TW201735130A (zh) * 2016-02-12 2017-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW201742250A (zh) * 2012-01-26 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW201830675A (zh) * 2013-05-20 2018-08-16 日商半導體能源研究所股份有限公司 半導體裝置
TW201904085A (zh) * 2017-04-04 2019-01-16 美商光澄科技股份有限公司 高速光偵測裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803261B2 (ja) * 2009-01-16 2011-10-26 ソニー株式会社 固体撮像素子、およびカメラシステム
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
KR102574973B1 (ko) * 2018-09-17 2023-09-06 에스케이하이닉스 주식회사 P-형 분리 구조를 갖는 이미지 센서
KR102634245B1 (ko) * 2018-11-16 2024-02-07 삼성전자주식회사 이미지 센서
US11063081B2 (en) * 2018-11-29 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Device over photodetector pixel sensor
DE102019111916B4 (de) * 2018-11-29 2024-04-18 Taiwan Semiconductor Manufacturing Co. Ltd. DoP-PIXELSENSOR
KR102636358B1 (ko) * 2019-01-07 2024-02-13 삼성전자주식회사 이미지 센서
US11482556B2 (en) 2019-02-15 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low-noise image sensor having stacked semiconductor substrates
KR102697624B1 (ko) * 2019-03-06 2024-08-26 삼성전자주식회사 이미지 센서
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525287B2 (en) * 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
TW201742250A (zh) * 2012-01-26 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8686342B2 (en) * 2012-04-09 2014-04-01 Omnivision Technologies, Inc. Double-sided image sensor formed on a single semiconductor wafer die
TW201830675A (zh) * 2013-05-20 2018-08-16 日商半導體能源研究所股份有限公司 半導體裝置
TW201715716A (zh) * 2013-08-05 2017-05-01 蘋果公司 具有內埋光屏蔽件及垂直閘之影像感測器
US9743027B2 (en) * 2015-06-24 2017-08-22 Semiconductor Components Industries, Llc Image sensor with high dynamic range and method
TW201727700A (zh) * 2015-10-29 2017-08-01 半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TW201727760A (zh) * 2015-11-13 2017-08-01 半導體能源硏究所股份有限公司 半導體裝置以及其製造方法
TW201735130A (zh) * 2016-02-12 2017-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW201904085A (zh) * 2017-04-04 2019-01-16 美商光澄科技股份有限公司 高速光偵測裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI846426B (zh) * 2023-02-16 2024-06-21 台灣積體電路製造股份有限公司 圖像感測器及其形成方法

Also Published As

Publication number Publication date
US20240170508A1 (en) 2024-05-23
US20220367543A1 (en) 2022-11-17
US20250228022A1 (en) 2025-07-10
US11437416B2 (en) 2022-09-06
TW202111939A (zh) 2021-03-16
US20210074747A1 (en) 2021-03-11
US11894401B2 (en) 2024-02-06
CN112563294B (zh) 2025-03-11
CN112563294A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
TWI723763B (zh) 圖像感測器及其形成方法
US12369422B2 (en) Pixel device on deep trench isolation (DTI) structure for image sensor
CN111584528B (zh) 图像传感器及形成图像传感器的方法
US11538837B2 (en) Semiconductor imaging device having improved dark current performance
KR20190037186A (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
US11069728B2 (en) Low noise vertical gate device structure
US20220216262A1 (en) High density image sensor
TWI724677B (zh) 像素傳感器、用於形成其的方法及圖像傳感器
CN106960855A (zh) 互补金属氧化物半导体图像传感器
US12040336B2 (en) Semiconductor imaging device having improved dark current performance
KR20240011988A (ko) 이미지 센서 및 그의 제조 방법
TWI846426B (zh) 圖像感測器及其形成方法
US20260026123A1 (en) Image sensor
WO2024202548A1 (ja) 光検出装置及び電子機器
TW202435442A (zh) 影像感測器積體晶片結構與其形成方法