TWI875025B

TWI875025B - 集成晶片以及在集成晶片上形成光柵耦合器和邊緣耦合器的方法

Info

Publication number: TWI875025B
Application number: TW112121320A
Authority: TW
Inventors: 盧皓彥; 劉維綱; 徐英傑
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-04-18
Filing date: 2023-06-07
Publication date: 2025-03-01
Also published as: TW202443218A; CN222280877U; US20240353625A1

Abstract

一些實施例涉及包括處理基底的集成晶片(integrated chip，IC)；半導體層包括光柵耦合器區域和邊緣耦合器區域；處理基底和半導體層之間的絕緣層；光柵耦合器位於光柵耦合器區域，包括佈置在半導體層中的多個溝槽；邊緣耦合器位於半導體層的邊緣耦合器區域中，包括：底部結構，具有靠近絕緣層邊緣的端部，以及從端部橫向延伸的漸縮側壁；上部結構在底部結構上延伸，上部結構具有靠近絕緣層邊緣的端部，以及從底部結構的漸縮側壁之間的端部橫向延伸的漸縮側壁；其中處理基底從多個溝槽的正下方連續延伸到上部結構的正下方。

Description

集成晶片以及在集成晶片上形成光柵耦合器和邊緣耦合器的方法

本發明的實施例是有關於一種集成晶片以及在集成晶片上形成光柵耦合器和邊緣耦合器的方法。

光耦合器(如光柵耦合器和邊緣耦合器)通常用作光子積體電路(photonic integrated circuits，PIC)中的組件，它整合了多種光子功能。光耦合器用於以最小的衰減將光從光纖限制和引導到集成晶片。光柵耦合器比邊緣耦合器更緊湊，並允許耦合位置有更大的變化。邊緣耦合器比光柵耦合器具有更高的耦合效率和更寬的帶寬。

本發明的實施例提供一種集成晶片(IC)，包括：處理基底；半導體層，包括光柵耦合器區域和邊緣耦合器區域；絕緣層，位於所述處理基底和所述半導體層之間；光柵耦合器，位於所述光柵耦合器區域，包括佈置在所述半導體層中的多個溝槽；以及邊緣耦合器，位於所述半導體層的所述邊緣耦合器區域中，包括：底部結構，具有靠近所述絕緣層的邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁；以及上部結構，在所述底部結構上方延伸，上部結構具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸在所述底部結構的所述漸縮側壁之間的漸縮側壁，其中所述上部結構的所述第一端與所述絕緣層的所述邊緣相距第一距離，而所述底部結構的所述第一端與所述絕緣層的所述邊緣相距第二距離，且所述第二距離不同於所述第一距離，以及其中所述處理基底從所述多個溝槽的正下方連續地延伸到所述上部結構的正下方。

本發明的實施例提供一種集成晶片(IC)，包括：絕緣層；半導體層，位於所述絕緣層上；光柵耦合器，包括佈置在所述半導體層中的多個溝槽；以及邊緣耦合器，包括：底部結構，在所述絕緣層上方延伸，所述底部結構具有靠近所述絕緣層的邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁；上部結構，在所述底部結構上方延伸，所述上部結構具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁；以及中間結構，在所述底部結構上方和所述上部結構下方延伸，所述中間結構具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁，其中所述多個溝槽的底面與所述中間結構和所述底部結構的頂面齊平。

本發明的實施例提供一種在集成晶片(IC)上形成光柵耦合器和邊緣耦合器的方法，包括：通過基底的半導體層執行深溝槽蝕刻，暴露具有在第一端和與所述第一端相對的第二端之間延伸的漸縮側壁的邊緣耦合器區域；在所述基底上執行第一蝕刻，導致第一多個溝槽延伸至第一深度，並且所述邊緣耦合器區域的第一部分被蝕刻至所述第一深度；在所述基底上執行第二蝕刻，所述第二蝕刻將所述第一多個溝槽的第一部分延伸至第二深度，並且將所述邊緣耦合器區域的所述第一部分蝕刻至所述第二深度，暴露所述邊緣耦合器區域內的底部結構的上表面以及中間結構的漸縮側壁；在所述基底上執行第三蝕刻，將所述第一多個溝槽的第二部分延伸至第三深度；以及在所述基底上執行第四蝕刻，導致所述邊緣耦合器區域的第二部分被蝕刻到所述第一深度，暴露所述邊緣耦合器區域內的上部結構的漸縮側壁和中間結構的上表面。

100b、200b、200c、300b、400b、500b、500c、600b、700b、700c、800b、900b、900c、1000b、1100b、1200b、1300b、1400b、1400c、1500b、1600b、1700、1800:俯視圖

100a、200a、300a、400a、500a、600a、700a、800a、900a、1000a、1100a、1200a、1300a、1400a、1500a、1600a、1900a、1900b:剖視圖

100c、200d、300c、600c、800c、1500c:透視圖

101:處理基底

102:絕緣層

104:半導體層

106:光柵耦合器區域

106a、512:第一部分

106b:第二部分

108:邊緣耦合器區域

109:延伸結構

110:上部結構

110a:上部結構前體

111:絕緣墊

112:中間結構

114:底部結構

116:絕緣體

118:第一組溝槽

120:第二組溝槽

122:第三組溝槽

124:背面結構

124a:背面部分

126:相鄰第一端

126a、126b、126c:第一端

128、128a、128b、128c:第二端

130a、130b、130c:漸縮側壁

132a、132b:光纖/光學結構

134:電磁波

136:深度/第一深度

138:深度/第二深度

140:深度/第三深度

202:第一罩幕

204:蝕刻停止層

302:深溝槽蝕刻

312:第二深度

502:底層抗反射塗層

504:氧氮化矽層

506:高階圖膜層

508:硬罩幕層

510:第二罩幕

602:第二蝕刻

702:第三罩幕

802:第三蝕刻

902:第四罩幕

1002:第四蝕刻

1302:濕蝕刻製程

1402:第五罩幕

1502:第五蝕刻

1702:額外結構

1704:接合區域

1802:額外中間結構

1902:中間區域

1904:光子電路元件

1906:第四深度

2000:方法

2002、2004、2006、2008、2010:框

L1:第一距離

L2:第二距離

L3:第三距離

w1:第一寬度

w2:第二寬度

w3:第三寬度

w4:第四寬度

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1A、1B和1C示出了根據本公開的包括光柵耦合器和邊緣耦合器的PIC的一些實施例的剖視圖、俯視圖和透視圖。

圖2A-2D、3A-3C、4A、4B、5A-5C、6A-6C、7A-7C、8A-8C、9A-9C、10A、10B、11A、11B、12A、12B、13A、13B、14A-14C和15A-15C將一系列遞增製造步驟圖示為一系列俯視圖、剖視圖和透視圖。

圖16A和16B示出了包括具有底部結構和上部結構的光柵耦合器和邊緣耦合器的PIC的一些實施例的俯視圖和剖視圖。

圖17示出了具有接合結構的邊緣耦合器的一些實施例的俯視圖。

圖18示出了具有第二中間結構的邊緣耦合器的一些實施例的俯視圖。

圖19A和19B示出了包括被波導分開的光柵耦合器和邊緣耦合器的PIC的一些實施例的剖視圖。

圖20示出了製造包括光柵耦合器和邊緣耦合器的PIC的方法的一些實施例的流程圖。

以下揭露提供用於實施本發明的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於…之下(beneath)」、「位於…下方(below)」、「下部的(lower)」、「位於…上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

光子積體電路(photonic integrated circuit，PIC)利用電磁波提供高速訊號通訊。與傳統的電訊號相比，電磁波的使用提供了更低的功耗並產生更少的熱量。PIC通過光耦合器接收電磁波。光柵耦合器和邊緣耦合器是光耦合器的例子。邊緣耦合器比光柵耦合器具有更高的耦合效率和更寬的帶寬，儘管它們在放置在晶片邊緣時最有效並且比光柵耦合器佔用更大的空間。光柵耦合器具有更緊湊的設計，可能會放置在晶片上的更多空間中，但與邊緣耦合器相比，它們通常具有較低的耦合效率和較低的帶寬。由於在選擇一種類型的光耦合器時需要權衡取捨，邊緣耦合器和光柵耦合器在PIC中具有不同的任務和功能，因此它們更有效。在許多情況下，需要光柵耦合器和邊緣耦合器的組合，以便能夠在同一晶片上整合不同的功能。然而，分別形成光柵耦合器和邊緣耦合器既費時又昂貴，使得在同一晶片上同時使用邊緣耦合器和光柵耦合器的PIC不切實際。

本公開提供了將光柵耦合器的製造與邊緣耦合器的製造整合在同一基底上的技術。首先，在包括半導體層的基底上執行深溝槽蝕刻，將光柵耦合器區域與邊緣耦合器區域分開。然後根據第一罩幕執行第一蝕刻，這導致在光柵耦合器區域中形成多個溝槽並且將邊緣耦合器區域中的第一部分回蝕刻到第一深度。然後根據第二罩幕執行第二蝕刻，將多個溝槽的第一部分延伸至第二深度，同時還將邊緣耦合器區域中的第一部分回蝕至第二深度。在光柵耦合器區域和邊緣耦合器區域上執行的第一次蝕刻和第二次蝕刻降低了在同一基底上使用光柵耦合器和邊緣耦合器的PIC的生產成本，因為光刻、圖案化、減少了該方法中使用的沉積和蝕刻步驟。

圖1A、1B和1C示出了根據本公開的包括光柵耦合器和邊緣耦合器的PIC的一些實施例的剖視圖100a、俯視圖100b和透視圖100c。將同時描述圖1A、1B和1C。

PIC包括絕緣層102上方的半導體層104。處理基底101在絕緣層102下方。光柵耦合器區域106在PIC的一部分上的半導體層104內，邊緣耦合器區域108在靠近絕緣層102的邊緣的PIC的另一部分上的半導體層104內。絕緣層102在光柵耦合器區域106和邊緣耦合器區域108之間連續延伸。絕緣墊111直接在半導體層104的上表面上方，絕緣體116圍繞半導體層104的側壁。絕緣體116(參見圖1A)未在圖1B和1C中示出。現在參考圖1B和1C以更好地示出邊緣耦合器區域108中的結構。在一些實施例中，半導體層104、絕緣層102和處理基底101是絕緣體上矽(silicon-on-insulator，SOI)基底的一部分。光纖或其他光學結構132a、132b(在圖1C中以虛線顯示)耦合到光柵耦合器區域106和邊緣耦合器區域108。光纖或其他光學結構132a、132b將電磁波134傳輸到光柵耦合器區域106和邊緣耦合器區域108中的耦合器。然後光耦合器將電磁波134進一步傳遞到PIC中(參見圖19A)。

底部結構114、中間結構112和上部結構110堆疊在邊緣耦合器區域108中形成邊緣耦合器。底部結構114延伸至絕緣層102，上部結構110延伸至半導體層104的最上表面。底部結構114、中間結構112和上部結構110分別具有第一端126a、126b、126c面向同一方向，第二端128(以虛線顯示)與第一端126a、126b、126c相對。在一些實施例中，底部結構114、中間結構112和上部結構110具有相鄰的第二端128。漸縮側壁130a、130b、130c在底部結構114、中間結構112和上部結構110的第一端126a、126b、126c和相鄰的第二端128之間延伸。在一些實施例中，相鄰的第二端128在半導體層104內。在其他實施例中，相鄰的第二端128在半導體層104的側壁處。在一些實施例中，上部結構110的第一端126c與絕緣層102的邊緣相距第一距離L1，而底部結構114的第一端126a與絕緣層102的邊緣相距第二距離L2。在進一步的實施例中，第二距離L2小於第一距離L1。在其他實施例中，第二距離L2大於第一距離L1。在一些實施例中，中間結構112的第一端126b與絕緣層102的邊緣相距第三距離L3，第三距離L3介於第一距離L1與第二距離L2之間。

與由單個邊緣耦合器定義的邊緣耦合器相比，具有多個漸縮結構(例如底部結構114、中間結構112和上部結構110)的邊緣耦合器可以減少耦合損耗，同時增加邊緣耦合器的帶寬和對準容差。將多個漸縮結構添加到邊緣耦合器還增加了製造方法的更大複雜性，包括用於形成漸縮結構的增加的成本和時間。在一些實施例中，背面結構124也在邊緣耦合器區域108中，並且通過半導體層104的延伸結構109與底部結構114分開。

多個不同深度的溝槽佈置在光柵耦合器區域106中。第一組溝槽118佈置在光柵耦合器區域的一側，第二組溝槽120佈置在第一組溝槽118附近，第三組溝槽122佈置成靠近第二組溝槽120，與第一組溝槽118相對。在一些實施例中，存在一組或多組額外的溝槽。在其他實施例中，省略第三組溝槽，留下第一和第二組溝槽118、120。在一些實施例中，多個溝槽的數量大約在10到30個溝槽之間，大約在6到20個溝槽之間，大約在15和40個溝槽，或在另一個合適的範圍內。在一些實施例中，多個溝槽在溝槽組之間被等分。

光柵耦合器區域106中的多個溝槽延伸至多個深度136、138、140(參見圖1A)。在一些實施例中，溝槽的深度從光柵耦合器區域106的一側到另一側增加。即，第一組溝槽118可具有第一深度136，第二組溝槽120可具有大於第一深度136的第二深度138，並且第三組溝槽122可具有大於第一深度136的第三深度140。溝槽深度的這種變化通過在一個方向上引導電磁波134通過光柵耦合器來減小傳輸電磁波134的光纖或其他光學結構132a與光子電路之間的耦合損耗。溝槽的多個深度還增加了用於形成光柵耦合器的方法的複雜性，向製程添加了一個或多個額外的圖案化和蝕刻步驟。在一些實施例中，多個溝槽中的第一組溝槽118從上部結構110的上表面延伸到與中間結構112的上表面齊平的底表面。即，中間結構112的上表面在距離上部結構110的上表面的第一深度136處。

光柵耦合器和邊緣耦合器都受益於使用更複雜的方法製造的設計，並且由於這種複雜性而增加的步驟增加了單獨形成光柵耦合器和邊緣耦合器時導致的時間和資源成本。此處描述的集成製程流程描述了一種在其製造過程中使用相同的光刻和蝕刻步驟來形成具有多個溝槽深度的光柵耦合器和具有多個漸縮結構的邊緣耦合器的方法，從而降低了前面描述的複雜形式的耦合器的成本和形成光學元件所花費的時間。

參考圖2A-2D、3A-3C、4A、4B、5A-5C、6A-6C、7A-7C、8A-8C、9A-9C、10A、10B、11A、11B、12A、12B、13A、13B、 14A-14C和15A-15C，提供了在不同製造階段具有邊緣耦合器和光柵耦合器的PIC的一些實施例的剖視圖。儘管圖2A-2D、3A-3C、4A、4B、5A-5C、6A-6C、7A-7C、8A-8C、9A-9C、10A、10B、11A、11B、12A、12B、13A、13B、14A-14C和15A-15C被描述為一系列動作，但是應當理解這些動作不是限制性的，因為在其他實施例中可以改變動作的順序，並且所公開的方法也適用於其他結構。在其他實施例中，一些圖示和/或描述的動作可以全部或部分省略。

如剖視圖200a、俯視圖200b、200c和透視圖200d所示。參照圖2A、2B、2C和2D，包括處理基底101、絕緣層102和半導體層104的基底，在半導體層104上方形成第一罩幕202和蝕刻停止層204。第一罩幕202覆蓋光柵耦合器區域106和邊緣耦合器區域108，使邊緣耦合器區域108周圍的區域暴露。在形成第一罩幕202之前，在絕緣墊111上方形成蝕刻停止層204。在一些實施例中，第一罩幕202是或包括光阻劑或其他合適的材料，和/或通過光刻或一些其他合適的製程形成。在一些實施例中，蝕刻停止層204包括氮化矽(Si₃N₄)等，絕緣墊111包括二氧化矽(SiO₂)等。在一些實施例中，處理基底101和半導體層104各自包括單晶矽、鍺等。

如剖視圖300a、俯視圖300b和透視圖300c所示。參考圖3A、3B和3C，根據第一罩幕202在半導體層104上執行深溝槽蝕刻302，去除光柵耦合器區域106和邊緣耦合器區域108之外的半導體層104的部分。深溝槽蝕刻302暴露半導體層104下方的絕緣層102，並且將光柵耦合器區域106與邊緣耦合器區域108完全隔離。在一些實施例中，深溝槽蝕刻302導致邊緣耦合器區域內的半導體層具有漸縮側壁。在一些實施例中，深溝槽蝕刻302可以包括乾式蝕刻。

如剖視圖400a和俯視圖400b所示。參考圖4A和4B，絕緣體116形成在由深溝槽蝕刻302形成的開口中(見圖5A-5C)。此外，去除蝕刻停止層204上方的第一罩幕202和部分絕緣體116。在一些實施例中，使用平坦化製程(例如，化學機械平坦化(chemical mechanical planarization，CMP)製程)去除第一罩幕202和部分絕緣體116。在一些實施例中，絕緣體116通過和/或使用化學氣相沉積(chemical vapor deposition，CVD)形成，物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、一些其他合適的沉積製程或前述的任何組合。在一些實施例中，絕緣體116包括二氧化矽(SiO₂)等。

如剖視圖500a和俯視圖500b、500c所示。參照圖5A、5B和5C，在蝕刻停止層204上形成硬罩幕層508、高階圖膜(advanced patterning film，APF)層506、氮氧化矽層504和底層抗反射塗層(bottom-layer anti-reflective coating，BARC)層502。此外，在BARC層502上方形成第二罩幕510並圖案化。第二罩幕510暴露光柵耦合器區域106上方的BARC層502中的一系列矩形。第二罩幕510進一步覆蓋邊緣耦合器的一部分區域108，留下邊緣耦合器區域108的第一部分512上方的BARC層502暴露。第一部分512對應於將形成底部結構114(參見圖1A)的上表面的地方。邊緣耦合器區域108之外的BARC層502也被暴露。在一些實施例中，硬罩幕層508、APF層506、氮氧化矽層504和BARC層502通過和/或使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、一些其他合適的沉積製程或前述的任何組合形成。在一些實施例中，通過沉積罩幕層並將罩幕層圖案化到第二罩幕510中來形成第二罩幕510。例如可以使用CVD、PVD、ALD、旋塗製程、一些其他合適的沉積製程或前述的任何組合來執行。圖案化可以例如通過光刻/蝕刻製程或一些其他合適的圖案化製程來執行。在一些實施例中，APF層506包括無定形碳等。在一些實施例中，硬罩幕層508包括四乙氧基矽烷(tetraethoxysilane，TEOS)等。

如剖視圖600a、俯視圖600b和透視圖600c所示。參照圖6A、6B和6C，執行第二蝕刻602，在光柵耦合器區域106中形成溝槽並將邊緣耦合器區域中的第一部分512蝕刻至第一深度136。第二蝕刻602暴露邊緣耦合器區域108內的上部結構前體110a的漸縮側壁。在一些實施例中，絕緣體116的一部分也被蝕刻。在一些實施例中，背面部分124a也被蝕刻。在一些實施例中，第二蝕刻602是乾式蝕刻。將用於形成光柵耦合器的溝槽的蝕刻步驟與邊緣耦合器的漸縮結構相結合，導致在同一晶片上利用光柵耦合器和邊緣耦合器來製造更具成本效益的PIC。成本的降低提高了在一個晶片上具有多種類型和變化的耦合器的PIC的可行性，從而允許更靈活地設計最終產品。

如剖視圖700a和俯視圖700b、700c所示。參考圖7A、7B和7C，去除APF層506(見圖5A-5C)、氮氧化矽層504、BARC層502和第二罩幕510，並在光柵耦合器區域106上方形成第三罩幕702。邊緣耦合器區域108未被第三罩幕702覆蓋。如圖7A所示，第三罩幕702暴露光柵耦合器區域106中的多個溝槽的第一部分106a並覆蓋光柵耦合器區域106中的多個溝槽中的第一組溝槽118。在一些實施例中，使用平坦化製程(例如，CMP過程)。在一些實施例中，第三罩幕702以與第二罩幕510相同的方式形成。

如剖視圖800a、俯視圖800b和透視圖800c所示。參考圖8A、8B和8C，根據第三罩幕702進行第三蝕刻802，延伸光柵耦合器區域106中的溝槽的第一部分106a並且進一步蝕刻邊緣耦合器區域中的第一部分512至第二深度312。第三蝕刻802暴露底部結構114的上表面。第三蝕刻802進一步暴露邊緣耦合器區域108內的上部結構前體110a的漸縮側壁。在一些實施例中，還進一步蝕刻絕緣體116的一部分。在一些實施例中，背面部分124a也被進一步蝕刻。在一些實施例中，第三蝕刻802是乾式蝕刻。

如剖視圖900a和俯視圖900b、900c所示。參考圖9A、9B和9C，去除第三罩幕702並且在光柵耦合器區域106和邊緣耦合器區域108上方形成第四罩幕902。如圖9A所示，第四罩幕902 暴露光柵耦合器區域106的多個溝槽的第二部分106b，並覆蓋光柵耦合器區域106中的多個溝槽的第一組溝槽118和第二組溝槽120。在一些實施例中，使用一個或多個剝離製程去除第三罩幕702。在一些實施例中，第四罩幕902以與第二罩幕510相同的方式形成。

如剖視圖1000a和俯視圖1000b所示。參考圖10A和10B，根據第四罩幕902執行第四蝕刻1002，將光柵耦合器區域106中的溝槽的第二部分106b延伸至第三深度140。在一些實施例中，還進一步蝕刻背面部分124a，暴露出背面結構124的上表面。在一些實施例中，第四蝕刻1002是乾式蝕刻。

如剖視圖1100a和俯視圖1100b所示。參照圖11A和11B，在邊緣耦合器區域108和光柵耦合器區域106上方形成絕緣層，在半導體層104和硬罩幕層508上方延伸絕緣體116(參見圖10A)。絕緣體116延伸到光柵耦合器區域106中的多個溝槽和邊緣耦合器區域108上方形成的開口中。在一些實施例中，絕緣體116包括氧化物。可以使用CVD、PVD、ALD、一些其他合適的沉積製程或前述的任何組合來沉積絕緣層。在一些實施例中，絕緣層包括二氧化矽(SiO₂)、與絕緣體116相同的材料等。

如剖視圖1200a和俯視圖1200b所示。參照圖12A和12B，去除蝕刻停止層204上方的絕緣體116的部分。在一些實施例中，使用平坦化製程(例如，CMP製程)去除蝕刻停止層204上方的部分。

如剖視圖1300a和俯視圖1300b所示。參照圖13A和13B，去除蝕刻停止層204。在一些實施例中，使用濕蝕刻製程1302去除蝕刻停止層204。在其他實施例中，使用乾蝕刻製程去除蝕刻停止層204。

如剖視圖1400a和俯視圖1400b、1400c所示。如圖14A、14B和14C所示，第五罩幕1402形成在光柵耦合器區域106和邊緣耦合器區域108上方。如圖14A所示，第五罩幕1402覆蓋光柵耦合器區域106中的多個溝槽並暴露出邊緣耦合器區域108中的上部結構前體110a的一部分。在一些實施例中，第五罩幕1402以與第二罩幕510相同的方式形成。

如剖視圖1500a、俯視圖1500b和透視圖1500c所示。參考圖15A、15B和15C，根據第五罩幕1402執行第五蝕刻1502，蝕刻上部結構前體110a(參見圖15A)。上部結構前體110a的蝕刻暴露邊緣耦合器區域108內的中間結構112的上表面和上部結構110的側壁。在一些實施例中，第五蝕刻1502是乾式蝕刻。絕緣體116未在圖15C中示出以更好地示出邊緣耦合器區域中的結構。在一些實施例中，第五蝕刻1502蝕刻上部結構前體110a的上表面的部分至第一深度136。

圖16A和16B示出了PIC的一些實施例的剖視圖1600a和俯視圖1600b，包括具有底部結構和上部結構的光柵耦合器和邊緣耦合器。它們將被同時描述。絕緣體116未在圖16B中示出以更好地示出邊緣耦合器區域108中的結構。

在一些實施例中，中間結構112(參見圖1A)不存在於上部結構110和底部結構114之間。上部結構110的漸縮側壁從上部結構110的上表面延伸到底部結構114的上表面。在一些實施例中，省略了第三組溝槽122(參見圖1A)，並且存在具有兩個不同深度的兩組溝槽。省略限定中間結構112(參見圖1A)和第三組溝槽122(參見圖1A)的步驟的實施例將不具有專用於邊緣耦合器區域108或光柵耦合器區域106的光刻和蝕刻步驟。也就是說，影響光柵耦合器區域106中的溝槽的每個光刻和蝕刻步驟也將影響邊緣耦合器區域108的上部結構110或底部結構114。這導致進一步整合的方法，如去除了形成光柵耦合器或邊緣耦合器的專用步驟。然而，與具有更多溝槽深度和漸縮結構的光耦合器相比，光耦合器中的多個溝槽深度和漸縮結構帶來的附加效率和損耗將減少。

圖17示出了具有接合結構的邊緣耦合器的一些實施例的俯視圖1700。絕緣體116(參見圖1A)未示出以更好地示出邊緣耦合器區域108中的結構。

在一些實施例中，接合區域1704從邊緣耦合器區域的一側延伸。在一些實施例中，接合區域1704從底部結構114的相鄰第二端128延伸。在其他實施例中，接合區域1704從底部結構114背對絕緣層102的邊緣的端部延伸。在一些實施例中，接合區域1704包含額外結構1702，其經配置以將電磁波從邊緣耦合器引導到PIC中。在進一步的實施例中，延伸結構109延伸到接合區域 1704中。

在一些實施例中，底部結構114、中間結構112和上部結構110的第一端126a、126b、126c分別具有第一寬度w1、第二寬度w2和第三寬度w3。第一寬度w1小於第二寬度w2，第二寬度w2小於第三寬度w3。在進一步的實施例中，底部結構114、中間結構112和上部結構110的相鄰第二端128具有大於第一寬度w1、第二寬度w2和第三寬度w3的第四寬度w4。在一些實施例中，第一寬度w1大約在60和80奈米之間等。在一些實施例中，第二寬度w2大約在70和90奈米之間等。在一些實施例中，第三寬度w3大約在90和110奈米之間等。在一些實施例中，第四寬度w4大約在150和600奈米之間等。

圖18示出了具有第二中間結構的邊緣耦合器的一些實施例的俯視圖1800。

在一些實施例中，邊緣耦合器區域108在中間結構112和底部結構114之間具有額外中間結構1802。額外中間結構1802可以通過改變傳播的電磁波的模態分佈來減少邊緣耦合器的耦合損耗以較小的增量通過邊緣耦合器。在一些實施例中，底部結構114的第一端126a在絕緣層102的邊緣處或面向絕緣層102的邊緣。在一些實施例中，底部結構114的第一端126a通過絕緣體116與絕緣層102的邊緣隔開。絕緣體116可以保護底部結構114的端部免受由絕緣層102的蝕刻和切割引起的損壞。

在一些實施例中，背面結構124(見圖1A)和延伸結構 109(見圖1A)被省略。這樣做可以節省PIC上的空間。

圖19A和19B示出了包括被波導分開的光柵耦合器和邊緣耦合器的PIC的一些實施例的剖視圖1900a、1900b。

如圖19A的剖視圖1900a所示，在一些實施例中，中間區域1902形成在半導體層104內。中間區域1902包括多個波導、激光器、偏振器和其他光子電路元件1904組成PIC。光柵耦合器和邊緣耦合器將電磁波134引導到光子電路元件1904中。

在一些實施例中，光柵耦合器區域106中的第一組溝槽118具有與第一深度136齊平的底面，而第二組溝槽120延伸至第二深度138，並且第三組溝槽122延伸至第三深度140。在進一步的實施例中，中間結構112的最上表面距半導體層104的頂部為第一深度136，底部結構114的最上表面為第二深度138，並且背面結構124的最上表面處於第三深度140。即，第一組溝槽118延伸至與中間結構112的最上表面的深度水平，第二組溝槽120延伸至與底部結構114的最上表面的深度水平，並且第三組溝槽122延伸到背面結構124的最上表面的深度水平。在一些實施例中，半導體層從半導體層的頂部延伸到第四深度1906，並且第一深度136小於第四深度1906的一半，而第三深度140大於第四深度1906的一半。在進一步的實施例中，第二深度138大約是第四深度1906的一半。在一些實施例中，第一深度136大約為50至80奈米、大約30至65奈米、大約65至100奈米等。在一些實施例中，第二深度138大約為115至145奈米、大約95至130奈米、大約130 至165奈米等。在一些實施例中，第三深度140大約為180至210奈米、大約160至195奈米、大約195至230奈米等。在一些實施例中，第四深度1906大約為245至275奈米、大約225至260奈米、大約260至295奈米等。

如圖19B的剖視圖1900b所示，在一些實施例中，第一端126a、126b、126c(參見圖1A-1C)在相鄰的第一端126處相鄰，並且底部結構114、中間結構112和上部結構110的第二端128a、128b、128c彼此水平偏移。在這種配置中，相鄰的第一端126的寬度大於第二端128a、128b、128c的寬度。也就是說，第二端128a、128b、128c的寬度小於相鄰的第一端126。在一些實施例中，第二端128a、128b、128c的寬度大約等於第一端126a、126b、126c的寬度w1、w2、w3，如圖17所述。

圖20示出了根據一些實施例的形成具有邊緣耦合器和光柵耦合器的PIC的方法2000。儘管本文所示出和/或描述的該方法和其他方法被示為一系列動作或事件，但是應當理解，本公開不限於所示出的順序或動作。因此，在一些實施例中，動作可以以與所示出的順序不同的順序執行，和/或可以同時執行。此外，在一些實施例中，所示出的動作或事件可以被細分為多個動作或事件，這些動作或事件可以在不同的時間執行或與其他動作或子動作同時執行。在一些實施例中，可以省略一些圖示的動作或事件，並且可以包括其他未圖示的動作或事件。

在框2002，執行穿過基底的半導體層的深溝槽蝕刻，暴露具有在第一端和與第一端相對的第二端之間延伸的漸縮側壁的邊緣耦合器區域。例如，參見圖7。

在框2004，在基底上執行第一蝕刻，導致第一多個溝槽延伸至第一深度並且邊緣耦合器區域的第一部分被蝕刻至第一深度。例如，參見圖10。

在框2006，在基底上執行第二蝕刻，第二蝕刻將第一多個溝槽的第一部分延伸至第二深度並且將邊緣耦合器區域的第一部分蝕刻至第二深度，從而暴露邊緣耦合器區域內的底部結構的上表面和中間結構的漸縮側壁。例如，參見圖12。

在框2008，在基底上執行第三蝕刻，將第一多個溝槽的第二部分延伸至第三深度。例如，參見圖14。

在框2010，在基底上執行第四蝕刻，導致邊緣耦合器區域的第二部分被蝕刻到第一深度，暴露邊緣耦合器區域內的上部結構的漸縮側壁和中間結構的上表面。例如，參見圖19。

因此，本公開涉及一種形成包括邊緣耦合器和光柵耦合器的光子積體電路的方法。

一些實施例涉及一種集成晶片(IC)，包括：處理基底；半導體層，包括光柵耦合器區域和邊緣耦合器區域；絕緣層，位於所述處理基底和所述半導體層之間；光柵耦合器，位於所述光柵耦合器區域，包括佈置在所述半導體層中的多個溝槽；以及邊緣耦合器，位於所述半導體層的所述邊緣耦合器區域中，包括：底部結構，具有靠近所述絕緣層的邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁；以及上部結構，在所述底部結構上方延伸，上部結構具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸在所述底部結構的所述漸縮側壁之間的漸縮側壁，其中所述上部結構的所述第一端與所述絕緣層的所述邊緣相距第一距離，而所述底部結構的所述第一端與所述絕緣層的所述邊緣相距第二距離，且所述第二距離不同於所述第一距離，以及其中所述處理基底從所述多個溝槽的正下方連續地延伸到所述上部結構的正下方。

在一些實施例中，所述多個溝槽延伸到所述半導體層中，使得所述多個溝槽中的第一溝槽和第二溝槽具有處於第一深度的底表面，並且所述多個溝槽中的第三溝槽和第四溝槽具有處於大於所述第一深度的第二深度的底表面。

在一些實施例中，所述IC更包括中間結構，垂直於所述上部結構和所述底部結構並且具有靠近所述絕緣層的所述邊緣的第一端，其中所述中間結構的所述第一端與所述絕緣層的所述邊緣相距第三距離，所述第三距離大於所述第一距離且小於所述第二距離。

在一些實施例中，所述多個溝槽中的溝槽從所述上部結構的上表面延伸到與所述中間結構的上表面齊平的底表面。

在一些實施例中，所述底部結構的所述第一端的寬度小於所述上部結構的所述第一端的寬度，其中所述上部結構具有接觸所述漸縮側壁的第二端，其中所述底部結構具有接觸所述漸縮側壁的第二端，以及其中所述底部結構的所述第二端與所述上部結構的所述第二端齊平。

在一些實施例中，所述底部結構的所述第二端面向所述絕緣層的所述邊緣。

在一些實施例中，所述底部結構的所述第一端通過絕緣體與所述絕緣層的所述邊緣間隔開。

在一些實施例中，所述多個溝槽中的溝槽從所述上部結構的上表面延伸到所述底部結構的上表面下方。

在一些實施例中，所述底部結構的所述第一端面向所述絕緣層的邊緣。

其他實施例涉及一種集成晶片(IC)，包括：絕緣層；半導體層，位於所述絕緣層上；光柵耦合器，包括佈置在所述半導體層中的多個溝槽；以及邊緣耦合器，包括：底部結構，在所述絕緣層上方延伸，所述底部結構具有靠近所述絕緣層的邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁；上部結構，在所述底部結構上方延伸，所述上部結構具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁；以及中間結構，在所述底部結構上方和所述上部結構下方延伸，所述中間結構具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸的漸縮側壁，其中所述多個溝槽的底面與所述中間結構和所述底部結構的頂面齊平。

在一些實施例中，所述底部結構、所述中間結構和所述上部結構的所述漸縮側壁在相距所述絕緣層的所述邊緣的第一距離處接合在一起，其中所述底部結構、所述中間結構和所述上部結構分別具有第一寬度，以及其中所述底部結構、所述中間結構和所述上部結構的所述第一端分別具有第二寬度、第三寬度和第四寬度，其中所述第二寬度、所述第三寬度和所述第四寬度小於所述第一寬度。

在一些實施例中，所述第一寬度小於所述第二寬度和所述第三寬度，並且其中所述第二寬度小於所述第三寬度。

在一些實施例中，所述中間結構的頂表面與所述多個溝槽中的第一溝槽和第二溝槽的底表面齊平。

在一些實施例中，所述底部結構的頂表面與所述多個溝槽中的第三溝槽和第四溝槽的底表面齊平。

還有其他實施例涉及一種在集成晶片(IC)上形成光柵耦合器和邊緣耦合器的方法，包括：通過基底的半導體層執行深溝槽蝕刻，暴露具有在第一端和與所述第一端相對的第二端之間延伸的漸縮側壁的邊緣耦合器區域；在所述基底上執行第一蝕刻，導致第一多個溝槽延伸至第一深度，並且所述邊緣耦合器區域的第一部分被蝕刻至所述第一深度；在所述基底上執行第二蝕刻，所述第二蝕刻將所述第一多個溝槽的第一部分延伸至第二深度，並且將所述邊緣耦合器區域的所述第一部分蝕刻至所述第二深度，暴露所述邊緣耦合器區域內的底部結構的上表面以及中間結構的漸縮側壁；在所述基底上執行第三蝕刻，將所述第一多個溝槽的第二部分延伸至第三深度；以及在所述基底上執行第四蝕刻，導致所述邊緣耦合器區域的第二部分被蝕刻到所述第一深度，暴露所述邊緣耦合器區域內的上部結構的漸縮側壁和中間結構的上表面。

在一些實施例中，所述邊緣耦合器區域的所述第二部分具有在所述第一蝕刻之後暴露的漸縮側壁，並且其中所述漸縮側壁在所述第四蝕刻被絕緣體覆蓋。

在一些實施例中，所述底部結構的第一端在所述深溝槽蝕刻中暴露，所述中間結構的第一端在所述第二蝕刻中暴露，並且所述上部結構的第一端在所述第四蝕刻中暴露。

在一些實施例中，所述方法更包括：在所述第一蝕刻之前，在所述基底上沉積蝕刻停止層；在所述第三蝕刻之後，在所述第一多個溝槽中和所述中間結構的由所述第二蝕刻暴露的漸縮側壁上方沉積絕緣層；進行CMP製程以去除所述蝕刻停止層上方的部分所述絕緣層；以及在所述第四蝕刻前去除所述蝕刻停止層。

在一些實施例中，所述第一、第二和第三蝕刻更包括在所述第一多個溝槽和所述邊緣耦合器區域之間蝕刻第二多個溝槽，其中所述第二多個溝槽在所述第一多個溝槽和所述邊緣耦合器區域之間描繪出波導。

在一些實施例中，所述基底是絕緣體上矽(SOI)基底，其中所述SOI基底的所述半導體層延伸至第四深度，並且其中所述第一深度小於所述第四深度的一半，所述第三深度大於所述第四深度的一半。

應當理解，在該書面描述以及所附請求項中，術語“第一”、“第二”、“第二”、“第三”僅僅是通用標識符，用於便於描述以區分圖形或一系列圖形的不同元素。就其本身而言，這些術語不暗示這些元素的任何時間排序或結構接近，並且不旨在描述不同圖示實施例和/或未圖示實施例中的對應元素。例如，結合第一圖描述的“第一介電層”不一定對應於結合另一圖描述的“第一介電層”，並且不一定對應於未描述圖示的實施例的“第一介電層”。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。

100c:透視圖