[go: up one dir, main page]

TWI874749B - 二維電子元件及其製造方法 - Google Patents

二維電子元件及其製造方法 Download PDF

Info

Publication number
TWI874749B
TWI874749B TW111106668A TW111106668A TWI874749B TW I874749 B TWI874749 B TW I874749B TW 111106668 A TW111106668 A TW 111106668A TW 111106668 A TW111106668 A TW 111106668A TW I874749 B TWI874749 B TW I874749B
Authority
TW
Taiwan
Prior art keywords
atomic layer
metal
dimensional
layer
artificial
Prior art date
Application number
TW111106668A
Other languages
English (en)
Other versions
TW202316669A (zh
Inventor
蘇清源
廖恩逸
Original Assignee
國立中央大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中央大學 filed Critical 國立中央大學
Publication of TW202316669A publication Critical patent/TW202316669A/zh
Application granted granted Critical
Publication of TWI874749B publication Critical patent/TWI874749B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3476—Testing and control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36—Unipolar devices
    • H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/871—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group I-VI materials, e.g. Cu2O; being Group I-VII materials, e.g. CuI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/22—
    • H10P14/3436—
    • H10P14/3452—
    • H10P14/38—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10P14/3202—
    • H10P14/3246—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials For Medical Uses (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Ceramic Capacitors (AREA)
  • Prostheses (AREA)

Abstract

本發明提出一種二維電子元件，包括一基板，一人造二維材料位層於該基板上，一金屬電極位於該人造二維材料層上，其中該人造二維材料層，包括一分層原子結構，該分層原子結構由下而上包括，一下原子層，一中間原子層和一上原子層，其中該上原子層包含一第一異質結構區，該第一異質結構區為包括一第一金屬元素的一第一金屬原子層，該第一金屬原子層係由遠端氬電漿或氫電漿的活性離子團剝除部分的該上原子層，並直接進行該第一金屬元素和該中間原子層的鍵接而形成，該第一異質結構區和該金屬電極的接觸面為金屬鍵結。

Description

二維電子元件及其製造方法
本發明是有關於一種具二維材料之電子元件及其製造方法，特別是指一種具入造二維材料的電子元件及其製造方法
二維材料中除了最廣為人知，但卻缺乏能隙的類金屬石墨烯系統外，具有能帶寬度 (energy bandgap) 的過渡金屬二硫化物(TMDs)如二硫化鉬(MoS 2)、二硒化鉬(MoSe 2)、二硫化鎢(WS 2)、二硒化鎢(WSe 2)等，因本身具有優異的電子傳輸特性以及不同的電子能隙，是次世代電子元件的潛力材料，它既具有石墨烯優異的熱、電子、光學和機械性能，更具有石墨烯所不具備的帶隙，已經被評估為未來3nm後之先進製程的候選材料。
在邏輯CMOS製程的發展歷程中，半導體產業為了微縮邏輯標準單元，以鰭式場效電晶體(FinFET)來說，逐漸將每個標準單元內的鰭片(fin)數量從3個減少到2個，就可以降低每一代製程的單元高度。然而，這樣的演進需付出驅動電流與變異性的代價，為了彌補這兩個參數性能的退步，在單元高度微縮的過程中鰭片變得越來越高。
然而這些二維半導體材料若要用於電晶體元件，仍有許多問題需要評估，包含大面積合成的可控性、晶圓級轉印、接觸阻抗、元件的可靠性分析，尤其是要相容於目前的半導體產線，過程中習用的微影 (如EUV)、圖案化、金屬製程、high-K 材料之沉積、熱退火等，都將對於二維材料產生不同形式的劣化與影響 (如微影的高能量VUV photon 就足以穿透光阻而使二維材料產生缺陷)，而這些影響對於元件的效能衝擊和可靠性問題，在過去二維材料的研究幾乎未見。
本發明提供一種能夠克服先前技術的至少一個缺點的二維電子元件。
針對上述問題，本發明提出一種二維電子元件，包括一基板，一人造二維材料層位於該基板上，一金屬電極位於該人造二維材料層上，其中該人造二維材料層，包括一分層原子結構，該分層原子結構由下而上包括，一下原子層，一中間原子層和一上原子層，其中該上原子層包含一第一異質結構區，該第一異質結構區為包括一第一金屬元素的一第一金屬原子層，該第一金屬原子層係由遠端氬電漿或氫電漿的活性離子團剝除部分的該上原子層，露出未飽和懸鍵，並直接進行該第一金屬元素和該中間原子層的鍵接而形成，該第一異質結構區和該金屬電極的接觸面為金屬鍵結。
進一步，其中該第一金屬元素係選自於由鎳、鎢、銅、鈦、鈀、鉍、銻、金以及鉑所組成的物質群組之一物質。
進一步，其中該中間原子層為由過渡金屬元素所組成的二維平面原子結構。
進一步，其中該過渡金屬元素係選自於由鎢、鉬、鈦、鉑、銦、錫、鈮及鉭所組成的物質群組之一物質。
進一步，其中該下原子層為硫族元素，硫族元素係選自於由硫，硒以及碲所組成的物質群組之一物質。
進一步，該上原子層還包含一第二異質結構區，該第二異質結構區為一氧化物與其他化合物晶體層。
進一步，其中該氧化物與其他化合物晶體層為一氧化物。
進一步，其中該氧化物與其他化合物晶體層為一氮化物。
進一步，其中該上原子層還包括一第二異質結構區，該第二異質結構區為包括一第二金屬元素的一第二金屬原子層，該第二金屬原子層係由遠端氬電漿或氫電漿的活性離子團剝除部分的該上原子層，露出未飽和懸鍵，並直接進行該第二金屬元素和該中間原子層的鍵接而形成，一第二金屬電極位於該第二金屬原子層上，該第二金屬電極和該第二金屬原子層的接觸面為金屬鍵結。
本發明提出一種二維電子元件之製作方法，包括下述步驟：提供一基板；在一真空氣氛環境中，將一具分層結構之二維材料層形成於該基板上，該具分層結構之二維材料層由下而上包括，一下原子層，一中間原子層和一上原子層；進行一半導體圖案化製程，在該上原子層上定義一第一異質結構區圖案，利用遠端氬電漿或氫電漿的活性離子團將該第一異質結構區圖案的該上原子層剝除，露出未飽和懸鍵；引入和該上原子層相異質金屬原子，該相異質金屬原子和該未飽和懸鍵直接相鍵結，形成第一異質結構區。
進一步，該相異質金屬原子係選自於由鎳、鎢、銅、鈦、鈀、鉍、銻以及鉑所組成的物質群組之一物質。
進一步，利用半導體製程，形成一金屬電極於該第一異質結構區上。
為了使本發明的敘述更加詳盡與完備，下文詳細描述本發明之實施方式與具體實施例；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭示的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。
於本文中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或多個。將進一步理解的是，於本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其它的特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本發明的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有操作、步驟及/或特徵才能實現本發明的實施方式。再者，在此所述的每一個操作或步驟可以包含數個子步驟或動作。
於本文中，分層原子結構中的每一層都是二維平面原子層，在本文之圖式，僅用示意方式表現，圖中顯示的每層雖然有一定厚度，但該圖中的厚度並非為限定條件，二維平面原子層係指單一原子層。本文中所述上、下、第一、第二、第三僅為例示以及表示各元件間的相對位置說明，並非絶對的限制該元件的位置。
本發明一實施方式揭示一種具有兩面非對稱性的人造二維材料，利用合成方法打破過渡金屬二硫化物(TMDs)的兩面對稱性 (MXX，M：過渡金屬，X為硫化物)，形成MXY (M：過渡金屬，X和Y為不同的硫化物) 等結構，由於非對稱的結構形成不同於傳統過渡金屬二硫化物的物理與化學之性質，並具有更優異的特能，且相較於過渡金屬二硫化物有更大的能隙調控性以及與其他異質材料接面的電傳輸效能之提升。
如圖1所示，為本實施方式中所揭示之一種人造二維材料1，包括一分層原子結構10，所述分層原子結構10包括一中間原子層11，一下原子層12和一上原子層13，下原子層12和上原子層13分別位於中間原子層11的兩面。中間原子層11為由過渡金屬元素所組成的二維平面原子結構，過渡金屬係選自於由鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鍚(Sn)、鋅(Zn)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎘(Cd)、鉿(Hf)、鉑(Pt)、鉭(Ta)、鎢(W)及錸(Re)組成的群組。下原子層12和上原子層13為硫族元素，硫族元素係選自於由硫(S)、硒(Se)及碲(Te)組成的群組。本實施方式之人造二維材料1為一二維晶體材料，其下原子層12和上原子層13為由相異質硫族元素所組成的平面二維原子結構，分層原子結構10內的原子透過化學鍵耦合。
因為二維半導體材料在與金屬形成接面處，會因為不同金屬功函數差異而形成不同程度的Schottky能障，影響載子注入的效率，且也會具有一種費米能階釘札效應(fermi-level pinning)，這些因素進而影響元件傳輸阻抗。接觸阻抗的問題，在二維材料電子元件的應用上是一個極為關鍵且挑戰的主題，未來的目標將會需要逐步降低二維材料半導體通道與電極之阻抗至100Ω.μm以下。本發明另一實施方式揭示一種具有兩面非對稱性的人造二維合金材料，利用合成方法打破過渡金屬二硫化物的兩面對稱性，並導入金屬元素，形成MXZ (M：過渡金屬，X為硫化物，Z為金屬元素) 等結構，由於非對稱的結構形成不同於傳統過渡金屬二硫化物的特性，具有更優異的電學特能，相較於過渡金屬二硫化物有更大的能隙調控性，且同時具有更低的接觸阻抗。
如圖2所示，為本發明另一實施方式中所揭示之一種人造二維材料2，包括一分層原子結構20，所述分層原子結構20包括一中間原子層21，一下原子層22和一上原子層23，下原子層22和上原子層23分別位於中間原子層21的兩面。中間原子層21為由過渡金屬元素所組成的二維平面原子結構，過渡金屬係選自於由鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、錫(Sn)、鋅(Zn)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎘(Cd)、鉑(Pt)、鉿(Hf)、鉭(Ta)、鎢(W)及錸(Re)組成的群組。下原子層22為硫族元素，硫族元素係選自於由硫(S)、硒(Se)及碲(Te)組成的群組。上原子層23為金屬元素組成的第一金屬原子層，金屬元素係選自於由鎳(Ni)、鎢(W)、銅(Cu)、鈦(Ti)、鉍(Bi)、銻(Sb)以及鉑(Pt)組成的群組。本實施方式之人造二維材料為一二維合金材料，其下原子層22和上原子層23為由相異質元素所組成的二維平面原子結構，中間原子層21和上原子層23透過金屬鍵耦合，形成第一金屬-過渡金屬-硫族原子之一兩面非對稱的人造二維合金材料。
因應不同的二維材料應用以及半導體製程的需求，如用於接觸塊體金屬層的沈積。如圖3所示，本發明揭示內容提出又一實施方式，一種多層金屬且具有兩面非對稱性的人造二維材料3，包括一分層原子結構30，所述分層原子結構30包括一中間原子層31，一下原子層32、一上原子層33和一外原子層34，下原子層32和上原子層33分別位於中間原子層31的兩面，中間原子層31為由過渡金屬元素所組成的二維平面原子結構，過渡金屬係選自於由鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、錫(Sn) 、鋅(Zn)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎘(Cd)、鉑(Pt)、鉿(Hf)、鉭(Ta)、錫(Sn)、鎢(W)及錸(Re)組成的群組。下原子層32為硫族元素，硫族元素係選自於由硫(S)、硒(Se)及碲(Te)組成的群組。上原子層33為金屬元素組成的第一金屬原子層，金屬元素係選自於由鎳(Ni)、鎢(W)、銅(Cu)、銻(Sb)、鉍(Bi)、鈦(Ti)以及鉑(Pt)組成的群組。外原子層34可以為金屬元素組成的第二金屬原子層，金屬元素係選自於由鈷(Co)、鎳(Ni)、鎢(W)、銅(Cu)、鈦(Ti)、鉍(Bi)、銻(Sb)、金(Au)以及鉑(Pt)組成的群組。本實施方式之人造二維材料為一多層金屬二維合金材料，其下原子層32和上原子層33為由相異質元素所組成的二維平面原子結構，中間原子層31和上原子層33透過金屬鍵耦合，形成第二金屬/第一金屬-過渡金屬-硫族原子之兩面非對稱的人造二維合金材料。
如圖4所示，為本發明又一實施方式中所揭示之一種人造二維材料4，包括一分層原子結構40，所述分層原子結構40包括一中間原子層41，一下原子層42和一上原子層43。和上述實施方式不同處在於，上原子層43可以為氧(O)或磷(P)、氮(N)、氯(Cl)、碳(C)、氟(F)元素，本實施方式之人造二維材料為一二維化合物材料。以氧原子為例，形成氧-過渡金屬-硫族原子之兩面不對稱的人造二維化合物材料。
由上述各實施方式可知，本發明揭示內容為一種非對稱的人造二維材料，可以理解的，應用本發明人造二維材料製造方法，依照不同的應用需求，可以製造兩面異質或同質的人造二維材料。上述實施方式中，揭示到3或4層原子層的人造二維材料，可以理解的，本發明揭示之人造二維材料並不限制層數，本發明揭示之製造方法，可以依照不同的應用需求製造更多層的人造二維材料。
晶體材料科學，藉由各種合成手法，獲得如尺度效應、相變工程、缺陷工程、異質原子參雜、高熵合金等來探索並創造新的材料和獨特的性質，並應用於能源、光電、半導體材料等多領域之應用，但目前受限於無法達到原子尺度的精確控制。在晶體材料的合成上，由於二維材料的原子層剝除將形成未飽和懸鍵，且在沉積金屬亦會暴露大氣而氧化，非金屬原子耦合的前驅物也會受水氧氣而影響(電性量測也是)，因此需要在特殊真空或氣氛環境(如惰性氣體氣氛)做原子級的耦合和控制。
本揭示內容提出一種原子層級之晶體材料合成平台，用原子級精確度的操控方法並能創生新的材料這對於基礎物質科學和新材料應用的探索將有很大的突破性，如圖5所示，為本發明提出一種人造二維材料合成平台100的示意圖。人造二維材料合成平台100，包括相互串接之一氣氛控制系統101、一超高真空金屬化沉積系統102以及一遠端電漿真空系統103，二維材料可以在三個系統中互相傳輸，達成上述的原子級剝除、耦合異質原子等製作。其中的超高真空金屬化沉積系統102，包括一金屬沉積系統，金屬沉積系統可為熱蒸鍍、電子束蒸鍍、電漿濺鍍系統等。超高真空金屬化沉積系統102可行成二維金屬原子層沉積。此外，超高真空金屬化沉積系統102具有一試片放置的區域，為一超低溫冷卻載台，該載台溫度可低於−195.79 °C。溫度範圍可為室溫至-269 °C。該載台低溫，主要是避免熱蒸鍍所蒸發的金屬原子，因為傳輸至二維材料表面，金屬原子能量轉移至材料表面，產生原子級缺陷，因此藉由此種超低溫載台降低此種破壞。進一步，該載台可升溫，最高溫度：250°C，載台可旋轉速率：2 to 40 rpm。進一步，超高真空金屬化沉積系統102，可以直接沉積所需的各種金屬薄膜，可以是單一金屬元素或是多元合金，如鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、錫(Sn)、鋅(Zn)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎘(Cd)、鉑(Pt)、鉿(Hf)、鉭(Ta)、鉍(Bi)、鎢(W)、錸(Re)、及銻(Sb)組成的群組。進一步超高真空金屬化沉積系統102具超高真空的環境，可10 -2~10 -10Torr，優化條件可10 -5~10 -7Torr，該環境設計避免金屬氧化發生，進一步該金屬沉積的沉積速率可達0.01埃至1埃/秒。
遠端電漿真空系統103，為一可以引入多種反應電漿的氣氛，包含氫、氧(O)、氮(N)電漿。遠端電漿真空系統103，包括一遠端腔室以及一反應腔體(圖未示)，由遠端腔室進行前驅物電漿游離後，接續引入後端的反應腔體，該反應腔體置放所需處理的樣品，如本實施例置放的MoS 2或其他二維材料等，該反應腔體距離遠端腔室一特定距離，並具備屏蔽電漿直接轟擊試片所造成的損傷。此外遠端電漿真空系統103也具可升溫的退火功能，可於特定電漿處理後，進行後退火或升溫進行晶格缺陷修復的功能，升溫系統溫度範圍可為100~1000度。
氣氛控制系統101，包含一個腔室維持常壓且填充惰性氣體，如N 2, Ar等。該腔室包含各種製程裝置，包含加熱板、烘箱、化學液體容器等，該腔室可以進行化學前驅物，於二維材料進行剝除原子層後，進入此系統進行化學改質，該手段包含浸泡、噴霧、刮塗等，目的將所設計的前驅物吸附於二維材料上，並可用加熱板或烘箱，去除不必要溶劑或原子，獲得耦合的金屬原子或是C、N、O、F的化合物原子耦合。
如圖6所示，為一種原子級操控人造二維材料之方法，使用人造二維材料合成平台100製造上述各實施方式中所述之人造二維材料的方法流程圖。本發明揭露一種人造二維材料之製作方法，包括下述步驟，步驟S1：提供一具分層原子結構之二維材料，如氮化硼(hBN)；IVA族的矽烯(Silicene)、鍺烯(Germanene)、錫烯(Stanene)；VA族的磷烯(Phosphorene)；過渡金屬硫化物(Transition Metal Dichalcogenides, TMDs)，例如二硫化鉬 (MoS 2)、二硫化鎢 (WS 2)、二硒化鎢(WSe 2)、二硒化銦(InSe)等；步驟S2：將該二維材料放置在一真空氣氛環境中；步驟S3：利用電漿(氬電漿或氫電漿)將該二維材料其中一側的部分原子層剝除，露出未飽和懸鍵；步驟S4：引入和該二維材料另一側的原子層相異質的原子進入該真空氣氛環境中；步驟S5：該些相異質的原子和該些未飽和懸鍵相鍵接，形成一兩面非對稱的人造二維材料。
請參考圖5和圖6，結合人造二維材料合成平台100以及原子級操控人造二維材料之方法做說明，本實施方式以過渡金屬硫化物製造二維合金為例子，但可以理解的，在其它的實施方式中，可以用不同的具分層原子結構之二維材料來製造兩面不對稱的二維材料。本實施方式先提供一過渡金屬硫化物；將過渡金屬硫化物放置在遠端電漿真空系統103形成的真空氣氛環境中；利用氫電漿將過渡金屬硫化物的S或Se原子層剝除，功率約20~100 W，氫氣體或其混合氣體流速約5~30 sccm，壓力約5-800 mTorr，露出未飽和過渡金屬懸鍵；將材料傳輸至超高真空金屬化沉積系統102，引入金屬原子進入該真空氣氛環境中；金屬原子和該些未飽和懸鍵相鍵接，形成一兩面非對稱的人造二維材料。可以理解，上述製程條件只是舉例，並非要限制本發明內容，二維材料可以在三個系統中互相傳輸，達成上述的原子級剝除、耦合異質原子等製作，因應不同材料和製程需求有不同的參數條件。
本發明揭示之人造二維材料之製作方法，可以使用氬電漿或氫電漿將原子層剝除。如圖7所示，揭示內容為使用氫電漿製造人造二維材料的拉曼光譜分析圖。驗證了接面確實發生所預期的原子耦合，進行了拉曼光譜分析，顯示350-450波數的兩個MoS 2特徵峰，在有介面處理後可以明顯觀察到特徵峰的減弱或消除，證明接面的MoS 2對稱結構已經不存在，且為Mo-Ti的接面結構形成，使得特徵共振膜態(vibration mode)發生此變化，進一步驗證了場效電晶體之源極/汲極(S/D)接面的處理步驟非僅是蝕刻或移除雜質殘留所獲得的元件效能提升。
請再參考圖7所示，利用氫電漿將該二維材料其中一側的原子層剝除，與剝除後的拉曼光譜顯示處理後並沒有存在J1的特徵峰，此特徵峰用來判別是否為MoS 2發生了相變化而轉為1T phase，由於MoS 2本質存在2H和1T的相變結構，2H-phase為半導體性而1T為金屬性。此特徵峰用來判別是否為MoS 2發生了相變化而轉為1T phase，進一步證明本處理後的結構相異於過去文獻利用氬電漿等所造成金屬性1T -MoS 2。因此本研究使用氫電漿時製造的人造二維材料具半導體性質與過去技術為不同的機制。
此外，藉由氬電漿照成相變化為1T，而在接續金屬接觸時，也確實能發現電晶體的S/D接觸阻抗明顯改善，主要也是歸因於1T為金屬性的特徵。然而這還是基於本質結構為S-Mo-S，並非本研究所發現的單層S原子層剝除技術，特別是本技術藉由氫電漿造成的H活性離子團，可以打斷Mo-S的鍵結，可選擇性均勻剝除上層S原子層，獲得-Mo-S特徵，而不如過去技術或傷損底層Mo-S的本質結構。本技術的這種非破壞性改質結構的技術，是關鍵且重要技術特徵，也能反應於後續的金屬接觸時的介面合金組成，但不破壞或造成相變結構，有利於低接觸電阻和優異的電晶體效能特性提升。
在本發明又一實施方式中，先提供過渡金屬硫化物(MoS 2)，氫電漿剝除S厚子層後形成不飽合懸鍵(-Mo-S)，將具不飽合懸鍵的材料放入氣氛控制系統101中，浸入前驅物(如PtCl 2)，讓活性的Mo懸鍵抓取Pt，最後乾燥後再傳輸回到遠端電漿真空系統103，進行氣氛 (H 2/Ar)退火(50~600 oC)，除去殘留的Cl，並修復晶體缺陷，獲得高結晶的二維材料(Pt-Mo-S)。在又一實施方式中，得到的二維材料，可以再傳輸回超高真空金屬化沉積系統102，蒸鍍其他金屬原子，如Co/Pt-Mo-S, Cu/Pt-Mo-S，可以理解的，同樣的概念和程序，也可以製作Cu/W-Mo-S, W/Cu-Mo-S用於接觸塊體金屬層的沉積。二維材料可以在三個系統中互相傳輸，達成上述的原子級剝除、耦合異質原子等製作，因應不同材料和製程需求有不同的參數條件。上述說明僅為例示，無非要限制本發明的專利範圍，只要是能利用本發明揭示的概念，製造兩面非對稱的二維材料結構，尤其是合金材料，皆為本發明所卻保護的範圍。
在本發明又一實施方式中，揭露一二維層狀氧化材料，製造MoOx、HfO 2、 Ti 0.87O 2，可應用於閘極絕緣層而，利用相同概念，將S原子層氫電漿剝除後，可切換為O電漿(單原子層氧化，ALO)進行氧化後形成O-Mo-S結構，有利於後續ALD成核形成閘極絕緣層。此外，也可剝除S後傳輸至蒸鍍Ti，並再傳輸回O電漿和後退火，於表面形成 TiOx的絕緣層(TiOx-Mo-S)。另一方面，可於二維材料表面合成一層HfS 2結構後 (遠端電漿真空系統103通入前驅物 Hf:TDMAH+S化)，再進行O 2電漿製換S原子後，臨場獲得HfO 2/MoS 2。
透過上述方法製造的二維材料，因為氣氛控制系統101、一超高真空金屬化沉積系統102以及一遠端電漿真空系統103相互串接，在每個階段，如電漿剝除、耦合原子，每個階段皆可回到氣氛控制系統101進行臨場檢測，由掃描穿隧顯微鏡 (SPM) 觀察形貌和表面電位，也可以由Raman、PL等光譜即可分析剝除和耦合原子造成的差異，還有電性的即時量測薄膜電性，確認金屬或氧化層的形成。此外，電漿光譜也可在 ALE/ALD過程中監控反應是否完成，如 ALE S光譜時間曲線可得知反應進行與終結發生 的時間點，有助於反應的精準控制而不過度破壞二維材料結構。完成的二維晶體材料，將藉由 ADF-STEM進行斷面晶格與組成分析。
在電子元件的應用上，二維材料用於電晶體元件，除了需要具備適當的能隙、高載子遷移率 與導通電流、低功耗、材料穩性外，於進入量產前，仍有許多問題需要評估，包含大面積合成的可控性、晶圓級轉印、接觸阻抗、元件的可靠性分析，尤其是要相容於目前的半導體產線，過程中習用的微影 如 EUV)、圖案化、金屬製程、high K材料之沉積、熱退火等，都將對於二維材料產生不同形式的劣化與影響，如微影的高能量光子就足以穿透光阻而使二維材料產生缺陷而這些影響對於元件的效能衝擊和可靠性。
本發明揭露兩面非對稱性二維材料的電子應用，提出在室溫下以遠端電漿就可製作複雜圖案化異質結構的方法，進一步可相容於現有的半導體製程，利用半導體製程的光阻和微影製程定義出欲進行電漿剝除和耦合原子的圖案化。如圖8所示，揭示本發明再一實施方式之人造二維材料5，透過本發明揭示的方法製備而成的單原子層包括多個異質結構區域531。人造二維材料5，包括一中間原子層51，在中間原子層51一側的下原子層52，以及在另一側的上原子層53。在本實施方式中，上原子層53為一多異質結構原子層。請一併參考圖9，多異質結構原子層的上視圖。上原子層53包括異質結構區531，異質結構區531可以為一金屬原子層，也可以為一氧化物與其他化合物晶體層，例如氧化物或是氮化物。多異質結構原子層製造方式為先提供一具分層結構之二維材料，本實施方式以過渡金屬二硫化物(MoS 2)為例說明，過渡金屬二硫化物包括一中間原子層51，例如但不限於過渡金屬鉬(Mo)，一下原子層52和上原子層53，例如但不限於硫族元素硫(S)，下原子層52和上原子層53分別位在中間原子層51的兩面為對稱結構。透過本發明揭露之製作方法，將位於上側之上原子層53的部分區域用氫電漿剝除，再進行異質原子的鍵接，形成多個異質結構區域531。
圖9為人造二維材料5的上視圖，圖8為圖9沿AA剖面線的剖示圖。可以理解的，多異質結構原子層中各原子層並非限制一定為圖8所示的區域分佈，也並非限制多異質結構原子層只能有二種異質結構區域之原子層，可以因應實際的製程以及電子元件需求作設計，本實施例僅例舉，透過本發明本發明揭示之人造二維材料之製作方法，可以製造單原子層具有多個異質結構區域之二維人造材料。
可由上述的各種組合獲得如場效電晶體、整流器、記憶體等電子元件。圖10所示為本發明一實施方式之具人造二維材料的電子元件310，電子元件310為一上閘極式場效電晶體元件。在本實施方式中二維材料以MoS 2說明，然而實際應用也可用其他二維半導體。本實施方式中，電子元件310，包括基板311、人造二維材料層312、源極313、汲極314以及閘極315。人造二維材料層312，包括一中間原子層3121，在中間原子層3121一側的下原子層3122，以及在另一側的上原子層3123，上原子層3123為一多異質結構原子層。多異質結構原子層，包含第一異質結構區31231和一第二異質結構區31232。在本實施方式中，第一異質結構區31231和第二異質結構區31232為一金屬原子層，源極313和汲極314分別形於第一異質結構區31231和第二異質結構區31232上，源極313和汲極314為金屬電極，源極313和汲極314和第一異質結構區31231和第二異質結構區31232的之金屬原子層間以金屬價鍵結。
圖10的電子元件其製備方法包括下列步驟，首先在基板311上沉積一絕緣層，如利用化學氣相沉積(CVD)、原子層沉積(ALD)等技術合成絕緣層包含SiO 2、Si 2N 3、Al 2O 3、Hf 2O 3、BN或CaF等，接續形成人造二維材料層312，作為半導體通道材料，接著利用半導體微影製程在人造二維材料層312上定義通道圖案，並由蝕刻製程(典型為電漿蝕刻)完成通道的圖案化，接續利用另一道微影製程定義源極313和汲極314圖案，特別是此時光阻裸露出源極313和汲極314底下之人造二維材料層312之第一異質結構區31231和第二異質結構區31232，而由上述的氫電漿進行ALE原子層剝除，獲得Mo-S結構，接著進行金屬化製程，藉由電子束蒸鍍各種上述的金屬，在第一異質結構區31231和第二異質結構區31232形成金屬原子層沉積，在此區域內形成M-Mo-S的二維合金材料層，接著再形成源極313和汲極314於其上。接著在人造二維材料層312上形一成一闡極絕緣層3151，包含SiO 2、Al 2O 3、Hf 2O 3、BN或CaF等。最後以微影、沉積製程完成圖案化上閘極315金屬，以完成電子元件310。
此外，同樣的流程於不同組合，圖11所示為本發明另一實施方式之具人造二維材料的電子元件320，電子元件320為一背閘極式場效電晶體，藉由高摻雜的基板321(P ++or N ++Si)作為背閘極，沉積一闡極絕緣層3211，闡極絕緣層32211可為金屬(Al 2O 3)、非金屬(SiO 2)之氧化物或是氮化物或氟化物(CaF)等。接續形成人造二維材料層322，人造二維材料層322，包括一中間原子層3221，在中間原子層3221一側的下原子層3222，以及在另一側的上原子層3223，上原子層3223為多異質結構原子層。多異質結構原子層，多異質結構原子層，包含第一異質結構區32231和第二異質結構區32232。在本實施方式中，第一異質結構區32231和第二異質結構區32232為一金屬原子層。源極323和汲極324分別形於第一異質結構區32231和第二異質結構區32232，源極323和汲極324為金屬電極，源極323和汲極324和第一異質結構區32231和第二異質結構區32232之金屬原子層間以金屬價鍵結。上述圖案化製程(微影+蝕刻)完成通道圖案結構，接著如上述的定義源極323和汲極324圖案與氫電漿進行ALE原子層剝除和金屬化製程，完成電子元件320。
上述的電晶體元件，已可延伸於其他先進製程，包含鰭式電晶體（FinFET）、環繞式閘極(gate-all-around；GAA)、奈米片堆疊(stacked nanosheet FET)、多橋通道FET (MBCFET)等結構電晶體。上述的特徵是針對source and drain進行選擇性的原子層剝除，可獲得低的接觸阻抗。此外，有關異質接面，也可以利用上述製程概念進行閘極絕緣層的直接合成下世代的元件架構，將轉向GAA架構，然而，雖然可抑制漏電路徑更好調制通道傳輸，但GAA細線通道限制了電流密度，而藉由vertical multi-channel也會有高度限制(與內連線層的干擾)，其寄生電容影響了開關速度。更重要的瓶頸是奈米線GAA製造架構變得更複雜，提升了成本和低量率。因此，stacked nanosheet FET架構被認為是最理想的設計，用於解決上述的問題。然而，其元件的製作，以Si/SiGe 超晶格 (superlattice) 進行選擇性移出SiGe而獲得懸空的Si奈米片，接著以ALD進行環繞沉積介電層和閘極金屬層，但ALD的conformal coating存在挑戰，有別於現有CMOS製程的堆疊結構流程，nanosheet與GAA皆需填充懸空底層間隙的原子層沉積，這大幅增加了元件的困難度。目前也未見有利用2D半導體驗證此元件架構的報導。
圖12所示，為本發明又一實施方式之具人造二維材料的電子元件330。電子元件330，包括一基板331，在基板331上形成一複數堆疊之人造二維材料層332，人造二維材料層332彼此間不接觸，人造二維材料層332外包覆閘極絕緣層3321，閘極絕緣層3321可為氧化層或其他絕緣材料(如氮化物或氟化物等)。接著在所述堆疊之人造二維材料層332外再包覆一閘極336。在本架構，將於TMD堆疊於氧化層(MoS 2/oxide/MoS 2/oxide)，再反應式離子蝕刻(RIE)定義S/D和contact，接著蝕刻出定義圖案之氧化層以露出 MoS 2nanosheets，上述的製程需要去除絕緣層於release 2D nanosheet。最後ALD Drive-in metal precursor填充金屬閘極環繞於二維通道周圍。進一步可以說明，可由上述的兩個演示概念，可以獲得多樣的異質結構，包含二維半導體與金屬接面、絕緣氧化層與二維半導體等各種元件基礎組成(RRAM記憶體、整流器等)。
人工非對稱之二維氧化物晶體中，2D-TiO 2的理論k值接近125，是一個非常適合於電晶體閘極介電層的理想選擇。在其它實施方式中，閘極絕緣層可以是二維層狀氧化晶體，例如MoOx、HfO 2、Ti 0.87O 2，利用相同概念，於遠端電漿真空系統中將S原子層以氫電漿剝除後，接續可切換至為氧電漿(單原子層氧化，ALO)進行氧化後形成O-Mo-S結構，有利於後續ALD成核形成閘極絕緣層。此外，另一種實施方式也可剝除S後傳輸至電子蒸鍍系統沉積Ti，並再傳輸回遠端電漿真空系統 中，以電漿和後退火，於表面形成TiOx的絕緣層(TiO-Mo-S)。另一方面，也可於二維表面合成一層二硫化鉿(HfS 2)結構後，再傳輸回遠端電漿真空系統通入前驅物Hf:TDMAH+S化)，再進行O 2電漿製換S原子後，臨場獲得HfO 2/MoS 2。進一步，合成氮化物等其他二維化合物，也可以由遠端電漿真空系統中將S原子層以氫電漿剝除後，傳輸到氣氛控制系統(常壓惰性氣氛)進行溶液前驅物的耦合製程，製程可以是一種濕式的製程，以浸泡方式，吸附特定含有N、C、P前驅物進行耦合。這種二維絕緣層的製備亦可應用於上述所描述的各種電子元件之絕緣層使用，如圖10的闡極絕緣層3151、圖11的闡極絕緣層3211和圖12的閘極絕緣層3321。
進一步說明，上述的合成可由圖5所提及的各製程系統相互傳輸來獲得，相互間以載出腔(Load Lock chamber)和真空閥門構成，作為各個製程間傳輸而不接觸大氣環境。其中遠端電漿真空系統包含一個腔體，內有一低損傷遠端電漿可以有氫氣、Ar、O、N等切換之電漿源，提供這種原子層剝除(ALE)、氧化(ALO)等製程。氣氛控制系統為一腔體包持常壓的惰性氣體環境，可進行各種前驅物的處理，如濕式吸附並耦合多種原子。電子束蒸鍍系統為一高真空腔體，可以控制高精準的各種金屬原子沉積。
如圖13所示，利用上述的構想與方法進行人造二維材料的電子元件之效能驗證，在相同通道材料情況下，針對S/D金屬接觸之處進行介面處理，可以獲得明顯的電性提升，載子遷移率(carrier mobility)為參考樣品(介面未處理)的3.5倍提升。導通電流密度(on-current)與元件開關比(ON-OFF ratio)皆可提升7倍。顯示介面處理後的二維材料金屬化(2D metallization)獲得理想的載子注入接面，得使元件效能提升
如圖14進一步，本研究討論退火後的Ti-Mo-S 電晶體元件的特性影響，如圖14(a)所示，顯示無電漿剝除處理試片退火後雖可獲得接觸電阻的改善但穩定性不佳，且電特徵也不優(低開關比、低的遷移率、和高的次臨界擺幅)；相較於此，利用本發明二維材料的製造方法，如圖14(b)所示，有電漿處裡的樣品，展現出穩定性的電性提升，相比之下具有高開關比、高遷移率、和低的次臨界擺幅。優化條件展現約一個數量級的導通電流提升。退火溫度範圍50~900度，優化條件 50~300度。
由上述可知，本發明揭露之人造二維材料具有兩面非對稱性的人造二維材料性質。形成不同於傳統TMDs的優異特性，具有更優異的特能，相較於TMDs有更大的電子結構之調控性，且具有更低的接觸阻抗，有助於二維材料於低功耗、高效能和高密度元件的整合應用。
1、2、3、4、5:人造二維材料 10、20、30、40     、50:分層原子結構 11、21、31、41、51、3121、3221:中間原子層 12、22、32、42、52、3122、3222:下原子層 13、23、33、43、53、3123、3223:上原子層 34:外原子層 100:人造二維材料合成平台 101:氣氛控制系統 102:超高真空金屬化沉積系統 103:遠端電漿真空系統 531:異質結構區 310、320、330:電子元件 311、321、331:基板 312、322、332:人造二維材料層 31231、32231:第一異質結構區 31232、32232:第二異質結構區 313、323:源極 314、324:汲極 3211、3151、3321:閘極絕緣層 315、336:閘極
圖1為本發明人造二維材料之一實施例的示意圖。
圖2為本發明人造二維材料另一實施例的示意圖。
圖3為本發明人造二維材料又一實施例的示意圖。
圖4為本發明人造二維材料再一實施例的示意圖。
圖5為本發明原子級人造二維材料合成平台的示意圖。
圖6為本發明使用原子級人造二維材料合成平台製造上述各實施方式之人造二維材料的方法流程圖。
圖7為本發明使用氫電漿之人造二維材料的拉曼光譜分析圖。
圖8為本發明人造二維材料中單原子層具有多個異質結構的剖面示意圖。
圖9為圖8人造二維材料中單原子層具有多個異質結構的上視圖。
圖10為本發明一實施方式中之電子元件示意圖。
圖11為本發明另一實施方式中之電子元件示意圖。
圖12為本發明又一實施方式中之電子元件示意圖。
圖13為本發明一實施方式中之電子元件的電壓和電流功效比較圖。
圖14為本發明一實施方式中之電子元件退火處理的電壓和電流功效比較圖。
310:電子元件 311:基板 312:人造二維材料層 3121:中間原子層 3122:下原子層 3123:上原子層 31231:第一異質結構區 31232:第二異質結構區 313:源極 314:汲極 315:閘極 3151:閘極絕緣層

Claims (12)

  1. 一種二維電子元件，包括一基板，一人造二維材料層位於該基板上，一金屬電極位於該人造二維材料層上，其中該人造二維材料層，包括一分層原子結構，該分層原子結構由下而上包括，一下原子層，一中間原子層和一上原子層，其中該上原子層包含一第一異質結構區，該第一異質結構區為包括一第一金屬元素的一第一金屬原子層，該第一金屬原子層係由遠端氬電漿或氫電漿的活性離子團剝除部分的該上原子層，並直接進行該第一金屬元素和該中間原子層的鍵接而形成，該第一金屬原子層和該金屬電極的接觸面為金屬鍵結。
  2. 如請求項1所述之二維電子元件，其中該第一金屬元素係選自於由鎳、鎢、銅、鈦、鈀、鉍、銻以及鉑所組成的物質群組之一物質。
  3. 如請求項2所述之二維電子元件，其中該中間原子層為由過渡金屬元素所組成的二維平面原子結構。
  4. 如請求項3所述之二維電子元件，其中該過渡金屬元素係選自於由鎢、鉬、鈦、鉑、銦、錫、鈮及鉭所組成的物質群組之一物質。
  5. 如請求項4所述之二維電子元件，其中該下原子層為硫族元素，硫族元素係選自於由硫，硒以及碲所組成的物質群組之一物質。
  6. 如請求項1所述之二維電子元件，該上原子層還包含一第二異質結構區，該第二異質結構區為一氧化物與其他化合物晶體層。
  7. 如請求項6所述之二維電子元件，其中該氧化物與其他化合物晶體層為一氧化物。
  8. 如請求項6所述之二維電子元件，其中該氧化物與其他化合物晶體層為一氮化物。
  9. 如請求項1所述之二維電子元件，其中該上原子層還包括一第二異質結構區，該第二異質結構區為包括一第二金屬元素的一第二金屬原子層，該第二金屬原子層係由遠端氬電漿或氫電漿的活性離子團剝除部分的該上原子層，露出未飽和懸鍵，並直接進行該第二金屬元素和該中間原子層的鍵接而形成，一第二金屬電極位於該第二金屬原子層上，該第二金屬電極和該第二金屬原子層的接觸面為金屬鍵結。
  10. 一種二維電子元件之製作方法，包括下述步驟：提供一基板；在一真空氣氛環境中，將一具分層結構之二維材料層形成於該基板上，該具分層結構之二維材料層由下而上包括，一下原子層，一中間原子層和一上原子層；進行一半導體圖案化製程，在該上原子層上定義一第一異質結構區圖案，利用遠端氬電漿或氫電漿的活性離子團將該第一異質結構區圖案的該上原子層剝除；引入和該上原子層相異質金屬原子，該相異質金屬原子和該未飽和懸鍵直接相鍵結，形成第一異質結構區。
  11. 如請求項10所述之製作方法，該相異質金屬原子係選自於由鎳、鎢、銅、鈦、鈀、鉍、銻、金以及鉑所組成的物質群組之一物質。
  12. 如請求項11所述之製作方法，利用半導體製程，形成一金屬電極於該第一異質結構區上。
TW111106668A 2021-10-06 2022-02-24 二維電子元件及其製造方法 TWI874749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163252816P 2021-10-06 2021-10-06
US63/252,816 2021-10-06

Publications (2)

Publication Number Publication Date
TW202316669A TW202316669A (zh) 2023-04-16
TWI874749B true TWI874749B (zh) 2025-03-01

Family

ID=85774030

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111106667A TWI785993B (zh) 2021-10-06 2022-02-24 原子級調制人造二維材料之設備及方法
TW111106669A TWI851968B (zh) 2021-10-06 2022-02-24 人造二維材料
TW111106668A TWI874749B (zh) 2021-10-06 2022-02-24 二維電子元件及其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW111106667A TWI785993B (zh) 2021-10-06 2022-02-24 原子級調制人造二維材料之設備及方法
TW111106669A TWI851968B (zh) 2021-10-06 2022-02-24 人造二維材料

Country Status (2)

Country Link
US (3) US20230104966A1 (zh)
TW (3) TWI785993B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230352538A1 (en) * 2022-05-02 2023-11-02 Unm Rainforest Innovations Applications of two-dimensional silicon carbide as the channel layer in field-effect transistors
WO2026010817A1 (en) * 2024-07-03 2026-01-08 Applied Materials, Inc. Formation of sige nanosheet channels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
CN107968116A (zh) * 2017-08-21 2018-04-27 电子科技大学 层结构非对称的MXene及其衍生的异质结
US20210189586A1 (en) * 2019-12-18 2021-06-24 Sefaattin Tongay Selective epitaxial atomic replacement: plasma assisted atomic layer functionalization of materials
TW202127540A (zh) * 2019-12-31 2021-07-16 台灣積體電路製造股份有限公司 半導體裝置及製造半導體裝置的方法
CN113224127A (zh) * 2020-01-21 2021-08-06 三星电子株式会社 包括二维沟道的晶体管和电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3652976B2 (ja) * 2000-09-28 2005-05-25 株式会社日立製作所 垂直磁気記録媒体及びこれを用いた磁気記憶装置
US6607973B1 (en) * 2002-09-16 2003-08-19 Advanced Micro Devices, Inc. Preparation of high-k nitride silicate layers by cyclic molecular layer deposition
US7884032B2 (en) * 2005-10-28 2011-02-08 Applied Materials, Inc. Thin film deposition
US10083817B1 (en) * 2006-08-22 2018-09-25 Valery Godyak Linear remote plasma source
US9012333B2 (en) * 2009-09-09 2015-04-21 Spansion Llc Varied silicon richness silicon nitride formation
JP5113305B2 (ja) * 2011-01-21 2013-01-09 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子および当該発光素子を備える光源
JP5653327B2 (ja) * 2011-09-15 2015-01-14 株式会社東芝 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
WO2013132812A1 (ja) * 2012-03-05 2013-09-12 パナソニック株式会社 窒化物半導体発光素子、光源及びその製造方法
KR101767020B1 (ko) * 2013-09-23 2017-08-09 울트라테크 인크. 실리콘 기판들 상에 디바이스 품질 갈륨 질화물층들을 형성하기 위한 방법 및 장치
US9318872B2 (en) * 2014-01-03 2016-04-19 Finisar Corporation VCSEL with integrated electrically modulated intra-cavity graphene absorber
WO2018011651A1 (en) * 2016-07-15 2018-01-18 Sabic Global Technologies B.V. Multi-atomic layered materials
US10181521B2 (en) * 2017-02-21 2019-01-15 Texas Instruments Incorporated Graphene heterolayers for electronic applications
GB2559979A (en) * 2017-02-23 2018-08-29 Graphene Composites Ltd Graphene/Aerogel composite
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI752326B (zh) * 2019-06-16 2022-01-11 國立中央大學 石墨烯裝置、石墨烯移轉裝置及其製造方法
KR102870976B1 (ko) * 2019-09-17 2025-10-14 램 리써치 코포레이션 원자 층 에칭 및 이온 빔 에칭 패터닝
KR102800330B1 (ko) * 2020-03-03 2025-04-28 삼성전자주식회사 강유전 박막 구조체 및 이를 포함하는 전자 소자
KR102821634B1 (ko) * 2020-08-18 2025-06-18 주식회사 원익아이피에스 원자층 식각 방법 및 장치
US12197125B2 (en) * 2020-12-22 2025-01-14 Nano-Master, Inc. Mask and reticle protection with atomic layer deposition (ALD)
US20230099814A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Heterostructure material contacts for 2d transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968116A (zh) * 2017-08-21 2018-04-27 电子科技大学 层结构非对称的MXene及其衍生的异质结
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
US20210189586A1 (en) * 2019-12-18 2021-06-24 Sefaattin Tongay Selective epitaxial atomic replacement: plasma assisted atomic layer functionalization of materials
TW202127540A (zh) * 2019-12-31 2021-07-16 台灣積體電路製造股份有限公司 半導體裝置及製造半導體裝置的方法
CN113224127A (zh) * 2020-01-21 2021-08-06 三星电子株式会社 包括二维沟道的晶体管和电子设备

Also Published As

Publication number Publication date
US12237152B2 (en) 2025-02-25
US20230108628A1 (en) 2023-04-06
US20230105515A1 (en) 2023-04-06
TW202316517A (zh) 2023-04-16
US20230104966A1 (en) 2023-04-06
TW202316484A (zh) 2023-04-16
TWI851968B (zh) 2024-08-11
TW202316669A (zh) 2023-04-16
TWI785993B (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
Zhang et al. An ultrathin memristor based on a two-dimensional WS 2/MoS 2 heterojunction
US7883934B2 (en) Method of fabricating oxide semiconductor device
US10811254B2 (en) Method for fabricating metal chalcogenide thin films
TWI874749B (zh) 二維電子元件及其製造方法
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
Kim et al. Processes to enable hysteresis-free operation of ultrathin ALD Te p-channel field-effect transistors
WO2018010151A1 (zh) 一种场效应晶体管的制作方法及场效应晶体管
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
Yun et al. Van der Waals Multilayered Films: Wafer‐Scale Synthesis and Applications in Electronics and Optoelectronics
CN110323277B (zh) 场效应晶体管及其制备方法
Bisht et al. Next generation High-Mobility 2D chalcogenides TFT for display backplane
US12520735B2 (en) Energy efficient ferroelectric device and method for making the same
TWI899873B (zh) 人造雙層二維材料及其製造方法與具人造雙層二維材料的電子元件
US20250040209A1 (en) Artificial double-layer two-dimensional material and method of manufacturing same
Mallick et al. Next-generation electronics by co-design with chalcogenide materials
US20230422633A1 (en) Method of forming a thin film
TWI857824B (zh) 半導體元件與其製作方法
KR102850392B1 (ko) 칼코겐 박막의 형성방법, 이를 이용하여 형성된 칼코겐 박막 및 이를 이용하여 형성된 트랜지스터
US20240107903A1 (en) Memory device and manufacturing method thereof
KR100765377B1 (ko) ＳｉＯ₂박막 내 금속 나노 결정체의 형성방법
US20240047584A1 (en) Thin-film transistor and method for manufacturing the same
Xu Functional Devices Based on Freestanding 2D Materials
Chen et al. Large scale gate-all-around MoS2 transistors array by lossless monolithic 3D integration
TW202544897A (zh) 半導體裝置的製法及其製品
Lu A Study on P-Type Transition Metal Oxide and 3D Chalcogenide Semiconductor for Monolithic 3D Integration