[go: up one dir, main page]

CN111446288B - 基于二维材料的ns叠层晶体管及其制备方法 - Google Patents

基于二维材料的ns叠层晶体管及其制备方法 Download PDF

Info

Publication number
CN111446288B
CN111446288B CN202010154718.1A CN202010154718A CN111446288B CN 111446288 B CN111446288 B CN 111446288B CN 202010154718 A CN202010154718 A CN 202010154718A CN 111446288 B CN111446288 B CN 111446288B
Authority
CN
China
Prior art keywords
dimensional
etching
metal
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010154718.1A
Other languages
English (en)
Other versions
CN111446288A (zh
Inventor
包文中
宗凌逸
万景
邓嘉男
郭晓娇
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010154718.1A priority Critical patent/CN111446288B/zh
Publication of CN111446288A publication Critical patent/CN111446288A/zh
Application granted granted Critical
Publication of CN111446288B publication Critical patent/CN111446288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于半导体技术领域，具体为一种基于二维材料的NS叠层晶体管及其制备方法。本发明的NS叠层晶体管由两层或数层二维材料的活性层，三层或数层石墨烯或者金属的栅极堆叠共栅组成。本发明的制备方法包括硅/二氧化硅埋栅的制备；硅/二氧化硅衬底上的二维材料的制备；与二维材料不连接的石墨烯或金属电极的制备；二维材料的氧化或者选择性刻蚀和金属电极的选择性刻蚀；与二维材料边缘接触的金属电极以及和金属电极接触的连接电极的制备。本发明提出一种二维材料的新型晶体管结构，不仅解决了硅基晶体管在极小尺度下的短沟道效应问题，而且此类型晶体管可适应5nm以下先进制程工艺，为二维材料在集成电路先进工艺中的应用提供了基础。

Description

基于二维材料的NS叠层晶体管及其制备方法
技术领域
本发明属于半导体技术领域，具体为一种基于二维材料的Nanosheet（NS）叠层晶体管及其制备方法。
背景技术
摩尔定律的延续和手机等电子产业的兴盛不仅给集成电路（ICs）产业带来了巨大的提升，同时也带来了更多挑战，尤其是MOSFET尺寸缩小到10nm以下时，短沟道效应以及随之而来的关态电流增大成为了最大的挑战之一。对此很多研究应运而生，诸如FINFET,Junctionless-FET, Gate-all-around（GAA） FET, 他们最大的特点就是增强栅控，在一定程度上能抑制短沟道效应。在世界权威机构IMEC预言的2020年集成电路工艺蓝图中，3nm及以下的工艺推荐使用了GAA结构的NS堆叠器件以及不同掺杂NS堆叠的CFET器件，说明NS堆叠器件能够有效适配先进集成电路节点工艺。
自石墨烯发现以来，以其为代表包括过渡金属二硫化物（TMDs，如MoS2，WSe2等），黑磷（BP）等的二维材料的研究已经非常广泛，并且受到越来越多的关注。二维材料由于其固有的无悬挂键的层间结构和较高的理论迁移率，且基于二维材料所制备的晶体管具有极高的开关比，使得其代替传统锗硅材料而成为了有效解决短沟道效应的热门材料之一。以MoS2为例，剥离的单层MoS2薄膜FET迁移率超过200 cm2V-1s-1，开关比超过107；在Sub-5nm级别的器件中，呈现了比Si更好的理论特性；在实验上（1nm-MoS2-FET）也证实了与Si相比MoS2在超小尺寸下有更好的栅极漏电和更低的层内介电常数。上述的特性使得性能优越的二维材料（比如MoS2、WS2、WSe2等）成为Sub-5nm沟道材料的有力候选者。
目前针对MoS2等二维材料已制备了多栅、环栅晶体管，但是还没有关于NS叠层的晶体管的研究，也没有能够在先进集成电路工艺集成的晶体管原型器件。本发明制备的多沟道共栅的围栅型晶体管，不仅有效增大晶体管的开态电流和抑制关态漏电，而且其制备工艺具有成熟和可重复性，可实现二维材料的大规模电路集成，可成为下一代的集成电路工艺选择方案之一。
发明内容
本发明的目的在于提供一种基于二维材料的NS叠层晶体管及其制备方法，以解决传统硅工艺在极小尺度下的短沟道效应，以及二维材料在先进制程中适配的问题。
本发明提供的基于二维材料的NS（Nanosheet）叠层晶体管，由两层或数层二维材料为活性层，三层或数层石墨烯或者金属作为栅极堆叠共栅组成。基于二维材料的NS叠层晶体管可制备CMOS基本结构的反相器，进而实现复杂的大规模数字逻辑电路，以及其他模拟电路和射频模拟电路的功能。
所述二维材料为1-15原子层的材料，包括但不局限于MoS2、黑磷（BP）、MoSe2、MoTe2、WS2、以及WSe2等。
本发明基于二维材料的NS叠层晶体管的制备方法，包括绝缘衬底上埋栅的制备；绝缘衬底上的二维材料生长或者转移；石墨烯或金属栅电极的沉积；半导体二维材料的氧化或者选择性刻蚀；栅电极的选择性刻蚀；与半导体二维材料边缘接触的金属电极制备，以及和栅电极边缘接触的金属电极的制备。具体步骤如下。
（1）在硅/二氧化硅衬底上通过光刻或者掩模的方法，确定埋栅的位置，淀积形成埋栅电极（材料为二维石墨烯或者金属等导电材料），若是金属电极，需先用干法刻蚀，刻蚀出电极的预留厚度，保证形成电极后的表面平整度。
（2）在埋栅上沉积一层介质（材料为氧化物或者二维氮化硼等绝缘材料）隔层；
本发明中，所述的埋栅、二维材料、栅部电极之间的介质隔层，包括并不局限于氧化硅（SiO2）、二维氮化硼（BN）、氧化锆（ZrO2）、氧化铪（HfO2）、氧化铝（Al2O3）、SixCyOz、SixByCzNk，还可以是其他高K介质材料或类BN的二维绝缘材料，采用热蒸镀（TE）、电子束蒸发（EBE）、原子层沉积(ALD)或分子束外延（MBE）方法制备。
（3）在埋栅隔层上制备一层半导体二维材料，并沉积一层介质（氧化物或者二维氮化硼等绝缘材料）隔层；
所述的半导体二维材料用物理气相沉积、化学气相沉积、金属有机化合物化学气相沉积、分子束外延或者原子层沉积形成；或者将已生长好的二维材料晶圆，从其金属或绝缘体衬底上剥离并通过干法或者湿法转移至目标衬底；或者机械剥离二维材料块材得到二维原子晶体薄膜材料，再通过干法转移至目标衬底；其大面积薄膜材料的转移方法和设备具体可参考专利《一种在真空环境下转移大面积二维材料的转移平台》（CN201820102682）。
（4）在二维材料隔层上制备一层栅电极（材料为二维石墨烯电极或者金属等导电材料），然后在其上再沉积一层介质隔层；
所述的栅电极材料包括并不局限于二维石墨烯、Au、Ag、Pt、Al、Ti或者Cr；
所述的栅电极若采用石墨烯栅电极，形成的方法为化学气相沉积、金属有机化合物化学气相沉积、分子束外延或者原子层沉积；或者将已生长好的石墨烯晶圆，从其金属或绝缘体衬底上剥离并通过干法或者湿法转移至目标衬底；所述的栅电极若采用金属栅电极，则采用紫外、电子束光刻或者硬掩模的方法形成，包括：在金属前驱体层上做出所需图形的掩模；通过物理气相沉积、电子束蒸发或者磁控溅射等设备淀积金属电极。
（5）重复步骤（3）、步骤（4），进行二维材料-栅介质-栅电极-栅介质叠层结构的制备，重复次数为两次以上（根据实际需要确定）。
（6）以这样周期性结构的薄膜材料为基础，刻蚀出沟道的形状；首先利用干法刻蚀在平行电极方向刻蚀出NS叠层晶体管的沟道两个平行边，刻蚀到衬底停止；然后利用选择性湿法刻蚀刻蚀掉裸露出的栅电极；然后沉积接触电极，与多层半导体二维材料边缘接触，从而将NS叠层晶体管的多层沟道连接起来；
所述的刻蚀用于刻蚀二维材料、氧化物隔层以及石墨烯或者金属电极，采用含F+的反应离子体刻蚀（RIE），等离子体刻蚀（PE）或感应耦合等离子体刻蚀（ICP）等的干法刻蚀；所述的对石墨烯的选择性刻蚀使用H+、He+、Ar+、O2等离子体干法刻蚀或者二茂铁加盐酸溶液湿法刻蚀；所述的金属电极的选择性刻蚀使用H3PO4、HNO3、HF、NH4F其中一种或者几种组成的溶液进行湿法刻蚀；
所述的二维材料接触电极使用金属材料包括并不局限于Au、Ag、Pt、Ni、Ti或者Cr，还可以是其他低功函数金属。
（7）利用干法刻蚀，在垂直电极方向刻蚀出NS叠层晶体管的沟道另外两个平行边，并利用选择性湿法刻蚀的方法，刻蚀掉裸露出的半导体二维材料边缘；或者，氧化裸露出的半导体二维材料边缘使得其绝缘；然后沉积金属电极，与多层栅电极边缘接触，从而将NS叠层晶体管的多层栅电极连接起来。
本发明中，所述的二维材料边缘氧化可使用O2或O3自然氧化或在退火炉中氧气环境下进行退火处理；所述的二维材料的选择性湿法刻蚀根据具体材料使用合适的刻蚀剂。
本发明中，所述的几层晶体管栅极通过同一个金属连接层连接，即共栅型围栅晶体管；所述的埋栅电极和金属连接层为金属材料包括并不局限于Au、Ag、Pt、Al、Ti或者Cr。
本发明提出了一种新型基于二维材料的nanosheet叠层晶体管器件，通过光刻即可制备多沟道共栅的围栅型晶体管，其制备过程易复制，具有能够解决短沟道效应，提高集成度，降低功耗以及适配先进工艺的优势。
附图说明
图1是形成埋栅电极的示意图。
图2是形成第一层晶体管的示意图。
图3是形成第二层晶体管的示意图。
图4是沿栅极平行方向刻蚀后的示意图。
图5是生长沟道接触电极后的示意图。
图6是沿栅极垂直方向刻蚀后的示意图。
图7是生长栅极连接层金属后即整个器件完成示意图。
具体实施方式
以下结合附图及具体实施例对本发明作进一步详细说明。附图在此作为本发明的一部分用于充分说明本发明。附图中给出了本发明的具体实施例及相关图，用来解释本发明的光刻刻蚀制备薄膜晶体管器件的制备方法。所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的材料或具有相同或类似功能的方法。此处所描述的具体实施方式仅用于解释本发明，并不用于限定本发明的保护范围。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
以下，根据所附附图针对本发明方式的一例进行说明。
实施例
MoS2 NS叠层围栅晶体管制备
（1）埋栅的准备，依次用丙酮、异丙醇、去离子水分别超声清洗Si/SiO2衬底，使用激光直写光刻出埋栅电极形状以及用作对准标记的图案，再使用SF6气体在ICP设备刻蚀出35nm的凹槽，然后使用电子束蒸发设备镀相同厚度的Au并liftoff，最后在衬底上使用原子层沉积（ALD）设备沉积一层氧化铪（20nm），作为晶体管的栅介质层；
（2）晶体管沟道和栅极的制备，这里制备的是以金属Au为栅电极、单层化学气相沉积（CVD）制备的MoS2薄膜为沟道的双层沟道三层栅极叠层晶体管；首先采用大面积干法转移设备将硅片上CVD制备的MoS2薄膜准确转移到制备好埋栅的HfO2栅介质层上，具体转移方法和设备可参考专利《一种在真空环境下转移大面积二维材料的转移平台》（CN201820102682）；用电子束蒸发设备分别制备2nm的SiO2和Al2O3作为栅介质的种子层，使用ALD制备20nm的HfO2作为第一层晶体管的栅介质层；使用电子束蒸发设备蒸镀5nmAu，使用ALD制备一层20nm的HfO2作为第一层晶体管栅极的保护层，同时也可以作为调控第二层晶体管的背栅介质层；使用上述大面积干法转移设备准确转移第二层MoS2薄膜至第一层晶体管保护层上，用电子束蒸发设备分别制备2nm的SiO2和Al2O3,作为栅介质的种子层，使用ALD制备20nm的HfO2作为第二层晶体管的栅介质层；使用电子束蒸发设备蒸镀5nmAu；
（3）晶体管整体刻蚀、接触电极的连接和栅电极的连接；使用激光直写曝光出平行电极方向的刻蚀区域，使用含SF6气体的ICP在平行电极方向刻蚀NS叠层晶体管的沟道两个平行边，刻蚀直到衬底停止，使用HF溶液进行选择性湿法刻蚀掉裸露出的栅电极，liftoff后使用激光直写曝光出和MoS2边缘接触的电极形状，使用电子束蒸发设备生长40nmAu作为接触电极并liftoff；使用激光直写曝光出垂直电极方向的刻蚀区域，使用含SF6气体的ICP在垂直电极方向刻蚀出NS叠层晶体管的沟道宽度，刻蚀深度直到接触埋栅电极，使用含O2加热至100℃的退火炉氧化暴露出的MoS2，liftoff后使用激光直写曝光出栅极连接层形状，使用电子束蒸发设备沉积40nm Au作为栅极的连接层；最后，可以使用ALD生长一层20nm的HfO2作为保护层。

Claims (8)

1.一种基于二维材料的NS叠层晶体管的制备方法，其特征在于，所述NS叠层晶体管由两层或两层以上二维材料为活性层，三层或三层以上石墨烯或者金属作为栅极堆叠共栅组成；所述二维材料为1-15原子层的材料；所述二维材料为 MoS2、黑磷、MoSe2、MoTe2、WS2或WSe2；所述制备方法包括：绝缘衬底上埋栅的制备；绝缘衬底上的二维材料生长或者转移；石墨烯或金属栅电极的沉积；半导体二维材料的氧化或者选择性刻蚀；栅电极的选择性刻蚀；与半导体二维材料边缘接触的金属电极的制备，以及和栅电极边缘接触的金属电极的制备，具体步骤如下：
（1）在硅或二氧化硅衬底上通过光刻或者掩模的方法，确定埋栅的位置，淀积形成埋栅电极，栅电极材料为二维石墨烯或者金属导电材料，对于金属电极，先用干法刻蚀，刻蚀出电极的预留厚度，保证形成电极后的表面平整度；
（2）在埋栅电极上沉积一层介质隔层；
（3）在埋栅隔层上制备一层半导体二维材料，并在其上沉积一层介质隔层；
（4）在二维材料隔层上制备一层栅电极，栅电极材料为二维石墨烯或者金属导电材料，然后在其上再沉积一层介质隔层；
（5）重复步骤（3）、步骤（4）中二维材料-栅介质-栅电极-栅介质叠层结构的制备，重复次数为两次以上；
（6）以上述周期性结构的薄膜材料为基础，刻蚀出沟道的形状；首先利用干法刻蚀，在平行电极方向刻蚀出NS叠层晶体管的沟道两个平行边，刻蚀到衬底停止；然后利用选择性湿法刻蚀，刻蚀掉裸露出的栅电极；然后沉积金属电极，与多层半导体二维材料边缘接触，从而将NS叠层晶体管的多层沟道连接起来；
（7）用干法刻蚀，在垂直电极方向刻蚀出NS叠层晶体管的沟道另外两个平行边，并氧化裸露的半导体二维材料边缘使得其绝缘，或者利用选择性湿法刻蚀的方法，刻蚀掉裸露出的半导体二维材料边缘；然后沉积金属电极，与多层栅电极边缘接触，从而将NS叠层晶体管的多层栅电极连接起来。
2.根据权利要求1所述的NS叠层晶体管制备方法，其特征在于，步骤（2）-（4）中所述的用于半导体二维材料和栅电极的介质隔层材料选自二维氮化硼、氧化硅、氧化锆、氧化铪、氧化铝、SixCyOz、SixByCzNk或其他高K介质材料或类BN的二维绝缘材料。
3.根据权利要求1所述的NS叠层晶体管制备方法，其特征在于，步骤（1）、（4）中所述的金属栅电极材料选自Au、Ag、Pt、Ni、Ti或者Cr。
4.根据权利要求1所述的NS叠层晶体管制备方法，其特征在于，对于栅电极采用石墨烯的情形，其形成的方法为化学气相沉积、金属有机化合物化学气相沉积、分子束外延或者原子层沉积；或者将已生长好的石墨烯晶圆，从其金属或绝缘体衬底上剥离并通过干法或者湿法转移至目标衬底；对于栅电极采用金属的情形，其制备采用紫外、电子束光刻或者硬掩模等方法，包括在金属前驱体层上做出所需图形的掩模，通过物理气相沉积、电子束蒸发或者磁控溅射设备淀积金属电极。
5.根据权利要求1所述的NS叠层晶体管制备方法，其特征在于，步骤（1）、（6）、（7）中，所述的干法刻蚀，是含F+的反应离子体刻蚀、等离子体刻蚀或感应耦合等离子体刻蚀；所述对石墨烯的选择性刻蚀是使用H+、He+、Ar+或O2等离子体干法刻蚀或者二茂铁加盐酸溶液湿法刻蚀；所述对金属电极的选择性刻蚀是使用H3PO4、HNO3、HF、NH4F其中一种或者几种组成的溶液进行湿法刻蚀；所述的二维材料接触电极使用金属材料选自Au、Ag、Pt、Ni、Ti或者Cr。
6.根据权利要求1所述的NS叠层晶体管制备方法，其特征在于，步骤（7）中所述的裸露的半导体二维材料边缘氧化是使用O2或O3自然氧化，或在退火炉中氧环境下进行退火处理。
7.根据权利要求1所述的NS叠层晶体管制备方法，其特征在于，所述的叠层晶体管栅极通过同一个金属连接层连接，即共栅型围栅晶体管；所述的埋栅电极和金属连接层为金属材料，选自Au、Ag、Pt、Al、Ti或者Cr。
8.一种由权利要求1-7之一所述制备方法得到的基于二维材料的NS叠层晶体管。
CN202010154718.1A 2020-03-08 2020-03-08 基于二维材料的ns叠层晶体管及其制备方法 Active CN111446288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010154718.1A CN111446288B (zh) 2020-03-08 2020-03-08 基于二维材料的ns叠层晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010154718.1A CN111446288B (zh) 2020-03-08 2020-03-08 基于二维材料的ns叠层晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111446288A CN111446288A (zh) 2020-07-24
CN111446288B true CN111446288B (zh) 2021-09-17

Family

ID=71654121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010154718.1A Active CN111446288B (zh) 2020-03-08 2020-03-08 基于二维材料的ns叠层晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111446288B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12324197B2 (en) 2022-10-31 2025-06-03 International Business Machines Corporation Spin-based gate-all-around transistors

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112357878B (zh) * 2020-11-23 2024-04-19 华东师范大学 一种二维材料电子器件及其制备方法和应用
CN113113406B (zh) * 2021-04-07 2023-04-25 联合微电子中心有限责任公司 基于二维材料的共电极三维器件结构及其制作方法
CN115472712B (zh) * 2021-07-08 2024-12-06 北京邮电大学 端接触的方法、光电晶体管的制备方法及光电晶体管
CN115985888B (zh) * 2023-02-23 2024-07-05 天津大学 一种由电容耦合互联得到的集成垂直器件及其制备方法
CN118398670A (zh) * 2024-07-01 2024-07-26 华南理工大学 一种基于声表面波及二维材料的晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
US20140151638A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Hybrid nanomesh structures
CN103022135B (zh) * 2012-12-14 2015-08-26 中国科学院微电子研究所 一种iii-v族半导体纳米线晶体管器件及其制作方法
EP2808897B1 (en) * 2013-05-30 2021-06-30 IMEC vzw Tunnel field effect transistor and method for making thereof
CN105336597B (zh) * 2015-10-26 2018-05-01 上海集成电路研发中心有限公司 一种全包围栅结构的制备方法
CN105845739A (zh) * 2016-05-17 2016-08-10 天津理工大学 一种二维纳米片层过渡金属硫化物双向开关器件
US9853114B1 (en) * 2016-10-24 2017-12-26 Samsung Electronics Co., Ltd. Field effect transistor with stacked nanowire-like channels and methods of manufacturing the same
CN207938577U (zh) * 2018-01-22 2018-10-02 复旦大学 一种在真空环境下转移大面积二维材料的转移平台
US10916426B2 (en) * 2018-05-25 2021-02-09 Applied Materials, Inc. Formation of crystalline, layered transition metal dichalcogenides
US10388732B1 (en) * 2018-05-30 2019-08-20 Globalfoundries Inc. Nanosheet field-effect transistors including a two-dimensional semiconducting material
US20190378977A1 (en) * 2018-06-12 2019-12-12 University Of Rochester Ferroelectric strain based phase-change device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12324197B2 (en) 2022-10-31 2025-06-03 International Business Machines Corporation Spin-based gate-all-around transistors

Also Published As

Publication number Publication date
CN111446288A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
CN102074584B (zh) 一种空气隙石墨烯晶体管及其制备方法
CN104795332B (zh) 鳍式场效应晶体管的形成方法
CN109727846B (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
CN108831928B (zh) 一种二维半导体材料负电容场效应晶体管及制备方法
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
CN114242780A (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN104362176A (zh) 高开关比的自对准双栅小带隙半导体晶体管及制备方法
CN106910776A (zh) 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
WO2005091376A1 (ja) 有機縦形トランジスタおよびその製造方法
CN114068703B (zh) 晶体管及制备方法
CN106887461A (zh) 场效晶体管
CN112701156A (zh) 背栅晶体管及其制备方法
CN102263054A (zh) 多层晶片中的沟槽结构
CN111180316A (zh) 一种碳化硅厚底氧化层沟槽mos制备方法
CN101941696A (zh) 一种适用于石墨烯基场效应管制造的纳米光刻方法
TWI851968B (zh) 人造二維材料
CN114899105A (zh) 一种基于二维材料的自对准顶栅场效应晶体管的制备方法
CN117712152B (zh) 基于凹槽沟道结构的P型单层WSe2场效应晶体管制备
CN115621322A (zh) 一种二维半导体材料晶体管及其制备方法
CN104867834A (zh) 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法
CN108400165A (zh) 低功耗氮化镓基负电容场效应晶体管及制备方法
CN119133175A (zh) 一种氢终端金刚石/二维半导体单片集成的互补器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant