[go: up one dir, main page]

TWI872800B - 存儲塊及其製造方法 - Google Patents

存儲塊及其製造方法 Download PDF

Info

Publication number
TWI872800B
TWI872800B TW112143529A TW112143529A TWI872800B TW I872800 B TWI872800 B TW I872800B TW 112143529 A TW112143529 A TW 112143529A TW 112143529 A TW112143529 A TW 112143529A TW I872800 B TWI872800 B TW I872800B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
strip
storage
semiconductor strip
Prior art date
Application number
TW112143529A
Other languages
English (en)
Other versions
TW202450438A (zh
Inventor
曹開瑋
耿武千
奉偉
占瓊
Original Assignee
大陸商武漢新芯集成電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商武漢新芯集成電路股份有限公司 filed Critical 大陸商武漢新芯集成電路股份有限公司
Publication of TW202450438A publication Critical patent/TW202450438A/zh
Application granted granted Critical
Publication of TWI872800B publication Critical patent/TWI872800B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種存儲塊及其製造方法。存儲塊包括：存儲陣列，包括沿高度方向層疊的汲區半導體層、通道半導體層和源區半導體層，每層汲區半導體層、通道半導體層及源區半導體層分別包括沿行方向分佈的複數條汲區半導體條、通道半導體條及源區半導體條，每條汲區半導體條、通道半導體條和源區半導體條分別沿列方向延伸，一列汲區半導體條、通道半導體條和源區半導體條稱為一列半導體條狀結構；阱引出區域，包括複數個阱連接結構，每列半導體條狀結構延伸至阱引出區域，且在阱引出區域包括階梯狀結構，每個阱連接結構對應一列半導體條狀結構。

Description

存儲塊及其製造方法
本發明涉及半導體技術領域，尤其涉及一種存儲塊及其製造方法。
本發明要求於2023年06月09日提交的中國大陸專利申請NO.2023106904225的優先權。以上發明在此全部引用並納入本文。
二維(Two-Dimensional，2D)存儲陣列在電子裝置中普遍存在，並且可包括例如或非(NOR)閃速存儲陣列、與非(NAND)閃速存儲陣列、動態隨機存取存儲器(Dynamic Random-Access Memory，DRAM)陣列等。然而，二維存儲陣列已經接近縮放極限，存儲密度無法進一步提高。三維結構的存儲陣列雖然能夠在一定程度上提高存儲密度，但如何將三維陣列的複數個存儲單元中的每一通道部引出係一個亟待解決的技術問題。
本發明提供一種存儲塊及其製造方法，以將三維陣列的複數個存儲單元中的每一通道部引出。
本發明一方面提供一種存儲塊，包括：襯底；存儲陣列，設置在襯底上，並包括呈三維陣列分佈的複數個存儲單元，其中，存儲陣列包括沿高度方向依次層疊的複數層存儲子陣列層，每層存儲子陣列層包括沿高度方向層疊的汲區半導體層、通道半導體層和源區半導體層，每層汲區半導體層包括沿行方向分佈的複數條汲區半導體條，每層通道半導體層包括沿行方向分佈的複數條通道半導體條，每層源區半導體層包括沿行方向分佈的複數條源區半導體條，每條汲區半導體條、通道半導體條和源區半導體條分別沿列方向延伸，複數層存儲子陣列層中的一列汲區半導體條、通道半導體條和源區半導體條定義為一列半 導體條狀結構；阱引出區域，包括複數個阱連接結構，每列半導體條狀結構分別延伸至阱引出區域，且每列半導體條狀結構在阱引出區域包括具有複數個臺階的階梯狀結構，每個阱連接結構分別對應一列半導體條狀結構，並藉由該列半導體條狀結構中的階梯狀結構將該列半導體條狀結構中的通道半導體條電連接在一起後引出。
本發明透過設置每列半導體條狀結構在阱引出區域包括具有複數個臺階的階梯狀結構，每個阱連接結構分別對應一列半導體條狀結構，並藉由該列半導體條狀結構中的階梯狀結構將該列半導體條狀結構中的通道半導體條電連接在一起後引出，實現了三維陣列的複數個存儲單元中的每一通道部的引出。
可選地，每列半導體條狀結構藉由階梯狀結構，分別裸露出該列半導體條狀結構中的每條通道半導體條的至少部分；每個阱連接結構包括連接層，連接層覆蓋對應一列半導體條狀結構的階梯狀結構，以將該列半導體條狀結構中的每條通道半導體條電連接在一起。
可選地，每個臺階包括第一表面和第二表面，其中，第一表面平行於襯底，第二表面垂直於襯底；每個臺階的第一表面裸露出半導體條狀結構中一條對應的通道半導體條的至少部分，每個臺階的第二表面上覆蓋有絕緣介質，以避免該列半導體條狀結構中的汲區半導體條和源區半導體條裸露；連接層覆蓋階梯狀結構，與每個臺階的第一表面裸露的通道半導體條的至少部分接觸；且透過絕緣介質，與對應一列半導體條狀結構中的汲區半導體條和源區半導體條絕緣設置。
可選地，連接層為複晶矽連接層。
可選地，連接層的摻雜類型與通道半導體條的摻雜類型一致，與汲區半導體條和源區半導體條的摻雜類型相反。
可選地，每個阱連接結構還包括連接改善層，設置在連接層上，連接改善層為金屬矽化物層。
可選地，每條汲區半導體條、通道半導體條以及源區半導體條分別為單晶半導體條。
可選地，每條汲區半導體條和源區半導體條分別為第一摻雜類型的半導體條，每條通道半導體條為第二摻雜類型的半導體條。
可選地，在高度方向上，兩相鄰的存儲子陣列層包括依次層疊的汲區半導體層、通道半導體層、源區半導體層、通道半導體層以及汲區半導體層，以共用同一源區半導體層；每兩層存儲子陣列層之間設置一層間隔離層，以與其它兩層存儲子陣列層彼此隔離。
可選地，層間介質層，覆蓋存儲陣列和阱引出區域；其中，層間介質層在阱引出區域中對應每個阱連接結構設置有至少一個引出孔洞，引出孔洞內設置有連接柱，連接柱的一端連接對應的阱連接結構，連接柱的另一端裸露在層間介質層之外以作為引出墊。
可選地，階梯狀結構所包括的複數個臺階沿列方向逐級設置。
本發明一方面提供一種存儲塊的製造方法，包括：提供半導體基材，其中，半導體基材包括襯底和設置在襯底上且沿高度方向依次層疊的複數層存儲子陣列層，每層存儲子陣列層包括沿高度方向層疊的汲區半導體層、通道半導體層和源區半導體層；每層汲區半導體層包括沿行方向分佈的複數條汲區半導體條，每層通道半導體層包括沿行方向分佈的複數條通道半導體條，每層源區半導體層包括沿行方向分佈的複數條源區半導體條；每條汲區半導體條、通道半導體條和源區半導體條分別沿列方向延伸；複數層存儲子陣列層中的一列汲區半導體條、通道半導體條和源區半導體條定義為一列半導體條狀結構；對應於半導體基材的阱引出區域，在半導體基材的遠離襯底的一側形成複數個移除開口，每個移除開口分別對應一列半導體條狀結構，並經由每個移除開口移除對應一列半導體條狀結構的至少部分，以使每列半導體條狀結構在阱引出區域包括具有複數個臺階的階梯狀結構；在每個移除開口中分別形成阱連接結構，每個阱連接結構分別對應一列半導體條狀結構，並藉由該列半導體條狀結構中的階梯狀結構將該列半導體條狀結構中的通道半導體條連接在一起。
可選地，階梯狀結構的每個臺階包括第一表面和第二表面，其中，第一表面平行於襯底，第二表面垂直於襯底；每個臺階的第一表面裸露出半導體條狀結構中一個對應的通道半導體條的至少部分；在每個移除開口中分別形成阱連接結構的步驟之前，還包括：在階梯狀結構上沈積絕緣介質，絕緣介質覆蓋每個臺階的第一表面和第二表面；去除覆蓋每個臺階的第一表面的絕緣介質。
可選地，在每個移除開口中分別形成阱連接結構的步驟，包括： 在每個移除開口中分別形成連接層；連接層覆蓋對應一列半導體條狀結構的階梯狀結構，以將該列半導體條狀結構中的每個通道半導體條電連接在一起。
可選地，在每個移除開口中分別形成阱連接結構的步驟，還包括：在每個連接層的遠離襯底的一側形成連接改善層。
可選地，連接層為複晶矽連接層，連接改善層為金屬矽化物層。
可選地，在每個移除開口中分別形成阱連接結構的步驟之後，還包括：在半導體基材的遠離襯底的一側形成層間介質層，在半導體基材的阱引出區域，層間介質層對應每個阱連接結構設置有至少一個引出孔洞，引出孔洞內設置有連接柱，連接柱的一端連接對應的阱連接結構，連接柱的另一端裸露在層間介質層之外以作為引出墊。
本發明一方面提供一種存儲塊，包括：襯底；存儲陣列，設置在襯底上，並包括呈三維陣列分佈的複數個存儲單元，其中，存儲陣列包括沿高度方向依次層疊的複數層存儲子陣列層，每層存儲子陣列層包括沿高度方向層疊的汲區半導體層、通道半導體層和源區半導體層；每層汲區半導體層包括沿行方向分佈的複數條汲區半導體條，每層通道半導體層包括沿行方向分佈的複數條通道半導體條，每層源區半導體層包括沿行方向分佈的複數條源區半導體條；每條汲區半導體條、通道半導體條和源區半導體條分別沿列方向延伸；複數層存儲子陣列層中的一列汲區半導體條、通道半導體條和源區半導體條定義為一列半導體條狀結構；阱引出區域，包括複數個阱連接結構，每列半導體條狀結構分別延伸至阱引出區域，且每列半導體條狀結構在阱引出區域包括具有複數個臺階的階梯狀結構，使得該列半導體條狀結構中的每條通道半導體條至少部分裸露，每個阱連接結構分別對應一列半導體條狀結構，每個阱連接結構包括沿列方向間隔分佈的複數個阱連接柱，阱連接柱與對應一列半導體條狀結構中的通道半導體條一一對應設置，每個阱連接柱的一端連接對應一條通道半導體條，另一端作為阱引出墊。
本發明透過設置每列半導體條狀結構分別延伸至阱引出區域，且每列半導體條狀結構在阱引出區域包括具有複數個臺階的階梯狀結構，使得該列半導體條狀結構中的每條通道半導體條至少部分裸露，每個阱連接結構分別對應一列半導體條狀結構，每個阱連接結構包括沿列方向間隔分佈的複數個阱 連接柱，阱連接柱與對應一列半導體條狀結構中的通道半導體條一一對應設置，每個阱連接柱的一端連接對應一條通道半導體條，另一端作為阱引出墊，實現了三維陣列的複數個存儲單元中的每一通道部的引出。
可選地，每個臺階包括第一表面和第二表面，其中，第一表面平行於襯底，第二表面垂直於襯底；每個臺階的第一表面裸露出該列半導體條狀結構中一條對應的通道半導體條的至少部分。
可選地，每個阱連接結構包括填充層，填充層為複晶矽填充層，填充層覆蓋對應一列半導體條狀結構的階梯狀結構；複數個阱連接柱在填充層中沿列方向間隔分佈，每個阱連接柱的一端連接對應一條通道半導體條，另一端裸露在填充層之外以作為阱引出墊。
可選地，在複晶矽填充層與每個阱連接柱之間設置有隔離層。
可選地，每個臺階的第一表面和第二表面上覆蓋有絕緣介質，填充層覆蓋絕緣介質，每個阱連接柱穿設於覆蓋在第一表面上的絕緣介質以與對應一條通道半導體條連接。
1:存儲陣列
100:存儲塊
100a:阱引出區域
11:汲區半導體條
11’:汲區部分
110:阱連接結構
110b:移除開口
111:填充層
112:阱連接柱
11a:位線連接線
11c:汲區半導體層
12:通道半導體條
12’:通道部分
120:阱連接結構
121:連接層
122:連接改善層
122a:金屬層
12a:阱區連接線
12b:公共阱區線
12c:通道半導體層
12d:公共阱區引出線
13:源區半導體條
13’:源區部分
13a:源極連接線
13b:公共源極線
13c:源區半導體層
13d:公共源極引出線
14:第二單晶犧牲半導體層
14’:絕緣隔離層
14a:層間隔離條
150:層間介質層
151:引出孔洞
152:連接柱
15a,15a’:本體結構
15b,15b’:凸起部
16:支撐柱
160:保護層
1a:存儲子陣列層
1b:一列半導體條狀結構/堆疊結構
1c:階梯狀結構
1c-1,1c-2,1c-3,1c-4,1c-5,1c-6,1c-7,1c-8:臺階
1c-11,1c-21,1c-31,1c-41,1c-51,1c-61,1c-71,1c-81:第一表面
1c-12,1c-22,1c-32,1c-42,1c-52,1c-62,1c-72,1c-82:第二表面
1d:絕緣介質
2:閘極條
2’:閘極部分
3:隔離牆
31:隔離擋牆孔洞
3331,3332,A,a,B,b,b1,b2,b3,b4,b5,C,D,E,S100,S200,S21,S210,S211,S211a,S211b,S212,S212a,S212b,S213a,S214b,S22,S221,S222,S223,S224,S23,S231,S232,S233,S24,S300,S31,S310,S311,S312,S32,S320,S321,S322,S33,S331,S332,S333,S34,S400:步驟
4:字線孔洞
5:存儲結構
5’:存儲結構部分
51:第一介質層(第一介質部分)
52:電荷存儲層(電荷存儲部分)
53:第二介質層(第二介質部分)
54:浮置閘
56,85a:第一絕緣介質層
6a,6b:字線引出線
7:字線連接線
81:襯底
82:第一單晶犧性半導體層
83:第一硬掩膜層
831:字線開口
84:第一凹槽
84’:第二凹槽
84a:第三凹槽
85:第一絕緣介質
85b:第二絕緣介質層
86:第二絕緣介質
8a,WL-a,WL-1-a:奇數字線
8b,WL-b,WL-1-b:偶數字線
A-A:線
X:行方向
Y:列方向
Z:高度方向
為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅僅係本發明的一些實施例，對於本領域的通常知識者來講，在不付出進步性勞動的前提下，還可以根據這些圖式獲得其他的圖式。
圖1至圖4為本發明提供的存儲陣列的立體結構示意圖。
圖5為本發明一實施例提供的存儲單元的立體結構示意圖。
圖6繪示為兩個存儲單元共用同一列汲區半導體條、通道半導體條和源區半導體條的立體結構示意圖。
圖7為本發明另一實施例提供的存儲單元的立體結構示意圖。
圖8為本發明又一實施例提供的存儲單元的立體結構示意圖。
圖9為本發明又一實施例提供的存儲器件的立體結構的部分示意圖。
圖10為本發明再一實施例提供的存儲單元的立體結構示意圖。
圖11為本發明再一實施例提供的存儲器件的立體結構示意圖。
圖12為本發明一實施例所示的存儲器件的部分存儲單元的電路連接示意圖。
圖13為圖11所示存儲器件的電路示意圖。
圖14為圖11所示存儲器件的平面示意簡圖。
圖15為每層位線對應的存儲單元的示意圖。
圖16為字線和位線的三維分佈示意圖。
圖17為本發明一實施例提供的存儲器件的製程方法的流程圖。
圖18-27為本發明一實施例所示的存儲器件的製程方法的具體流程的結構示意圖。
圖28為本發明另一實施例提供的存儲器件的製程方法的流程圖。
圖29-42為本發明另一實施例所示的存儲器件的製程方法的具體流程的結構示意圖。
圖43係本發明一實施例提供的存儲塊的結構示意圖。
圖44係圖43中的阱引出區域一實施例的結構示意圖。
圖45係沿圖44中的線A-A的剖面結構示意圖。
圖46係圖45中的階梯狀結構的結構示意圖。
圖47係圖43中的阱引出區域另一實施例的結構示意圖。
圖48係圖47中的階梯狀結構的結構示意圖。
圖49係本發明另一實施例提供的存儲塊的局部結構示意圖。
圖50係本發明一實施例提供的存儲塊的製造方法一實施例的流程示意圖。
圖51係步驟S100中半導體基材的示意圖。
圖52係步驟S200中階梯狀結構的示意圖。
圖53係步驟S211中覆蓋絕緣介質的示意圖。
圖54係步驟S212中在階梯狀結構的第二表面覆蓋絕緣介質的示意圖。
圖55係步驟S310中在階梯狀結構上形成連接層的示意圖。
圖56係步驟S311中在連接層上形成保護層的示意圖。
圖57係步驟S312中去除連接層上保護層的示意圖。
圖58係步驟S321中在連接層上形成金屬層的示意圖。
圖59係步驟S322中在連接層上形成連接改善層的示意圖。
下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行清楚、完整地描述。可以理解的係，此處所描述的具體實施例僅用於解釋本發明，而非對本發明的限定。另外還需要說明的係，為了便於描述，圖式中僅示出了與本發明相關的部分而非全部結構。基於本發明中的實施例，本領域的通常知識者在沒有做出進步性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
下面結合圖式和實施例對本發明進行詳細的說明。
在本實施例中，提供一種存儲器件，該存儲器件具體可為非揮發存儲器件。請參閱圖1至圖3，為本發明實施例提供的存儲陣列的立體結構示意圖。該存儲器件可以包括襯底81和設置於襯底上的一個或複數個存儲陣列1。存儲陣列1包括複數個存儲單元三維陣列排列的結構體；而存儲器件除了包括複數個存儲單元陣列排列形成的存儲陣列1外，還可以包括其它的元件，例如，各種類型的導線(或者連接線)等等，使得存儲器件能夠實現各種存儲器操作。
以存儲陣列1的數量為一進行舉例說明。存儲陣列1包括呈三維陣列分佈的複數個存儲單元。如圖1所示，存儲陣列1包括沿高度方向Z依次層疊的複數個存儲子陣列層1a，每個存儲子陣列層1a包括沿高度方向Z層疊的汲區半導體層、通道半導體層和源區半導體層。汲區半導體層、通道半導體層和源區半導體層可以係透過磊晶生長的單晶半導體層。高度方向Z為垂直於襯底81的方向。依次層疊表示在襯底上從下至上地依次排列，而層疊代表排列，不明示或暗示結構或各層的上下關係。
每層存儲子陣列層1a中，汲區半導體層(D)包括沿行方向X間隔分佈的複數條汲區半導體條11，每條汲區半導體條11沿列方向Y延伸；通道半導體層(CH)包括沿行方向X間隔分佈的複數條通道半導體條12，每條通道半導體條12沿列方向Y延伸。源區半導體層(S)包括沿行方向X間隔分佈的複數條源區半導體條13，每條源區半導體條13沿列方向Y延伸。每條汲區半導體條11、通道半導體條12和源區半導體條13分別為單晶半導體條。本領域的通常知識者可以理解的係，每條汲區半導體條11、通道半導體條12和源區半 導體條13可以係透過對磊晶生成形成的汲區半導體層、通道半導體層和源區半導體層進行處理而分別形成的單晶的半導體條。如圖1-3所示，每列汲區半導體條11、通道半導體條12和源區半導體條13的兩側分別設置複數條閘極條2(G)，每列汲區半導體條11、通道半導體條12和源區半導體條13一側上分佈的複數個閘極條2沿列方向Y間隔分佈，且每一閘極條2沿高度方向Z延伸，以使複數層存儲子陣列層1a中同一列的複數個汲區半導體條11、通道半導體條12和源區半導體條13的相應部分共用同一條閘極條2。
如圖2所示，複數列閘極條2中，處於同一列的每個閘極條2，與相鄰列的在行方向X對應的一對應閘極條2，在列方向Y上彼此錯開。例如，第一列閘極條2中的每個閘極條2與第二列的每個閘極條2，在列方向Y上彼此錯開。當然，如圖1所示，處於同一列的每個閘極條2，與相鄰列的在行方向X對應的一對應閘極條2，在列方向Y上也可彼此對齊。其中，錯開設置可以減少相鄰列中對應兩個閘極條2之間的電場的影響。
在高度方向Z上，每條閘極條2至少有部分與每層存儲子陣列層1a中對應的通道半導體條12的部分在一投影平面上的投影重合。其中，投影平面為高度方向Z和列方向Y所定義的平面，即投影平面沿高度方向Z和列方向Y延伸。如圖1-3所示，為便於描述，以下定義，每層存儲子陣列層1a中一列汲區半導體條11、通道半導體條12和源區半導體條13構成一個半導體條狀結構；相鄰兩層存儲子陣列層1a可以採用共源設計，即相鄰兩層存儲子陣列層1a共用同一個源區半導體層(S)，具體如下，因此，相鄰兩層存儲子陣列層1a對應的兩個半導體條狀結構共用同一個源區半導體條13；當然，本領域的通常知識者可以理解的係，相鄰兩層存儲子陣列層1a也可以採用非共源設計，即每層存儲子陣列層1a具有一個獨立的源區半導體層，因此，相鄰兩層存儲子陣列層1a對應的兩個半導體條狀結構1b分別具有各自獨立的源區半導體條13。複數層存儲子陣列層1a中同一列的複數個汲區半導體條11、通道半導體條12和源區半導體條13構成了一列半導體條狀結構1b，也就係一個堆疊結構1b。其中，一列半導體條狀結構1b包括複數個半導體條狀結構，且一列半導體條狀結構1b中的半導體條狀結構的個數與存儲子陣列層1a的個數相同。如圖1-3所示，一列半導體條狀結構1b包括兩個半導體條狀結構，但本領域的通常知識者應該知 曉，一列半導體條狀結構1b可以包括複數個堆疊的半導體條狀結構，如圖4所示，圖4為本發明另一實施例提供的存儲陣列的立體結構簡圖，一列半導體條狀結構1b包括了三個半導體條狀結構。
換句話而言，本領域的通常知識者可以理解的係，存儲陣列1包括複數個沿行方向X分佈的複數個堆疊結構1b，每個堆疊結構1b分別沿列方向Y延伸；且每個堆疊結構1b分別包括沿高度方向層疊的汲區半導體條11、通道半導體條12和源區半導體條13，每條汲區半導體條11、通道半導體條12和源區半導體條13分別沿列方向Y延伸；每個堆疊結構1b的兩側分別設置沿列方向Y間隔分佈的複數個閘極條2，每個閘極條2沿高度方向Z延伸。
每個半導體條狀結構的部分與一條對應的閘極條2的一相應部分在投影平面上的投影重合，特別係，每個半導體條狀結構中的通道半導體條12的部分與一條對應的閘極條2的某一部分在投影平面上的投影重合，因此，閘極條2的部分、通道半導體條12的相應部分、配合與通道半導體條12的相應部分相鄰的汲區半導體條11的部分和源區半導體條13的部分，構成一個存儲單元。例如，如圖1-3所示，沿行方向X的第一列以及沿列方向Y的第一行的閘極條2其有部分係與高度方向Z上的第一層存儲子陣列層1a的沿行方向X的第一列汲區半導體條11、通道半導體條12和源區半導體條13(一個D/CH/S結構的半導體條狀結構)中的通道半導體條12的相應部分在投影平面上的投影重合，則第一列第一行的閘極條2的部分、高度方向Z上的第一層存儲子陣列層1a的第一列通道半導體條12的相應部分、以及高度方向Z上的第一層存儲子陣列層1a中與第一列通道半導體條12的相應部分匹配的汲區半導體條11的部分和源區半導體條13的部分，用於構成一個存儲單元。
本領域的通常知識者可以理解的係，在半導體器件中，需要在半導體汲區與半導體源區之間半導體區域中形成通道；而閘極設置在半導體汲區與半導體源區之間的半導體區域的一側，用於構成一個半導體器件。因此，如圖1-3所示，每個閘極條2與相鄰的一堆疊結構1b中的一通道半導體條12在上述投影平面上投影重合的部分，係用來作為閘極的，即對應的存儲單元的控制閘極；通道半導體條12與閘極條2在上述投影平面上投影重合的部分，即係通道半導體條12的相應部分，作為通道區域(阱區)，用於在其內形成通道；而與 通道半導體條12相鄰的汲區半導體條11和源區半導體條13，其分別有部分係正好設置在通道半導體條12的相應部分之上或者之下，也就係說，其正好匹配通道半導體條12的相應部分，作為半導體汲區和半導體源區，中間夾設著通道半導體條12的相應部分，配合作為控制閘極的閘極條2的部分，從而用於構成一個存儲單元。
因此，如圖1-3所示，本發明的存儲陣列1透過汲區半導體條11、通道半導體條12、源區半導體條13和閘極條2構成了陣列排布的複數個存儲單元。特別係，本發明的存儲陣列1包括沿高度方向Z依次層疊的複數個存儲子陣列層1a，每個存儲子陣列層1a都包括一層的汲區半導體條11、通道半導體條12、源區半導體條13，以及匹配該層的閘極條2的部分，因此，每層存儲子陣列層1a都包括一層陣列排布的存儲單元，沿高度方向Z上層疊的複數層存儲子陣列層1a則構成複數層沿高度方向Z上陣列排布的存儲單元。
在本發明中，每條汲區半導體條11為第一摻雜類型的半導體條帶，例如N型摻雜的半導體條帶；在具體實施例中，每條汲區半導體條11分別作為存儲器件的一條位線(bitline，BL)。
每條通道半導體條12為第二摻雜類型的半導體條，例如P型摻雜的半導體條帶；在具體實施例中，每條通道半導體條12作為存儲單元的阱區。
每條源區半導體條13也為第一摻雜類型的半導體條帶，例如N型摻雜的半導體條帶；在具體實施例中，每條源區半導體條13分別作為存儲器件的一條源極線(Source Line，SL)。
當然，本領域的通常知識者可以理解的係，在其它類型的存儲器件中，每條汲區半導體條11和每條源區半導體條13也可以係P型摻雜的半導體條帶，而每條通道半導體條12則為N型摻雜的半導體條帶。本發明對此並不做限定。
請繼續參閱圖1-3，在高度方向Z上，兩相鄰的存儲子陣列層1a包括依次層疊的汲區半導體層、通道半導體層、源區半導體層、通道半導體層和汲區半導體層，以共用同一源區半導體層。如圖1-3所示，高度方向Z上，同一列相鄰的兩個通道半導體條12之間設置一個共同的源區半導體條13，相鄰的兩個通道半導體條12的兩側分別設置一個汲區半導體條11。也就係說，在高度方 向Z上，兩相鄰的存儲子陣列層1a的同一列半導體條狀結構1b包括依次層疊的汲區半導體條11、通道半導體條12、源區半導體條13、通道半導體條12和汲區半導體條11，從而構成兩個半導體條狀結構，且這兩個半導體條狀結構共用同一源區半導體條13。如此，能夠在降低成本、減少工藝的同時，進一步提高該存儲器件的存儲密度。
請一併參閱圖4，存儲陣列1包括沿高度方向Z依次層疊的複數個存儲子陣列層1a，每個存儲子陣列層1a包括沿高度方向Z層疊的汲區半導體層、通道半導體層和源區半導體層。
每層存儲子陣列層1a中，汲區半導體層、通道半導體層和源區半導體層分別包括沿行方向X間隔分佈的複數條汲區半導體條11、通道半導體條12和源區半導體條13。
兩相鄰的存儲子陣列層1a包括依次層疊的汲區半導體層、通道半導體層、源區半導體層、通道半導體層和汲區半導體層，以共用同一源區半導體層。
每兩層存儲子陣列層1a之間設置一個層間隔離層以與其它兩層存儲子陣列層1a彼此隔離。例如，在高度方向Z上，第一層的存儲子陣列層1a和第二層的存儲子陣列層1a與第三層的存儲子陣列層1a和第四層的存儲子陣列層1a之間設置一層間隔離層；第三層的存儲子陣列層1a和第四層的存儲子陣列層1a與第五層的存儲子陣列層1a和第六層的存儲子陣列層1a之間設置另一層間隔離層，可以依此不斷疊加。可以理解，其中一層間隔離層位於第二層的存儲子陣列層1a與第三層的存儲子陣列層1a之間；另一層間隔離層位於第四層的存儲子陣列層1a與第五層的存儲子陣列層1a之間。
具體地，如圖4所示，在高度方向Z上，同一列的半導體條狀結構中，每兩個半導體條狀結構之間設置了一個層間隔離條14a。類似地，其它列的半導體條狀結構中，每兩個半導體條狀結構之間也設置了一個層間隔離條14a。本領域的通常知識者可以理解的係，在同一水平面上的複數個層間隔離條14a構成了一個層間隔離層，以與其它兩層存儲子陣列層1a中的半導體條狀結構彼此隔離。
換句話而言，在本發明中，每個堆疊結構1b可以包括多組堆疊子 結構，每組堆疊子結構包括沿高度方向Z依次層疊的汲區半導體條11、通道半導體條12、源區半導體條13、通道半導體條12和汲區半導體條11，從而共用同一源區半導體條13。堆疊結構1b中，相鄰兩組堆疊子結構之間設置一個層間隔離條14a，以彼此隔離。也就係說，兩相鄰的存儲子陣列層1a中同一列的汲區半導體條11、通道半導體條12、源區半導體條13、通道半導體條12和汲區半導體條11構成了一個堆疊子結構，因此相鄰的兩個存儲子陣列層1a共用一個源區半導體條13。
請繼續參閱圖4或圖1，存儲陣列1中還分佈有複數個隔離牆3，複數個隔離牆3在行方向X和列方向Y上按照矩陣排列。如圖1所示，每列汲區半導體條11、通道半導體條12和源區半導體條13的兩側，分別設置沿列方向Y分佈的複數個隔離牆3，每個隔離牆3沿高度方向Z和行方向X延伸相鄰，以隔開相鄰兩列汲區半導體條11、通道半導體條12和源區半導體條13的至少部分。也就係說，每個堆疊結構1b的兩側分別設置沿列方向Y分佈的複數個隔離牆3，以隔開相鄰兩列堆疊結構1b的至少部分。在具體實施例中，特別係在存儲器件的製造過程中，隔離牆3可以進一步作為支撐結構，在製造過程中和/或製程之後可以用來支撐相鄰兩列堆疊結構1b。此外，每個堆疊結構1b的兩側的部分區域還分別設置有支撐柱(圖未示，在下文中詳細介紹)，以在存儲陣列1的製造過程中和/或製程之後，利用支撐柱支撐相鄰兩列堆疊結構1b。
在列方向Y上，同一列的相鄰兩隔離牆3之間的區域，用於形成字線孔洞4的。也就係說，同一列任意相鄰兩隔離牆3，配合其兩側的兩列半導體條狀結構1b(即堆疊結構1b)，從而可以定義出複數個用來形成字線孔洞4的區域，對這些區域進行處理，從而可以形成對應的字線孔洞4。即，沿列方向Y延伸的複數列源區半導體條13、通道半導體條12和汲區半導體條11穿設於沿行方向X延伸的複數行隔離牆3，以與複數個隔離牆3配合定義複數個字線孔洞4。其中，每個字線孔洞4沿高度方向Z延伸。
每個字線孔洞4用於填充閘極材料，以形成閘極條2。也就係說，在列方向Y上，同一列相鄰兩隔離牆3之間填充有閘極條2。
請一併參閱圖5，其中，圖5繪示為本發明一實施例提供的存儲單元的立體結構示意圖。如圖5所示，存儲單元包括汲區部分11’、通道部分 12’、源區部分13’和閘極部分2’，其中，汲區部分11’、通道部分12’、源區部分13’分別沿高度方向Z層疊，通道部分12’位於汲區部分11’和源區部分13’之間，閘極部分2’位於汲區部分11’、通道部分12’和源區部分13’的一側，且沿高度方向Z延伸。汲區部分11’，通道部分12’和源區部分13’分別為單晶半導體。
此外，在高度方向Z上，閘極部分2’與通道部分12’在一投影平面上的投影至少部分重合。投影平面位於汲區部分11’、通道部分12’、源區部分13’的一側並沿高度方向Z和汲區部分11’、通道部分12’和源區部分13’的延伸方向進行延伸。
如圖5所示，本領域的通常知識者容易理解的係，汲區部分11’係圖1-4所示的一個汲區半導體條11的一部分，通道部分12’係圖1-4所示的一個通道半導體條12的一部分，源區部分13’係圖1-4所示的一個源區半導體條13的一部分，閘極部分2’為圖1-4所示的一個閘極條的一部分。因此，在高度方向Z上，複數個存儲子陣列層1a包括複數個存儲單元。
此外，如圖5所示，閘極部分2’與汲區部分11’、通道部分12’、源區部分13’之間設置有存儲結構部分5’，其中，存儲結構部分5’可以用來存儲電荷；閘極部分2’與汲區部分11’、通道部分12’、源區部分13’以及夾設在閘極部分2’與通道部分12’之間的存儲結構部分5’構成一個存儲單元。其中，存儲單元可以透過存儲結構部分5’中係否存在存儲電荷的狀態來表示邏輯資料1或者邏輯資料0，從而實現資料的存儲。存儲結構部分5’可以包括電荷能陷存儲結構部分、浮置閘存儲結構部分或者其它類型的電容式存儲結構部分。
因此，本領域的通常知識者可以理解的係，在圖1-4所示的存儲陣列1中，閘極條2與汲區半導體條11、通道半導體條12和源區半導體條13之間也設置存儲結構5，以使每個存儲單元可以利用其相應的存儲結構部分5’來存儲電荷。
此外，需要指出的係，為了方便圖式示出存儲結構部分5’，圖5所示的汲區部分11’、通道部分12’、源區部分13’、閘極部分2’和存儲結構部分5’的尺寸，僅僅係為了示意，並不代表實際的尺寸或者比例。
本領域的通常知識者可以理解的係，如上，閘極條2與相鄰的通道半導體條12在上述投影平面上投影重合的部分，係用來作為存儲單元的控制 閘極，因此，閘極條2中作為閘極部分2’即係其與通道半導體條12在投影平面上投影重合的部分；通道半導體條12與閘極條2在上述投影平面上投影重合的部分，即係通道半導體條12的相應部分，作為阱區，因此，通道半導體條12中作為通道部分12’即係其與閘極條2在投影平面上投影重合的部分；汲區半導體條11和源區半導體條13中作為汲區部分11’和源區部分13’，即係汲區半導體條11和源區半導體條13中設置在通道部分12’之上或之下的部分，作為半導體汲區和半導體源區。
類似地，存儲結構部分5’係位於通道部分12’與閘極部分2’之間的存儲結構5中的部分。
請繼續參閱圖1-圖4，一個閘極條2的兩側分佈兩列相鄰的汲區半導體條11、通道半導體條12和源區半導體條13；因此，這兩列相鄰的汲區半導體條11、通道半導體條12和源區半導體條13共用該同一閘極條2。也就係說，對於一閘極條2而言，在一層存儲子陣列層1a中，其配合左側的汲區半導體條11、通道半導體條12和源區半導體條13的相應部分構成了一個存儲單元，其配合右側的汲區半導體條11、通道半導體條12和源區半導體條13的相應部分又構成了另一個存儲單元。換句話而言，在同一行中，一層存儲子陣列層1a中一列汲區半導體條11、通道半導體條12和源區半導體條13左右兩側設置有兩條閘極條2，因此，其配合其左側的閘極條2的部分構成了一個存儲單元，其配合其右側的閘極條2的部分又構成了一個存儲單元，也就係說，同一行中，一層存儲子陣列層1a中一列汲區半導體條11、通道半導體條12和源區半導體條13被其左右側的兩條閘極條2所共用。
具體地，請一併參閱圖6，圖6繪示為兩個存儲單元共用同一列汲區半導體條、通道半導體條和源區半導體條的立體結構示意圖；如圖6所示，沿高度方向Z層疊的源區部分13’、通道部分12’、汲區部分11’配合其左側的閘極部分2’以及兩者之間的存儲結構部分5’，構成了一個存儲單元；同樣地，汲區部分11’、通道部分12’、源區部分13’配合其右側的閘極部分2’以及兩者之間的存儲結構部分5’，又構成了另一個存儲單元，因此，兩個存儲單元共用相同的汲區部分11’、通道部分12’、源區部分13’。
為便於理解，可以認為，汲區部分11’、通道部分12’、源區部分 13’配合其左側的閘極部分2’以及兩者之間的存儲結構部分5’，形成了一個存儲單元(bit)；汲區部分11’、通道部分12’、源區部分13’配合其右側的閘極部分2’以及兩者之間的存儲結構部分5’，形成了另一個存儲單元(bit)。
因此，返回繼續參閱圖1-4，本領域的通常知識者可以理解的係，每一字線孔洞4中的左右兩側都先設置有存儲結構5，然後再在該字線孔洞4中填充閘極材料，形成閘極條2，即兩列相鄰的汲區半導體條11、通道半導體條12和源區半導體條13配合存儲結構5共用該同一閘極條2。
結合圖1-3和圖5-6，在一實施例中，上述每一汲區半導體條11、通道半導體條12和源區半導體條13分別為標準條狀結構。即，每一汲區半導體條11、通道半導體條12和源區半導體條13沿各自延伸方向的每一位置的橫截面均係標準的矩形截面。該實施例所對應的存儲單元具體可參見圖5和圖6。
在另一實施例中，結合圖4和圖7，圖7為本發明另一實施例提供的存儲單元的立體結構示意圖；每一汲區半導體條11、通道半導體條12和源區半導體條13分別包括本體結構15a和複數個凸起部15b。本體結構15a沿列方向Y延伸，並呈條狀。複數個凸起部15b呈兩列分佈於本體部的兩側，且每一列包括複數個間隔設置的凸起部15b，每一凸起部15b沿行方向X從本體結構15a沿背離本體結構15a的方向向對應的閘極條2(字線孔洞4)進行延伸。也就係說，每列汲區半導體條11、通道半導體條12和源區半導體條13中，兩列凸起部15b分別從條狀的本體結構15a朝向兩側的閘極條2(字線孔洞4)進行延伸。因此，本領域的通常知識者可以理解的係，在字線孔洞4中形成的存儲結構5和閘極條2靠近汲區半導體條11、通道半導體條12和源區半導體條13的表面為彎曲的凹面。
如圖7所示，對於存儲單元而言，汲區部分11’、通道部分12’、源區部分13’具有本體部分15a’和凸起部15b’，存儲結構部分5’和閘極部分2’具有對應於凸起部15b’的凹面，以包裹凸起部15b遠離本體結構15a的表面。
在本發明中，透過使每一汲區半導體條11、通道半導體條12和源區半導體條13包括朝向兩側凸起的凸起部15b，能夠增加每一汲區半導體條11、通道半導體條12和源區半導體條13的表面積，以增加每一存儲單元中通道部分12’與閘極部分2’的對應區域的面積，從而增強存儲器件的性能。
具體的，凸起部15b遠離本體結構15a的凸面可以為弧面或者其它形式的凸面，其中，弧面可以包括柱狀的半圓面，每列汲區半導體條11、通道半導體條12和源區半導體條13的凸起部15b構成一個柱狀的半圓柱。與該凸起部15b對應設置的閘極條2，其朝向汲區半導體條11、通道半導體條12和源區半導體條13的表面為凹面，該凹面為與凸起部15b的凸面對應的弧面，以保證閘極條2與對應位置處的通道半導體條12相互匹配。
在一具體實施例中，如圖4所示，存儲結構5在字線孔洞4內沿高度方向Z延伸，且設置在閘極條2與相鄰的汲區半導體條11、通道半導體條12和源區半導體條13之間，以與對應位置處的汲區半導體條11的部分、通道半導體條12的部分和源區半導體條13的部分形成若干存儲單元。在本發明中，存儲結構5可以為電荷能陷存儲結構、浮置閘存儲結構或者其它類型的電容式介質結構。
參見圖8，圖8為本發明又一實施例提供的存儲單元的立體結構示意圖；在本實施例中，存儲結構5採用電荷能陷存儲結構。如圖8所示，存儲單元的存儲結構部分5’包括第一介質部分51、電荷存儲部分52和第二介質部分53。其中，第一介質部分51位於電荷存儲部分52與層疊的汲區部分11’、通道部分12’和源區部分13’之間，電荷存儲部分52位於第一介質部分51與第二介質部分53之間，第二介質部分53位於電荷存儲部分52與閘極部分2’之間。其中，電荷存儲部分52用於存儲電荷，以使存儲單元實現資料的存儲。
因此，參考圖8，本領域的通常知識者可以理解的係，本發明如圖1-4所示的存儲陣列中的存儲結構5包括第一介質層、電荷存儲層和第二介質層，第一介質層位於電荷存儲層與汲區半導體條11、通道半導體條12和源區半導體條13之間，電荷存儲層位於第一介質層與第二介質層之間，第二介質層位於電荷存儲層與閘極條2之間。
其中，第一介質層(第一介質部分51)和第二介質層(第二介質部分53)可採用絕緣材質製成，例如氧化矽材質製成。電荷存儲層(電荷存儲部分52)可採用具有電荷能陷特性的的存儲材質製成，特別的，電荷存儲層採用氮化矽材質製成。因此，第一介質層(第一介質部分51)、電荷存儲層(電荷存儲部分52)和第二介質層(第二介質部分53)構成了一個ONO存儲結構。 具體地，也可以參見下文涉及電荷能陷存儲結構的存儲器件的製程方法。
在另一具體實施例中，參見圖9，圖9為本發明又一實施例提供的存儲器件的立體結構的部分示意圖。在本實施例中，存儲結構5為浮置閘存儲結構，浮置閘存儲結構至少有部分在字線孔洞4內沿高度方向Z延伸，且設置在閘極條2與汲區半導體條11、通道半導體條12和源區半導體條13之間。
具體的，結合圖9-圖10，圖10為本發明再一實施例提供的存儲單元的立體結構示意圖；對於每個存儲單元，浮置閘存儲結構包括若干浮置閘54和包裹若干浮置閘54的絕緣介質。如圖9所示，透過字線孔洞4可以看出，若干浮置閘54沿高度方向Z間隔設置，每一浮置閘54沿行方向X設置於通道半導體條12的一側，且與通道半導體條12的相應部分對應。如圖10所示，包裹浮置閘54的絕緣介質包括通道半導體條12與浮置閘54之間的第一絕緣介質層56(可一併參閱下述圖41所示的第一絕緣介質層85a)，以及覆蓋浮置閘54其它幾個面的第二絕緣介質層(圖未示出，請參閱下述圖41所示的第二絕緣介質層85b)。也就係說，浮置閘54與通道半導體條12的相應部分之間、相鄰兩個浮置閘54之間、浮置閘54與閘極條2之間均存在絕緣介質。絕緣介質將浮置閘54的任意表面包裹，以將浮置閘54與其它結構完全隔離。
其中，浮置閘54採用複晶矽材質製成。絕緣介質可採用氧化矽材質等絕緣材質製成。具體地，可以參見下文涉及浮置閘存儲結構的存儲器件的製程方法。
在圖8和圖1-4所示的電荷能陷存儲結構的存儲單元中，存儲結構5採用第一介質層(第一介質部分51)、電荷存儲層(電荷存儲部分52)和第二介質層(第二介質部分53)構成了一個ONO存儲結構。
由於ONO存儲結構的特點係可以將植入進來的電荷固定在植入點附近，而浮置閘存儲結構(例如圖9-11採用複晶矽(poly)作為浮置閘)的特點係植入進來的電荷可以均勻地分佈在整個浮置閘54上。也就係說，ONO存儲結構中，電荷只能在植入/移除方向上移動，即存儲電荷只能固定在植入點附近，其不能在電荷存儲層中任意的移動，特別係其不能在電荷存儲層的的延伸方向而進行移動，因此，對於ONO存儲結構而言，電荷存儲層只需要在其正面和背面上設置有絕緣介質即可，每個存儲單元中存儲的電荷會固定在電荷存儲部分52 的植入點附近，其不會沿著同一層的電荷存儲層移動到其它存儲單元中的電荷存儲部分52中；而浮置閘存儲結構中，電荷不但能夠在植入/移除方向上移動，而且可以在浮置閘54中進行任意移動，因此，如果浮置閘54係一個連續的整體，則存儲電荷可以沿著浮置閘54的延伸方向進行移動，從而移動至其它存儲單元中的浮置閘54中。因此，對於浮置閘存儲結構，每一個存儲單元的浮置閘54都係獨立的，每個浮置閘的各個表面均需要被絕緣介質所覆蓋，彼此隔離，防止一存儲單元中的浮置閘54上存儲的電荷移動到其它存儲單元中的浮置閘54上。
也就係說，對於圖8和圖1-4所示的電荷能陷存儲結構的存儲單元和存儲器件，存儲結構5可以在字線孔洞4中從上至下地延伸，電荷存儲層的兩側設置第一介質層和第二介質層即可。
而在圖9-11所示的浮置閘存儲結構中，每一個存儲單元的浮置閘54都係獨立的，每個浮置閘54的各個表面均需要被絕緣介質所覆蓋，彼此隔離，防止一存儲單元中的浮置閘54上存儲的電荷移動到其它存儲單元中的浮置閘上。
本領域的通常知識者可以理解的係，絕緣介質中的某些部分的絕緣介質(例如上文所提到的第二絕緣介質層85b)係彼此互連的，只要能夠確保每個存儲單元的浮置閘54係彼此獨立的，且每個浮置閘54的表面均被絕緣介質包裹即可，因此，在字線孔洞4中，包裹浮置閘54的部分的絕緣介質(例如上文所提到的第二絕緣介質層85b)可以大致在高度方向上延伸，包裹著各個存儲單元的浮置閘54。具體地，具有浮置閘存儲結構的存儲器件可以參見下文中涉及浮置閘存儲結構的存儲器件的製程方法。
此外，本領域的通常知識者可以理解的係，存儲結構5也可以採用其它類型的存儲結構，例如鐵電或者可變電阻等其它類型的電容式存儲結構。
在一實施例中，參見圖11，圖11為本發明再一實施例提供的存儲器件的立體結構示意圖。在圖11中僅僅示出了3層存儲子陣列層1a，這僅僅只係示意，本領域的通常知識者可以理解的係，存儲器件中包括複數層的存儲子陣列層1a，每兩層存儲子陣列層1a之間用一層間隔離層(複數個層間隔離條14a所構成)彼此隔開。該存儲器件還包括複數條字線(Word Line，WL)和複數條 字線連接線7。
如上，閘極條2與相鄰的一堆疊結構1b中的一通道半導體條12在上述投影平面上投影重合的部分，係用來作為對應的存儲單元的控制閘極；因此，每個閘極條2用於形成複數個存儲單元的控制閘極(Control Gate，CG)。眾所周知，一行存儲單元的控制閘極會需要與一條對應的字線連接，透過字線來為這一行的存儲單元的控制閘極施加電壓，從而控制存儲單元執行各種存儲器操作。
在本發明中，如圖11所示，複數條字線設置在複數個存儲子陣列層1a之上，且在列方向Y上間隔分佈，每條字線沿行方向X延伸。且每條字線對應連接複數條字線連接線7。與同一字線連接的複數個字線連接線7分別沿高度方向Z延伸，且分別延伸至同一行的複數個字線孔洞4中的閘極條2上，以與對應的字線孔洞4內的閘極條2連接，從而實現當前字線與複數個存儲子陣列層1a中的同一行的複數個存儲單元的控制閘極的連接。可以理解，複數個字線孔洞4和複數個字線連接線7一一對應設置。
具體的，同一行的字線可以係單獨一根字線，連接同一行的每個字線孔洞4中的閘極條2。當然，同一行的字線也可以包括多種類型的字線；同一行上的複數個字線孔洞4中的閘極條2可以分別連接對應行的不同類型的字線。在一具體實施例中，如圖11所示，同一行的複數個閘極條2分別用於連接兩條對應的字線，即每行字線包括一奇數字線8a和一偶數字線8b兩種類型。需要說明的係，本發明中與同一行的複數個閘極條2連接的一個奇數字線8a和一個偶數字線8b定義為一行字線，與一行閘極條2對應。
具體的，複數層存儲子陣列層1a中，相同行的一部分的存儲單元分別透過同行的奇數字線孔洞4連接至對應行的奇數字線8a；複數層存儲子陣列層1a中相同行的剩餘部分的存儲單元分別透過同行的偶數字線孔洞4連接至對應行的偶數字線8b。比如，第一行的第一部分存儲單元透過第一行的第一個字線孔洞4、第三個字線孔洞4、第五個字線孔洞4...第n-1個字線孔洞4分別連接至第一行的奇數字線8a；第一行的第二部分存儲單元透過第一行的第二個字線孔洞4、第四個字線孔洞4、第六個字線孔洞4......第n個字線孔洞4分別連接至第一行的偶數字線8b。其中，n為大於1的偶數。也就係說，同一行字線 的奇數字線8a連接這一行奇數字線孔洞4所對應的複數層存儲子陣列層1a中的複數個存儲單元(第一部分存儲單元)；同一行字線的偶數字線8b連接這一行偶數字線孔洞4所對應的複數層存儲子陣列層1a中的複數個存儲單元(第二部分存儲單元)。
如上，由於每列汲區半導體條11、通道半導體條12、源區半導體條13的一側分佈有奇數字線孔洞4，而其另一側分佈有偶數字線孔洞4，因此，每層存儲子陣列層1a中的每條汲區半導體條11、通道半導體條12、源區半導體條13，可以配合其一側的奇數字線孔洞4中的奇數閘極條2，以及其之間設置的存儲結構5，用於構成一個存儲單元，即第一存儲單元；每層存儲子陣列層1a中的每條汲區半導體條11、通道半導體條12、源區半導體條13，可以配合其另一側的偶數字線孔洞4中的偶數閘極條2，以及其之間設置的存儲結構5，用於構成另一個存儲單元，即第二存儲單元。
換句話而言，每個字線孔洞4內填充的閘極條2可以配合每層存儲子陣列層1a中左側的汲區半導體條11、通道半導體條12、源區半導體條13以及存儲結構5，用於構成一個存儲單元(bit)；也可以配合每層存儲子陣列層1a中右側的汲區半導體條11、通道半導體條12、源區半導體條13以及存儲結構5，用於構成另一個存儲單元。
因此，對於奇數字線孔洞4而言，每層存儲子陣列層1a中的每條汲區半導體條11、通道半導體條12和源區半導體條13的左半部分或者右半部分配合對應的奇數字線孔洞4中的閘極條2，用於構成一第一存儲單元。具體地，每層的存儲子陣列層1a中，每列汲區半導體條11、通道半導體條12和源區半導體條13，例如，從左至右的第一列汲區半導體條11、通道半導體條12和源區半導體條13的左側的字線孔洞4為奇數字線孔，該列的汲區半導體條11、通道半導體條12和源區半導體條13配合其左側的奇數字線孔洞4中的閘極條2，用於構成第一存儲單元。從左至右的第二列汲區半導體條11、通道半導體條12和源區半導體條13的右側的字線孔洞4為奇數字線孔洞，該列的汲區半導體條11、通道半導體條12和源區半導體條13配合其一側的奇數字線孔洞4中的閘極條2，也用於構成一第一存儲單元。
類似地，對於偶數字線孔洞4而言，每層存儲子陣列層1a中的每 條汲區半導體條11、通道半導體條12和源區半導體條13配合其另一側的偶數字線孔洞4中的閘極條2，用於構成第二存儲單元。具體地，每層的存儲子陣列層1a中，每列汲區半導體條11、通道半導體條12和源區半導體條13，例如，從左至右的第一列汲區半導體條11、通道半導體條12和源區半導體條13的右側的字線孔洞為偶數字線孔洞4，該列的汲區半導體條11、通道半導體條12和源區半導體條13配合其右側的偶數字線孔洞4中的閘極條2，用於構成一第二存儲單元。從左至右的第二列汲區半導體條11、通道半導體條12和源區半導體條13的左側的的字線孔洞為偶數字線孔洞4。該列的汲區半導體條11、通道半導體條12和源區半導體條13配合其左側的偶數字線孔洞4中的閘極條2，也構成一第二存儲單元。
因此，在本發明中，存儲陣列1中的閘極條2分別連接相應的字線，同一行的閘極條2連接一行對應的字線，其中，同一行中，設置在奇數字線孔洞4內的閘極條2連接該行字線中的奇數字線8a；設置在偶數字線孔洞4內的閘極條2連接該行字線中的偶數字線8b。也就係說，複數層存儲子陣列層1a中相同行的所有第一存儲單元分別透過同行的奇數字線孔洞4中的奇數閘極條2連接至對應行的奇數字線8a；複數層存儲子陣列層1a中相同行的所有第二存儲單元分別透過同行的偶數字線孔洞4中的偶數閘極條2連接至對應行的偶數字線8b。
當然，在其它實施例中，還可以係，同一行上，每相鄰的三個、四個或五個字線孔洞4等為一組連，則每行字線則包括三個、四個或五個等不同類型的字線，每組中的每個字線孔洞4內的閘極條2分別連接不同類型的字線。
此外，如圖11所示，在本發明中，可以定義字線的行數與字線孔洞4的行數係一致的。也就係說，如圖11所示，雖然同一行的字線孔洞4中的閘極條2係分別連接一個對應的奇數字線8a和一個對應的偶數字線8b，然，對應同一行的字線孔洞4的一個奇數字線8a和一個偶數字線8b，可以定義為一行字線，與一行閘極條2(字線孔洞4)對應。即，每行字線分別包括一個奇數字線8a和一個偶數字線8b兩種類型，則字線的行數與字線孔洞4的行數係一致的。另，還需要注意的係，如圖11所示，在每一行中，非首端和非末端的字線 孔洞4左右兩側均對應一列汲區半導體條11、通道半導體條12和源區半導體條13。然，從左至右，對於首端的字線孔洞4，其只有右側對應一列汲區半導體條11、通道半導體條12和源區半導體條13；對於末端的字線孔洞4，其只有左側對應一列汲區半導體條11、通道半導體條12和源區半導體條13。因此，本領域的通常知識者可以理解的係，在每一行中，首端的字線孔洞4和末端的字線孔洞4在功能上構成的一個完整的字線孔洞。
如圖11所示，在本實施例中，存儲器件中的複數層存儲子陣列層1a之上可以設置複數個字線8a或者8b，其透過字線連接線7而連接至對應的字線孔洞4。
當然，本領域的通常知識者可以理解的係，複數個字線8a或者8b也可以設置在另一堆疊晶片上，堆疊晶片可以以堆疊的方式與存儲器件所在的晶片堆疊在一起並實現電連接，例如其可以採用混合鍵合(hybrid bonding)的方式實現堆疊晶片與存儲器件所在晶片的堆疊。存儲器件中的字線連接線7遠離閘極條2的一端作為存儲器件的字線連接端，用於與存儲器件在高度方向Z上堆疊在一起的堆疊晶片連接。
此外，如圖11所示，在另一實施例中，存儲器件還可以進一步包括複數個字線引出線6a或者6b，每個字線8a或者8b進一步分別對應連接一個字線引出線6a或者6b，字線引出線6a或者6b在高度方向Z上延伸，且相對於字線連接線7遠離閘極條2，字線引出線6a或者6b遠離字線8a或者8b的一端作為字線連接端，用於與存儲器件在高度方向Z上堆疊在一起的堆疊晶片連接，即將字線設置在存儲陣列晶片上，而控制電路設置在另一晶片上。當然，本領域的通常知識者能夠理解的係，每個字線8a或者8b也可以透過對應的字線引出線6a或者6b，與存儲器件所在晶片上的控制電路連接，即將相關的線路、存儲陣列和控制電路設置在同一晶片上。
請繼續參閱圖12，圖12為本發明一實施例所示的存儲器件的部分存儲單元的電路連接示意圖。如圖12所示，對於複數層存儲子陣列層1a的每列汲區半導體條11、通道半導體條12和源區半導體條13，在其末端，同一列的複數個汲區半導體條11分別透過不同的位線連接線11a引出，如圖12所示，位線連接線11a係在高度方向Z上延伸。例如，第一列的汲區半導體條11、通 道半導體條12和源區半導體條13，第一層存儲子陣列層1a中的汲區半導體條11在其末端透過一條位線連接線11a引出，其中，位線連接線11a遠離汲區半導體條11的一端可作為位線連接端；第二層存儲子陣列層1a中的汲區半導體條11在其末端透過另一個位線連接線11a引出，另一位線連接線11a遠離對應的汲區半導體條11的一端作為另一個位線連接端；......，依次類推。因此，每條汲區半導體條11可作為一條位線，透過位線連接端而接收位線電壓。
本領域的通常知識者可以理解的係，存儲器件也可以透過位線連接端，與存儲器件在高度方向Z上堆疊在一起的其它堆疊晶片連接，利用其它堆疊晶片透過位線連接端向存儲器件中作為位線的各個汲區半導體條11提供位線電壓。當然，位線連接端也可以用於與存儲器件所在晶片上的控制電路連接，即，將相關的線路、存儲陣列1和控制電路設置在同一晶片上。
類似地，對於複數層存儲子陣列層1a的每列汲區半導體條11、通道半導體條12和源區半導體條13，在其末端，同一列的複數個源區半導體條13分別透過對應的源極連接線13a引出，源極連接線13a係在高度方向Z上延伸。
如圖12所示，存儲器件中的所有源極連接線13a可以分別連接至同一條公共源極線13b，透過公共源極線13b和源極連接線13a而向存儲器件中的源區半導體條13施加源極電壓。
當然，本領域的通常知識者可以理解的係，在其它實施例中，存儲器件也可以包括複數條公共源極線13b，例如預設數量的複數條公共源極線13b，複數層存儲子陣列層1a中的源區半導體條13可以按照預設的規則，透過對應的源極連接線13a而連接至不同的複數條公共源極線13b。此外，也可以與汲區半導體條11對應的位線連接線11a類似，每個源區半導體條13對應的源極連接線13a遠離源區半導體條13的一端可以作為源區連接端，來分別接收源極電壓。
請繼續參閱圖12，存儲器件還可以進一步包括公共源極引出線13d，其連接公共源極線13b，其中公共源極線13b連接存儲器件中的所有源極連接線13a。公共源極引出線13d遠離存儲器件中的存儲陣列1，且在高度方向Z上延伸，其中，公共源極引出線13d遠離公共源極線13b的一端可以作為公共源極連接端，用於與存儲器件在高度方向Z上堆疊在一起的其它堆疊晶片連接。 當然，公共源極連接端也可以用於與存儲器件所在晶片上的控制電路連接，即，將相關的線路、存儲陣列和控制電路設置在同一晶片上。
當然，本領域的通常知識者可以理解的係，公共源極線13b也可以設置在與存儲器件在高度方向Z上堆疊在一起的其它堆疊晶片中。也就係說，可以利用源極連接線13a遠離對應的源區半導體條13的一端作為源極連接端，以用於與存儲器件在高度方向Z上堆疊在一起的其它堆疊晶片連接，從而將公共源極線13b設置在其它堆疊晶片中。
同上，對於複數層存儲子陣列層1a的每列汲區半導體條11、通道半導體條12和源區半導體條13，在其末端，同一列的複數個通道半導體條12分別透過對應的阱區連接線12a引出，阱區連接線12a係在高度方向Z上延伸。
如圖12所示，存儲器件中所有的阱區連接線12a分別連接至同一公共阱區線12b，因此，其可以透過這條公共阱區線12b統一給存儲器件中的所有通道半導體條12施加阱區電壓。
當然，本領域的通常知識者可以理解的係，存儲器件中的每個通道半導體條12對應的阱區連接線12a可以分別連接複數條獨立阱區電壓線，以分別給每個通道半導體條12施加阱區電壓。例如，與上述類似，每個通道半導體條12對應的阱區連接線12a遠離通道半導體條12的一端作為一個阱區連接端，其用來接收單獨的阱區電壓。
請繼續參閱圖12，存儲器件中所有的阱區連接線12a分別連接至同一公共阱區線12b；存儲器件還可以進一步包括公共阱區引出線12d，其連接公共阱區線12b，公共阱區引出線12d遠離存儲器件中的存儲陣列1，且在高度方向Z上延伸，其中，公共阱區引出線12d遠離公共阱區線12b的一端可以作為公共阱區連接端，用於存儲器件在高度方向Z上堆疊在一起的其它堆疊晶片連接。當然，公共阱區連接端也可以用於與存儲器件所在晶片上的控制電路連接，即，將相關的線路、存儲陣列1和控制電路設置在同一晶片上。也就係說，透過公共阱區線12b從而可以將存儲器件中的所有通道半導體條12連接在一起，共同接收同一阱區電壓。在本實施例中，通道半導體條12為p型半導體條，形成p-well，存儲器件中的所有通道半導體條12透過公共阱區線12b而連接在一起，其透過公共阱區線12b接收同一阱區電壓。此外，本實施例中，存儲器件 透過同一公共源極線13b進行信號的讀取。
當然，本領域的通常知識者可以理解的係，公共阱區線12b也可以設置在與存儲器件在高度方向Z上堆疊在一起的其它堆疊晶片中。也就係說，可以利用阱區連接線12a遠離對應的通道半導體條12的一端作為阱區連接端，以用於與存儲器件在高度方向Z上堆疊在一起的其它堆疊晶片連接，從而將公共阱區線12b設置在其它堆疊晶片中。
此外，需要注意的係，如圖11和13所示，在本發明中，各種導線，例如字線8a或者8b、字線連接線7、字線引出線6a或者6b、公共源極線13b、公共阱區線12b等等均係設置在存儲器件中的存儲陣列1的同一側，即設置在存儲陣列1的上方，因此，其保證了存儲陣列1中的汲區半導體條11、通道半導體條12和源區半導體條13可以採用磊晶生長而形成的單晶半導體條，而沈積方式只能形成複晶的半導體條。相較於沈積方式形成的複晶半導體條，本發明磊晶生長形成的汲區半導體條11、通道半導體條12和源區半導體條13，可以獲得優越的器件性能，極大地提升相關存儲器件的性能。具體的，採用單晶半導體(單晶汲區半導體條11、通道半導體條12和源區半導體條13)的存儲單元與採用複晶半導體的存儲單元相比，複晶半導體的存儲單元擁有更多的介面，電子在透過複晶半導體時，會沿著介面移動，即電子運動的距離增加，電流會顯著下降；根據實際經驗檢驗，複晶半導體的存儲單元的電流只有單晶半導體的存儲單元的電流1/10，因此，本發明的存儲器件採用單晶半導體的存儲單元，其可以極大地改善存儲器件的性能。另外，複晶半導體的存儲單元電流小，會影響存儲單元在進行讀寫操作(Program，PGM)和擦除操作(Erase，ERS)之間的讀取視窗(Read window)，對存儲器件的可靠性影響很大，特別係對於NOR存儲器件的可靠性影響極大。此外，對於NOR存儲器件而言，如果使用熱載子注入(Hot Carrier Injection，HCI)方式進行讀寫操作，則必須採用單晶半導體才能完成。
另，由於本發明中各種導線設置在存儲器件中的存儲陣列1的同一側，因此，其更加方便與堆疊晶片進行三維的鍵合堆疊處理，從而提高相關存儲器件的性能，分開製作晶片，有利於優化工藝，減少製作時間。
本領域的通常知識者可以理解的係，在一些實施例中，為了使存 儲器件獲取較好的性能，最外圍的存儲單元一般可以作為虛擬存儲單元(dummy cell)，並不進行實際的存儲工作。例如，最下層存儲子陣列層1a所包含的存儲單元，可以作為虛擬存儲單元。另，在一些實施例中存儲器件中，最左側和最右側分別設置的係一列汲區半導體條11、通道半導體條12和源區半導體條13，則最左側的一列汲區半導體條11、通道半導體條12和源區半導體條13配合其右側的字線孔洞4中的閘極條2以及兩者之間的存儲結構5，所構成的存儲單元，最右側的一列汲區半導體條11、通道半導體條12和源區半導體條13配合其左側的字線孔洞4中的閘極條2以及兩者之間的存儲結構5，所構成的存儲單元，也係作為虛擬存儲單元，不參加實際的存儲工作。
因此，在本發明中，非特意指出的話，全文中所涉及到的存儲子陣列層1a並不包括虛擬存儲單元所涉及到的最下層存儲子陣列層；汲區半導體條11、通道半導體條12和源區半導體條13也並不包括虛擬存儲單元所涉及到最左側的一列汲區半導體條11、通道半導體條12和源區半導體條13和最右側的一列汲區半導體條11、通道半導體條12和源區半導體條13。
因此，如上，在一行中，從左至右，對於首端的字線孔洞4，其只有右側對應一列汲區半導體條11、通道半導體條12和源區半導體條13；對於末端的字線孔洞4，其只有左側對應一列汲區半導體條11、通道半導體條12和源區半導體條13。因此，本領域的通常知識者可以理解的係，在一行中，首端的字線孔洞4和末端的字線孔洞4在功能上構成的一個完整的字線孔洞。
請一併參閱，結合圖13至圖16，圖13為圖11所示存儲器件的電路示意圖；圖14為圖11所示存儲器件的平面示意簡圖；圖15為每層位線對應的存儲單元的示意圖；圖16為字線和位線的三維分佈示意圖。
如圖13所示，存儲器件包括複數層存儲子陣列層1a(圖13顯示了6層)，複數層存儲子陣列層1a中的汲區半導體條11作為位線，例如BL-1-1、BL-1-2、BL-1-3、BL-1-4、BL-1-5、BL-1-6；每層存儲子陣列層1a中的複數列汲區半導體條11構成了複數列位線，例如BL-1-1、BL-2-1、......；存儲器件中複數層存儲子陣列層1a中的源區半導體13連接至一條公共源極線13b；存儲器件中複數層存儲子陣列層1a中的通道半導體條12連接至一條公共阱區線12b。此外，同一字線孔洞4中的一閘極條2與左右兩側的汲區半導體層11c、 通道半導體層12c和源區半導體層13c分別構成了兩列存儲單元(如中間兩列存儲單元所示)。奇數字數孔洞4對應的閘極條2連接至奇數字線WL-a，例如第一，第四列存儲單元，其對應第一和第三字線孔洞；偶數字數孔洞4對應的閘極條2連接至偶數字線WL-b，例如第二，第三列存儲單元，其對應第二字線孔洞。
如圖14-16所示，每層存儲子陣列層1a中，沿列方向延伸的汲區半導體條11、通道半導體條12和源區半導體條13，同一列的半導體條狀結構1b與左側字線孔洞4中的閘極條2形成一個存儲單元，與右側字線孔洞4中的閘極條2形成另一個存儲單元。第一行奇數字線孔洞4，例如hole-1，hole-3，......，連接第一行奇數字線WL-1-a，第一行偶數字線孔洞，例如hole-2，hole-4，......，連接第一行偶數字線WL-1-b。
如圖16所示，假設存儲器件包括P層存儲子陣列層1a、M行字線N列位線。則每層存儲子陣列層1a包括N列作為位線的汲區半導體條11，例如BL-1-1，......，BL-N-1所示；對於P層存儲子陣列層1a，例如BL-1-1，......，BL-N-P所示，存儲器件包括N*P個作為位線的汲區半導體條11。M行字線，例如WL-1-a/b，......，WL-M-a/b，分別與N列位線在行方向X和列方向Y所定義的投影平面上的投影交叉，形成複數個存儲單元。其中，P、M、N均為大於0的自然數。
根據上述條件，本領域的通常知識者可以理解的係，在同一行方向X上，存儲器件包括(N+1)個字線孔洞4，例如WL-hole-1-1，......’WL-hole-1-(N+1)所示；在同一列方向Y上，存儲器件包括M個字線孔洞4，例如WL-hole-1-(N+1)，......，WL-hole-M-(N+1)所示。每列汲區半導體條11、通道半導體條12和源區半導體條13的一側對應M個字線孔洞4。每行字線(一個奇數字線8a和一個偶數字線8b)對應(N+1)個字線孔洞4。如上，同一行中，首端和末端的字線孔洞4在每個存儲子陣列層1a中，只對應一個存儲單元，因此，其可以在功能上看成一個完整的字線孔洞4；而其它的字線孔洞4在每個存儲子陣列層1a中，對應兩個存儲單元(左右兩側各一個存儲單元)。因此，每行字線對應N*2*P個存儲單元。當N為偶數時，一個奇數字線8a對應(N/2+1)個字線孔洞，其包括同一行中首端和末端的字線孔洞4，也就係說，奇數字線8a也係 對應N/2個完整的字線孔洞4，對應(N/2)*P*2個存儲單元；一個偶數字線8b對應N/2個字線孔洞4，對應(N/2)*P*2個存儲單元。也就係說，奇數字線8a和偶數字線8b對應的存儲單元的個數係相同的。
在一具體實施例中，假如存儲器件具體包括8層存儲子陣列層1a和1024行字線，每行字線包括一個奇數字線8a和一個偶數字線8b，每層存儲子陣列層1a包括2048列作為位線的汲區半導體條11，存儲器件包括2048*8個作為位線的汲區半導體條11。
在同一行方向X上，存儲器件包括(2048+1=2049)個字線孔洞4；在同一列方向Y上，存儲器件包括1024個字線孔洞4。作為位線的每個汲區半導體條11對應1024個字線孔洞4，對應1024*2個存儲單元。每行字線對應(2048+1=2049)個字線孔洞4，首端和末端的字線孔洞4在每個存儲子陣列層1a中只對應一個存儲單元，則功能上構成一個完整字線孔洞4，其對應2048*2*8=32K個存儲單元。N為偶數2048，則一個奇數字線8a對應(2048/2+1=1025)個字線孔洞，其包括同一行中首端和末端的字線孔洞4，也就係說，奇數字線8a也係對應1024個完整的字線孔洞4，對應(2048/2)*8*2個存儲單元；一個偶數字線8b對應2048/2個字線孔洞4，對應(2048/2)*8*2個存儲單元。
存儲器件可以定義1/8個字線對應的1024*2個存儲單元為一個存儲頁(128個完整字線孔洞4)。存儲器件可以定義一行字線對應的32K個存儲單元為一個扇區(sector)，可以理解，一個扇區對應2個字線，(2048+1)個字線孔洞4(2048個完整字線孔洞4)，2048*2*8個存儲單元bit。
存儲器件可以定義16個扇區構成一個子存儲器件(eblk)，包括0.5M個存儲單元(2048*2*8*16=1024*2*2*8*16=1024*1024*0.5)。在具體實施例中，存儲器件包括64個子存儲器件，包括32M個存儲單元。每個存儲器件共用一個公共源極線13b和一個公共阱區線12b。
本實施例提供的存儲器件，包括存儲陣列1，存儲陣列1包括呈三維陣列分佈的複數個存儲單元，其中，存儲陣列1包括沿高度方向Z依次層疊的複數個存儲子陣列層1a，每個存儲子陣列層1a包括沿高度方向Z層疊的汲區半導體層、通道半導體層和源區半導體層；每個存儲子陣列層1a中的汲區半 導體層、通道半導體層和源區半導體層分別包括沿行方向X分佈的複數條汲區半導體條11、通道半導體條12和源區半導體條13，每條汲區半導體條11、通道半導體條12和源區半導體條13分別沿列方向Y延伸；每列汲區半導體條11、通道半導體條12和源區半導體條13的兩側分別設置沿列方向Y分佈的複數條閘極條2，每條閘極條2沿高度方向Z延伸；在高度方向Z上，每條閘極條2至少有部分與每層存儲子陣列層1a中的一條對應的通道半導體條12的部分在一投影平面上的投影重合，投影平面沿高度方向Z和列方向Y延伸，閘極條2的部分、通道半導體條12的相應部分、配合與通道半導體條12的相應部分相鄰的汲區半導體條11的部分和源區半導體條13的部分，用於構成一個存儲單元。相比於二維存儲陣列，該存儲器件的存儲密度較高。
如上，本發明的存儲器件包括兩種結構的存儲單元，在一實施例中，結合圖5、圖7、圖8和圖10，提供一種存儲單元，該存儲單元包括汲區部分11’、通道部分12’、源區部分13’和閘極部分2’。其中，汲區部分11’、通道部分12’、源區部分13’沿高度方向Z層疊，閘極部分2’位於汲區部分11’、通道部分12’、源區部分13’的一側，且沿高度方向Z延伸。在高度方向Z上，閘極部分2’與通道部分12’在沿高度方向Z延伸的投影平面上的投影至少部分重合，閘極部分2’與汲區部分11’、通道部分12’、源區部分13’之間設置有存儲結構部分5’。
其中，汲區部分11’為上述實施例提供的存儲器件的汲區半導體層的部分，通道部分12’為通道半導體層的部分，源區部分13’為源區半導體層的部分。汲區部分11’、通道部分12’、源區部分13’以及存儲結構部分5’的具體結構、功能及層疊方式可參見上述每一個存儲子陣列層1a中汲區半導體層、通道半導體層、源區半導體層及存儲結構5的具體結構、功能及層疊方式，且可實現相同或相似的技術效果，在此不再贅述。
其中，當汲區部分11’、通道部分12’、源區部分13’呈條狀結構，存儲結構部分5’為電荷能陷存儲結構部分時，該存儲單元的具體結構可參見圖5，該存儲單元的其它結構可參見上述關於圖5的相關描述。當汲區部分11’、通道部分12’、源區部分13’均包括本體結構15a和複數個凸起部15b，存儲結構部分5’為電荷能陷存儲結構部分時，該存儲單元的具體結構可參見圖7，該存儲 單元的其它結構可參見上述關於圖7的相關描述。當存儲結構部分5’為浮置閘存儲結構部分時，該存儲單元的具體結構可參見圖10和圖11，該存儲單元的其它結構可參見上述關於圖10和圖11的相關描述。
參見圖17，圖17為本發明一實施例提供的存儲器件的製程方法的流程圖。在本實施例中，提供一種存儲器件的製程方法，該方法可用於製備上述實施例圖1-圖4所提供的存儲器件，且存儲器件的存儲結構5為電荷能陷存儲結構。具體的，該方法包括：
步驟S21：提供半導體基材。
參見圖18，圖18為本發明一實施例提供的半導體基材的側視圖。半導體基材包括襯底81、設置在襯底81上的第一單晶犧牲半導體層82、形成在第一單晶犧牲半導體層82上的依次交替的兩層存儲子陣列層1a和第二單晶犧牲半導體層14，直至形成最上層的兩層存儲子陣列層1a。
其中，襯底81可為單晶襯底81；具體可為單晶矽材質。第一單晶犧牲半導體層82和/或第二單晶犧牲半導體層14可為鍺化矽(SiGe)。複數個存儲子陣列層1a在沿垂直襯底81的高度方向Z上依次層疊。每個存儲子陣列層1a包括沿高度方向Z層疊的汲區半導體層11c、通道半導體層12c和源區半導體層13c。而且在高度方向Z上，兩相鄰的存儲子陣列層1a可以共用源區，包括依次層疊的汲區半導體層11c、通道半導體層12c、源區半導體層13c、通道半導體層12c和汲區半導體層11c，以共用同一源區半導體層13c。因此，對於共源的存儲子陣列層1a而言，每兩層存儲子陣列層1a上設置一第二單晶犧牲半導體層14，以與其它兩層存儲子陣列層1a彼此隔離。第二單晶犧牲半導體層14可為鍺化矽半導體材質。
需要說明的係，圖18所示結構僅示例性地繪出半導體基材的部分結構；本領域的通常知識者可以理解，圖18所示的第一單晶犧牲半導體層82與第二單晶犧牲半導體層14之間實際設置的係具有共用源區半導體層13c的兩個存儲子陣列層1a，為了圖式的簡潔，圖中僅僅示意性地示出一層存儲子陣列層1a僅僅只係示意。
在一具體實施方式中，步驟S21具體可包括：
步驟S211a：提供襯底81。
其中，襯底81可為單晶襯底81；具體可為單晶矽材質。
步驟S212a：沿高度方向Z在襯底81上依次形成複數個存儲子陣列層1a。
其中，步驟S212a具體包括：
步驟a：在襯底81上以磊晶生長方式形成第一單晶犧牲半導體層82。
其中，第一單晶犧牲半導體層82可為鍺化矽。
步驟b：在第一單晶犧牲半導體層82上以磊晶生長方式依次交替形成兩層存儲子陣列層1a和第二單晶犧牲半導體層14。然後繼續形成兩層存儲子陣列層1a，可繼續重複堆疊第二單晶犧牲半導體層14和共源的兩層存儲子陣列層1a，直至形成最上層的共源的兩層存儲子陣列層。
其中，第二單晶犧牲半導體層14的材質與第一單晶犧牲半導體層82的材質相同，也可為鍺化矽。
本領域的通常知識者可以理解的係，在襯底81上先設置第一單晶犧牲半導體層82的目的在於，避免其上的複數個存儲子陣列層1a直接接觸襯底81從而造成漏電。然，如上，本發明的存儲器件中最下層的存儲子陣列層1a的器件性能不佳，因此，最下層的存儲子陣列層1a中的存儲單元一般係作為虛擬存儲單元的，並不參加實際的存儲器操作。因此，本領域的通常知識者可以理解的係，襯底81上也可以並不設置第一單晶犧牲半導體層82，直接在襯底81上形成作為虛擬存儲單元的一層存儲子陣列層1a或者共源的兩層存儲子陣列層1a，再在其上以磊晶生長方式依次交替形成第二單晶犧牲半導體層14和共源的兩層存儲子陣列層1a，直至形成最上層的共源的兩層存儲子陣列層1a。也就係說，作為虛擬存儲單元的最下層的一層存儲子陣列層1a或者共源的兩層存儲子陣列層1a，並不會參加實際的存儲器操作，因此，其也可以防止對襯底81造成漏電。
其中，相鄰兩層存儲子陣列層1a共用源區，每個共源的兩層存儲子陣列層1a的形成方式包括：
步驟b1：在下層的第一單晶犧牲半導體層82或第二單晶犧牲半導體層14上，以磊晶生長方式形成一第一摻雜類型的第一單晶半導體層。
具體的，可同時通入半導體材料氣體和第一類型摻雜離子氣體，以在下層的第一單晶犧牲半導體層82或第二單晶犧牲半導體層14上以磊晶生長的方式形成一層第一摻雜類型的第一單晶半導體層。該第一單晶半導體層作為汲區半導體層11c(或源區半導體層13c)。其中，第一摻雜離子可為砷離子。半導體材料可為現有形成汲區(或源區)的半導體材料。
步驟b2：在第一單晶半導體層上以磊晶生長的方式形成一層第二摻雜類型的第二單晶半導體層。
具體的，可同時通入半導體材料氣體和第二類型摻雜離子氣體，以在第一單晶半導體層上以磊晶生長的方式形成一層第二摻雜類型的第二單晶半導體層。該第二單晶半導體層作為通道半導體層12c。其中，第二摻雜離子可為BF2+離子。該半導體材料可為現有形成阱區的半導體材料。
步驟b3：在第二單晶半導體層上以磊晶生長的方式形成一層第一摻雜類型的第三單晶半導體層。
具體的，可同時通入半導體材料氣體和第一類型摻雜離子氣體，以在第二單晶半導體層上以磊晶生長的方式形成一層第一摻雜類型的第三單晶半導體層。該第三單晶半導體層作為源區半導體層13c(或者汲區半導體層11c)。其中，第一摻雜離子可為砷離子。半導體材料可為現有形成源區(或汲區)的半導體材料。
其中，在步驟S212a的具體實施過程中，在每兩層存儲子陣列層1a之間，進一步生成一層第二單晶犧牲半導體層14。而且在高度方向Z上，由第二單晶犧牲半導體層14隔離開的每相鄰的兩層存儲子陣列層1a包括依次層疊的汲區半導體層11c、通道半導體層12c、源區半導體層13c、通道半導體層12c和汲區半導體層11c，以共用同一源區半導體層13c。
步驟b4：在第三單晶半導體層上以磊晶生長方式形成一第二摻雜類型的第四單晶半導體層。
該步驟b4的具體實施方式與步驟b2類似。該第四單晶半導體層用於作為通道半導體層12c。
步驟b5：在第四單晶半導體層上以磊晶生長方式形成一第一摻雜類型的第五單晶半導體層。
該步驟b5的具體實施方式與步驟b1類似。該第五單晶半導體層用於作為汲區半導體層11c(或源區半導體層13c)。
其中，第一單晶半導體層、第二單晶半導體層和第三單晶半導體層構成一個存儲子陣列層1a；第三單晶半導體層、第四單晶半導體層和第五單晶半導體層構成另一個存儲子陣列層1a；兩個存儲子陣列層1a共用第三單晶半導體層作為共用的源區半導體層13c。
可以理解，在具體實施過程中，步驟b5之後，則在第五單晶半導體層上形成一層第二單晶犧牲半導體層14。之後，在第二單晶犧牲半導體層14上繼續執行步驟b1-b5，直至形成預設層數的存儲子陣列層1a。
也就係說，在每兩層存儲子陣列層1a之間，會形成一層第二單晶犧牲半導體層14。而且在高度方向Z上，由第二單晶犧牲半導體層14隔離開的每相鄰的兩層存儲子陣列層1a包括依次層疊的汲區半導體層11c、通道半導體層12c、源區半導體層13c、通道半導體層12c和汲區半導體層11c，以共用同一源區半導體層13c。
步驟S213a：在複數個存儲子陣列層1a上形成第一硬掩膜層83，並在第一硬掩膜層83和複數個存儲子陣列層1a中開設複數個隔離擋牆孔洞31，在隔離擋牆孔洞31中填充隔離物以形成複數個隔離牆3，以形成半導體基材。
其中，第一硬掩膜層83可為二氧化矽材質或者氮化矽材質。
具體的，參見圖19，圖19為在存儲子陣列層1a上開設複數個隔離擋牆孔洞31的俯視圖。可採用蝕刻方式開設複數個隔離擋牆孔洞31。隔離擋牆孔洞31在行方向X和列方向Y上按照矩陣排列，每一隔離擋牆孔洞31沿高度方向Z延伸直至襯底81表面。在隔離擋牆孔洞31中形成隔離牆3的具體結構可參見圖20，圖20為圖19所示的隔離擋牆孔洞31中形成複數個隔離牆3的俯視圖。具體的，靠近存儲器件的列方向Y邊緣處的隔離牆3，在列方向Y上進一步延伸至存儲器件的列方向Y邊緣處，以保證列方向Y邊緣處的隔離牆3能夠完全隔離相鄰兩列堆疊結構1b即可。具體的，在一些實施例中，靠近存儲器件的列方向Y邊緣處的隔離牆3為T形隔離牆3，即其包括橫向部分以及朝向存儲器件的列方向Y邊緣處的凸出部分，凸出部分與存儲器件的列方向Y邊緣處相接，以完全隔離相鄰兩列堆疊結構1b，防止兩列汲區半導體條11、通道 半導體條12和源區半導體條13之間短路。隔離牆3與第一硬掩膜層83可以採用同樣的材質製成。
在另一實施方式中，步驟S21具體包括：
步驟S211b：提供襯底81。
步驟S212b：在襯底81上形成複數個隔離牆3，其中，複數個隔離牆3在行方向X和列方向Y上按照矩陣排列，每一隔離牆3沿垂直於襯底81的高度方向Z延伸。
步驟S213b：沿高度方向Z在襯底81上和隔離牆3之間依次形成複數個存儲子陣列層1a。
其中，形成複數個存儲子陣列層1a的具體實施過程與上述步驟S212a中形成複數個存儲子陣列層1a的具體實施過程相同或相似，且可實現相同或相似的技術效果，具體可參見上文。
步驟S214b：在上述結構上形成一第一硬掩膜層83，以形成半導體基材。
具體的，可在經步驟S213b處理之後的產品結構上形成第一硬掩膜層83，第一硬掩膜層83位於複數個存儲子陣列層1a背離襯底81的一側表面。
步驟S22：在半導體基材上開設複數個字線孔洞，以將每層存儲子陣列層沿行方向分割成複數列汲區半導體條、通道半導體條和源區半導體條。
在具體實施過程中，步驟S22具體包括：
步驟S221：在第一硬掩膜層83上形成複數個字線開口831。
其中，參見圖21，圖21為在半導體基材上形成複數個字線開口831和字線孔洞4的俯視圖；可採用蝕刻的方式在第一硬掩膜層83上形成複數個字線開口831。複數個字線開口831在行方向X和列方向Y上按照矩陣排列。
步驟S222：對第一硬掩膜層83下的複數個存儲子陣列層1a進行蝕刻，以形成複數個字線孔洞4。
參見圖21至圖23，圖22為圖21所對應產品的E方向的剖視圖；圖23為圖21所對應產品的F方向的剖視圖。具體的，可採用蝕刻的方式加工字線孔洞4。如圖21所示，若干字線孔洞4區別於隔離牆3的位置間隔設置； 且複數個字線孔洞4在行方向X和列方向Y上按照矩陣排列，並將每層存儲子陣列層1a沿行方向X分割成複數列汲區半導體條11、通道半導體條12和源區半導體條13。如圖22所示，每一字線孔洞4沿高度方向Z延伸，且非邊緣處的每一字線孔洞4的左右兩側(如圖22所在方位的左側和右側)分別暴露出複數個存儲子陣列層1a的兩列汲區半導體條11、通道半導體條12和源區半導體條13的部分。其中，每一字線孔洞4左側相對兩側係汲區半導體條11、通道半導體條12和源區半導體條13；前後相對兩側係隔離牆3。在本步驟中，可以採用對半導體材質高蝕刻比，而對隔離牆3低蝕刻比的蝕刻液來加工形成字線孔洞4。此外，如圖2-4所示，最左側的邊緣字線孔洞4，其只有右側存在一列汲區半導體條11、通道半導體條12和源區半導體條13；同樣地，最右側的邊緣字線孔洞4，其只有左側存在一列汲區半導體條11、通道半導體條12和源區半導體條13。然，本領域的通常知識者可以理解的係，最左側的邊緣字線孔洞4和最右側的邊緣字線孔洞4可以認為兩者結合構成了一個完整的字線孔洞，後續不再特意指出邊緣字線孔洞4的不同。
如圖2和圖4，複數個字線孔洞4配合複數個隔離牆3將每層存儲子陣列層1a中，汲區半導體層11c分割成沿行方向X間隔分佈的複數條汲區半導體條11；將通道半導體層12c分割成沿行方向X間隔分佈的複數條通道半導體條12；將源區半導體層13c分割成沿行方向X間隔分佈的複數條源區半導體條13。其中，每一汲區半導體條11、通道半導體條12、源區半導體條13的其它具體結構及功能可參見上文相關描述，在此不再贅述。此外，如圖23所示，隔離牆3的內部可以採用氧化矽，其外面包裹一層氮化矽材質，外部包裹的氮化矽材質與第一硬掩膜層83的材質相同。
在具體實施過程中，參見圖圖24a-圖24b，圖24a為圖21所示結構經步驟S223處理之後的示意圖；圖24b為圖24a所示結構填充絕緣材質後的結構示意圖；在步驟S222之後，還包括：
步驟S223：利用字線孔洞4，對第一單晶犧牲半導體層82和第二單晶犧牲半導體層14進行移除。
具體的，可採用蝕刻的方式去除第一單晶犧牲半導體層82和第二單晶犧牲半導體層14。
步驟S224：在移除的第一單晶犧牲半導體層82和第二單晶犧牲半導體層14所在區域進行沈積，以在移除的第一單晶犧牲半導體層82和第二單晶犧牲半導體層14所在區域填滿絕緣材質，從而將第一單晶犧牲半導體層82和第二單晶犧牲半導體層14替換絕緣隔離層14’。
其中，可採用原子層沈積的方式填充絕緣材質。絕緣材質具體可為氧化矽。本領域的通常知識者可以理解的係，在步驟S223去除第一單晶犧牲半導體層82和第二單晶犧牲半導體層14後，隔離牆3可以對相鄰的堆疊結構1b起到充分的支撐作用，以便於後續執行步驟S224。
此外，本領域的通常知識者可以理解的係，在一些實施例中，存儲陣列1還包括支撐柱16。具體地，參見圖25a和圖25b，圖25a為本發明一實施例提供的存儲陣列的立體結構示意圖；圖25b為本發明一實施例提供的存儲陣列的局部平面示意圖。
如圖25a和25b所示，存儲陣列1還包括複數個支撐柱16，支撐柱16分別沿存儲陣列1的高度方向Z延伸。
如上所述，第一單晶犧牲半導體層82和第二單晶犧牲半導體層14需要替換成絕緣隔離層14’。在該步驟中，第一單晶犧牲半導體層82和第二單晶犧牲半導體層14被部分地替換成絕緣隔離層14’，但在後續步驟中，根據電性隔離的需要，所有的第一單晶犧牲半導體層82和第二單晶犧牲半導體層14都將被替換成絕緣隔離層14’。也就係說，在存儲陣列1的製作過程中，在蝕刻掉第一單晶犧牲半導體層82和/或第二單晶犧牲半導體層14後，相關區域中的存儲子陣列層1a懸空，在這些相關區域中，如果設置有隔離牆3，則隔離牆3能夠對這些區域中懸空的存儲子陣列層1a起到充分的支援作用，防止存儲子陣列層1a出現塌陷的問題。
然，在某些區域中，其可能並不存在隔離牆3，例如，在汲/源引出區域，此區域中的存儲子陣列層1a並不需要製作存儲單元，此區域中的存儲子陣列層1a中的汲區半導體條11、源區半導體條13和/或通道半導體條12需要引出，與對應的各類導線連接，因此，在這些區域中，兩列堆疊結構1b之間需要設置複數個支撐柱16，如此，則在存儲陣列1的製作過程中，對這些區域中的堆疊結構1b中的第一單晶犧牲半導體層82和/或第二單晶犧牲半導體層14 蝕刻後，支撐柱16可以對懸空的存儲子陣列層1a起到充分的支撐作用，防止存儲子陣列層1a出現塌陷的問題，支撐存儲陣列1的框架，維持存儲陣列1的結構穩定。
本領域的通常知識者可以理解的係，支撐柱16可以和隔離牆3採用相同的材質，在相同的製程步驟中製成。也就係說，隔離牆3和支撐柱16本質類似，只係，隔離牆3係設置在需要製作存儲單元的存儲陣列1的區域，其在存儲陣列1的製作過程中，起到支撐和形成字線孔洞4的作用；而支撐柱16則係形成在非需要製作存儲單元的存儲陣列1的其它區域，例如，汲/源引出區域，在存儲陣列1的製作過程中，起到支撐的作用。當然，在其它一些實施例中，支撐柱16也可以設置在需要製作存儲單元的存儲陣列1的區域中，例如，相鄰兩隔離牆3之間距離較遠時，隔離牆3並不能提供足夠的支撐作用時，則也可以根據需要在此區域設置支撐柱16，以輔助隔離牆3來提供支撐力。支撐柱16可以根據實際的需要來進行設置，本發明對此並不做限定。
其中，支撐柱16的材質可為氧化矽或氮化矽。
步驟S23：在每一字線孔洞中暴露出汲區半導體條、通道半導體條和源區半導體條的部分的至少一側分別形成存儲結構，其中，存儲結構為電荷能陷存儲結構。
經步驟S23處理之後的產品結構具體可參見圖26，圖26為圖24b所示結構經步驟S23處理之後的示意圖。在具體實施過程中，步驟S23具體包括：
步驟S231：在具有字線孔洞4的半導體基材上沈積第一介質層。
具體的，在每一字線孔洞4內和第一硬掩膜層83背離襯底81的表面沈積一層第一介質層。每一字線孔洞4內的第一介質層覆蓋於字線孔洞4中兩側暴露的汲區半導體條11、通道半導體條12和源區半導體條13的部分的表面。例如，結合圖4，第一個堆疊結構1b和第二個堆疊結構1b的部分透過第一行第二列的字線孔洞4(以下稱之為第一字線孔洞4)暴露，第一字線孔洞4中的第一介質層覆蓋於第一列存儲結構1b透過第一字線孔洞4暴露的部分，以及覆蓋於第二列半導體條狀結構1b透過第一字線孔洞4暴露的部分。
步驟S232：在第一介質層上沈積電荷存儲層。
其中，電荷存儲層位於第一介質層背離半導體條狀結構1b的一側表面。
步驟S233：在電荷存儲層上沈積第二介質層。
其中，第二介質層位於電荷存儲層背離第一介質層的一側面。
步驟S24：在每一字線孔洞中分別填充閘極材料，以形成複數個閘極條。
其中，經步驟S24處理之後的產品結構具體參見圖5和圖27，圖27為圖26所示結構經步驟S24處理之後的示意圖。如圖5所示，每條閘極條2至少有部分與每層存儲子陣列層1a中的一條對應的通道半導體條12的部分在一投影平面上的投影重合，投影平面沿高度方向Z和列方向Y延伸，閘極條2的部分、通道半導體條12的相應部分、配合與通道半導體條12的相應部分相鄰的汲區半導體條11的部分和源區半導體條13的部分以及電荷能陷存儲結構的部分構成一個存儲單元。
如上，在本實施例中，存儲結構5為電荷能陷存儲結構，如ONO型電荷能陷存儲結構，因此，其可以將植入進來的電荷固定在植入點附近，電荷只能在植入/移除方向(大致垂直於電荷存儲層52的延伸方向)上移動，其不能自由地在電荷存儲層52中進行移動，特別係不能在電荷存儲層52延伸方向而進行移動，對於電荷能陷存儲結構而言，電荷存儲層52只需要在其正面和背面上設置有絕緣介質即可，每個存儲單元中存儲的電荷會固定在電荷存儲部分的植入點附近，其不會沿著同一層的電荷存儲層52移動到其它存儲單元中的電荷存儲部分中。因此，在其對應的製程方法中，只需要在電荷存儲層52的兩側分別形成第一介質層51和第二介質層53，以將電荷存儲層52與汲區半導體條11、通道半導體條12、源區半導體條13和閘極條2隔開即可，其製程較為簡單。
具體的，上述存儲器件的製程方法可用於製備以下實施例所涉及的存儲器件。結合圖1至圖4，該存儲器件包括存儲陣列1。該存儲陣列1包括呈三維陣列分佈的複數個存儲單元，其中，存儲陣列1包括沿行方向X分佈的複數個堆疊結構1b，每個堆疊結構1b分別沿列方向Y延伸，且每個堆疊結構1b分別包括沿高度方向Z層疊的汲區半導體條11、通道半導體條12和源區半導體條13，每條汲區半導體條11、通道半導體條12和源區半導體條13分別沿 列方向Y延伸；且每條汲區半導體條11、通道半導體條12和源區半導體條13分別為單晶半導體條。
每個堆疊結構1b的兩側分別設置沿列方向Y分佈的複數個閘極條2，每個閘極條2沿高度方向Z延伸。在高度方向Z上，每條閘極條2至少有部分與一條對應的通道半導體條12的部分在一投影平面上的投影重合，投影平面沿高度方向Z和列方向Y延伸；閘極條2的部分、通道半導體條12的相應部分、配合與通道半導體條12的相應部分相鄰的汲區半導體條11的部分和源區半導體條13的部分，用於構成一個存儲單元。具體的，每條閘極條2與複數個存儲子陣列層1a中的汲區半導體條11、通道半導體條12和源區半導體條13之間設置有電荷能陷存儲結構。其中，電荷能陷存儲結構的具體結構與功能，以及與存儲陣列1之間的位置關係等可參見上述相關描述。
具體的，每個堆疊結構1b包括多組堆疊子結構，每組堆疊子結構包括沿高度方向Z依次層疊的汲區半導體條11、通道半導體條12、源區半導體條13、通道半導體條12和汲區半導體條11，以共用同一源區半導體條13。具體的，相鄰兩組堆疊子結構之間設置一層間隔離層(即為上述絕緣隔離層14’)，以彼此隔離。
堆疊結構1b的兩側分別設置沿列方向Y分佈的複數個隔離牆3，每個隔離牆3沿高度方向Z和行方向X延伸，以隔開相鄰兩列堆疊結構1b的至少部分，其中，在如上所示的製造過程中，隔離牆3還進一步作為支撐結構，以支撐相鄰兩列堆疊結構1b，方便進行後續的製造過程。當然，製程之後，隔離牆3也可以同樣作為支撐結構，用來支撐相鄰兩列堆疊結構1b。靠近存儲器件的列方向Y邊緣處的隔離牆3為T形隔離牆，以完全隔離相鄰兩列堆疊結構1b。當然，列方向Y邊緣處的隔離牆3也可以採用其它的形式，例如在列方向Y上延伸至存儲器件的列方向Y邊緣處等等，只要其能夠在列方向Y邊緣處完全隔離鄰兩列堆疊結構1b即可。
在列方向Y上，同一列的相鄰兩隔離牆3之間填充閘極條2；相鄰兩列堆疊結構1b的部分共用同一閘極條2。
該實施例提供的存儲器件的其它結構與功能可參見上述任一實施例提供的存儲結構為電荷能陷存儲結構的存儲器件的具體描述，在此不再贅述。
上述製程方法對應的存儲單元包括：汲區部分11’、通道部分12’、源區部分13’和閘極部分2’，其中，汲區部分11’、通道部分12’、源區部分13’沿高度方向Z層疊，閘極部分2’位於汲區部分11’、通道部分12’、源區部分13’的一側，且沿高度方向Z延伸；其中，在高度方向Z上，閘極部分2’與通道部分12’在一投影平面上的投影至少部分重合，投影平面沿高度方向Z和汲區部分11’、通道部分12’和源區部分13’的延伸方向進行延伸，閘極部分2’與汲區部分11’、通道部分12’、源區部分13’之間設置有電荷能陷存儲結構部分。
電荷能陷存儲結構部分具體結構與位置關係可參見上述相關描述。該存儲單元的其它結構與功能可參見上述實施例所涉及的存儲結構部分5’為電荷能陷存儲結構部分的存儲單元的相關描述，在此不再贅述。
在另一實施例中，參見圖28，圖28為本發明另一實施例提供的存儲器件的製程方法的流程圖，在本實施例中，存儲器件的存儲結構為浮置閘存儲結構。提供另一種存儲器件的製程方法，該方法可用於製備上述圖9-圖11所對應的存儲器件。該方法具體包括：
步驟S31：提供半導體基材。
步驟S32：在半導體基材上開設複數個字線孔洞，以將每層存儲子陣列層沿行方向分割成複數列汲區半導體條、通道半導體條和源區半導體條。
其中，步驟S31-步驟S32的具體實施過程與上述步驟S21-步驟S22的具體實施過程相同或相似，且可實現相同或相似的技術效果，具體可參見上文，在此不再贅述。
需要指出的係，後續步驟係在利用字線孔洞4將第一單晶犧牲半導體層82和第二單晶犧牲半導體層14轉換成絕緣隔離層14’之後的相關步驟，本實施例前端的相關製程步驟與上一實施例的前端的相關製程步驟相同，在此不再贅述。
步驟S33：利用字線孔洞在暴露出通道半導體條的部分的至少一側形成浮置閘存儲結構。
步驟S33具體包括：
步驟S331：在每一字線孔洞4中暴露出汲區半導體條11、通道半導體條12和源區半導體條13的部分的至少一側形成第一絕緣介質層85a。
在具體實施過程中，步驟S331具體包括：
步驟A：去除每一字線孔洞4暴露出的通道半導體條12的部分，以形成第一凹槽84。
參見圖29-30，圖29為圖24b所示結構形成第一凹槽84的示意圖；圖30為圖29所對應產品的另一方向的剖視圖。具體的，可採用蝕刻的方式去除每一字線孔洞4暴露出的兩側的通道半導體條12的部分，以形成第一凹槽84，例如採用酸蝕刻的方式。
在本實施例中，可以採用對通道半導體條12和絕緣隔離層14’的部分高蝕刻比，而對汲區半導體條11和源區半導體條13低蝕刻比的蝕刻液來進行蝕刻；例如，汲區半導體條11和源區半導體條13為N型半導體條，而通道半導體條12為P型半導體條，則可以採用對P型半導體材質高蝕刻比，而對N型半導體材質低蝕刻比的蝕刻液來進行選擇性蝕刻，從而僅僅對每一字線孔洞4暴露出的兩側的通道半導體條12及絕緣隔離層14’的部分進行蝕刻，形成了第一凹槽84。
本領域的通常知識者可以瞭解的係，在對通道半導體條12的部分進行酸蝕刻時，蝕刻液在蝕刻通道半導體條12的部分的同時，也會蝕刻絕緣隔離層14’的部分，形成第三凹槽84a，如圖29所示。雖然這種蝕刻係不利的，然，在後續的步驟中，第三凹槽84a中會被回填，特別係回填上與絕緣隔離層14’相同的材質。
雖然圖29中，由於蝕刻導致形成第三凹槽84a，然，在其他實施例中若能控制好蝕刻選擇比，則並不必然會導致形成第三凹槽84a。
步驟B：在若干第一凹槽84中填充第一絕緣介質85。
參見圖31-32，圖31為圖29所示結構上形成第一絕緣介質85的示意圖；圖32為圖31所對應產品的F方向的剖視圖；具體的，可採用沈積的方式在第一凹槽84內填充第一絕緣介質85。同時在第三凹槽84a中採用沈積的方式填充第一絕緣介質85。第一絕緣介質85可與絕緣隔離層14’的材質相同，比如可為氧化矽。
在對第一凹槽84進行填充第一絕緣介質85時，同時會在蝕掉絕緣隔離層14’的部分而形成了第三凹槽84a中填充第一絕緣介質85。由於第一絕 緣介質85的材質係氧化矽，與絕緣隔離層14’的材質相同，因此，其不會對器件性能造成影響。
在具體實施過程中，參見圖33-35，圖33為圖31所示結構形成第二凹槽84’後的示意圖；圖34為圖33所對應產品的F方向的剖視圖；圖35為圖33所示結構形成第二絕緣介質86的示意圖。在步驟B之後，還包括：
步驟C：去除每一字線孔洞4暴露出的兩側的汲區半導體條11的部分和源區半導體條13的部分，以形成若干第二凹槽84’；第二凹槽84’至少暴露出部分的第一絕緣介質85。
其中，可採用蝕刻的方式形成第二凹槽84’。去除每一字線孔洞4暴露出的兩側的汲區半導體條11的部分和源區半導體條13的部分，以形成若干第二凹槽84’後的產品豎向剖視圖可參見圖33。具體地，在此步驟中，可以採用對通道半導體條12低蝕刻比，而對汲區半導體條11和源區半導體條13高蝕刻比的蝕刻液來進行蝕刻；例如，汲區半導體條11和源區半導體條13為N型半導體條，而通道半導體條12為P型半導體條，則可以採用對N型半導體材質高蝕刻比，而對P型半導體材質低蝕刻比的蝕刻液來進行選擇性蝕刻，從而僅僅對每一字線孔洞4暴露出的兩側的汲區半導體條11的部分和源區半導體條13的部分進行蝕刻，形成了第二凹槽84’。
步驟D：在第二凹槽84’中形成第二絕緣介質86。
其中，可採用沈積的方式形成第二絕緣介質86。第二絕緣介質86為氮化矽。之後，執行步驟E。
步驟E：去除通道半導體條12所在層的第一絕緣介質85，以暴露出第一凹槽84，並在第一凹槽84的槽壁上沈積第一絕緣介質層85a。
如圖36a-圖36b所示，圖36a為去除通道半導體條12所在層的第一絕緣介質85後的結構示意圖；圖36b為圖35所示結構形成第一絕緣介質層85a的示意圖。在此步驟中，可以採用對第一絕緣介質85高蝕刻比，而對第二絕緣介質86低蝕刻比的蝕刻液，例如，對氧化矽高蝕刻比，而對氮化矽低蝕刻比的蝕刻液，來執行蝕刻，並透過控制蝕刻液的量、蝕刻速度和蝕刻時間，以蝕刻掉第一絕緣介質85。之後，在蝕刻掉第一絕緣介質85的第一凹槽84內，採用沈積或生長的方式形成第一絕緣介質層85a；第一絕緣介質層85a的截面呈門 字型，用於界定出浮置閘槽。
步驟S332：在第一絕緣介質層85a背離通道半導體條12的部分的一側表面形成浮置閘54。
經步驟S332處理之後的產品結構可參見圖37-38所示，圖37為圖36b所示結構形成浮置閘54的示意圖；圖38為圖37所對應產品的另一方向的剖視圖。
具體的，在浮置閘槽中沈積浮置閘材料以形成浮置閘54；其中，浮置閘材料包括複晶矽材料。
步驟S333：在每一字線孔洞內的側壁上形成第二絕緣介質層85b，第二絕緣介質層85b與第一絕緣介質層85a配合包裹浮置閘54的任意表面。
在具體實施過程中，參見圖39a，圖39a為去除每一字線孔洞周圍的第一硬掩膜層的部分和每個第二凹槽中第二絕緣介質的部分後的結構示意圖。步驟S333具體包括：
步驟3331：去除每一字線孔洞4周圍的第一硬掩膜層83的部分和每個第二凹槽84’中第二絕緣介質86的部分，以擴寬每一字線孔洞4並露出每一浮置閘54的至少部分。
可以理解，經該步驟3331處理之後，第一絕緣介質層85a僅包裹浮置閘54的部分。
參見圖39b-圖40，圖39b為形成第二絕緣介質層85b的示意圖；圖40為圖39b所對應產品的F方向的剖視圖。
步驟3332：在擴寬的每一字線孔洞4的側壁上形成第二絕緣介質層85b，以使第二絕緣介質層85b包裹每一浮置閘54露出的部分。
由圖39b可以看出，第一絕緣介質層85a和第二絕緣介質層85b將浮置閘54的各個表面完全包裹、隔離。第二絕緣介質層85b包括複數層結構，複數層結構包括一層氧化矽層、一層氮化矽層和另一層氧化矽層。透過擴寬字線孔洞4，可以確保第二絕緣介質層85b部分覆蓋每一浮置閘54的5個表面，因此，第二絕緣介質層85b配合第一絕緣介質層85a所組成的絕緣介質，可以整個包裹浮置閘54的任意表面。具體地，如圖39b所示，第二絕緣介質層85b的部分覆蓋浮置閘54的五個表面，其中，浮置閘54的五個表面中有四個表面的 至少部分被第二絕緣介質層85b的部分所覆蓋，有一個表面被第二絕緣介質層85b全部覆蓋。此外，第一絕緣介質層85a除了覆蓋浮置閘54靠近通道半導體條12的表面，其也同樣覆蓋浮置閘54的其它四個表面的部分。因此，第一絕緣介質層85a配合第二絕緣介質層85b將浮置閘54的所有表面均包裹在其內。
步驟S34：在每一字線孔洞中分別填充閘極材料，以形成複數個閘極條。
其中，經步驟S34處理之後的產品結構可參見圖41-42，圖41為形成閘極條2的示意圖；圖42為圖41所對應產品的另一方向的剖視圖。其中，閘極條2包裹浮置閘54的被第一絕緣介質層85a包裹外的其它所有表面，以提高耦合率。也就係說，閘極條2的一表面沿著第二絕緣介質層85b的延伸方向而進行延伸，從而夾著第二絕緣介質層85b而包裹浮置閘54的五個表面，且浮置閘54的五個表面中有四個表面的至少部分被閘極條2透過第二絕緣介質層85b所包裹。該存儲器件的製程方法所製得的存儲器件中的每一存儲單元的具體結構可參見圖10。
其中，每條閘極條2至少有部分與每層存儲子陣列層1a中的一條對應的通道半導體條12的部分在一投影平面上的投影重合，投影平面沿高度方向Z和列方向Y延伸，閘極條2的部分、通道半導體條12的相應部分、配合與通道半導體條12的相應部分相鄰的汲區半導體條11的部分和源區半導體條13的部分以及對應的浮置閘存儲結構的部分，構成一個存儲單元。
在本實施例中，存儲結構5為浮置閘存儲結構，如上，浮置閘存儲結構的特點係植入進來的電荷可以均勻地分佈在整個浮置閘54上，電荷不但能夠在植入/移除方向(大致垂直於浮置閘的延伸方向)上移動，而且可以在浮置閘54中，特別係浮置閘54的延伸方向，進行移動，因此，對於浮置閘存儲結構中，每一個存儲單元的浮置閘54都係獨立的，每個浮置閘54的各個表面均需要被絕緣介質所覆蓋，彼此隔離，防止一存儲單元中的浮置閘54上存儲的電荷移動到其它存儲單元中的浮置閘54上。因此，在其製程方式中，每個存儲單元的浮置閘54都係獨立的，第一絕緣介質層85a和第二絕緣介質層85b構成的絕緣介質可以將浮置閘54的各個表面完全包裹、隔離，從而使得每個存儲單元的浮置閘54彼此獨立，每個浮置閘54中存儲的電荷不會移動至其它存儲單元 的浮置閘54中。
具體的，該存儲器件的製程方法可用於製備以下實施例所涉及的存儲器件。該存儲器件包括：存儲陣列1。該存儲陣列1包括呈三維陣列分佈的複數個存儲單元，其中，存儲陣列1包括沿行方向X分佈的複數個堆疊結構1b，每個堆疊結構1b分別沿列方向Y延伸，且每個堆疊結構1b分別包括沿高度方向Z層疊的汲區半導體條11、通道半導體條12和源區半導體條13，每條汲區半導體條11、通道半導體條12和源區半導體條13分別沿列方向Y延伸；且每條汲區半導體條11、通道半導體條12和源區半導體條13分別為單晶半導體條。
堆疊結構1b的兩側分別設置沿列方向Y分佈的複數個閘極條2，每個閘極條2沿高度方向Z延伸。在高度方向Z上，每條閘極條2至少有部分與一條對應的通道半導體條11的部分在一投影平面上的投影重合，投影平面沿高度方向Z和列方向Y延伸；閘極條2的部分、通道半導體條12的相應部分、配合與通道半導體條12的相應部分相鄰的汲區半導體條11的部分和源區半導體條13的部分，用於構成一個存儲單元。具體的，每條閘極條2與複數個存儲子陣列層1a中的汲區半導體條11、通道半導體條12和源區半導體條13之間設置有浮置閘存儲結構。其中，浮置閘存儲結構包括若干第一絕緣介質層85a、若干浮置閘54和第二絕緣介質層85b，其中，每一第一絕緣介質層85a至少位於對應的通道半導體條12與其中一對應的浮置閘54之間，浮置閘54位於第一絕緣介質層85a與第二絕緣介質層85b之間，第二絕緣介質層85b位於浮置閘54與閘極條2之間。
具體的，每個堆疊結構1b包括多組堆疊子結構，每組堆疊子結構包括沿高度方向Z依次層疊的汲區半導體條11、通道半導體條12、源區半導體條13、通道半導體條12和汲區半導體條11，以共用同一源區半導體條13。具體的，相鄰兩組堆疊子結構之間設置一層間隔離層，以彼此隔離。
每個堆疊結構1b的兩側分別設置沿列方向Y分佈的複數個隔離牆3，每個隔離牆3沿高度方向Z和行方向X延伸，以隔開相鄰兩列堆疊結構1b的至少部分，其中，隔離牆3進一步作為支撐結構，以支撐相鄰兩列堆疊結構1b。靠近存儲器件邊緣處的隔離牆3為T形隔離牆，以完全隔離相鄰兩列堆疊結構1b。
在列方向Y上，同一列的相鄰兩隔離牆3之間填充閘極條2；相鄰兩列堆疊結構1b的部分共用同一閘極條2。
該實施例提供的存儲器件的其它結構與功能可參見上述任一實施例提供的存儲結構為浮置閘存儲結構的存儲器件的具體描述，在此不再贅述。
該製程方法對應的存儲單元，包括：汲區部分11’、通道部分12’、源區部分13’和閘極部分2’，其中，汲區部分11’、通道部分12’、源區部分13’沿高度方向Z層疊，閘極部分2’位於汲區部分11’、通道部分12’、源區部分13’的一側，且沿高度方向Z延伸；其中，在高度方向Z上，閘極部分2’與通道部分12’在沿高度方向Z延伸的投影平面上的投影至少部分重合，投影平面位於汲區部分11’、通道部分12’和源區部分13’的一側並沿高度方向Z和汲區部分11’、通道部分12’和源區部分13’的延伸方向進行延伸，閘極部分2’與汲區部分11’、通道部分12’、源區部分13’之間設置有浮置閘存儲結構部分。
其中，浮置閘存儲結構部分具體包括第一絕緣介質層85a、浮置閘54和第二絕緣介質層85b的部分，其中，第一絕緣介質層85a位於通道部分12’與浮置閘54之間，浮置閘54位於第一絕緣介質層85a與第二絕緣介質層85b的部分之間，第二絕緣介質層85b的部分位於浮置閘54與閘極條2之間。第二絕緣介質層85b的部分覆蓋浮置閘54的五個表面。其中，浮置閘54的五個表面中的一個表面被第二絕緣介質層85b全部覆蓋。第二絕緣介質層85b的部分包括複數層結構，複數層結構包括一層氧化矽層的部分、一層氮化矽層的部分和另一層氧化矽層的部分。
該存儲單元的其它結構與功能可參見上述實施例所涉及的存儲結構部分5’為浮置閘存儲結構部分的存儲單元的相關描述，在此不再贅述。
另一方面，本發明還提供一種存儲塊。如圖43所示，圖43係本發明一實施例提供的存儲塊的結構示意圖，該存儲塊100可以包括襯底81、設置在襯底81上的存儲陣列1以及阱引出區域100a。除此之外，存儲塊100還可以包括各種類型的導線(或者連接線)等等，使得存儲塊100能夠實現各種存儲器操作。
首先，對存儲陣列1的具體結構進行描述。請繼續參閱圖1至圖4，圖1至圖3示出了圖43中的存儲陣列一實施例的立體結構示意圖，圖4示 出了圖43中的存儲陣列另一實施例的立體結構示意圖。
存儲陣列1包括呈三維陣列分佈的複數個存儲單元。如圖1所示，存儲陣列1包括沿高度方向Z依次層疊的複數層存儲子陣列層1a，每層存儲子陣列層1a包括沿高度方向Z層疊的汲區半導體層、通道半導體層和源區半導體層。汲區半導體層、通道半導體層和源區半導體層可以係透過磊晶生長的單晶半導體層。其中，高度方向Z為垂直於襯底81的方向。依次層疊表示在襯底上從下至上地依次排列，而層疊代表排列，不明示或暗示結構各層的上下關係。
每層存儲子陣列層1a中，汲區半導體層(D)包括沿行方向X間隔分佈的複數條汲區半導體條11，每條汲區半導體條11沿列方向Y延伸；通道半導體層(CH)包括沿行方向X間隔分佈的複數條通道半導體條12，每條通道半導體條12沿列方向Y延伸。源區半導體層(S)包括沿行方向X間隔分佈的複數條源區半導體條13，每條源區半導體條13沿列方向Y延伸。由於存儲陣列1的結構設計，本發明實施例所提供的存儲塊100相比於先前技術中的二維存儲塊具有更高的存儲密度。
其中，每條汲區半導體條11、通道半導體條12和源區半導體條13分別為單晶半導體條。本領域的通常知識者可以理解的係，每條汲區半導體條11、通道半導體條12和源區半導體條13可以係透過對磊晶生成形成的汲區半導體層、通道半導體層和源區半導體層進行處理而分別形成的單晶的半導體條。
為便於描述，可以將複數層存儲子陣列層1a中的一列汲區半導體條11、通道半導體條12和源區半導體條13定義為一列半導體條狀結構1b，將每層存儲子陣列層1a中一列汲區半導體條11、通道半導體條12和源區半導體條13定義為一個半導體條狀結構。也就係說，一列半導體條狀結構1b包括複數個半導體條狀結構，且一列半導體條狀結構1b中的半導體條狀結構的個數與存儲子陣列層1a的層數相同。
如圖1-3所示，一列半導體條狀結構1b包括兩個半導體條狀結構，但本領域的通常知識者應該知曉，一列半導體條狀結構1b可以包括複數個堆疊的半導體條狀結構，如圖4所示，一列半導體條狀結構1b可以包括三個半導體條狀結構。
相鄰兩層存儲子陣列層1a可以採用共源設計，即相鄰兩層存儲子陣列層1a共用同一層源區半導體層(S)，因此，相鄰兩層存儲子陣列層1a對應的兩個半導體條狀結構共用同一條源區半導體條13。當然，本領域的通常知識者可以理解的係，相鄰兩層存儲子陣列層1a也可以採用非共源設計，即每層存儲子陣列層1a具有一層獨立的源區半導體層，因此，相鄰兩層存儲子陣列層1a對應的兩個半導體條狀結構1b分別具有各自獨立的源區半導體條13。
請參閱圖4，存儲陣列1包括沿高度方向Z依次層疊的複數層存儲子陣列層1a，每層存儲子陣列層1a包括沿高度方向Z層疊的汲區半導體層、通道半導體層和源區半導體層。每層存儲子陣列層1a中，汲區半導體層包括沿行方向X間隔分佈的複數條汲區半導體條11，通道半導體層包括沿行方向X間隔分佈的複數條通道半導體條12，源區半導體層包括沿行方向X間隔分佈的複數條源區半導體條13。兩相鄰的存儲子陣列層1a包括依次層疊的汲區半導體層、通道半導體層、源區半導體層、通道半導體層和汲區半導體層，以共用同一源區半導體層。
每兩層存儲子陣列層1a之間設置一個層間隔離層以與其它兩層存儲子陣列層1a彼此隔離。例如，在高度方向Z上，第一層的存儲子陣列層1a和第二層的存儲子陣列層1a與第三層的存儲子陣列層1a和第四層的存儲子陣列層1a之間設置一層間隔離層；第三層的存儲子陣列層1a和第四層的存儲子陣列層1a與第五層的存儲子陣列層1a和第六層的存儲子陣列層1a之間設置另一層間隔離層，可以依此不斷疊加。可以理解，其中一層間隔離層位於第二層的存儲子陣列層1a與第三層的存儲子陣列層1a之間；另一層間隔離層位於第四層的存儲子陣列層1a與第五層的存儲子陣列層1a之間。
具體地，如圖4所示，在高度方向Z上，同一列的半導體條狀結構中，每兩個半導體條狀結構之間設置了一個層間隔離條14a。類似地，其它列的半導體條狀結構中，每兩個半導體條狀結構之間也設置了一個層間隔離條14a。本領域的通常知識者可以理解的係，在同一水平面上的複數個層間隔離條14a構成了一個層間隔離層，以與其它兩層存儲子陣列層1a中的半導體條狀結構彼此隔離。
關於存儲陣列1的其它結構可以與前文所描述的實施例相同或者 相似，此處不再贅述。
以上詳細描述了存儲陣列1的具體結構。接下來，將對阱引出區域100a進行詳細展開，以描述各通道半導體條12具體係如何引出的。
請一併參閱圖44及圖45，圖44係圖43中的阱引出區域一實施例的結構示意圖，圖45係沿圖44中的線A-A的剖面結構示意圖，每列半導體條狀結構1b分別延伸至阱引出區域100a，且每列半導體條狀結構1b在阱引出區域100a包括具有複數個臺階的階梯狀結構1c，使得該列半導體條狀結構1b中的每條通道半導體條12至少部分裸露。阱引出區域100a包括複數個阱連接結構110，每個阱連接結構110分別對應一列半導體條狀結構1b，並藉由該列半導體條狀結構1b中的階梯狀結構1c將該列半導體條狀結構1b中的每條通道半導體條12分別引出。
如圖46所示，圖46係圖45中的階梯狀結構的結構示意圖，圖46所示出的一列半導體條狀結構1b包括在高度方向Z上層疊設置的8個半導體條狀結構，每兩個半導體條狀結構包括在高度方向Z上依次層疊的汲區半導體條11、通道半導體條12、源區半導體條13、通道半導體條12以及汲區半導體條11，也就係說，每兩個半導體條狀結構共用同一源區半導體條13。每兩個半導體條狀結構與相鄰兩個半導體條狀結構之間透過層間隔離條14a間隔。
每個半導體條狀結構可以對應形成一個臺階，也就係說，圖46中所示出的階梯狀結構1c共包括8個臺階(1c-n，其中n可以取1-8中的任一正整數)，這8個臺階沿列方向Y逐級設置。需要說明的係，本發明不限制臺階的具體個數，每一列半導體條狀結構1b所包括的臺階的個數與該列半導體條狀結構1b所包括半導體條狀結構的個數保持一致即可。階梯狀結構1c暴露出每一列半導體條狀結構1b中的每一個通道半導體條12的至少部分，暴露出的通道半導體條12的至少部分平行於襯底81。一般地，透過多步蝕刻工藝形成階梯狀結構1c。
每個臺階(1c-n，其中n可以取1-8中的任一正整數)包括第一表面(1c-n1，其中n可以取1-8中的任一正整數)和第二表面(1c-n2，其中n可以取1-8中的任一正整數)，其中，第一表面平行於襯底81，第二表面垂直於襯底81。具體地，每個臺階的第一表面裸露出該列半導體條狀結構1b中一條對應 的通道半導體條12的至少部分。
每個臺階的第一表面的尺寸可以係一致的，也就係說，在列方向Y上，每個臺階的第一表面的寬度可以係相同的，其寬度可以在0.2-0.8um之間，比如，可以係0.2um、0.4um、0.6um、0.8um。每個臺階的第二表面的尺寸可以係一致的，也就係說，在高度方向Z上，每個臺階的第二表面的高度可以一致的，當然，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
除最靠近和最遠離襯底81的臺階之外，每個臺階包括上層通道半導體條12的至少部分、下層通道半導體條12的至少部分和夾設在上層通道半導體條12的部分與下層通道半導體條12的部分之間的汲區半導體條11和/或源區半導體條13的至少部分。其中，下層通道半導體條12的至少部分作為第一表面；上層通道半導體條12的至少部分、下層通道半導體條12的至少部分和汲區半導體條11和/或源區半導體條13的至少部分的側面作為第二表面。
圖46共示出了沿列方向Y自上而下逐級設置的8個臺階(1c-n，其中n可以取1-8中的任一正整數)，為方便描述，將其分別稱為第一臺階1c-1、第二臺階1c-2、第三臺階1c-3、第四臺階1c-4、第五臺階1c-5、第六臺階1c-6、第七臺階1c-7、第八臺階1c-8。圖46共示出了自上而下依次層疊設置的8條通道半導體條12，為方便描述，將其分別稱為第一通道半導體條12、第二通道半導體條12、第三通道半導體條12、第四通道半導體條12、第五通道半導體條12、第六通道半導體條12、第七通道半導體條12、第八通道半導體條12。
其中，第一臺階1c-1係最遠離襯底81的臺階，第八臺階1c-8係最靠近襯底81的臺階。舉例而言，第二臺階1c-2可以包括第一通道半導體條12的至少部分、第二通道半導體條12的至少部分和夾設在第一通道半導體條12的部分與第二通道半導體條12的部分之間的源區半導體條13的至少部分。其中，第二通道半導體條12的至少部分作為第一表面1c-21；第一通道半導體條12的至少部分、第二通道半導體條12的至少部分和源區半導體條13的至少部分的側面作為第二表面1c-22。
第三臺階1c-3可以包括第二通道半導體條12的至少部分、第三通道半導體條12的至少部分、夾設在第一通道半導體條12的部分與第二通道 半導體條12的部分之間的兩個汲區半導體條11的至少部分、以及夾設在兩個汲區半導體條11之間的層間隔離條14a的至少部分。其中，第三通道半導體條12的至少部分作為第一表面1c-31；第二通道半導體條12的至少部分、第三通道半導體條12的至少部分、汲區半導體條11的至少部分以及層間隔離條14a的至少部分的側面作為第二表面1c-32。
具體地，階梯狀結構1c具體可以透過以下工藝形成：在阱引出區域100a的遠離襯底81的一側形成複數個移除開口110b(標注在圖46和49中)，每個移除開口110b分別對應一列半導體條狀結構1b，並經由每個移除開口110b透過多步蝕刻工藝移除對應一列半導體條狀結構1b的至少部分，以使每列半導體條狀結構1b在阱引出區域100a包括具有複數個臺階的階梯狀結構1c。
請繼續參閱圖45，阱連接結構110包括沿列方向Y間隔分佈的複數個阱連接柱112，阱連接柱112與對應一列半導體條狀結構1b中的通道半導體條12一一對應設置。具體地，每個阱連接柱112一端與對應一列半導體條狀結構1b中的對應一條通道半導體條12連接，另一端作為阱引出墊，用於引出對應一列半導體條狀結構1b中的對應一條通道半導體條12。
阱連接結構110還可以進一步包括填充在移除開口110b中的填充層111。複數個阱連接柱112可以在填充層111中沿列方向Y間隔分佈。具體地，每個阱連接柱112一端與對應一列半導體條狀結構1b中的對應一條通道半導體條12連接，另一端裸露在填充層111之外以作為阱引出墊，用於引出對應一列半導體條狀結構1b中的對應一條通道半導體條12。
在一些實施例中，填充層111具體可以係複晶矽填充層，可以經由移除開口110b在對應的階梯狀結構1c上覆蓋絕緣介質1d，絕緣介質1d覆蓋該階梯狀結構1c中的每個臺階的第一表面和第二表面。複晶矽填充層可以覆蓋絕緣介質1d。絕緣介質1d的材質具體可以係氧化矽或氮化矽，當然，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
阱連接柱112可以由金屬等導電材料製成，並沿高度方向Z延伸，一端穿設於覆蓋在第一表面上的絕緣介質1d以與對應的一條通道半導體條12連接阱連接柱阱連接柱，另一端裸露在複晶矽填充層之外作為阱引出墊。
具體地，阱連接柱112具體可以透過以下工藝形成：在複晶矽填充層中形成複數個沿列方向間隔分佈的接觸孔，每個接觸孔貫穿覆蓋在第一表面上的絕緣介質1d；進一步地，透過在接觸孔中填充金屬等導電材料即可形成阱連接柱112，並使得阱連接柱112的一端與對應一條通道半導體條12連接。由於複晶矽填充層具有導電性，阱連接柱112也具有導電性，為防止複晶矽填充層與所有的阱連接柱連通，在複晶矽填充層中形成複數個沿列方向間隔分佈的接觸孔後，在填充金屬等導電材料之前，需要在接觸孔的側壁形成隔離層，隔離層為絕緣物質，即在複晶矽填充層與每個阱連接柱之間設置有隔離層。
在該實施例中，可以實現不同存儲單元的阱區單獨控制，防止不同阱區之間串擾；也可在阱連接結構110上形成金屬塊，透過該金屬塊將該列半導體條狀結構上的所有阱連接柱112全部連在一起後控制。
在本實施例的方案中，由於複晶矽材質具有較好的蝕刻選擇比，因此，在複晶矽填充層中透過蝕刻形成接觸孔時，蝕刻能夠較準確地停在對應一條通道半導體條上，有利於降低工藝難度。
在形成用於引出各通道半導體條12的階梯狀結構1c之後，由於還要進行大量的其它前段工藝(即，形成用於引出各汲區/源區半導體條11/13的結構)，難以在用於引出各通道半導體條12的階梯狀結構1c上進一步形成金屬矽化物，導致各阱連接柱112的阻抗比較大。此外，由於各阱連接柱在高度方向Z上的高度係不同的，其阻抗分佈也不收斂，進而導致每條通道半導體條12的回應時間不同，影響存儲塊100的存儲性能。
需要說明的係，若先進行其它前段工藝(即，形成用於引出各汲區/源區半導體條11/13的結構)，將用於引出各通道半導體條12的階梯狀結構1c放在最後形成，此時，雖然可以在用於引出各通道半導體條12的階梯狀結構1c上形成金屬矽化物，但卻難以在用於引出各汲區/源區半導體條11/13的結構上形成金屬矽化物。即需要進行兩次金屬矽化物的形成工藝。
請參閱圖47，圖47係圖43中的阱引出區域另一實施例的結構示意圖，每列半導體條狀結構1b分別延伸至阱引出區域100a，且每列半導體條狀結構1b在阱引出區域100a包括具有複數個臺階的階梯狀結構1c。阱引出區域100a包括複數個阱連接結構120，每個阱連接結構120分別對應一列半導體條 狀結構1b，並藉由該列半導體條狀結構1b中的階梯狀結構1c將該列半導體條狀結構1b中的通道半導體條12電連接在一起後引出。
請一併參閱圖47及圖48，圖48係圖47中的階梯狀結構的結構示意圖，本實施例中的階梯狀結構1c可以與圖45所示的實施例中的階梯狀結構1c的不同之處在於，每列半導體條狀結構1b藉由階梯狀結構1c，分別裸露出該列半導體條狀結構1b中的每條通道半導體條12的至少部分。具體地，每個臺階的第一表面裸露出半導體條狀結構中一條對應的通道半導體條12的至少部分，每個臺階的第二表面上覆蓋有絕緣介質1d，以避免該列半導體條狀結構1b中的所有的汲區半導體條11和源區半導體條13裸露。
如圖48所示，圖48共示出了沿列方向Y自上而下逐級設置的8個臺階(1c-n，其中n可以取1-8中的任一正整數)，為方便描述，將其分別稱為第一臺階1c-1、第二臺階1c-2、第三臺階1c-3、第四臺階1c-4、第五臺階1c-5、第六臺階1c-6、第七臺階1c-7、第八臺階1c-8。圖48共示出了自上而下依次層疊設置的8條通道半導體條12，為方便描述，將其分別稱為第一通道半導體條12、第二通道半導體條12、第三通道半導體條12、第四通道半導體條12、第五通道半導體條12、第六通道半導體條12、第七通道半導體條12、第八通道半導體條12。
舉例而言，第一臺階1c-1的第一表面1c-11裸露出第一通道半導體條12的至少部分，第一臺階1c-1的第二表面1c-12上覆蓋有絕緣介質1d，以避免位於第一通道半導體條12上層的一條汲區半導體條11裸露。第二臺階1c-2的第一表面1c-21裸露出第二通道半導體條12的至少部分，第二臺階1c-2的第二表面1c-22上覆蓋有絕緣介質1d，以避免位於第一通道半導體條12與第二通道半導體條12之間的一條源區半導體條13裸露。第三臺階1c-3的第一表面1c-31裸露出第三通道半導體條12的至少部分，第三臺階1c-3的第二表面1c-32上覆蓋有絕緣介質1d，以避免位於第二通道半導體條12和第三通道半導體條12之間的兩條汲區半導體條11裸露。第四臺階1c-4的第一表面1c-41裸露出第四通道半導體條12的至少部分，第四臺階1c-4的第二表面1c-42上覆蓋有絕緣介質1d，以避免位於第三通道半導體條12和第四通道半導體條12之間的一條源區半導體條13裸露。
本實施例中，階梯狀結構1c具體可以透過以下工藝形成：在阱引出區域100a的遠離襯底81的一側形成複數個移除開口110b(標注在圖48和49中)，每個移除開口110b分別對應一列半導體條狀結構1b，並經由每個移除開口110b移除對應一列半導體條狀結構1b的至少部分，以使每列半導體條狀結構1b在阱引出區域100a包括具有複數個臺階的階梯狀結構1c。
進一步地，可以經由移除開口110b在對應的階梯狀結構1c上覆蓋有絕緣介質1d，絕緣介質1d覆蓋該階梯狀結構1c中的每個臺階的第一表面和第二表面；並去除覆蓋在每個臺階的第一表面上的絕緣介質1d，使得每個臺階的第一表面裸露出半導體條狀結構中一條對應的通道半導體條12的至少部分。絕緣介質1d的材質具體可以係氧化矽或氮化矽，當然，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
本實施例中的阱連接結構120與圖45所示的實施例不同。具體地，每個阱連接結構120包括連接層121，連接層121覆蓋對應一列半導體條狀結構1b的階梯狀結構1c，以將該列半導體條狀結構1b中的每條通道半導體條12電連接在一起。具體地，連接層121覆蓋階梯狀結構1c，與每個臺階的第一表面裸露的通道半導體條12的至少部分接觸；且透過絕緣介質1d，與對應一列半導體條狀結構1b中的汲區半導體條11和源區半導體條13絕緣設置。
如圖49所示，圖49係本發明另一實施例提供的存儲塊的局部結構示意圖，圖49所示出的一列半導體條狀結構1b包括在高度方向Z上層疊設置的4個半導體條狀結構，每個半導體條狀結構可以對應形成一個臺階，也就係說，圖49中所示出的階梯狀結構1c共包括4個臺階。圖49中示出了移除開口110b，連接層121可以填充在移除開口110b中。連接層121可以為複晶矽連接層，其摻雜類型可以與通道半導體條12的摻雜類型一致，並與汲區半導體條11和源區半導體條13的摻雜類型相反。比如，通道半導體條12可以係P型摻雜的單晶矽，汲區半導體條11和源區半導體條13可以為N型摻雜的單晶矽，連接層121可以為P型摻雜的複晶矽，當然，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
如圖47所示，每個阱連接結構120還可以包括連接改善層122，設置在連接層121上。連接改善層122的材質具體可以係金屬矽化物，當然，本 發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
本實施例中的阱連接結構120包括填充在移除開口110b中的連接層121和設置在連接層121上的連接改善層122，連接改善層122的設置能夠在連接層121的遠離襯底的一側形成等電勢平面，使得阱連接結構120中各處的阻抗係均勻分佈的，如此以來，每一列半導體條狀結構1b中的通道半導體條12的回應時間係基本一致的，有利於提高存儲塊100的存儲性能。
需要說明的係，在一些實施例中，阱連接結構120也可以僅包括填充在移除開口110b中的連接層121，而不包括連接改善層122，僅透過連接層121已經能夠將對應一列半導體條狀結構1b中的每條通道半導體條12引出。
如圖47所示，存儲塊100還可以進一步包括層間介質層150，覆蓋存儲陣列1和阱引出區域100a。層間介質層150的材質可以係氧化矽，當然，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
層間介質層150在阱引出區域100a中對應每個阱連接結構120設置有至少一個引出孔洞151，引出孔洞151內填充導電材料形成連接柱152，連接柱152的一端連接對應的阱連接結構120，連接柱152的另一端裸露在層間介質層150之外以作為引出墊。關於連接柱152的具體材質，可以為金屬，當然，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
具體地，如圖47所示，連接柱152的下端可以與連接改善層122相連，由於連接改善層122具有較好的導電性，有利於降低連接柱152與阱連接結構120之間的接觸電阻。連接柱152的上端裸露在層間介質層150之外以作為引出墊。需要說明的係，在阱連接結構120僅包括填充在移除開口110b中的連接層121，而不包括連接改善層122的實施例中，連接柱152的下端可以直接與連接層121連接。
請繼續參閱圖47，層間介質層150在阱引出區域100a中可以對應每個阱連接結構120設置4個連接柱152，以使得連接層121中各處的電位一致性更好。在本實施例的方案中，各連接柱152的靠近襯底81的一端(即下端)僅與阱連接結構120連接即可，由此，各連接柱152的靠近襯底81的一端(即下端)能夠大致保持在同一水平面上，有利於降低工藝難度。需要說明的係，在一些實施例中，連接柱152的數量可以係1個、2個、3個、5個甚至更多，本 發明對此不作限制。
另一方面，本發明提供一種存儲塊100的製造方法，該製造方法可以用於製造如圖47所示的存儲塊100，更具體的係，用於製造如圖47所示的阱連接結構。如圖50所示，圖50係本發明一實施例提供的存儲塊的製造方法一實施例的流程示意圖。該製造方法具體可以包括以下步驟：
步驟S100：提供半導體基材，其中，半導體基材包括襯底81和設置在襯底81上且沿高度方向Z依次層疊的複數層存儲子陣列層1a，每層存儲子陣列層1a包括沿高度方向Z層疊的汲區半導體層、通道半導體層和源區半導體層；每層汲區半導體層包括沿行方向X分佈的複數條汲區半導體條11，每層通道半導體層包括沿行方向X分佈的複數條通道半導體條12，每層源區半導體層包括沿行方向X分佈的複數條源區半導體條13；每條汲區半導體條11、通道半導體條12和源區半導體條13分別沿列方向Y延伸；複數層存儲子陣列層1a中的一列汲區半導體條11、通道半導體條12和源區半導體條13定義為一列半導體條狀結構1b。
如圖51所示，圖51係步驟S100中半導體基材的示意圖。關於半導體基材中襯底81及複數層存儲子陣列層1a的具體結構，在前文已有詳細的描述，此處不再贅述。
步驟S200：對應於半導體基材的阱引出區域100a，在半導體基材的遠離襯底81的一側形成複數個移除開口110b，每個移除開口110b分別對應一列半導體條狀結構1b，並經由每個移除開口110b移除對應一列半導體條狀結構1b的至少部分，以使每列半導體條狀結構1b在阱引出區域100a包括具有複數個臺階的階梯狀結構1c。
具體地，可以透過蝕刻工藝在半導體基材的遠離襯底81的一側形成複數個移除開口110b，並經由每個移除開口110b透過蝕刻工藝去除對應一列半導體條狀結構1b的至少部分，以使每列半導體條狀結構1b在阱引出區域100a包括具有複數個臺階的階梯狀結構1c，在本領域的通常知識者容易理解的範圍之內，此處不再贅述。
如圖52所示，圖52係步驟S200中階梯狀結構的示意圖。階梯狀結構1c的每個臺階包括第一表面和第二表面，其中，第一表面平行於襯底81， 第二表面垂直於襯底81；每個臺階的第一表面裸露出半導體條狀結構中一個對應的通道半導體條12的至少部分。每個臺階的具體結構，前文已有詳細的描述，此處不再贅述。
步驟S300：在每個移除開口110b中分別形成阱連接結構120，每個阱連接結構120分別對應一列半導體條狀結構1b，並藉由該列半導體條狀結構1b中的階梯狀結構1c將該列半導體條狀結構1b中的通道半導體條12連接在一起。
在一些實施例中，在步驟S300之前，還可以包括：
步驟S210：在每個臺階的第二表面上形成絕緣介質1d，以避免半導體條狀結構中的汲區半導體條11和源區半導體條13裸露。
具體地，步驟S210可以透過其所包括的如下步驟實現：
步驟S211：在階梯狀結構1c上沈積絕緣介質1d，絕緣介質1d覆蓋每個臺階的第一表面和第二表面。
如圖53所示，圖53係步驟S211中覆蓋絕緣介質的示意圖。具體地，可以透過沈積工藝在階梯狀結構1c上沈積氧化矽，在本領域的通常知識者容易理解的範圍之內，此處不再贅述。
步驟S212：去除覆蓋每個臺階的第一表面的絕緣介質1d。
如圖54所示，圖54係步驟S212中在階梯狀結構的第二表面覆蓋絕緣介質的示意圖。圖54示出了去除覆蓋每個臺階的第一表面的絕緣介質1d之後的階梯狀結構1c。具體地，可以透過蝕刻工藝去除覆蓋每個臺階的第一表面的絕緣介質1d，對絕緣介質1d進行各向異性蝕刻，如豎直方向的反應離子蝕刻，去除絕緣介質1d的橫向延伸部分，留下豎直延伸部分從而形成側牆，即採用無掩膜蝕刻去除覆蓋在每個臺階的第一表面上的絕緣介質1d，保留覆蓋在每個臺階的第二表面上的絕緣介質1d。絕緣介質1d覆蓋住源區半導體條和汲區半導體條的側壁，以使得源區半導體條和汲區半導體條與後續形成的阱連接結構120絕緣。在本領域的通常知識者容易理解的範圍之內，此處不再贅述。
接下來，將對步驟S300進行詳細地描述。具體地，步驟S300可以透過其所包括的如下步驟形成：
步驟S310：在每個移除開口110b中分別形成連接層121；連接層 121覆蓋對應一列半導體條狀結構1b的階梯狀結構1c，以將該列半導體條狀結構1b中的每個通道半導體條12電連接在一起。
如圖55所示，圖55係步驟S310中在階梯狀結構上形成連接層的示意圖。具體地，可以透過在移除開口110b中沈積複晶矽，以形成連接層121。連接層121可以為複晶矽連接層，其摻雜類型可以與通道半導體條12的摻雜類型一致，並與汲區半導體條11和源區半導體條13的摻雜類型相反。比如，通道半導體條12可以係P型摻雜的單晶矽，汲區半導體條11和源區半導體條13可以為N型摻雜的單晶矽，連接層121可以為P型摻雜的複晶矽，當然，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
步驟S320：在每個連接層121的遠離襯底81的一側形成連接改善層122。
如圖55所示，在一些實施例中，步驟S310中所形成連接層121覆蓋半導體基材的至少部分表面，此時，在步驟S310與步驟S320之間，還可以包括如下步驟：
步驟S311：去除連接層121的至少部分，使連接層121的遠離襯底81的一側表面與半導體基材的遠離襯底81的一側表面平齊，並在每個連接層121的遠離襯底81的一側形成保護層160，以避免連接層121受其它前段工藝的干擾。
具體地，可以透過化學機械研磨去除連接層121的至少部分，使連接層121的遠離襯底81的一側表面與半導體基材的遠離襯底81的一側表面齊平。
如圖56所示，圖56係步驟S311中去除連接層上保護層的示意圖。保護層160具體可以係氧化矽，用於在進行其它前段工藝的過程中，對連接層121進行保護，在本領域的通常知識者容易理解的範圍之內，此處不再贅述。需要說明的係，本發明中描述「其它前段工藝」主要係指形成用於引出各汲區/源區半導體條11/13的結構。
步驟S312：去除保護層160。
如圖57所示，圖57係步驟S312中去除連接層上保護層的示意圖。具體地，可以透過蝕刻工藝去除保護層160，使得連接層121裸露。當然， 本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
接下來，將對步驟S320進行詳細地描述。具體地，步驟S320可以透過其所包括的如下步驟形成：
步驟S321：在連接層121上沈積金屬層122a。
如圖58所示，圖58係步驟S321中在連接層上形成金屬層的示意圖，關於具體的沈積工藝，本發明不作限制，本領域的通常知識者可以根據實際需求進行選擇。
步驟S322：進行回火，使得沈積的金屬層122a與連接層121表面的矽發生矽化反應，從而生成導電的金屬矽化物，之後去除未反應的金屬，形成連接改善層122。
如圖59所示，圖59係步驟S322中在連接層上形成金屬層的示意圖。當然，在一些實施例中，連接改善層122也可以透過其它的工藝形成，本發明對此不作限制，本領域的通常知識者可以根據實際需求進行選擇。
在一些實施例中，在步驟S300之後，還可以包括：
步驟S400：在半導體基材的遠離襯底81的一側形成層間介質層150，在半導體基材的阱引出區域100a，層間介質層150對應每個阱連接結構120設置有至少一個引出孔洞151，引出孔洞151內設置有連接柱152，連接柱152的一端連接對應的阱連接結構120，連接柱152的另一端裸露在層間介質層150之外以作為引出墊。
其中，層間介質層150可以係氧化矽，在本領域的通常知識者容易理解的範圍之內，此處不再贅述。如圖47所示，層間介質層150在阱引出區域100a中可以對應每個阱連接結構120設置4個連接柱152，以使得連接層121中各處的電位一致性更好。在本實施例的方案中，各連接柱152的靠近襯底81的一端(即下端)僅與阱連接結構120連接即可，由此，各連接柱152的靠近襯底81的一端(即下端)能夠大致保持在同一水平面上，有利於降低工藝難度。需要說明的係，在一些實施例中，連接柱152的數量可以係1個、2個、3個、5個甚至更多，本發明對此不作限制。
在本說明書的上述描述中，除非另有明確的規定和限定，術語「固定」、「安裝」、「相連」或「連接」等術語應該做廣義的理解。例如，就術語 「連接」來說，其可以係固定連接，也可以係可拆卸連接，或成一體；可以係機械連接，也可以係電連接；可以係直接相連，也可以透過中間媒介間接相連，或者可以係兩個元件內部的連通或兩個元件的相互作用關係。因此，除非本說明書另有明確的限定，本領域的通常知識者可以根據具體情況理解上述術語在本發明中的具體含義。
根據本說明書的上述描述，本領域的通常知識者還可以理解如下使用的術語，例如「上」、「下」、「前」、「後」、「左」、「右」、「長度」、「寬度」、「厚度」、「豎直」、「水平」、「頂」、「底」「內」、「外」、「軸向」、「徑向」、「周向」、「中心」、「縱向」、「橫向」、「順時針」或「逆時針」等指示方位或位置關係的術語係基於本說明書的圖式所示的方位或位置關係的，其僅係為了便於闡述本發明的方案和簡化描述的目的，而不係明示或暗示所涉及的裝置或元件必須要具有所述特定的方位、以特定的方位來構造和進行操作，因此上述的方位或位置關係術語不能被理解或解釋為對本發明方案的限制。
另外，本說明書中所使用的術語「第一」或「第二」等用於指代編號或序數的術語僅用於描述目的，而不能理解為明示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有「第一」或「第二」的特徵可以明示或者隱含地包括至少一個該特徵。在本說明書的描述中，「複數個」的含義係至少兩個，例如兩個，三個或更複數個等，除非另有明確具體的限定。
以上所述僅為本發明的實施方式，並非因此限制本發明的專利範圍，凡係利用本發明說明書及圖式內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。
120:阱連接結構
121:連接層
122:連接改善層
150:層間介質層
151:引出孔洞
152:連接柱
1b:一列半導體條狀結構/堆疊結構
1d:絕緣介質
81:襯底
Y:列方向
Z:高度方向

Claims (21)

  1. 一種存儲塊，其改良在於，包括：襯底；存儲陣列，設置在該襯底上，並包括呈三維陣列分佈的複數個存儲單元，其中，該存儲陣列包括沿高度方向依次層疊的複數層存儲子陣列層，每層該存儲子陣列層包括沿該高度方向層疊的汲區半導體層、通道半導體層和源區半導體層；每層該汲區半導體層包括沿行方向分佈的複數條汲區半導體條，每層該通道半導體層包括沿行方向分佈的複數條通道半導體條，每層源區半導體層包括沿行方向分佈的複數條源區半導體條；每條該汲區半導體條、通道半導體條和源區半導體條分別沿列方向延伸；複數層該存儲子陣列層中的一列該汲區半導體條、通道半導體條和源區半導體條定義為一列半導體條狀結構；每條該汲區半導體條和該源區半導體條分別為第一摻雜類型的半導體條，每條該通道半導體條為第二摻雜類型的半導體條；阱引出區域，包括複數個阱連接結構，每列該半導體條狀結構分別延伸至該阱引出區域，且每列該半導體條狀結構在該阱引出區域包括具有複數個臺階的階梯狀結構，每個該阱連接結構分別對應一列該半導體條狀結構，並藉由該列該半導體條狀結構中的該階梯狀結構將該列該半導體條狀結構中的該通道半導體條電連接在一起後引出。
  2. 如請求項1所述的存儲塊，其中，每列該半導體條狀結構藉由該階梯狀結構，分別裸露出該列該半導體條狀結構中的每條該通道半導體條的至少部分；每個該阱連接結構包括連接層，該連接層覆蓋對應一列該半導體條狀結構的該階梯狀結構，以將該列該半導體條狀結構中的每條該通道半導體條電連接在一起。
  3. 如請求項2所述的存儲塊，其中，每個該臺階包括第一表面和第二表面，其中，該第一表面平行於該襯底，該第二表面垂直於該襯底；每個該臺階的該第一表面裸露出該列該半導體條狀結構中一條對應的該通道半導體條的至少部分，每個該臺階的該第二表面上覆蓋有絕緣介質，以避 免該列該半導體條狀結構中的該汲區半導體條和該源區半導體條裸露；該連接層覆蓋該階梯狀結構，與每個該臺階的第一表面裸露的該通道半導體條的至少部分接觸；且透過該絕緣介質，與對應一列該半導體條狀結構中的該汲區半導體條和該源區半導體條絕緣設置。
  4. 如請求項2所述的存儲塊，其中，該連接層為複晶矽連接層。
  5. 如請求項4所述的存儲塊，其中，該連接層的摻雜類型與該通道半導體條的摻雜類型一致，與該汲區半導體條和該源區半導體條的摻雜類型相反。
  6. 如請求項2所述的存儲塊，其中，每個該阱連接結構還包括連接改善層，設置在該連接層上，該連接改善層為金屬矽化物層。
  7. 如請求項1所述的存儲塊，其中，每條該汲區半導體條、該通道半導體條以及該源區半導體條分別為單晶半導體條。
  8. 如請求項1所述的存儲塊，其中，在該高度方向上，兩相鄰的該存儲子陣列層包括依次層疊的該汲區半導體層、該通道半導體層、該源區半導體層、該通道半導體層以及該汲區半導體層，以共用同一該源區半導體層；每兩層該存儲子陣列層之間設置一層間隔離層，以與其它兩層該存儲子陣列層彼此隔離。
  9. 如請求項1至8中任一項所述的存儲塊，其中，進一步包括：層間介質層，覆蓋該存儲陣列和該阱引出區域；其中，該層間介質層在該阱引出區域中對應每個該阱連接結構設置有至少一個引出孔洞，該引出孔洞內設置有連接柱，該連接柱的一端連接對應的該阱連接結構，該連接柱的另一端裸露在該層間介質層之外以作為引出墊。
  10. 如請求項1所述的存儲塊，其中，該階梯狀結構所包括的複數個臺階沿該列方向逐級設置。
  11. 一種存儲塊的製造方法，其改良在於，包括： 提供半導體基材，其中，該半導體基材包括襯底和設置在該襯底上且沿高度方向依次層疊的複數層存儲子陣列層，每層該存儲子陣列層包括沿該高度方向層疊的汲區半導體層、通道半導體層和源區半導體層；每層該汲區半導體層包括沿行方向分佈的複數條汲區半導體條，每層該通道半導體層包括沿行方向分佈的複數條通道半導體條，每層源區半導體層包括沿行方向分佈的複數條源區半導體條；每條該汲區半導體條、通道半導體條和源區半導體條分別沿列方向延伸；複數層該存儲子陣列層中的一列該汲區半導體條、通道半導體條和源區半導體條定義為一列半導體條狀結構；每條該汲區半導體條和該源區半導體條分別為第一摻雜類型的半導體條，每條該通道半導體條為第二摻雜類型的半導體條；對應於該半導體基材的阱引出區域，在該半導體基材的遠離該襯底的一側形成複數個移除開口，每個該移除開口分別對應一列該半導體條狀結構，並經由每個該移除開口移除對應一列該半導體條狀結構的至少部分，以使每列該半導體條狀結構在該阱引出區域包括具有複數個臺階的階梯狀結構；在每個該移除開口中分別形成阱連接結構，每個該阱連接結構分別對應一列該半導體條狀結構，並藉由該列該半導體條狀結構中的該階梯狀結構將該列該半導體條狀結構中的該通道半導體條連接在一起。
  12. 如請求項11所述的製造方法，其中，該階梯狀結構的每個該臺階包括第一表面和第二表面，其中，第一表面平行於該襯底，第二表面垂直於該襯底；每個該臺階的該第一表面裸露出該半導體條狀結構中一個對應的該通道半導體條的至少部分；該在每個該移除開口中分別形成阱連接結構的步驟之前，還包括：在該階梯狀結構上沈積絕緣介質，該絕緣介質覆蓋每個該臺階的該第一表面和該第二表面；去除覆蓋每個該臺階的該第一表面的該絕緣介質。
  13. 如請求項11所述的製造方法，其中，該在每個該移除開口中分別形成阱連接結構的步驟，包括：在每個該移除開口中分別形成連接層；該連接層覆蓋對應一列該半導體條狀結構的該階梯狀結構，以將該列該半導體條狀結構中的每個該通道半導 體條電連接在一起。
  14. 如請求項13所述的製造方法，其中，該在每個該移除開口中分別形成阱連接結構的步驟，還包括：在每個該連接層的遠離該襯底的一側形成連接改善層。
  15. 如請求項14所述的製造方法，其中，該連接層為複晶矽連接層，該連接改善層為金屬矽化物層。
  16. 如請求項11至15中任一項所述的製造方法，其中，該在每個該移除開口中分別形成阱連接結構的步驟之後，還包括：在該半導體基材的遠離該襯底的一側形成層間介質層，在該半導體基材的阱引出區域，該層間介質層對應每個該阱連接結構設置有至少一個引出孔洞，該引出孔洞內設置有連接柱，該連接柱的一端連接對應的該阱連接結構，該連接柱的另一端裸露在該層間介質層之外以作為引出墊。
  17. 一種存儲塊，其改良在於，包括：襯底；存儲陣列，設置在該襯底上，並包括呈三維陣列分佈的複數個存儲單元，其中，該存儲陣列包括沿高度方向依次層疊的複數層存儲子陣列層，每層該存儲子陣列層包括沿該高度方向層疊的汲區半導體層、通道半導體層和源區半導體層；每層該汲區半導體層包括沿行方向分佈的複數條汲區半導體條，每層該通道半導體層包括沿行方向分佈的複數條通道半導體條，每層源區半導體層包括沿行方向分佈的複數條源區半導體條；每條該汲區半導體條、通道半導體條和源區半導體條分別沿列方向延伸；複數層該存儲子陣列層中的一列該汲區半導體條、通道半導體條和源區半導體條定義為一列半導體條狀結構；每條該汲區半導體條和該源區半導體條分別為第一摻雜類型的半導體條，每條該通道半導體條為第二摻雜類型的半導體條；阱引出區域，包括複數個阱連接結構，每列該半導體條狀結構分別延伸至該阱引出區域，且每列該半導體條狀結構在該阱引出區域包括具有複數個臺階的階梯狀結構，使得該列該半導體條狀結構中的每條該通道半導體條至少部分裸露，每個該阱連接結構分別對應一列該半導體條狀結構，每個該阱連接結構包括沿該列方向間隔分佈的複數個阱連接柱，該阱連接柱與對應一列該 半導體條狀結構中的該通道半導體條一一對應設置，每個該阱連接柱的一端連接對應一條該通道半導體條，另一端作為阱引出墊。
  18. 如請求項17所述的存儲塊，其中，每個該臺階包括第一表面和第二表面，其中，該第一表面平行於該襯底，該第二表面垂直於該襯底；每個該臺階的該第一表面裸露出該列該半導體條狀結構中一條對應的該通道半導體條的至少部分。
  19. 如請求項18所述的存儲塊，其中，每個該阱連接結構包括填充層，該填充層為複晶矽填充層，該填充層覆蓋對應一列該半導體條狀結構的該階梯狀結構；該複數個阱連接柱在該填充層中沿該列方向間隔分佈，每個該阱連接柱的一端連接對應一條該通道半導體條，另一端裸露在該填充層之外以作為阱引出墊。
  20. 如請求項19所述的存儲塊，其中，在該複晶矽填充層與每個該阱連接柱之間設置有隔離層。
  21. 如請求項20所述的存儲塊，其中，每個該臺階的該第一表面和該第二表面上覆蓋有絕緣介質，該填充層覆蓋該絕緣介質，每個該阱連接柱穿設於覆蓋在該第一表面上的該絕緣介質以與對應一條該通道半導體條連接。
TW112143529A 2023-06-09 2023-11-10 存儲塊及其製造方法 TWI872800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2023106904225 2023-06-09
CN202310690422.5A CN119156015A (zh) 2023-06-09 2023-06-09 存储块及其制造方法

Publications (2)

Publication Number Publication Date
TW202450438A TW202450438A (zh) 2024-12-16
TWI872800B true TWI872800B (zh) 2025-02-11

Family

ID=93744490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112143529A TWI872800B (zh) 2023-06-09 2023-11-10 存儲塊及其製造方法

Country Status (3)

Country Link
US (1) US20240414914A1 (zh)
CN (1) CN119156015A (zh)
TW (1) TWI872800B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576597A (zh) * 2013-10-29 2015-04-29 旺宏电子股份有限公司 一种接触窗结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
US10559588B2 (en) * 2018-01-12 2020-02-11 Sandisk Technologies Llc Three-dimensional flat inverse NAND memory device and method of making the same
US10734400B1 (en) * 2019-02-18 2020-08-04 Sandisk Technologies Llc Three-dimensional memory device including bit lines between memory elements and an underlying peripheral circuit and methods of making the same
US12387976B2 (en) * 2020-12-29 2025-08-12 SanDisk Technologies, Inc. Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576597A (zh) * 2013-10-29 2015-04-29 旺宏电子股份有限公司 一种接触窗结构及其形成方法

Also Published As

Publication number Publication date
US20240414914A1 (en) 2024-12-12
CN119156015A (zh) 2024-12-17
TW202450438A (zh) 2024-12-16

Similar Documents

Publication Publication Date Title
CN108573979B (zh) 半导体器件
US11587947B2 (en) Three-dimensional semiconductor memory devices
CN104766865B (zh) 垂直型非易失性存储器件和垂直沟道非易失性存储器件
KR101113765B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
EP1696491A1 (en) Non volatile memory and fabrication method thereof
KR101056113B1 (ko) 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
CN103872057A (zh) 非易失性存储器件及其制造方法
CN100440483C (zh) 具电荷捕捉存储器单元的半导体存储器及制造方法
KR101329586B1 (ko) 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
US20250280541A1 (en) Memory device and manufacturing method thereof
TWI872800B (zh) 存儲塊及其製造方法
TWI877809B (zh) 存儲塊及其製程方法
TWI862178B (zh) 存儲塊、記憶體裝置及存儲單元
TWI885547B (zh) 存儲塊及其製程方法、存儲單元
TWI858980B (zh) 存儲塊及其製程方法、存儲單元
TWI860093B (zh) 存儲塊的控制方法
TWI883735B (zh) 存儲塊及其埋層製程方法