[go: up one dir, main page]

TWI872365B - 發光元件 - Google Patents

發光元件 Download PDF

Info

Publication number
TWI872365B
TWI872365B TW111132901A TW111132901A TWI872365B TW I872365 B TWI872365 B TW I872365B TW 111132901 A TW111132901 A TW 111132901A TW 111132901 A TW111132901 A TW 111132901A TW I872365 B TWI872365 B TW I872365B
Authority
TW
Taiwan
Prior art keywords
region
light
emitting element
substrate
protrusion structures
Prior art date
Application number
TW111132901A
Other languages
English (en)
Other versions
TW202412338A (zh
Inventor
楊智詠
王心盈
歐震
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW111132901A priority Critical patent/TWI872365B/zh
Publication of TW202412338A publication Critical patent/TW202412338A/zh
Application granted granted Critical
Publication of TWI872365B publication Critical patent/TWI872365B/zh

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

一種發光元件包括:基底,包括上表面,其中上表面包括第一區與圍繞第一區的第二區;多個突起結構,設置於第一區而未設置於第二區;半導體疊層,位於第一區上且覆蓋多個突起結構;以及絕緣層,覆蓋半導體疊層與上表面的第二區。多個突起結構包括:多個第一突起結構位於第一區;以及多個第二突起結構位於第一區的周邊。在與基底的上表面平行的方向上,第二突起結構的最大寬度小於第一突起結構最大寬度,且其中多個第二突起結構各包含第一側壁,第一側壁未被半導體疊層所覆蓋且與上表面的第二區之間具有一第一夾角,介於90度至160度之間。

Description

發光元件
本揭露是關於一種發光元件,特別是關於一種具有突起結構基板的發光元件。
如發光二極體的發光元件因具有耗電量低及壽命長等優點而被廣泛地用於固態照明光源,故而已逐漸取代如白熾燈泡和螢光燈等的傳統光源。發光二極體可應用於各式各樣的領域,例如交通號誌、背光模組、路燈照明、醫療設備等。
雖然現有的發光二極體已普遍符合它們的需求,但在許多應用上仍面臨出光量不足的問題。因此,仍需進一步改良發光二極體,以製造出符合產品需求的發光元件。
根據本揭露的一些實施例,提供一種發光元件。發光元件包括:基底,包括上表面,其中上表面包括第一區與圍繞第一區的第二區;多個突起結構,設置於第一區而未設置於第二區;半導體疊層,位於第一區上且覆蓋多個突起結構;以及絕緣層,覆蓋 半導體疊層與上表面的第二區;其中多個突起結構包括:多個第一突起結構位於第一區;以及多個第二突起結構位於第一區的周邊,其中在與基底的上表面平行的方向上,第二突起結構的最大寬度小於第一突起結構最大寬度,且其中多個第二突起結構各包含一第一側壁,第一側壁未被半導體疊層所覆蓋且與上表面的第二區之間具有一第一夾角,介於90度至160度之間。以下實施例中參照所附圖式提供詳細敘述。
10:發光元件
101:基板
100:基底
100US,104AUS:上表面
102:突起結構
102A:第一突起結構
102B:第二突起結構
104:半導體疊層
104A:第一導電型半導體層
102AH,102BH:最大高度
102AT,102BT:頂部
102AW,102BW:最大寬度
102BS,104S:側壁
104B:發光層
104C:第二導電型半導體層
106:歐姆接觸層
108:絕緣層
108BS:最底部表面
108P1,108P2:開口
110:第一電極
112:第二電極
114,116:隆起部
A-A’:剖線
L1:第一水平
L2:第二水平
L2’:第三水平
R1:第一區域
R2:第二區域、周邊區
θ1,θ2:夾角
第1A與1B圖是根據不同實施例,繪示出形成發光元件的過程中的中間階段的剖面圖。
第2、3、4A圖是根據一些實施例,繪示出形成發光元件的過程中的中間階段的剖面圖。
第4B圖是第4A圖的上視圖。
第5-7圖是根據一些實施例,繪示出形成發光元件的過程中的中間階段的剖面圖。
第8A至8D圖是根據一些其他的實施例,分別繪示出發光元件的剖面圖。
以下說明本發明實施例之發光元件。應了解的是,以下之敘述提供許多不同的實施例,用以實施本揭露一些實施例之 不同態樣。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然,這些僅用以舉例而非本揭露之限定。此外,在不同實施例中可能使用類似及/或對應的元件符號標示類似及/或對應的元件,以清楚描述本揭露。然而,這些類似及/或對應的元件符號的使用僅為了簡單清楚地敘述本揭露一些實施例,不代表所討論之不同實施例及/或結構之間具有任何關連性。
第1A與1B圖是根據不同實施例,繪示出形成發光元件10的過程中的中間階段的剖面圖。參照第1A圖,首先提供基板101。基板101包含基底100以及位於其上方的多個突起結構102。其中基底100包括上表面100US。在一些實施例中,基底100可以是用以後續於其上磊晶成長半導體疊層的成長基材。例如,基底100的材料包括用於成長氮化鋁銦鎵(AlInGaN)半導體疊層的矽(Si)、碳化矽(SiC)、藍寶石(Sapphire)、氮化鋁(AlN)及氮化鎵(GaN),或是用於成長磷化鋁鎵銦(AlGaInP)半導體疊層的砷化鎵(GaAs)及磷化鎵(GaP)。根據一些實施例,基底100可以是透明或半透明的。具體而言,在基底100為透明的實施例中,基底100的材料對波長介於200nm至750nm之間的光可具有大於85%的光穿透率,或較佳具有大於92%的光穿透率。在基底100為半透明的實施例中,基底100的材料對波長介於200nm至750nm之間的光可具有大於25%且小於85%的光穿透率。
根據一些實施例,如第1A圖及第1B圖所示,多個突起結構102在與上表面100US平行的水平方向上彼此分離並突出於 上表面100US。突起結構102可用以改變半導體疊層所發出的光線的行徑路線以提升發光元件10的出光效率。在一實施例中,基底100包含藍寶石,上表面100US例如包含藍寶石的C平面(c-plane)。
根據一些實施例,在第1A圖及第1B圖所示的剖面圖中,突起結構102可具有三角形的剖面形狀。此外,根據一些實施例,突起結構102於立體圖(未繪示)中可具有圓錐體、半球體、多角柱體、梯形柱體、圓柱體或角錐體等形狀。然而,本揭露中突起結構102的二維或三維形狀並不侷限於以上所述的形狀。在其他實施例中,突起結構102可具有正方形、長方形、梯形、橢圓形或圓弧形等的剖面形狀。
參照第1A圖,在一些實施例中,突起結構102的材料可包括與基底100不同的材料。具體而言,在一實施例中,突起結構102的材料可包括絕緣材料。例如,絕緣材料可包括玻璃、聚合物、氧化矽、氮化矽、氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽或前述之組合。在一些實施例中,突起結構102對後續形成於其上的發光層所發出的光可以是透明的。具體而言,突起結構102的材料對波長介於200nm至750nm之間的光可具有大於85%的光穿透率,或較佳具有大於92%的光穿透率。
詳細而言,可利用合適的沉積製程於基底100的上表面100US上沉積突起結構102的材料,接著利用圖案化製程來圖案化突起結構102的材料,以形成具有所欲形狀與尺寸的突起結構。上述的沉積製程可包括濺鍍(sputtering)、蒸鍍(evaporation)、 旋轉塗佈(spin-coating)、化學氣相沉積(chemical vapor deposition,CVD)、分子束沉積(molecular beam deposition)、任何其他合適的製程或前述之組合來沉積突起結構102的材料。此外,圖案化製程可包括光學微影(photolithography)製程與蝕刻製程。在一些實施例中,光學微影製程可包括光阻塗佈(photoresist coating)、軟烘烤(soft baking)、硬烘烤(hard baking)、遮罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking,PEB)、顯影(developing)光阻、潤洗(rinsing)、乾燥(drying)或其他合適的製程。在一些實施例中,蝕刻製程可包括乾式蝕刻製程、濕式蝕刻製程或前述之組合。
參照第1B圖,在其他實施例中,突起結構102的材料可包括與基底100相同的材料,例如前文所述適用於形成基底100的任何材料。在一實施例中,如第1B圖所示,基底100與突起結構102可以是一體成形的結構。詳細而言,可直接對基底100的材料進行圖案化製程,以形成於水平方向上彼此分離的突起結構102。於此實施例中,突起結構102與基底100之間實質上不存在異質材料介面,將突起結構102之間的上表面100US之延伸面也視為上表面100US,如第1B圖中虛線所示。
第2、3圖是根據一些實施例,繪示出形成發光元件10的過程中的中間階段的剖面圖。第2圖至第7圖係採用第1A圖實施例所示之基板101做為一示例。參照第2圖,於基板101之上形成半導體疊層104,半導體疊層104覆蓋突起結構102。詳細而言,在 一些實施例中,如第2圖所示,半導體疊層104可包括第一導電型半導體層104A、第一導電型半導體層104A上的發光層104B以及發光層104B上的第二導電型半導體層104C。在一實施例中,第一導電型半導體層104A可為n型半導體層,且第二導電型半導體層104C可為p型半導體層。第一導電型半導體層104A、發光層104B、第二導電型半導體層104C可包含III-V族半導體材料,例如GaN系列、InGaN系列、AlGaN系列、AlInGaN系列、GaP系列、InGaP系列、AlGaP系列、AlInGaP系列的材料,以通式表示為AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P,其中0≦x、y≦1、(x+y)≦1。依據所使用材料的性質,發光元件10可發出紅外光、紅光、綠光、藍光、近紫外光、或是紫外光。例如,當半導體疊層104中第一導電型半導體層104A、發光層104B、第二導電型半導體層104C的材料為AlInGaP系列材料時,可發出波長介於610nm及650nm之間的紅光。當半導體疊層104中第一導電型半導體層104A、發光層104B、第二導電型半導體層104C的材料為InGaN系列材料時,可發出波長介於400nm及490nm之間的藍光,或波長介於530nm及570nm之間的綠光。當半導體疊層104中第一導電型半導體層104A、發光層104B、第二導電型半導體層104C的材料為AlGaN系列或AlInGaN系列材料時,可發出波長介於400nm及250nm之間的紫外光。可利用合適的磊晶成長製程於基底100與突起結構102上沉積半導體疊層104的材料,例如金屬有機化學氣相沉積(metal organic CVD,MOCVD)、分子束磊晶(molecular beam epitaxy,MBE)、液 相磊晶(liquid phase epitaxy,LPE)、氣相磊晶(vapor phase epitaxy,VPE)或前述之組合。於一實施例中,半導體疊層104更包含緩衝結構(未繪示)位於突起結構102和第一導電型半導體層104A之間,緩衝結構可減小晶格不匹配並抑制錯位,從而改善磊晶品質。緩衝結構可以是多層結構或單層結構,其材料包含但不限於GaN、AlGaN或AlN。
接著,參照第3圖,對半導體疊層104進行圖案化製程以使半導體疊層104形成具有高台結構(mesa structure)。詳細而言,可利用合適的蝕刻製程移除部分的半導體疊層104,直到露出第一導電型半導體層104A一部份的上表面104AUS。接著,再由上表面104AUS往下移除部分的第一導電型半導體層104A,使得部分突起結構102沒有被半導體疊層104所覆蓋或被半導體疊層104局部地覆蓋。於另一實施例中,形成高台結構的圖案化製程包括利用合適的蝕刻製程移除部分的半導體疊層104,直到露出部分突起結構102。接著,再由第二導電型半導體層104C上表面往下移除部分的第二導電型半導體層104C及發光層104B直到露出第一導電型半導體層104A一部份的上表面104AUS。在一實施例中,合適的蝕刻製程可包括乾式蝕刻製程。例如,乾式蝕刻製程可包括電漿蝕刻(plasma etching,PE)、反應離子蝕刻(reactive ion etching,RIE)、感應耦合電漿活性離子蝕刻(inductively coupled plasma reactive ion etching,ICP-RIE)等或前述之組合,可採用電漿、氣體或前述之組合來進行。上述氣體可包括含氧 氣體、含氟氣體(例如氟化氫、四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(例如氯氣、氯仿、四氯化碳、及/或三氯化硼)、含溴氣體(例如溴化氫及/或溴仿)、含碘氣體、及/或上述之組合。
第4A是根據一些實施例,繪示出形成發光元件10的過程中的剖面圖,且第4B圖是對應的上視圖。應注意的是,第4A圖的剖面圖是沿著第4B圖的上視圖中的剖線A-A’所擷取。為了說明的目的,被半導體疊層104覆蓋的突起結構102於第4B圖中以虛線表示。參照第4A與4B圖,形成具有高台結構的半導體疊層104之後,移除第3圖中沒有被半導體疊層104覆蓋的突起結構102。移除沒有被半導體疊層104覆蓋的突起結構102之後,基底100的上表面100US可包括第一區域R1與圍繞第一區域R1的第二區域R2。第一區域R1為發光元件10中存在突起結構102與半導體疊層104的區域,第二區域R2為發光元件10中未存在突起結構102與半導體疊層104的區域,因而第二區域R2可作為後續切割製程中發光元件的切割道,亦可視為切割製程完成後獨立發光元件10的「周邊區R2」。於一實施例中,獨立發光元件10中周邊區R2的寬度介於1-50μm。可利用合適的蝕刻製程來移除位於第二區域R2中的突起結構102。在一些實施例中,可利用乾式蝕刻製程來移除位於第二區域R2中的突起結構102,例如電漿蝕刻、反應離子蝕刻、感應耦合電漿活性離子蝕刻等或前述之組合。在一些實施例中,移除位於第二區域R2中的突起結構102之步驟可以和移除第一導電型半導體層104A之步 驟在同一道蝕刻製程中完成。
再次參照第4A與4B圖,突起結構102包括多個第一突起結構102A與多個第二突起結構102B。同前文所述,第一突起結構102A與第二突起結構102B皆位於第一區域R1之中,第二突起結構102B位於第一區域R1的周邊。根據一些實施例,半導體疊層104投影在基底100的投影面至少部分重疊第二突起結構102B在基底100的投影面。在半導體疊層104在基底100的投影面部分重疊第二突起結構102B在基底100的投影面的實施例中,如第4A及4B圖所示,第二突起結構102B的一部份(即,第二突起結構102B在第4B圖中以實線表示的部分)沒有被半導體疊層104覆蓋而露出。具體而言,如第4A圖所示,第二突起結構102B包括側壁102BS。側壁102BS面向第二區域R2且不被半導體疊層104所覆蓋。第二突起結構102B的側壁102BS與基底100上表面100US的第二區域R2之間具有夾角θ1,於一實施例中,夾角θ1介於90度至160度之間。於另一實施例中,夾角θ1介於100度至150度之間。
根據一些實施例,如第4A圖所示,半導體疊層104包括側壁104S。在一實施例中,側壁104S可以是第一導電型半導體層104A的側壁。在一實施例中,側壁104S與側壁102BS相連接。於剖面圖中,半導體疊層104的側壁104S的與基底100上表面100US的第二區域R2之間具有夾角θ2,夾角θ2可介於100度至160度之間。在一些實施例中,夾角θ2可大於或等於夾角θ1。在一實施例中,夾角θ1與夾角θ2之間的差異絕對值可介於0度至40度之間。利用控 制第一導電型半導體層104A與突起結構102的蝕刻條件,將夾角θ1、夾角θ2以及夾角θ1與夾角θ2之間的差異絕對值控制在特定範圍內,可以避免第二突起結構102B被過度蝕刻(over etching)造成側壁104S與側壁102BS的斷差,而使得其上方的絕緣層108(將詳述如後)在此處發生披覆性不佳、產生皺褶或裂縫的現象。需要說明的是,於一些實施例中,在移除第二區域R2上的突起結構102時,上表面100US在第二區域R2可能會被些微地蝕刻,因此,當位於第二區域R2上的突起結構102被移除後,上表面100US在第二區域R2的水平高度可能會略低於上表面100US在第一區域R1的水平高度。於此情況下,即使上表面100US在第二區域R2和第一區域R1的水平高度略有不同,上表面100US在第二區域R2被些微地蝕刻後的表面仍定義為基底100的上表面100US。在與基底100的上表面100US平行的水平方向(例如,第4A圖中的X軸方向或Y軸方向)上,第二突起結構102B的最大寬度102BW小於第一突起結構102A的最大寬度102AW。此外,在一些實施例中,如第4A圖所示,在基底100上表面100US的法線方向(例如,第4A圖中的Z軸方向)上,第二突起結構102B的最大高度102BH可小於或等於第一突起結構102A的最大高度102AH。
第5-7圖是根據一些實施例,繪示出形成發光元件10的過程中的中間階段的剖面圖。參照第5圖,在一些實施例中,可於半導體疊層104上形成歐姆接觸層106。根據一些實施例,歐姆接觸層106可包括透光的導電材料。例如,金屬氧化物或是薄金屬層。金 屬氧化物可包括氧化銦錫(Indium tin oxide,ITO)、氧化銦鋅(IZO)、氧化鋁鋅(AZO)等,薄金屬層可包括鎳(Ni)、銀(Ag)或鎳金(Ni/Au)合金。
接著,參照第6圖,於半導體疊層104之上形成絕緣層108。詳細而言,絕緣層108覆蓋半導體疊層104與基底100上表面100US的第二區域R2。此外,在一些實施例中,絕緣層108可順應地形成於基底100與半導體疊層104上,使得絕緣層108在半導體疊層104的上表面及第二區域R2上可具有一致的厚度。在半導體疊層104上形成有歐姆接觸層106的實施例中,絕緣層108更覆蓋歐姆接觸層106。在一些實施例中,絕緣層108接觸第二突起結構102B的側壁102BS。
根據一些實施例,如第6圖所示,絕緣層108在第二區域R2的最底部表面108BS位於第一水平L1,第一水平L1低於突起結構102所在的水平。詳細而言,在一實施例中,第一突起結構102A的頂部102AT位於第二水平L2,且第二突起結構102B的頂部102BT位於第三水平L2’,第一水平L1低於第二水平L2及第三水平L2’。在一些實施例中,第二突起結構102B的頂部102BT所位在的第三水平L2’低於或等於第一突起結構102A的頂部102AT所位在的第二水平L2。應能理解的是,此述的「第一水平」、「第二水平」與「第三水平」指的是平行於基底100的上表面(即,第4A圖中所示的上表面100US)的假想水平面,也可以是平行於第6圖中所示的XY平面的假想水平面。
在一些實施例中,絕緣層108可以是單層結構或多層結構,其材料可包括氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等或前述之組合。在一實施例中,絕緣層108可包括分散式布拉格反射結構(Distributed Bragg Reflector,DBR)。詳細而言,絕緣層108的分散式布拉格反射結構可由一對或多對具有不同折射率的絕緣材料交互堆疊所形成。透過選擇具有不同折射率的絕緣材料並搭配特定厚度的設計,絕緣層108可反射特定波長範圍及/或特定入射角範圍的光線。在一些實施例中,絕緣層108包括分散式布拉格反射結構與其他絕緣材料層的疊層。
在發光元件10先前的製程步驟中,第二區域R2的突起結構102被移除,使得第二區域R2未設置有突起結構102。因此,沉積於第二區域R2的絕緣層108可具有較為平整的輪廓與形貌。根據一些實施例,包含分散式布拉格反射結構的絕緣層108因具有較為平整的輪廓與形貌可維持有效的反射效果,因而有助於提升發光元件10的出光效率。再者,在未移除第二區域的突起結構的習知技術中,絕緣層108披覆在多個突起結構上時形成了高低起伏的表面。相較於上述習知技術,本實施例可避免所形成絕緣層108的表面高低起伏而容易在絕緣層108中產生裂縫,進而防止後續製程,例如覆晶接合(flip-chip bonding)等製程中所使用的導電接合材料滲入裂縫中而影響發光元件10的電性。
再次參照第6圖,在一些實施例中,沉積絕緣層108 之後,可移除一部份的絕緣層108以形成開口108P1與108P2。詳細而言,開口108P1與108P2可分別露出半導體疊層104的第一導電型半導體層104A與第二導電型半導體層104C上的歐姆接觸層106。然而,在發光元件10未形成有歐姆接觸層106的實施例中,開口108P2可露出第二導電型半導體層104C。
接著,參照第7圖,形成第一電極110與第二電極112。根據一些實施例,第一電極110形成於絕緣層108上並延伸填入開口108P2,且第二電極112形成於絕緣層108上並延伸填入開口108P1。第一電極110與第二電極112的材料可包括任何合適的金屬材料,例如,鉻(Cr)、鈦(Ti)、金(Au)、鋁(Al)、銀(Ag)、銅(Cu)、錫(Sn)、鎳(Ni)、銠(Rh)、鎢(W)、銦(In)、鉑(Pt)等或前述材料之合金或疊層。根據一些實施例,當第一電極110選擇鋁或銀或具有高反射率之金屬,搭配單層或多層分散式布拉格反射結構的絕緣層108時,可構成一全方位反射結構(omni-directional reflector,ODR),可進一步提高發光元件10的光摘出效率(light extraction efficiency)。發光元件10係以覆晶方式,將第一電極110及第二電極112利用導電接合層,例如以焊接或共晶接合等方式,接合至一載板(未繪示),使發光元件10與載板上的電路(未繪示)連接,以達到和外部電子元件或外部電源的連接。
第8A與8B圖是根據另一實施例,繪示出具有隆起部(bulged portion)114或116的發光元件10剖面圖。參照第8A圖, 在一些實施例中,基底100可更包括多個彼此相互分離的隆起部114。隆起部114可從基底100的上表面100US抬升且垂直地延伸而出。根據一些實施例,如第8A圖所示,隆起部114可位於第一區域R1及第二區域R2中。在一些實施例中,隆起部114及基底100係為一體成形。在一些實施例中,如第8A圖所示,隆起部114可包括與突起結構102(第一突起結構102A與第二突起結構102B)不同的材料。再者,如第8A圖所示,在一些實施例中,隆起部114包括平坦的上表面,突起結構102之下表面相接於隆起部114的上表面。第一突起結構102A與第二突起結構102B可以一對一的對應方式設置於第一區域R1中的隆起部114上。同樣地,由於第二區域R2未設置有突起結構102,第二區域R2中的隆起部114上也沒有設置突起結構102。如同前述實施例,第8A圖中第二突起結構102B包括側壁102BS,半導體疊層104包括側壁104S。側壁102BS面向第二區域R2且不被半導體疊層104所覆蓋。覆蓋半導體疊層側壁104S的絕緣層108更延伸覆蓋隆起部114的上表面。第二突起結構102B的側壁102BS與基底100上表面100US的第二區域R2之間具有夾角θ1,於一實施例中,夾角θ1介於90度至160度之間。於另一實施例中,夾角θ1介於100度至150度之間。半導體疊層104的側壁104S與基底100上表面100US的第二區域R2之間具有夾角θ2,夾角θ2可介於100度至160度之間。在一些實施例中,夾角θ2可大於或等於夾角θ1。在一實施例中,夾角θ1與夾角θ2之間的差異絕對值可介於0度至40度之間。
參照第8B圖,第8B圖所示的實施例與第8A圖所示的實施例相似,差別在於,第8B圖所示之發光元件10中第二區域R2上不具有隆起部114。
參照第8C圖,第8C圖所示的實施例與第8A圖所示的實施例相似,差別在於,第8C圖中的突起結構102包括與基底100相同的材料,即,第8C圖所示實施例採用了如第1B圖的基底100及突起結構102。詳細而言,在基底100上表面100US的第一區域R1中,第一突起結構102A與基底100是由同質材料所形成,且第二突起結構102B與基底100也是由同質材料所形成。在基底100上表面100US的第二區域R2中,可利用蝕刻製程移除突起結構102,因此突起結構102不存在於第二區域R2中。然而,在一實施例中,在第二區域R2中突起結構102可能沒有完全被移除,而未被完全移除的突起結構,即剩餘的突起結構,成為隆起部116。在此實施例中,當第二區域R2的突起結構被蝕刻至第一突起結構102A的高度的20%以下,或者是被蝕刻至第一突起結構102A的體積的20%以下,此剩餘的結構可稱為「隆起部116」而不視為突起結構。如第8C圖所示,位在第一區域R1的周邊的突起結構102,其靠近第二區域R2的一部分被移除掉而形成第二突起結構102B。然而,位在第二區域R2的突起結構102可能未被完全移除,位於第二區域R2剩餘的突起結構則視為隆起部116。在第一區域R1中,因為基底100與突起結構102由同質材料所形成,隆起部116可視為不存在於第一區域R1中。如同前述實施例,第8C圖中第二突起結構102B包括側壁102BS,半 導體疊層104包括側壁104S。側壁102BS面向第二區域R2且不被半導體疊層104所覆蓋。覆蓋半導體疊層側壁104S的絕緣層108更延伸覆蓋隆起部116的上表面。第二突起結構102B的側壁102BS與基底100上表面100US的第二區域R2之間具有夾角θ1,夾角θ1介於90度至160度之間。於另一實施例中,夾角θ1介於100度至150度之間。半導體疊層104的側壁104S與基底100上表面100US的第二區域R2之間具有夾角θ2,夾角θ2可介於100度至160度之間。在一些實施例中,夾角θ2可大於或等於夾角θ1。在一實施例中,夾角θ1與夾角θ2之間的差異絕對值可介於0度至40度之間。
參照第8D圖,第8D圖所示的實施例與第8C圖所示的實施例相似,差別在於,第8D圖所示之發光元件10第二區域R2上不具有隆起部116。
綜上所述,根據本揭露的一些實施例,發光元件的基底的上表面包括第一區與圍繞第一區的第二區。上表面的第一區設置有突起結構,而上表面的第二區未設置有突起結構。如此一來,後續形成於基底上表面的第二區的絕緣層可具有較為平整的輪廓與形貌可避免於絕緣層中產生裂縫以防止後續製程,例如覆晶接合(flip-chip bonding)等製程中所使用的導電材料滲入裂縫中而影響發光元件的電性與出光效果。在一些實施例中,具有反射特性的絕緣層因具有較為平整的輪廓與形貌可維持有效的反射效果,因而有助於提升發光元件的出光效率。此外,利用控制第一導電型半導體層104A與突起結構102的蝕刻條件,將夾角θ1、夾角θ2以及夾角 θ1與夾角θ2之間的差異絕對值控制在特定範圍內,可以避免位於第一區域R1之邊緣、被半導體疊層104部分覆蓋的第二突起結構102B被過度蝕刻而造成半導體疊層側壁104S與側壁102BS的斷差,而使得此處上方的絕緣層108發生披覆性不佳、產生皺褶或斷裂的現象。
雖然已詳述本發明的一些實施例及其優點,應能理解的是,在不背離如本發明之保護範圍所定義的發明之精神與範圍下,可作各種更動、取代與潤飾。例如,本發明所屬技術領域中具有通常知識者應能輕易理解在不背離本發明的範圍內可改變此述的許多部件、功能、製程與材料。再者,本申請的範圍並不侷限於說明書中所述之製程、機器、製造、物質組成、方法與步驟的特定實施例。本發明所屬技術領域中具有通常知識者可從本發明輕易理解,現行或未來所發展出的製程、機器、製造、物質組成、方法或步驟,只要可以與此述的對應實施例實現大抵相同功能或達成大抵相同結果者皆可根據本發明實施例使用。因此,本發明之保護範圍包括上述製程、機器、製造、物質組成、方法或步驟。
10:發光元件
100:基底
102:突起結構
102A:第一突起結構
102B:第二突起結構
104:半導體疊層
104A:第一導電型半導體層
104B:發光層
104C:第二導電型半導體層
106:歐姆接觸層
108:絕緣層
108P1,108P2:開口
110:第一電極
112:第二電極

Claims (10)

  1. 一種發光元件,包括:一基底,包括一上表面,其中該上表面包括一第一區與圍繞該第一區的一第二區;多個突起結構,設置於該第一區而未設置於該第二區;一半導體疊層,位於該第一區上且覆蓋該些突起結構;以及一絕緣層,覆蓋該半導體疊層與該上表面的該第二區;其中該些突起結構包括:多個第一突起結構,位於該第一區;以及多個第二突起結構,位於該第一區的周邊,其中在與該基底的該上表面平行的方向上,該些第二突起結構的最大寬度小於該些第一突起結構最大寬度,且其中該些第二突起結構各包含一第一側壁,該第一側壁未被該半導體疊層所覆蓋,且與該上表面的該第二區之間具有一第一夾角,該第一夾角介於90度至160度之間。
  2. 如請求項1所述之發光元件,其中在該基底的一法線方向上,該些第二突起結構的最大高度小於或等於該些第一突起結構的最大高度。
  3. 如請求項1所述之發光元件,其中該絕緣層包括一分散式布拉格反射結構(Distributed Bragg Reflector,DBR)結構。
  4. 如請求項1所述之發光元件,其中該半導體疊層於該基底的投影面至少部分重疊該些第二突起結構於該基底的投影 面。
  5. 如請求項1所述之發光元件,其中該絕緣層於該第二區的一最底部表面所在的水平低於該些突起結構的一最頂部表面所在的水平。
  6. 如請求項1所述之發光元件,更包括複數個隆起部(bulged portion),該些隆起部從該基底的該上表面抬升且垂直地延伸而出。
  7. 如請求項6所述之發光元件,其中該些隆起部位於該第一區與該第二區中,在該第一區中,該些突起結構以一對一的對應方式各設置於該些隆起部上,其中,該些突起結構的材料與該些隆起部的材料相同或不同。
  8. 如請求項1所述之發光元件,其中該絕緣層接觸該些第二突起結構的該些第一側壁。
  9. 如請求項1所述之發光元件,其中該半導體疊層包含一第二側壁與該第一側壁相連接,該第二側壁與該上表面的該第二區之間具有一第二夾角,且其中該第二夾角大於或等於該第一夾角。
  10. 如請求項9所述之發光元件,其中該第二夾角與該第一夾角的絕對值差異介於0度至40度之間。
TW111132901A 2022-08-31 2022-08-31 發光元件 TWI872365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111132901A TWI872365B (zh) 2022-08-31 2022-08-31 發光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111132901A TWI872365B (zh) 2022-08-31 2022-08-31 發光元件

Publications (2)

Publication Number Publication Date
TW202412338A TW202412338A (zh) 2024-03-16
TWI872365B true TWI872365B (zh) 2025-02-11

Family

ID=91228166

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132901A TWI872365B (zh) 2022-08-31 2022-08-31 發光元件

Country Status (1)

Country Link
TW (1) TWI872365B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347167A (zh) * 2012-05-15 2013-11-16 Innocom Tech Shenzhen Co Ltd 有機發光二極體顯示裝置
TW201403867A (zh) * 2012-07-12 2014-01-16 Epistar Corp 具有圖案化基板之發光元件及其製作方法
TW201523936A (zh) * 2013-12-13 2015-06-16 Ind Tech Res Inst 發光模組
TW201709500A (zh) * 2015-08-31 2017-03-01 樂金顯示科技股份有限公司 有機發光二極體顯示裝置
TW202018931A (zh) * 2018-11-02 2020-05-16 友達光電股份有限公司 顯示面板及其畫素結構
TW202029529A (zh) * 2019-01-25 2020-08-01 晶元光電股份有限公司 發光元件及其製造方法
US20200350474A1 (en) * 2017-09-01 2020-11-05 Lg Innotek Co., Ltd. Light emitting device package and light source device
US20220102683A1 (en) * 2020-09-30 2022-03-31 Boe Technology Group Co., Ltd. Display panel, method for manufacturing the same and display device
US20220209198A1 (en) * 2020-12-30 2022-06-30 Lg Display Co., Ltd. Light emitting display apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347167A (zh) * 2012-05-15 2013-11-16 Innocom Tech Shenzhen Co Ltd 有機發光二極體顯示裝置
TW201403867A (zh) * 2012-07-12 2014-01-16 Epistar Corp 具有圖案化基板之發光元件及其製作方法
TW201523936A (zh) * 2013-12-13 2015-06-16 Ind Tech Res Inst 發光模組
TW201709500A (zh) * 2015-08-31 2017-03-01 樂金顯示科技股份有限公司 有機發光二極體顯示裝置
US20200350474A1 (en) * 2017-09-01 2020-11-05 Lg Innotek Co., Ltd. Light emitting device package and light source device
TW202018931A (zh) * 2018-11-02 2020-05-16 友達光電股份有限公司 顯示面板及其畫素結構
TW202029529A (zh) * 2019-01-25 2020-08-01 晶元光電股份有限公司 發光元件及其製造方法
US20220102683A1 (en) * 2020-09-30 2022-03-31 Boe Technology Group Co., Ltd. Display panel, method for manufacturing the same and display device
US20220209198A1 (en) * 2020-12-30 2022-06-30 Lg Display Co., Ltd. Light emitting display apparatus

Also Published As

Publication number Publication date
TW202412338A (zh) 2024-03-16

Similar Documents

Publication Publication Date Title
KR102794687B1 (ko) 발광 디바이스
TWI870017B (zh) 發光元件
CN107768399B (zh) 发光二极管
TW202006978A (zh) 發光元件
CN116885072A (zh) 发光二极管及发光模块
TW202029521A (zh) 發光元件
CN110223999A (zh) 半导体发光装置及其制造方法
TW202029533A (zh) 發光元件及其製造方法
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
KR20140117791A (ko) 발광 다이오드 및 그것을 제조하는 방법
TWI868197B (zh) 發光元件及其製造方法
TWI872365B (zh) 發光元件
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
TWI846638B (zh) 發光元件
US20230317765A1 (en) Light-emitting device
TWI807850B (zh) 發光元件
TWI764528B (zh) 發光元件及其製造方法
TW202439645A (zh) 光電半導體元件
KR20230026248A (ko) 발광소자
CN117133845A (zh) 发光元件及发光模块
TW202034538A (zh) 發光元件及其製造方法
KR20200074631A (ko) 발광 소자
TW202230832A (zh) 發光元件及其製造方法