TWI872362B - 電鍍方法及積體電路裝置 - Google Patents

Abstract

數個電鍍方法的範例可包括提供一圖案化基板，具有至少一開口，其中開口包括一或多個側壁及一底表面。此些方法可亦包括以一第一沈積率電鍍一第一含釕材料部分於開口的底表面上，及以一第二沈積率電鍍一第二含釕材料部分於開口的此些側壁上，其中第一沈積率大於第二沈積率。此些方法可使用以製造數個積體電路裝置，包括數個沒有空隙之含釕材料的導電線及柱體。

Description

電鍍方法及積體電路裝置

本技術是有關於數種於半導體處理中的電化學沈積操作。更特別是，本技術是有關於數種執行含釕材料之電化學沈積於半導體結構上及半導體封裝中的系統及方法。

積體電路可藉由形成交錯圖案化材料層於基板表面上的製程來製造。在基板上之形成、蝕刻、及其他處理之後，時常沈積或形成金屬或其他導電材料，以提供元件之間的電性連接。因為此金屬化可在許多製造操作之後執行，在金屬化期間所導致的問題可能造成昂貴的廢棄基板或晶圓。

電鍍係在電鍍腔室中執行，其中晶圓之靶側在液態電解質浴中，及接觸環上的電性接觸件接觸基板材料上的導電層，例如是晶種層。電流從電源供應器通過電解質及導電層。電解質中之金屬離子係析出(plate out)至基板材料上，而於基板材料上形成金屬層。當基板材料已經圖案化，非平面特徵定義在表面上時，電解質中的金屬離子可能無法以同樣的速率沈積在非平面特徵上的所有的點。此些差異可能讓電鍍操作具挑戰性，及產生包括空隙(voids)及不平均厚度等其他缺陷的沈積材料。

因此，目前存有對可使用以產生高品質之裝置及結構的改善系統及方法的需求。本技術可解決此些及其他需求。

本技術的數個實施例包括數個電鍍方法，提供一圖案化基板，具有至少一開口，其中開口包括一或多個側壁及一底表面。此些方法可亦包括以一第一沈積率電鍍一第一含釕材料部分於開口的底表面上，及以一第二沈積率電鍍一第二含釕材料部分於開口的此些側壁上，其中第一沈積率大於第二沈積率。

在其他實施例中，第一含釕材料部分係電鍍於以一第一鉍表面濃度為特徵的一第一暴露表面上，及第二含釕材料部分係電鍍於以一第二鉍表面濃度為特徵的一第二暴露表面上，第二鉍表面濃度小於第一鉍表面濃度。於進一步的實施例中，第一含釕材料部分包括大於或約為90wt.%的釕。於再進一步的實施例中，此些方法可包括在電鍍第一及第二含釕材料部分之前，沈積一晶種層於開口的底表面及此一或多個側壁上。於再其他實施例中，晶種層利用原子層沈積或物理氣相沈積來沈積。於更多實施例中，此些方法可包括從晶種層的一暴露表面移除一或多個氧化材料。於再更多實施例中，開口的一頂部係以一開口面積小於開口的底表面的一底表面面積為特徵。於再其他實施例中，開口係為一溝槽或一貫孔。

本技術的數個實施例亦包括數種電鍍方法，沈積一晶種層於一圖案化基板中所形成的至少一開口中，其中開口包括一或多個側壁及一底表面。此些方法更包括使包括晶種層的圖案化基板接觸一 電化學電鍍液，電化學電鍍液包括大於或約為0.1M之釕離子及大於或約為1x10^-5M之鉍離子。此些方法額外地包括提供一電流至包括晶種層的圖案化基板，以利用一第一沈積率電鍍一第一含釕材料部分於開口的底表面上及利用一第二沈積率電鍍一第二含釕材料部分於開口的此些側壁上，其中第一沈積率大於第二沈積率。

於其他實施例中，此些電鍍方法可亦包括相對於包括晶種層的圖案化基板移動電化學電鍍液，以於開口的此些側壁上產生比開口的底表面少的一鉍濃度。於進一步的實施例中，此些方法可包括從晶種層的一暴露表面移除一或多個氧化材料。於再進一步的實施例中，開口的一頂部係以一開口面積小於開口的底表面的一底表面面積為特徵。於更多實施例中，電化學電鍍液係以大於或約為5的一pH為特徵。於再更多實施例中，方法更包括提供大於或約為0.15分鐘的大於或約為-0.9V之一電壓至接觸電化學電鍍液之包括晶種層的圖案化基板。

本技術的數個實施例更包括數個積體電路裝置，具有一圖案化基板，具有至少一開口。開口包括一或多個側壁及一底表面。開口的一頂部可以一開口面積小於開口的底表面的一底表面面積為特徵。此些電路裝置亦包括一晶種層，接觸開口的此些側壁及底表面。此些積體電路裝置更包括一含釕材料，填充開口，其中填充有含釕材料的開口沒有空隙。

於其他實施例中，填充開口的含釕材料包括大於或約為90wt.%之釕。於進一步的實施例中，晶種層亦包括釕。於再進一步 的實施例中，圖案化基板包括二氧化矽、氮化矽、碳氮化矽、及一有機聚合物的一或多者。於更多實施例中，開口係為一溝槽或一貫孔。於再更多實施例中，填充開口的沒有空隙之含釕材料係為積體電路裝置中的一重分布線。

本技術的數個實施例提供優於傳統技術的數個優點，用以形成含釕導電線。舉例來說，本技術的數個實施例允許含釕線以少量或沒有顯著空隙的方式形成。空隙可能減少經由線傳輸的電性訊號。此外，本技術的數個實施例可在電鍍腔室中執行，其中含釕線與柱體藉由電鍍含釕材料於圖案化基板上的開口中形成。相較於例如是化學及物理氣相沈積之其他釕沈積技術而言，此些電鍍方法以顯著較高產量的方式形成含釕線及柱體。此些及其他實施例以及許多其之優點及特徵係結合下方之說明及所附的圖式更詳細說明。為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100:電鍍系統

115:碗槽

110:系統頭部

120:頭部升降件

125:平台板

130,212:密封件

135:原位沖洗系統

200:電鍍設備

205:電鍍浴容器

210:頭部

215:基板

220:沖洗框

225:邊緣

227:沖洗通道

230:內部側壁

235:氣室

250:側面清洗噴嘴

300:方法

305~325:操作

400:圖案化基板

402:介電層

404:開口

406:底表面

408:側壁表面

410:阻障層

415:晶種層

420,422:含釕材料

進一步瞭解所揭露的實施例的本質及優點可藉由參照說明書的剩餘部分及圖式實現。

第1圖繪示根據本技術一些實施例之電鍍系統的透視圖。

第2圖繪示根據本技術一些實施例之電鍍系統的局部剖面圖。

第3圖繪示根據本技術一些實施例之電鍍方法中的範例操作。

第4A-4C圖繪示根據本技術一些實施例之執行含釕材料之電鍍之圖案化基板的剖面圖。

數個圖式係包含而做為示意之用。將理解的是，圖式係用於說明之目的，且除非特別說明圖式為依照比例，否則不應視為依照比例。另外，做為示意來說，圖式係提供而有助於理解，且與實際的表示相比可能不包括所有的方面或資訊，以及為了說明之目的可能包括誇大的材料。

在圖式中，類似的元件及/或特徵可具有相同的元件參考符號。再者，相同種類的元件可藉由在參考符號後加上區分類似之元件及/或特徵的字母來區分。若在說明書中僅使用前面的數字參考符號，則說明係適用於具有相同的前面的數字參考符號的任一類似元件及/或特徵，而與後綴的字母無關。

許多使用基於半導體的積體電路的電子裝置之形式已經從單一晶片(chip)(也就是裸晶(die))封裝進展到以堆疊或其他方式排列於單一封裝中的多個晶片。單一晶片透過電路板電性地相互連接。此些多裸晶封裝可包括用於記憶體、邏輯、微機電系統(micro-electro-mechanical-systems，MEMS)及感測器等其他功能的裸晶，及可包括系統單晶片(system-on-chip，SoC)及系統級封裝(system-in-package，SiP)之封裝。由於此些多晶片封裝增加更多進一步小型化的晶片，所以它們之間的電性互連件的密度(也就是互連密度)係增加。此情況已經導致該些互連件的尺寸減少。一般測量來做為導電線或貫孔之間距(pitch)的此些尺寸已經從數百微米減少至10μm或更少。導電線或貫孔係形成相鄰之半導體裸晶上的輸入/輸出墊之間的互連。

縮減互連件之間距尺寸已經改變連接件的形成方式。對於多種日益增加之小型化多裸晶封裝來說，測出來直徑為數百微米之傳統銲料凸塊太大而難以形成具有50μm或更少之間距尺寸的高密度互連件。在許多範例中，此些高密度互連件排除銲料凸塊，且在互連件的相對線、貫孔、及墊之間形成直接金屬對金屬連接(direct metal-to-metal connection)。

在大多數傳統之高互連密度的積體電路裝置中，直接金屬對金屬連接係以銅製成。數十年來用於銅互連件的製造方法已達完善，及半導體產業已經建造用於製造銅互連件的大型製造的基礎設施。然而，在多裸晶封裝中之互連密度持續增加及該些半導體裸晶中之積體電路的處理速度亦增加的情況下，以銅做為互連金屬的侷限性變得更為明顯。通過銅互連件的電流可在所謂電遷移(electromigration)之過程中實際上傳送銅於互連件的邊界外側。當於高互連密度封包中的互連件更靠近的配置在一起時，銅電遷移係更可能在相鄰的互連件之間產生電串擾(electrical crosstalk)，或甚至是電性短路。銅線及貫孔在線或貫孔的體積減少時亦增加電阻。對於傳統中具有間距尺寸大於50μm的銅互連件而言，電阻的增加不會明顯地影響銅於積體電路裸晶之間傳送電性訊號的能力。然而，當間距尺寸於高互連密度封裝中持續減少時，銅之電阻增加係導致傳送通過互連件的訊號的速度明顯延遲。速度延遲在半導體裸晶中增加處理速度及減緩銅互連件的訊號傳送速度之間產生越來越大的瓶頸。因此，晶片製造者係考慮以其他材料替代導電線、貫孔、及多裸晶封裝的半導體裸晶之間的中間封裝中所具有之其他互連元件中的至少一些銅。

其中一種替代金屬係為釕。相較於銅，釕不易發生電遷移。當金屬的體積減少時，亦證明出釕比銅較不顯著地增加電阻。遺憾的是，含釕的線及貫孔的製造方法係不如銅的線及貫孔之形成方法成熟。在嘗試製造含釕線時已經觀察到的其中一個問題是造成效能降低之空隙係於電鍍的釕線中形成。空隙頻繁形成於以高深寬比(aspect ratios)(也就是開口的高度與其寬度的比)為特徵的開口中。在傳統的技術中，釕材料係太快沿著開口的一或多個側壁形成，及在足夠的含釕材料沈積於底表面上之前閉合(closes off)開口的頂部。被截斷的底表面沈積在含釕線中留下大空隙而可能減少或停止經由線傳送電。

本技術的數個實施例包括在圖案化基板的開口中形成具有減少空隙的體積之含釕材料的電化學沈積方法。在許多範例中，此些方法係於開口中形成沒有空隙的含釕材料。此些方法包括使圖案化基板接觸包括釕離子及鉍離子的電化學電鍍浴。鉍離子增加含釕材料於基板上的沈積率。此些方法更包括數個操作，以相對於開口的一或多個側壁增加於開口之底表面上的鉍離子的濃度。在底表面上增加鉍離子的濃度係相較於側壁增加底表面上的含釕材料的沈積率。此提供在含釕材料從側壁朝向開口的中間沈積而可能過早夾斷(pinch off)開口的頂部且在底部中留下空隙之前，含釕材料從開口的底表面由下而上完成沈積。

第1圖繪示根據本技術數個實施例之可執行釕電鍍方法之電鍍系統100的透視圖。電鍍系統100繪示出範例之電鍍系統，包括系統頭部110及碗槽115。在電鍍操作期間，晶圓可夾置到系統頭部110、反轉、及伸展至碗槽115中，以執行電鍍操作。電鍍系統100可包括頭部升降件120，可裝配以升起及旋轉系統頭部110，或以其他方 式定位系統頭部於系統中，包括傾斜操作。系統頭部及碗槽可附接於平台板125或其他結構，此其他結構可為結合多個電鍍系統100之較大系統的一部分，及可共用電解質及其他材料。轉子可提供在不同的操作中夾置於系統頭部的基板於碗槽中或碗槽外旋轉。轉子可包括接觸環，可提供與基板的導電接觸。更進一步說明於下方的密封件130可與系統頭部連接。密封件130可包括將處理之固持(chucked)的晶圓。第1圖繪示出電鍍系統100，可包括將直接於平台上進行清洗的元件。在數個實施例中，電鍍系統100更包括原位沖洗系統135，用以元件清洗。在其他實施例(未繪示)中，電鍍系統可裝配而具有平台，系統頭部可於此平台上移動至執行密封件或其他元件清洗之額外的模組。

第2圖繪示根據本技術一些實施例之包括電鍍設備200之電鍍腔室的局部剖面圖。電鍍設備200可與電鍍系統結合，此電鍍系統包括上述的電鍍系統100。如第2圖中所示，電鍍系統的電鍍浴容器205與頭部210一起繪示出來。頭部210具有與頭部耦接的基板215。在所繪示的實施例中，基板可以與結合於頭部210上的密封件212耦接。沖洗框220可耦接於電鍍浴容器205的上方，及可裝配以於電鍍期間容置頭部210到電鍍浴容器中。沖洗框220可包括邊緣(rim)225，在周圍上延伸圍繞於電鍍浴容器205之上表面。沖洗通道227可定義在邊緣225及電鍍浴容器205的上表面之間。舉例來說，邊緣225可包括以傾斜輪廓為特徵的內部側壁230。如前所述，從基板上甩出的沖洗液可接觸內部側壁230，並且可容置於氣室(plenum)235中。氣室235圍繞邊緣延伸，用於收集來自電鍍設備200的沖洗液。

在數個實施例中，電鍍設備200可額外地包括一或多個清洗元件。此些清洗元件可包括一個或多個噴嘴，用以傳輸流體到基 板215或頭部210，或朝向基板215或頭部210傳輸流體。第2圖繪示出多種實施例的其中一者，於此其中一者中，改善的沖洗組件可使用以在沖洗操作期間保護電鍍浴和基板。在其他實施例中，側面清洗噴嘴250可以延伸穿過沖洗框220的邊緣225，且引導以沖洗密封件212及基板215的多個方面。

上述系統及腔室的數個實施例可使用，以執行本釕電鍍方法的數個實施例。第3圖繪示根據本技術數個實施例之電鍍含釕材料的方法300中之範例操作的示意圖。在方法300開始之前可亦包括一或多個操作，包括前端處理、沈積、形成閘極、蝕刻、拋光、清洗、或可在所述操作之前執行的任何其他操作。此方法可更包括數個選擇的操作，可特別與或不與根據本技術之方法的一些實施例相關。舉例來說，許多操作係說明以提供所執行製程之更廣泛的範圍，但對本技術而言並非關鍵或可藉由替代的方法執行，如將進一步說明如下。方法300可說明繪示於第4A-4C圖中的數個操作，第4A-4C圖之圖式將結合方法300之操作來說明。將理解的是，圖式僅繪示出局部示意圖，且基板可包含具有多種特性及方面之任何數量的額外材料及特徵，如圖式中所示。方法300之數個實施例可包含或可不包含選擇的操作來開發半導體結構成為特定製造操作。

方法300之數個實施例包括於操作305中提供圖案化基板400。第4A圖繪示出圖案化基板400的一部分，可舉例為包括於單裸晶或多裸晶積體電路封裝之中間封裝區域(intermediate packaging region)中。圖案化基板400之該部分包括至少一開口404。於數個實施例中，開口404可包括底表面406及一或多個側壁表面408。在進一步之實施例中，開口404可為溝槽，形成含釕導電線的一部分，例如是 中間封裝區域中的重分布線(redistribution line)。在其他實施例中，開口404可為貫孔，形成含釕導電貫孔或柱體。於再其他實施例中，開口404可包括一或多個凹槽、階梯、或隔離結構等其他種類的結構。

在數個實施例中，圖案化基板400可包括介電層402，開口404可形成於介電層402中。在第4A圖中所繪示的實施例中，開口404終止於介電層402中，以留下開口的底表面406。底表面406由介電層402的暴露表面所構成。此些開口可包括溝槽，形成含釕導電線的一部分，例如是重分布線。在其他實施例(未繪示)中，一或多個開口可延伸穿過介電層且終止於底層導電層，例如是墊層。在此些實施例中，底層形成開口的底表面來取代介電層。此些開口可包括柱狀貫孔及柱體，電性連接於垂直分隔平面中的金屬線及層。

在其他實施例中，開口404可以少於或約為100μm、少於或約為75μm、少於或約為50μm、少於或約為40μm、少於或約為30μm、少於或約為20μm、少於或約為10μm、少於或約為5μm、少於或約為4μm、少於或約為3μm、少於或約為2μm、少於或約為1μm、或更少之間距為特徵。在進一步的實施例中，開口404可以大於或約為2：1、大於或約為3：1、大於或約為4：1、大於或約為5：1、大於或約為6：1、大於或約為7：1、大於或約為8：1、大於或約為9：1、大於或約為10：1、或更多的高寬比(height-to-width ratio)(也就是深寬比)為特徵。

在其他實施例中，圖案化基板400可藉由沈積及圖案化至少一介電材料層上的光阻材料，及經由圖案化光阻蝕刻此至少一開口至介電材料層中來形成。在進一步的實施例中，圖案化基板400可形成於至少一半導體材料層中。在更多實施例中，此至少一介電材料 層可包括氧化矽、氮化矽、碳氮化矽(silicon-carbon-nitride)、或有機聚合物(舉例為苯並環烷烴(benzocycloalkane))等其他介電材料。於再更多實施例中，此至少一半導體材料層可包括矽、鍺、或砷化鎵等其他半導體材料。

在進一步的實施例中，圖案化基板400可包括阻障層410，可限制填充材料擴散或與底層基板交互作用。在數個實施例中，阻障層410可包括耐火金屬(refractory metal)、金屬氧化物、或金屬氮化物等其他阻障層材料之一或多者。在其他實施例中，阻障層410可包括鉭、鈦、或氮化鉭之一或多者。阻障層410可有助於晶種層415之沈積，及可亦為黏著層或包括黏著層，以有助於晶種層的形成。

方法300的數個實施例亦包括於操作310形成晶種層415。晶種層415可為薄材料層，有助於接續電鍍的含金屬材料的成長(growth)。於數個實施例中，晶種層415可以相同的速率沈積於開口404的全部內表面上，包括底表面406及側壁表面408。晶種層415可為共形層(conformal layer)，在底表面406及側壁表面408兩者上具有相同的厚度。在數個實施例中，晶種層415可藉由物理氣相沈積(physical vapor deposition)或原子層沈積(atomic layer deposition)等其他沈積技術形成。在其他實施例中，晶種層415可包括相同於電鍍到開口404中的材料。舉例來說，晶種層415可為或包括釕。

於其他實施例中，晶種層415可形成為少於或約為100nm、少於或約為50nm、少於或約為25nm、少於或約為10nm、少於或約為5nm、或更少的厚度。在進一步的實施例中，晶種層415的形成可提供沿著開口404的特定區域的覆蓋，例如是底角落或接近開口之底表面406的側壁表面408。晶種層415可夠薄，以避免在開口的頂 部夾斷。晶種層於開口的頂部夾斷可能因減緩或阻擋含釕電化學電鍍液到達開口404的底部而阻擋或阻礙含釕材料電沈積至開口中。將理解的是，包括開口的間距尺寸深寬比等其他結構特徵之開口404的結構特徵係不欲視為限制，及包括晶種層材料之任何其他種類的圖案化基板400係以相似的方式包含在內。其他範例之圖案化基板可包括通用於半導體製造中的二維及三維圖案化基板，及開口或其他特徵開可形成於圖案化基板中，及晶種層可沿著圖案化基板沈積。此外，雖然包括高深寬比之開口的圖案化基板可受益於本技術，本技術可同樣地應用於較低深寬比的開口及其他結構。

方法300的數個實施例可更包括於操作315移除來自初鍍(as-deposited)之晶種層415的一或多個汙染物。此一或多個汙染物可包括金屬氧化物，形成於暴露在水性電化學電鍍液中的氧或直接暴露於空氣之晶種層415的表面上。此些金屬氧化物可包括氧化釕，例如是二氧化釕(RuO₂)，可至少部分地藉由晶種層415中的釕金屬的氧化來形成。藉由讓初鍍的晶種層415接觸蝕刻劑浴可移除汙染物。在數個實施例中，蝕刻劑浴可包括無機酸的水溶液，例如是鹽酸或硫酸。蝕刻劑浴可包括腐蝕抑制劑(corrosion inhibitor)，例如是苯並三唑(benzotriazole)。在進一步的實施例中，汙染物可藉由電漿移除，電漿例如是移除有機材料的含氧蝕刻電漿、暴露原始表面(pristine surface)的含氬及/或氮電漿，或減少含金屬表面上的表面氧化物的含氫電漿等其他種類之電漿。

方法300的數個實施例可更進一步包括於操作320於電鍍浴中的電化學電鍍液中產生流動。在數個實施例中，藉由讓電化學電鍍液於圖案化基板400的周圍流動而產生的紊流(turbulence)可於基 板上的此至少一開口404的不同部分中產生鉍離子之表面濃度的差異。開口404的頂部中的鉍離子之表面濃度可能降低，因為此部分暴露於以更快速的流動為特徵的電鍍液。此處的開口404的頂部包括開口的側壁表面408之頂部。此情況可能會違反直覺的減少或抑制此處理所尋求的釕沈積。相較之下，包括底表面406的在開口之底部中的鉍離子的表面濃度可高於頂部，因為此部分暴露於較少擾動的電鍍液。開口404的不同部分所面臨的電鍍液之流速的差異係在底表面406上產生比接近開口的頂部之側壁表面408還高的鉍離子的表面濃度。如上所述，開口404的頂部及底部之間的鉍離子的表面濃度中的此差異係提供在含釕材料從側壁朝向開口的中間沈積而可能過早夾斷開口的頂部以及在底部中留下空隙之前，含釕材料從開口的底表面由下而上完成沈積。

於數個實施例中，開口404的底表面406及側壁表面408的頂部(舉例為低於開口高度之少於或約為25%)之間的鉍離子的表面濃度的差異可大於或約為1%、大於或約為2%、大於或約為3%、大於或約為4%、大於或約為5%、大於或約為6%、大於或約為7%、大於或約為8%、大於或約為9%、大於或約為10%、或更多。舉例來說，開口404的底表面406上的鉍表面濃度可大於或約為1mmol/cm²、大於或約為2.5mmol/cm²、大於或約為5mmol/cm²、大於或約為7.5mmol/cm²、大於或約為10mmol/cm²、或更多。此外，開口404的側壁表面408的頂部上的鉍表面濃度可少於或約為1mmol/cm²、少於或約為0.75mmol/cm²、少於或約為0.5mmol/cm²、少於或約為0.25mmol/cm²、少於或約為0.1mmol/cm²、或更少。

於一些實施例中，流動可在圖案化基板400接觸電化學電鍍液之前開始，而在其他實施例中，流動可在圖案化基板接觸電鍍液之後開始。在其他實施例中，電鍍浴中的電化學電鍍液的流速可大於或約為1L/分鐘、大於或約為2L/分鐘、大於或約為3L/分鐘、大於或約為4L/分鐘、大於或約為5L/分鐘、大於或約為6L/分鐘、大於或約為7L/分鐘、大於或約為8L/分鐘、大於或約為9L/分鐘、大於或約為10L/分鐘、或更多。在更多實施例中，於電化學電鍍液中產生流動係有利於電鍍反應物傳輸到圖案化基板400上之電鍍材料的暴露表面。於再更多實施例中，於電化學電鍍液中產生流動可增加電鍍含釕材料於圖案化基板400上之均勻性及黏著性。於數個實施例中，流動可藉由下述之一或多者來產生於電化學電鍍液中：增加電化學電鍍液至電鍍腔室的體積流量(volumetric flow)；旋轉於電鍍腔室中的電鍍液中之圖案化基板400；利用噴嘴(nozzles)、噴口(jets)、或槽(slots)導引電鍍腔室中的電鍍液；利用攪拌裝置攪拌電鍍腔室中的電鍍液，攪拌裝置例如是螺旋槳(propeller)或往復運動槳(reciprocating paddle)；或升高及降低電鍍腔室中之電鍍液中的圖案化基板等其他技術。

於數個實施例中，電化學電鍍液的流動可於圖案化基板400的不同區域中產生不同程度的紊流。在較靠近流動之整體流(bulk fluid)的基板之數個區域中，更多紊流接近基板表面，及從電化學電鍍液到表面上的化合物的吸附率較低。在更避開流動之整體流的基板的數個區域中，例如是基板中之開口的底表面，更少紊流接近表面，及從電化學電鍍液到表面上的化合物的吸附率較高。在數個實施例中，圖案化基板400及流動之電化學電鍍液之間的接觸係增加電鍍液中之 化合物於數個表面上的濃度，此些表面係更避開電鍍液及可因受到遮蔽而具有較慢的電鍍率。於進一步的實施例中，此些表面的遮蔽部分可包括開口404的底表面406以及藉由底表面及側壁表面408所形成的角落所圍繞的區域。

圖案化基板400中之表面的更遮蔽及暴露部分之間的電化學電鍍液的至少一成分的濃度的差異可隨著時間增加，直到表面到達成分的飽和點。在進一步的實施例中，圖案化基板400於基板上已經有大量電鍍之前可接觸流動的電化學電鍍液的此段時間可稱為潛伏期(incubation period)。在更進一步的實施中，潛伏期可為大於或約為0.15分鐘、大於或約為0.5分鐘、大於或約為1分鐘、大於或約為2分鐘、大於或約為5分鐘、大於或約為10分鐘、大於或約為15分鐘、大於或約為20分鐘、大於或約為25分鐘、大於或約為30分鐘、大於或約為40分鐘、大於或約為50分鐘、大於或約為60分鐘、或更多。於再更多實施例中，潛伏期可少於或約為5分鐘、少於或約為1分鐘、少於或約為0.5分鐘、少於或約為0.25分鐘、少於或約為0.1分鐘、或更少。

電壓可在潛伏期期間施加至與流動的電鍍液接觸的圖案化基板400。施加的電壓可相對地固定，及可使用以增加圖案化基板對電化學電鍍液中之一或多個極化或離子化合物的吸附率。在進一步的實施例中，施加的電壓可以具有低電流密度的方式提供而流經圖案化基板，以於潛伏期期間阻擋含釕材料大量電鍍於基板上。在數個實施例中，施加於圖案化基板400的電壓之絕對值可大於或約為0.5V、大於或約為0.6V、大於或約為0.7V、大於或約為0.8V、大於或約為0.9V、或更多。

在數個實施例中，包括提供電壓至圖案化基板400的潛伏期可在圖案化基板400的更遮蔽表面及更暴露表面上所吸附之離子電鍍加速劑(ionic plating accelerator)的表面濃度中產生差異，離子電鍍加速劑例如是鉍離子。於其他實施例中，於例如是開口404的底表面406之更遮蔽表面以及例如是圖案化基板400的側壁表面408的頂部之更暴露表面之間的電鍍加速劑的表面濃度的差異可大於或約為1%、大於或約為2%、大於或約為3%、大於或約為4%、大於或約為5%、大於或約為6%、大於或約為7%、大於或約為8%、大於或約為9%、大於或約為10%、或更多。於再進一步的實施例中，電鍍加速劑可加速釕金屬於圖案化基板400之晶種層415的表面上的電鍍。在更多實施例中，電鍍加速劑可為鉍離子(Bi³⁺)，以做為鉍金屬吸附於晶種層415的暴露部分上。於數個實施例中，含釕電化學電鍍液可以鉍離子之濃度大於或約為1x10^-6M、大於或約為1x10^-5M、大於或約為1x10^-4M、0.001M、0.01M、或更多為特徵。

在數個實施例中，由圖案化基板400的更遮蔽及更暴露表面所吸附的電鍍加速劑之總量的差異係產生表面的該些部分之電鍍率的差異。於更多實施例中，底表面406比圍繞開口404的頂部之側壁表面408的該些部分吸附更高濃度的電鍍加速劑係可提供電鍍的金屬以較快的速率沈積於底表面及底表面的周圍。在再更多實施例中，底表面406比側壁表面408的頂部還快的電鍍金屬之沈積率係提供電鍍操作具有由下而上的特徵。於更進一步的實施例中，在電鍍從側壁表面已經夾斷開口404的頂部之前，已經完成底部的金屬填充。因此，產生出開口404的底部及頂部之間所吸附的電鍍加速劑的表面濃度之 差異的潛伏期係減少電化學電鍍液過早從底部夾斷而在開口的金屬填充中留下空隙。

方法300的數個實施例可再亦包括於操作325電鍍含釕材料至圖案化基板400的至少一開口404中。於數個實施例中，電化學電鍍系統可從潛伏期之結束轉換到電鍍操作，而無需從電化學電鍍液移除圖案化基板400。於進一步的實施例中，從潛伏期轉換至電鍍操作可包括提供相對固定之電流到圖案化基板400，而還原電鍍液中的釕離子成電鍍的釕金屬於圖案化基板之表面上。於再更多實施例中，電化學電鍍液之流動可於電鍍的操作325期間持續。

於數個實施例中，電化學電鍍液可為包括釕離子的水溶液。於進一步的實施例中，釕離子的濃度可大於或約為0.001M、大於或約為0.01M、大於或約為0.2M、大於或約為0.3M、大於或約為0.4M、大於或約為0.5M、大於或約為06M、大於或約為0.7M、大於或約為0.8M、大於或約為0.9M、大於或約為1M、或更多。於更多實施例中，電化學電鍍液可具有大於或約為10℃、大於或約為20℃、大於或約為30℃、大於或約為40℃、大於或約為50℃、或更高的溫度。於再更進一步的實施例中，電化學電鍍液可包括一或多個其他化合物，以有利於電鍍含釕材料，例如是一或多個加速劑(accelerators)、一或多個平整劑(levelers)、一或多個抑制劑(suppressors)、及一或多個極化劑(polarizers)等其他化合物。

於其他實施例中，電化學電鍍液的鹼度可影響電鍍含釕材料上之鉍表面濃度的差異程度。於此些實施例中，增加電鍍液之鹼度係增加開口的頂部及底部之間的含釕材料的鉍表面濃度的差異。此增加的差異可於電鍍液以pH大於或約為5、大於或約為6、大於或約為 7、大於或約為8、大於或約為9、大於或約為10、大於或約為11、或更多為特徵時發生。於進一步的實施例中，電鍍液之pH可藉由添加鹼性化合物至電鍍液來調整。於更多實施例中，鹼性化合物可為氫氧化合物(舉例為氫氧化鈉、氫氧化鉀)或草酸化合物(oxalate compound)(舉例為草酸鈉、草酸鉀)。

於一些實施例中，電化學電鍍液可以為酸性為特徵。於數個實施例中，電化學電鍍液可具有pH小於或約為5、小於或約為4、小於或約為3、小於或約為2或更少。於進一步的實施例中，電化學電鍍液可具有pH大於或約為2、大於或約為3、大於或約為4、大於或約為5、大於或約為6、大於或約為7、大於或約為8、大於或約為9、大於或約為10、大於或約為11、大於或約為12、或更多。於再其他實施例中，電化學電鍍液可具有pH少於或約為7、少於或約為6、少於或約為5、少於或約為4、少於或約為3、少於或約為2、少於或約為1、或更少。

在數個實施例中，電鍍之操作325可利用特定之平均電流密度的DC電流執行。於其他實施例中，平均電流密度可維持相對較低，例如是少於或約為3.0mA/cm²、少於或約為2.5mA/cm²、少於或約為2.0mA/cm²、少於或約為1.5mA/cm²、少於或約為1.0mA/cm²、少於或約為0.5mA/cm²、或更少。藉由維持低電流密度，電鍍成長可控制，以限制或避免枝晶(dendrites)的形成，及確保添加物可於額定電流窗(nominal current window)中作用。因為可利用直流電，峰值電流可實質上等同於或少於平均電流密度。

於其他實施例中，電鍍的操作325可利用傳送脈衝之電流至處理腔室及電鍍浴的脈衝DC電源供應器執行。因此，電源供應器 可在無需反向脈衝(pulse reverse)的情況下操作，及因而在整個操作期間操作於正向方向中而可確保僅有執行電鍍而沒有去鍍的情況。脈衝可以一頻率及工作週期產生，以在電源供應器的工作期間增加峰值電流密度。在較高功率下操作連續DC電源供應器可能產生非均勻電鍍而導致枝晶成長的情況下，本技術可限制高功率操作以產生可克服由低晶種層覆蓋範圍或間隙所導致的較低導電區域的初始條件。此可藉由利用維持成類似於或低於標準電鍍操作的平均電流密度來執行。

於更多實施例中，DC電源供應器可具有工作週期，調整以減少電源供應器的工作時間。舉例來說，於一些實施例中，工作週期可維持在大於或約為10%，及可維持於大於或約為15%、大於或約為20%、大於或約為25%、大於或約為30%、大於或約為35%、大於或約為40%、大於或約為45%、大於或約為50%、大於或約為55%、大於或約為60%、大於或約為65%、大於或約為70%、大於或約為75%、或更高。再者，因為工作週期增加及電源供應器更與連續DC操作相似，相鄰於晶種層415的離子可快速地析出而導致枝晶形成。因此，於一些實施例中，工作週期可維持於少於或約為80%，及可維持於少於或約為70%、少於或約為60%、少於或約為50%、或更少。

藉由於低工作週期的脈衝條件中操作電源供應器，峰值電流密度可增加，且同時維持平均電流密度夠低以控制電鍍浴的電鍍。於數個實施例中，電鍍的操作325可維持平均電流密度於少於或約為2.0mA/cm²、少於或約為1.5mA/cm²、少於或約為1.0mA/cm²、少於或約為0.5mA/cm²、或更少。然而，工作時間的操作期間的峰值電流可大於或約為0.5A，及可大於或約為1.0A、大於或約為1.5A、大於或約為2.0A、大於或約為2.5A、大於或約為3.0A、大於或約為 3.5A、大於或約為4.0A、大於或約為4.5A、大於或約為5.0A、或更高。此外，峰值電流密度可大於或約為2mA/cm²，大於或約為5mA/cm²、大於或約為10mA/cm²、大於或約為20mA/cm²、大於或約為50mA/cm²、或更高。在此高密度可能導致如上所述在連續功率操作期間的問題的情況下，於本技術的一些實施例中，工作時間可維持於少於或約為500ms，及可維持在少於或約為250ms、少於或約為100ms、少於或約為50ms、少於或約為25ms、少於或約為10ms、少於或約為5ms、少於或約為1ms、或更少，而可確保控制之電鍍發生而不會有枝晶成長。

在再更多實施例中，電鍍的操作325可執行第一時段的時間。在第一時段期間，可電鍍第一數量的釕金屬。第一時段可為足以產生足夠覆蓋範圍的任何時間量，及可大於或約為0.05分鐘、大於或約為0.1分鐘、大於或約為0.25分鐘、大於或約為0.5分鐘、大於或約為0.75分鐘、大於或約為2分鐘、大於或約為5分鐘、大於或約為10分鐘、或更多。含釕材料的電鍍可以總沈積率大於或約為0.1μm/分鐘、大於或約為0.2μm/分鐘、大於或約為0.3μm/分鐘、大於或約為0.4μm/分鐘、大於或約為0.5μm/分鐘、大於或約為0.6μm/分鐘、大於或約為0.7μm/分鐘、大於或約為0.8μm/分鐘、大於或約為0.9μm/分鐘、大於或約為1μm/分鐘、或更多為特徵。

於數個實施例中，含釕材料可在圖案化基板400中的至少一開口404的頂部及底部之間具有不同的局部沈積率。在進一步的實施例中，不同的局部沈積率可藉由開口404的頂部及底部中的鉍表面濃度的差異產生。如上所述，第一含釕材料部分可電鍍於第一暴露表面(舉例為底表面406)上，第一暴露表面以第一鉍表面濃度為特徵。 第二含釕材料部分可電鍍於第二暴露表面(舉例為側壁表面408的頂部)上，第二暴露表面以第二鉍表面濃度為特徵。第二鉍表面濃度小於第一鉍表面濃度。鉍表面濃度的此些差異可致使開口的底部中的含釕材料的局部沈積率高於沿著開口的頂部之側壁表面的局部沈積率。在數個實施例中，開口404的頂部及底部的釕材料電鍍沈積率的差異可大於或約為1%、大於或約為2%、大於或約為3%、大於或約為4%、大於或約為5%、大於或約為6%、大於或約為7%、大於或約為8%、大於或約為9%、大於或約為10%、或更多。在其他實施例中，在開口之頂部的釕材料電鍍沈積率可少於或約為0.5μm/分鐘、少於或約為0.4μm/分鐘、少於或約為0.3μm/分鐘、少於或約為0.2μm/分鐘、少於或約為0.1μm/分鐘、或更少。於進一步的實施例中，在開口之底部的釕材料電鍍沈積率可大於或約為0.5μm/分鐘、大於或約為0.6μm/分鐘、大於或約為0.7μm/分鐘、大於或約為0.8μm/分鐘、大於或約為0.9μm/分鐘、大於或約為1μm/分鐘、大於或約為1.1μm/分鐘、或更多。

將理解的是，操作時間及覆蓋範圍可根據將執行的特徵方面及積聚(buildup)總量來決定。雖然可能為均勻的形成，然而於一些實施例中，因為製程於電鍍浴中執行，覆蓋可能優先在遠離晶圓的表面的區域發生，這也可能是因先前所述之晶種形成不足所造成。此情況可能發生，因為抑制劑之添加可能限制在特徵之頸部的沈積，而加速劑之添加可能有助於更進一步沈積到特徵中。因此，本操作可有利地限制在將填充的該特徵或該些特徵之頸部的夾斷。所以，如第4B圖中所示，在控制特徵的入口或頸部之形成的情況下，含釕材料420之電鍍的覆蓋可沿著特徵的底部及角落區域增加。

在操作325的脈衝部分已經完成之後，電源供應器可切換成傳送連續DC電流。傳送連續DC電流可持續第二時段的時間。在第二時段期間，可電鍍第二數量的釕金屬。因此，脈衝可不再產生，但平均電流密度可維持或些微地增加，而可避免從脈衝轉換至連續操作期間過量的析出。於一些實施例中，第二操作期間的平均電流密度可大於或約為第一時段期間的平均電流密度，例如是在脈衝操作期間。然而，峰值電流或峰值電流密度可維持在少於第一時段期間的峰值電流或峰值電流密度。因此，當峰值電流可在第一時段期間超過2A或更多時，峰值電流可在第二時段期間維持在低於或約為2A，及可在第二時段期間維持在低於或約為1.5A、低於或約為1.0A、低於或約為0.5A、或更低。此可提供於特徵向上均勻地電鍍，而可限制或避免空隙形成。第4C圖繪示出圖案化基板400之開口404中沒有空隙的含釕材料422的沈積之示意圖。於數個實施例中，沒有空隙之含釕材料可在沒有任何空隙或閉塞(occlusions)為特徵下具有大於或約為0.1μm的最大尺寸。

第二時段可亦根據將填充之特徵的數個方面決定，及於一些實施例中，第二時段可大於第一時段。此外，於一些實施例中，第二時段可包括數個子時段。在此些子時段中，電流或平均電流密度可在電鍍平衡到達時緩升(ramp)，及通過特徵之成長可在特徵填充時增加。舉例來說，電鍍的操作325的數個實施例可包括一或多個緩升步驟，各可增加平均電流密度。各時段可為前述之任一時段，及各時段可於一些實施例中相同或相異。類似地，電流增加可在各子時段為線性增加，或各增加可多於或少於電流或電流密度之先前任何的增加。於各子時段期間的一些實施例中，平均電流密度可相同或大於第 一時段期間的平均電流密度。此外，峰值電流或峰值電流密度可少於第一時段期間之峰值電流或峰值電流密度。

於前述的說明中，針對說明之目的，許多細節係已經提出，以瞭解本技術的數種實施例。然而，對於此技術領域中具有通常知識者來說顯而易見的是，某些實施例可在無需部份之細節或需要額外的細節的情況下實行。舉例來說，可有利於所述之濕式製程技術(wetting techniques)的其他基板可與本技術一起使用。

在已經揭露數種實施例的情況下，本技術領域中具有通常知識者將瞭解數種調整、替代構造、及等效物可在不脫離實施例之精神下使用。此外，一些已知的製程及元件未進行說明，以避免不必要地模糊本技術。因此，上述說明應不做為本技術之範圍的限制。

將理解的是，除非上下文另有明確規定，在提供數值範圍的情況下，在該範圍之上限及下限之間的各中間值至下限單位的最小分數係亦明確地揭露。在陳述的範圍中的任何陳述值或未陳述的中間值之間的任何較窄的範圍，及在此陳述之範圍中的任何其他陳述或中間值係包含在內。該些較小範圍的上限及下限可在範圍中獨立地包括或排除，及於較小的範圍中包含任一個限制、兩個限制皆沒有、或兩個限制皆有的各範圍係亦包含於此技術中，但仍受限於所述範圍中的任何明確排除的限制。在陳述的範圍包括一或兩個限制的情況下，不包括任一個或兩個該些限制的範圍亦包括在內。在列表中提供多個值的情況下，包含或基於任何該些數值之任何範圍係類似地具體揭露。

如此處及所附之申請專利範圍中所使用，除非內容另有明確規定，「一(a)」、「一(an)」、及「此(the)」的單數形式包括複數形式。因此，舉例來說，述及「一材料(a material)」包括數個此種 材料，及述及「此時段(the period of time)」包括本技術領域中具有通常知識者已知的一或多個時段及其等效者等。

再者，在使用於此說明書中及下方的申請專利範圍中時，「包括(comprise(s))」、「包括(comprising)」、「包括(contain(s))」、「包括(containing)」、「包括(include(s))」、及「包括(including)」的字詞欲意指所述之特徵、整數、元件、或操作之存在，但它們不排除一或多的其他特徵、整數、元件、操作、動作、或群組之存在或添加。綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

300:方法

305~325:操作

Claims (20)

1. 一種電鍍方法，包括：提供一圖案化基板，包括至少一開口，其中該至少一開口包括一或多個側壁及一底表面；以及以一第一沈積率電鍍一第一含釕材料部分於該至少一開口的該底表面上，及以一第二沈積率電鍍一第二含釕材料部分於該至少一開口的該一或多個側壁上，其中該第一沈積率大於該第二沈積率。
2. 如請求項1所述之電鍍方法，其中該第一含釕材料部分係電鍍於以一第一鉍表面濃度為特徵的一第一暴露表面上，及該第二含釕材料部分係電鍍於以一第二鉍表面濃度為特徵的一第二暴露表面上，該第二鉍表面濃度小於該第一鉍表面濃度。
3. 如請求項1所述之電鍍方法，其中該第一含釕材料部分包括大於或約為90wt.%的釕。
4. 如請求項1所述之電鍍方法，其中該電鍍方法更包括在電鍍該第一及第二含釕材料部分之前，沈積一晶種層於該至少一開口的該底表面及該一或多個側壁上。
5. 如請求項4所述之電鍍方法，其中該晶種層利用原子層沈積(atomic layer deposition)或物理氣相沈積(physical vapor deposition)來沈積。
6. 如請求項4所述之電鍍方法，其中該電鍍方法更包括從該晶種層的一暴露表面移除一或多個氧化材料。
7. 如請求項1所述之電鍍方法，其中該至少一開口包括一溝槽或一貫孔。
8. 如請求項1所述之電鍍方法，其中該至少一開口的一頂部係以一開口面積小於該至少一開口的該底表面的一底表面面積為特徵。
9. 一種電鍍方法，包括：沈積一晶種層於一圖案化基板中所形成的至少一開口中，其中該至少一開口包括一或多個側壁及一底表面；使包括該晶種層的該圖案化基板接觸一電化學電鍍液，其中該電化學電鍍液包括大於或約為0.1M之釕離子及大於或約為1x10^-5M之鉍離子；以及提供一電流至包括該晶種層的該圖案化基板，以利用一第一沈積率電鍍一第一含釕材料部分於該至少一開口的該底表面上及利用一第二沈積率電鍍一第二含釕材料部分於該至少一開口的該一或多個側壁上，其中該第一沈積率大於該第二沈積率。
10. 如請求項9所述之電鍍方法，其中該電鍍方法更包括相對於包括該晶種層的該圖案化基板移動該電化學電鍍液，以於該至少一開口的該一或多個側壁上產生比該至少一開口的該底表面少的一鉍濃度。
11. 如請求項9所述之電鍍方法，其中該電鍍方法更包括從該晶種層的一暴露表面移除一或多個氧化材料。
12. 如請求項9所述之電鍍方法，其中該電化學電鍍液係以大於或約為5的一pH為特徵。
13. 如請求項9所述之電鍍方法，其中該電鍍方法更包括提供大於或約為0.15分鐘的大於或約為-0.9V之一電壓至接觸該電化學電鍍液之包括該晶種層的該圖案化基板。
14. 如請求項9所述之電鍍方法，其中該至少一開口的一頂部係以一開口面積小於該至少一開口的該底表面的一底表面面積為特徵。
15. 一種積體電路裝置，包括：一圖案化基板，包括至少一開口，其中該至少一開口包括一或多個側壁及一底表面，及其中該至少一開口的一頂部係以一開口面積小於該至少一開口的該底表面的一底表面面積為特徵；一晶種層，接觸該至少一開口的該一或多個側壁及該底表面；以及一含釕材料，填充該至少一開口，其中該含釕材料包括一第一含釕材料部分及一第二含釕材料部分，該第一含釕材料部分係以一第一沈積率電鍍於該至少一開口的該底表面上，該第二含釕材料部分係以一第二沈積率電鍍於該至少一開口的該一或多個側壁上，該第一沈積率大於該第二沈積率，且填充有該含釕材料的該至少一開口沒有空隙。
16. 如請求項15所述之積體電路裝置，其中該含釕材料包括大於或約為90wt.%之釕。
17. 如請求項15所述之積體電路裝置，其中該晶種層包括釕。
18. 如請求項15所述之積體電路裝置，其中該圖案化基板包括二氧化矽、氮化矽、碳氮化矽(silicon carbon nitride)、或一有機聚合物。
19. 如請求項15所述之積體電路裝置，其中該至少一開口包括一溝槽或一貫孔。
20. 如請求項15所述之積體電路裝置，其中填充該至少一開口的沒有空隙之該含釕材料包括一重分布線(redistribution line)。