TW202326829A - 電鍍方法及積體電路裝置結構 - Google Patents
電鍍方法及積體電路裝置結構 Download PDFInfo
- Publication number
- TW202326829A TW202326829A TW111131673A TW111131673A TW202326829A TW 202326829 A TW202326829 A TW 202326829A TW 111131673 A TW111131673 A TW 111131673A TW 111131673 A TW111131673 A TW 111131673A TW 202326829 A TW202326829 A TW 202326829A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- opening
- less
- electroplating
- copper
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H10P14/47—
-
- H10W20/036—
-
- H10W20/056—
-
- H10W20/062—
-
- H10W20/425—
-
- H10W70/66—
-
- H10W72/923—
-
- H10W72/952—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
數種電鍍具有一奈米雙晶結構的一金屬的範例性方法係說明。此些電鍍方法可包括電鍍一金屬材料至一圖案化基板上的至少一開口中,其中金屬材料的至少一部分係以一奈米雙晶結構為特徵。此些方法可更包括拋光開口中之金屬材料的一暴露表面,以減少暴露表面的一平均表面粗糙度至少於或約為1 nm。拋光之暴露表面可包括以奈米雙晶結構為特徵的金屬材料的至少一部分。在其他的實施例中,奈米雙晶相金屬可為奈米雙晶相銅。
Description
本技術是有關於數種於半導體處理中的電化學沈積操作。更特別是,本技術是有關於數種執行含奈米雙晶銅材料之電化學沈積於半導體結構上及半導體封裝中的系統及方法。
積體電路可藉由形成交錯圖案化材料層於基板表面上的製程來製造。在基板上之形成、蝕刻、及其他處理之後,時常沈積或形成金屬或其他導電材料,以提供元件之間的電性連接。因為此金屬化可在許多製造操作之後執行,在金屬化期間所導致的問題可能造成昂貴的廢棄基板或晶圓。
電鍍係在電鍍腔室中執行,其中晶圓之靶側在液態電解質浴中,及接觸環上的電性接觸件接觸基板材料上的導電層,例如是晶種層。電流從電源供應器通過電解質及導電層。電解質中之金屬離子係析出(plate out)至基板材料上,而於基板材料上形成金屬層。當基板材料已經圖案化,非平面特徵定義在表面上時,電解質中的金屬離子可能無法以同樣的速率沈積在非平面特徵上的所有的點。此些差異可能讓電鍍操作具挑戰性,及產生包括空隙及不平均厚度等其他缺陷的沈積材料。
因此,目前存有對可使用以產生高品質之裝置及結構的改善系統及方法的需求。本技術可解決此些及其他需求。
本技術之數個實施例包括數個電鍍方法,包括電鍍一金屬材料至一圖案化基板上的至少一開口中。金屬材料的至少一部分係以一奈米雙晶結構為特徵。此些方法可亦包括拋光開口中之金屬材料的一暴露表面,以減少暴露表面的一平均表面粗糙度至少於或約為1 nm。拋光之暴露表面包括以奈米雙晶結構為特徵的金屬材料的至少一部分。
在其他實施例中,以奈米雙晶結構為特徵的金屬材料係為奈米雙晶相銅。於進一步之實施例中,金屬材料可包括至少一第二個金屬層,選自由鎵、銀、金、及鉑所組成之群組。於更進一步之實施例中,金屬材料係利用化學機械拋光來進行拋光。於再其他實施例中,金屬材料係利用電解拋光來進行拋光。於更多實施例中,金屬材料之暴露表面的拋光係在一無氧環境中執行,及其中拋光係從金屬材料的暴露表面移除一或多個金屬氧化物。於再更多實施例中,金屬材料包括一第一部分及一第二部分,第一部分接觸不含奈米雙晶結構的開口之一底表面,第二部分接觸包括奈米雙晶結構之拋光的暴露表面。於再其他實施例中,圖案化基板更包括一阻障層,位於開口中的金屬材料的第一部分及第二部分之間。
本技術之數個實施例亦包括數個電鍍方法,包括電鍍一金屬材料的一第一部分於一圖案化基板上之至少一開口的一底部上,其中金屬材料的第一部分係實質上沒有奈米雙晶結構。此些方法更包括形成一阻障層於金屬材料的第一部分上。此方法額外地包括電鍍金屬材料的一第二部分於阻障層上,其中金屬材料的第二部分係以一奈米雙晶結構為特徵。
在其他實施例中,金屬材料的第一部分係大於或約為開口中之金屬材料的一總量的50 wt.%。於進一步之實施例中,金屬材料係為銅。於更進一步實施例中,金屬材料的第二部分包括至少一第二個金屬,選自由鎵、銀、金、及鉑所組成的群組。於再其他實施例中,阻障層包括一金屬,此金屬不包括於金屬材料的第二部分中。於更多實施例中,此方法更包括拋光開口中之金屬材料的第二部分的一暴露表面,以減少暴露表面的一平均表面粗糙度到少於或約為1 nm。
本技術之數個實施例更包括數種電路裝置結構,包括一圖案化基板。此圖案化基板包括至少一開口,具有一頂部及一底表面。至少開口的頂部填充有一含金屬材料,其中含金屬材料包括一暴露表面,以少於或約為1 nm之一平均表面粗糙度為特徵,及其中含金屬材料係以一奈米雙晶結構為特徵。
在其他實施例中,圖案化基板更包括一阻障層,位於填充於開口之頂部的含金屬材料及接觸開口之底表面的含金屬材料的一第二部分之間。於進一步之實施例中,含金屬材料的第二部分係沒有奈米雙晶結構。於更進一步的實施例中,含金屬材料包括銅。於再其他實施例中,於開口之頂部中的含金屬材料包括至少一第二種金屬,選自由鎵、銀、金、及鉑所組成的群組。於更多實施例中,開口係以大於或約為1:1的一深寬比為特徵。
本技術的數個實施例允許奈米雙晶金屬於圖案化基板上的開口中之形成及精整(finishing),奈米雙晶金屬例如是奈米雙晶銅。此些實施例係形成金屬線、貫孔(vias)、柱體(pillars)、及積體電路裝置之其他含金屬元件,其中元件上的接合表面包括金屬,此金屬具有奈米雙晶結構。在許多範例中,具有奈米雙晶結構的金屬係較不受到氧化物形成的影響,及更易於在較低的接合溫度及壓力下接合於類似的金屬表面。此外,本技術的數個實施例可在電鍍腔室中執行,其中含奈米雙晶金屬的線路及柱體係以高產量形成於圖案化基板上之開口中。此些及其他實施例以及許多其之優點及特徵係結合下方之說明及所附的圖式更詳細說明。為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
許多使用基於半導體的積體電路的電子裝置之形式已經從單一晶片(chip)(也就是裸晶(die))封裝進展到以堆疊或其他方式排列於單一封裝中的多個晶片。單一晶片透過電路板電性地相互連接。此些多裸晶封裝可包括用於記憶體、邏輯、微機電系統(micro-electro-mechanical-systems,MEMS)、及感測器等其他功能的裸晶,及可包括系統單晶片(system-on-chip,SoC)及系統級封裝(system-in-package,SiP)之封裝。由於此些多晶片封裝增加更多進一步小型化的晶片,所以它們之間的電性互連件的密度(也就是互連密度)係增加。此情況已經導致該些互連件的尺寸減少。一般測量來做為導電線或貫孔之間距(pitch)的此些尺寸已經從數百微米減少至10 µm或更少。導電線或貫孔係形成相鄰之半導體裸晶上的輸入/輸出墊之間的互連。
縮減互連件之間距尺寸已經改變連接件的形成方式。對於多種日益增加之小型化多裸晶封裝來說,測出來直徑為數百微米之傳統銲料凸塊太大而難以形成具有50 µm或更少之間距尺寸的高密度互連件。在許多範例中,此些高密度互連件排除銲料凸塊,且在互連件的相對線、貫孔、及墊之間形成直接金屬對金屬連接(direct metal-to-metal connection)。
在大多數傳統之高互連密度的積體電路裝置中,直接金屬對金屬連接係以多晶銅(polycrystalline copper)製成,多晶銅的晶粒係隨機定向。遺憾的是,當銅線、貫孔、及柱體的間距尺寸持續減少時,多晶銅的限制變得更為顯著。在許多情況中,多晶銅之氧化及擴散特性等其他特性需要在高溫及高壓下完成銅對銅接合。接合條件可能導致接合位置周圍之更小及更薄的銅線中產生更多的裂痕及其他缺陷。缺陷的數量係因高互連密度的積體電路中之接合位置的密度增加而更為增加。由於互連件的間距尺寸及其他尺寸持續的減少及接合位置密度持續的增加,因此多晶銅表面之高溫、高壓接合所伴隨的問題係持續的增加。
藉由以具有<1,1,1>之晶體方向的奈米雙晶銅(nanotwin copper,NTCu)取代多晶銅,本技術之數個實施例係解決在高互連密度之積體電路裝置中接合多晶銅的問題。在其他實施例中,相當高比例之NTCu晶粒於金屬的接合表面係定向在相同之<1,1,1>方向中。相較於多晶銅,NTCu係顯著不易氧化且不易形成氧化銅。NTCu亦具有通常高於多晶銅x10
3至x10
4之擴散率的特徵。由於此些及其他特徵,NTCu之接合溫度及壓力係顯著低於多晶銅。遺憾的是,NTCu不像銅之其他晶相一樣穩定,及事實證明出形成大部分表面以NTCu製成的金屬接觸表面具有挑戰性。由電鍍NTCu所形成的接觸表面可能亦具有高平均表面粗糙度之特徵。粗糙接觸表面可能減少互連件的相對端之間的接觸面積,且需要較高的接合溫度及壓力,以在此些端之間形成足夠的接合。
本技術之數個實施例係解決形成於圖案化基板上之窄間距、高深寬比的開口中之電鍍NTCu的接觸表面中的低NTCu覆蓋率及高粗糙度。本技術的數個實施例包括在窄間距、高深寬比之開口中填充及精整含銅材料之方法,以提供在該些材料中的接觸表面具有大範圍的NTCu及低平均表面粗糙度。此些實施例包括從開口之底表面向上電鍍NTCu,使得形成接觸表面的開口的頂部包括高比例的NTCu。此些實施例更包括拋光暴露的接觸表面,以減少其平均表面粗糙度及移除汙染物,例如是金屬氧化物。此些實施例亦包括形成阻障層於填充開口之含金屬材料的底部及頂部之間。阻障層可避免於底部中的非奈米雙晶相金屬稀釋及轉換在開口之頂部中的奈米雙晶相金屬成為其他晶相。此些實施例亦再包括形成第二個金屬層於電鍍NTCu之接觸表面上。第二個金屬層係選擇,以增加金屬互連件之相對端的低溫、低壓接合。本技術之此些及其他實施例係於下方進一步說明。
第1圖繪示根據本技術數個實施例之可執行NTCu電鍍方法之電鍍系統100的透視圖。電鍍系統100繪示出範例之電鍍系統,包括系統頭部110及碗槽115。在電鍍操作期間,晶圓可夾置到系統頭部110、反轉、及伸展至碗槽115中,以執行電鍍操作。電鍍系統100可包括頭部升降件120,可裝配以升起及旋轉系統頭部110,或以其他方式定位系統頭部於系統中,包括傾斜操作。系統頭部及碗槽可附接於平台板125或其他結構,此其他結構可為結合多個電鍍系統100之較大系統的一部分,及可共用電解質及其他材料。轉子可提供在不同的操作中夾置於系統頭部的基板於碗槽中或碗槽外旋轉。轉子可包括接觸環,可提供與基板的導電接觸。更進一步說明於下方的密封件130可與系統頭部連接。密封件130可包括將處理之固持(chucked)的晶圓。第1圖繪示出電鍍系統100,可包括將直接於平台上進行清洗的元件。在數個實施例中,電鍍系統100更包括原位沖洗系統135,用以元件清洗。在其他實施例(未繪示)中,電鍍系統可裝配而具有平台,系統頭部可於此平台上移動至執行密封件或其他元件清洗之額外的模組。
第2圖繪示根據本技術一些實施例之包括電鍍設備200之電鍍腔室的局部剖面圖。電鍍設備200可與電鍍系統結合,此電鍍系統包括上述的電鍍系統100。如第2圖中所示,電鍍系統的電鍍浴容器205與頭部210一起繪示出來。頭部210具有與頭部耦接的基板215。在所繪示的實施例中,基板可以與結合於頭部210上的密封件212耦接。沖洗框220可耦接於電鍍浴容器205的上方,及可裝配以於電鍍期間容置頭部210到電鍍浴容器中。沖洗框220可包括邊緣(rim)225,在周圍上延伸圍繞於電鍍浴容器205之上表面。沖洗通道227可定義在邊緣225及電鍍浴容器205的上表面之間。舉例來說,邊緣225可包括以傾斜輪廓為特徵的內部側壁230。如前所述,從基板上甩出的沖洗液可接觸內部側壁230,並且可容置於氣室(plenum)235中。氣室235圍繞邊緣延伸,用於收集來自電鍍設備200的沖洗液。
在數個實施例中,電鍍設備200可額外地包括一或多個清洗元件。此些清洗元件可包括一個或多個噴嘴,用以傳輸流體到基板215或頭部210,或朝向基板215或頭部210傳輸流體。第2圖繪示出多種實施例的其中一者,於此其中一者中,改善的沖洗組件可使用以在沖洗操作期間保護電鍍浴和基板。在其他實施例中,側面清洗噴嘴250可以延伸穿過沖洗框220的邊緣225,且引導以沖洗密封件212及基板215的多個方面。
上述系統及腔室的數個實施例可使用,以執行本NTCu電鍍方法的數個實施例。第3圖繪示根據本技術數個實施例之電鍍及精整含NTCu材料的方法300中之範例操作的示意圖。在方法300開始之前可亦包括一或多個操作,包括前端處理、沈積、形成閘極、蝕刻、拋光、清洗、或可在所述操作之前執行的任何其他操作。此方法可更包括數個選擇的操作,可特別與或不與根據本技術之方法的一些實施例相關。舉例來說,許多操作係說明以提供所執行製程之更廣泛的範圍,但對本技術而言並非關鍵或可藉由替代的方法執行,如將進一步說明如下。方法300可說明繪示於第4A-4B圖中的數個操作,第4A-4B圖之圖式將結合方法300之操作來說明。將理解的是,圖式僅繪示出局部示意圖,且基板可包含具有多種特性及方面之任何數量的額外材料及特徵,如圖式中所示。方法300之數個實施例可包含或可不包含選擇的操作來開發半導體結構成為特定製造操作。
方法300之數個實施例包括於操作305中提供圖案化基板400。第4A圖繪示出圖案化基板400的一部分,可舉例為包括於單裸晶或多裸晶(舉例為3D-IC)積體電路封裝之中間封裝區域(intermediate packaging region)中。圖案化基板400之該部分可包括至少一開口404。於數個實施例中,開口404可包括底表面406及一或多個側壁表面408。在進一步之實施例中,開口404可為溝槽,形成含NTCu的導電線的一部分,例如是中間封裝區域的重分布線(redistribution line)。在其他實施例中,開口404可為貫孔,形成含NTCu的導電貫孔或柱體。於再其他實施例中,開口404可包括一或多個凹槽、階梯、或隔離結構等其他種類的結構。
在數個實施例中,圖案化基板400可包括介電層402,開口404可形成於介電層402中。在第4A圖中所繪示的實施例中,開口404終止於介電層402中,以留下開口的底表面406。底表面406由介電層402的暴露表面所構成。此些開口可包括溝槽,形成含NTCu之導電線的一部分,例如是重分布線。在其他實施例(未繪示)中,一或多個開口可延伸穿過介電層且終止於底層導電層,例如是墊層。在此些實施例中,底層形成開口的底表面來取代介電層。此些開口可包括柱狀貫孔及柱體,電性連接於垂直分隔平面中的金屬線及層。
在數個實施例中,開口404可以少於或約為100 µm、少於或約為75 µm、少於或約為50 µm、少於或約為40 µm、少於或約為30 µm、少於或約為20 µm、少於或約為10 µm、少於或約為5 µm、少於或約為4 µm、少於或約為3 µm、少於或約為2µm、少於或約為1 µm、或更少之間距為特徵。在其他實施例中,開口404可以大於或約為0.25:1、大於或約為0.5:1、大於或約為0.75:1、大於或約為1:1、大於或約為2:1、大於或約為3:1、大於或約為4:1、大於或約為5:1、大於或約為6:1、大於或約為7:1、大於或約為8:1、大於或約為9:1、大於或約為10:1、或更多的高寬比(height-to-width ratio)(也就是深寬比(aspect ratio))為特徵。
在其他實施例中,圖案化基板400可藉由沈積及圖案化至少一介電材料層上的光阻材料,及經由圖案化光阻蝕刻此至少一開口至介電材料層中來形成。在其他實施例中,圖案化基板400可形成於至少一半導體材料層中。在更多實施例中,此至少一介電材料層可包括氧化矽、氮化矽、碳氮化矽(silicon-carbon-nitride)、或有機聚合物(舉例為苯並環烷烴(benzocycloalkane))等其他介電材料。於再更多實施例中,此至少一半導體材料層可包括矽、鍺、或砷化鎵等其他半導體材料。
在其他實施例中,圖案化基板400可包括阻障層410,可限制填充材料擴散或與底層基板交互作用。在數個實施例中,阻障層410可包括耐火金屬(refractory metal)、金屬氧化物、或金屬氮化物等其他阻障層材料之一或多者。在其他實施例中,阻障層410可包括鉭、鈦、或氮化鉭之一或多者。於再其他實施例中,阻障層410可有助於晶種層415之沈積,及可亦為黏著層或包括黏著層,以有助於晶種層的形成。
方法300的數個實施例亦包括於操作310形成晶種層415。於數個實施例中,晶種層415可以相同的速率沈積於開口404的全部內表面上,包括底表面406及側壁表面408。於更進一步的實施例中,晶種層415可為共形層(conformal layer),在底表面406及側壁表面408兩者上具有相同的厚度。在數個實施例中,晶種層415可藉由物理氣相沈積(physical vapor deposition)或原子層沈積(atomic layer deposition)等其他沈積技術形成。在其他實施例中,晶種層415可包括相同於電鍍到開口404中的材料。在進一步的實施例中,晶種層415可包括NTCu。
於其他實施例中,晶種層415可形成為少於或約為100 nm、少於或約為50 nm、少於或約為25 nm、少於或約為10 nm、少於或約為5 nm或更少的厚度。在進一步的實施例中,晶種層415可以沿著開口404的特定區域進行覆蓋之方式形成,例如是底角落或接近開口之底表面406的側壁表面408。在進一步之實施例中,晶種層415係夠薄,以避免在開口的頂部夾斷(pinching-off)。晶種層於開口的頂部夾斷可能因減緩或阻擋含NTCu電化學電鍍液到達開口404的底部而阻擋或阻礙含NTCu材料電沈積至開口中。將理解的是,包括開口的間距尺寸深寬比等其他結構特徵之開口404的結構特徵係不欲視為限制,及包括晶種層材料之任何其他種類的圖案化基板400係以相似的方式包含在內。其他範例之圖案化基板可包括通用於半導體製造中的二維及三維圖案化基板,及開口或其他特徵開可形成於圖案化基板中,及晶種層可沿著圖案化基板沈積。此外,雖然包括高深寬比之開口的圖案化基板可受益於本技術,本技術可同樣地應用於較低深寬比的開口及其他結構。
方法300的數個實施例可更包括於操作315移除來自初鍍(as-deposited)之晶種層415的一或多個汙染物。在其他實施例中,此一或多個汙染物可包括金屬氧化物,形成於暴露在水性電化學電鍍液中的氧或直接暴露於空氣之晶種層415的表面上。在進一步的實施例中,此些金屬氧化物可包括氧化銅,例如是二氧化銅(CuO
2),可至少部分地藉由晶種層415中的銅金屬的氧化來形成。在更多實施例中,藉由讓初鍍的晶種層415接觸蝕刻劑浴可移除汙染物。在數個實施例中,蝕刻劑浴可包括無機酸的水溶液,例如是鹽酸或硫酸。在其他實施例中,蝕刻劑浴可包括腐蝕抑制劑(corrosion inhibitor),例如是苯並三唑(benzotriazole)。在進一步的實施例中,汙染物可藉由電漿移除,電漿例如是移除有機材料的含氧蝕刻電漿、暴露原始表面(pristine surface)的含氬及/或氮電漿,或減少含金屬表面上的表面氧化物的含氫電漿等其他種類之電漿。
方法300之數個實施例可再亦包括於操作320電鍍含NTCu材料(舉例為含銅材料的第一部分420)至圖案化基板400之至少一開口404中。於一些實施例中,電鍍操作可更選擇地包括於操作325中斷電鍍操作,以形成阻障層425於電鍍材料的第一部分上。在此些實施例中,方法300包括電鍍含銅材料的第一部分420於開口404的底部中、形成阻障層425於含銅材料的第一部分上、及電鍍含銅材料的第二部分430於開口的頂部中。在其他實施例中,阻障層425避免含銅材料的第一部分420稀釋及轉換含銅材料的第二部分430中的NTCu轉換成銅的非奈米雙晶相。藉由結合阻障層425至開口404的含銅填充物中,電鍍於開口之底部中的含銅材料的第一部分420可快速地完成,及含銅材料的第一部分420可比含銅材料的第二部分430具有更多的多晶銅及更少的NTCu。阻障層425亦設置開口404之新的底表面,新的底表面於開口中比原來的底表面406還要高。含銅材料的第二部分430係在比原來的開口404具有較低深寬比之較淺的開口中進行電鍍。此讓含銅材料的第二部分430的電鍍具有更多由下而上的特性而減少來自側壁表面408的多晶銅對NTCu的影響。
在其他實施例中,阻障層425可以實質上不增加填充開口404之含銅材料的電阻的導電材料製成,例如是銅以外的金屬。在更進一步的實施例中,阻障層可以一或多個金屬製成,例如是鎵、銀、金、或鉑等其他金屬。在更多實施例中,阻障層425可為較薄的層,藉由物理氣相沈積或原子層沈積等其他沈積技術沈積。阻障層425可具有少於或約為25 nm、少於或約為20 nm、少於或約為15 nm、少於或約為10 nm、少於或約為5 nm、或更少的厚度。
在其他實施例中,含銅材料的第一部分420可以第一沈積速率電鍍,第一沈積速率快於用於電鍍含銅材料的第二部分430的第二沈積速率。於進一步的實施例中,用於含銅材料的第一部分420的第一沈積率可大於或約為10%快於用於含銅材料的第二部分430的第二沈積率。在再其他實施例中,第一及第二沈積率的百分比差異可大於或約為15%、大於或約為20%、大於或約為25%、大於或約為30%、大於或約為35%、大於或約為40%、大於或約為45%、大於或約為50%、或更多。於更多實施例中,用於含銅材料的第一部分420的電鍍率可大於或約為0.5 µm/分鐘、大於或約為0.75 µm/分鐘、大於或約為1 µm/分鐘、大於或約為1.25 µm/分鐘、大於或約為1.5 µm/分鐘、或更高。於再更多實施例中,含銅材料的第一部分420的電鍍可持續到部分填充之開口的深寬比達到少於或約為2:1、少於或約為1.5:1、少於或約為1:1、少於或約為0.5:1、或更少。於再其他實施例中,在第一時期期間之電鍍操作可包括從DC電源供應器傳送連續之正向電流至圖案化基板400。於再其他實施例中,初鍍的含銅材料的第一部分420可包括少於或約為25 wt.% NTCu、少於或約為20 wt.% NTCu、少於或約為15 wt.% NTCu、少於或約為10 wt.% NTCu、少於或約為5 wt.% NTCu、少於或約為1 wt.% NTCu、或更少。
在其他實施例中,形成於開口404的頂部中的含銅材料的第二部分430可以第二沈積速率電鍍,第二沈積速率少於或約為1 µm/分鐘、0.9 µm/分鐘、少於或約為0.8 µm/分鐘、少於或約為0.7 µm/分鐘、少於或約為0.6 µm/分鐘、少於或約為0.5 µm/分鐘、或更少。在再其他實施例中,含銅材料的第二部分430可包括大於或約為50 wt.% NTCu、大於或約為55 wt.% NTCu、大於或約為60 wt.% NTCu、大於或約為65 wt.% NTCu、大於或約為70 wt.% NTCu、大於或約為75 wt.% NTCu、大於或約為80 wt.% NTCu、大於或約為85 wt.% NTCu、大於或約為90 wt.% NTCu,、或更多。
在其他實施例中,電鍍的操作320可包括脈衝傳送電鍍基板的表面及從基板的表面去除電鍍之正向及反向電流至圖案化基板。於更包括在操作325形成阻障層425的電鍍的操作320之一些實施例中,脈衝傳送正向及反向電流可限制於含銅材料的第二部分430的電鍍。於沒有形成阻障層425的其他實施例中,脈衝傳送正向及反向電流可使用於電鍍的操作320的所有部分。於下方之脈衝傳送正向及反向電流至圖案化基板的說明中,底表面可意指沒有阻障層425形成之開口404的底表面406,或阻擋層425形成時所形成的底表面。
在數個實施例中,脈衝傳送正向及反向電流至圖案化基板可包括一反向電流,此反向電流去除側壁表面408之銅的電鍍係快於去除開口404之底表面之銅的電鍍。正向及反向電流的連續週期在底表面上電鍍的含NTCu材料比在側壁表面408上的多晶銅還多。當填充已經到達開口404的頂部時,填充之接觸表面上的大多數的銅已經具有奈米雙晶定向。在進一步的實施例中,接觸表面包括大於或約為50%之表面積的NTCu、大於或約為55%之表面積的NTCu、大於或約為60%之表面積的NTCu、大於或約為65%之表面積的NTCu、大於或約為70%之表面積的NTCu、大於或約為75%之表面積的NTCu、大於或約為80%之表面積的NTCu、大於或約為85%之表面積的NTCu、大於或約為90%之表面積的NTCu、或更多之表面積的NTCu。
在數個實施例中,利用脈衝DC電源供應器提供正向電流至接觸電鍍腔室中之電化學電鍍液的圖案化基板400。在其他實施例中,正向電流的脈衝可以少於或約為50%、少於或約為45%、少於或約為40%、少於或約為35%、少於或約為30%、少於或約為25%、少於或約為20%、或更少之工作週期(duty cycle)為特徵。在進一步的實施例中,工作週期的工作時間(on-time)可大於或約為0.5秒、大於或約為1秒、大於或約為1.5秒、大於或約為2秒、大於或約為2.5秒、大於或約為3秒、大於或約為3.5秒、大於或約為4秒、大於或約為4.5秒、大於或約為5秒、或更多。在更進一步的實施例中,正向電流可以平均電流密度少於或約為2.0 mA/cm
2、少於或約為1.5 mA/cm
2、少於或約為1.0 mA/cm
2、少於或約為0.5 mA/cm
2、或更少為特徵。於更多實施例中,正向電流可以工作時間期間之峰值電流大於或約為0.5 A為特徵,及可大於或約為1.0 A、大於或約為1.5 A、大於或約為2.0 A、大於或約為2.5 A、大於或約為3.0 A、大於或約為3.5 A、大於或約為4.0 A、大於或約為4.5 A、大於或約為5.0 A、或更高。於再更多實施例中,峰值電流可以峰值電流密度大於或約為2 mA/cm
2為特徵,及可大於或約為5 mA/cm
2、大於或約為10 mA/cm
2、大於或約為20 mA/cm
2、大於或約為50 mA/cm
2、或更高。
在其他實施例中,在傳送正向電流之後,反向電流傳送至圖案化基板400。在數個實施例中,反向電流可藉由傳送正向電流的相同的脈衝DC電源供應器傳送或藉由不同的電源供應器傳送。反向電流去除在傳送正向電流期間電鍍於圖案化基板400上的一部分的銅。在更多實施例中,反向電流去除少於或約為50 wt.%之前述之傳輸正向電流中所電鍍的銅。在再更多實施例中,反向電流去除少於或約為45 wt.%、少於或約為40 wt.% 、少於或約為35 wt.%、少於或約為30 wt.%、少於或約為25 wt.%、少於或約為20 wt.%、少於或約為15 wt.%、少於或約為10 wt.%、少於或約為5 wt.%、或更少之先前電鍍的銅的一部分。如上所述,反向電流從側壁表面408去除之電鍍的銅係多於從開口404的底表面去除之電鍍的銅。於數個實施例中,從側壁表面及底表面去除電鍍的銅之總量差值可大於或約為5%、大於或約為10%、大於或約為15%、大於或約為20%、大於或約為25%、大於或約為30%、大於或約為35%、大於或約為40%、大於或約為45%、大於或約為50%、或更多。
在一些實施例中,反向電流可為脈衝電流,具有與正向電流相同或類似之平均電流密度及峰值電流密度,及於其工作週期期間有較短的工作時間。在其他實施例中,反向電流可為脈衝電流,具有比正向電流低之平均及峰值電流密度,及在可比較的工作週期期間有相同或類似的工作時間。在進一步的實施例中,反向電流的脈衝可以少於或約為50%、少於或約為45%、少於或約為40%、少於或約為35%、少於或約為30%、少於或約為25%、少於或約為20%、或更少的工作週期為特徵。在進一步的實施例中,工作週期之工作時間可少於或約為100毫秒、少於或約為90毫秒、少於或約為80毫秒、少於或約為70毫秒、少於或約為60毫秒、少於或約為50毫秒、少於或約為40毫秒、少於或約為30毫秒、少於或約為20毫秒、少於或約為10毫秒、或更少。在再其他實施例中,反向電流可以平均電流密度少於或約為2.0 mA/cm
2、少於或約為1.5 mA/cm
2、少於或約為1.0 mA/cm
2、少於或約為0.5 mA/cm
2、或更低為特徵。於再更多實施例中,反向電流可以峰值電流密度大於或約為2 mA/cm
2為特徵,及可大於或約為5 mA/cm
2、大於或約為10 mA/cm
2、大於或約為20 mA/cm
2、大於或約為50 mA/cm
2、或更高。
在更多實施例中,傳送至接觸電鍍腔室中之電化學電鍍液的圖案化基板400之正向及反向電流的週期數量決定於各週期後所電鍍的純NTCu及填充開口404之含銅材料的總量。在數個實施例中,週期數量可大於或約為1個週期、大於或約為2個週期、大於或約為3個週期、大於或約為4個週期、大於或約為5個週期、大於或約為6個週期、大於或約為7個週期、大於或約為8個週期、大於或約為9個週期、大於或約為10個週期、大於或約為15個週期、大於或約為20個週期、或更多。在再更多實施例中,含NTCu材料之整體電鍍率可以沈積率大於或約為0.1 µm/分鐘、大於或約為0.2 µm/分鐘、大於或約為0.3 µm/分鐘、大於或約為0.4 µm/分鐘、大於或約為0.5 µm/分鐘、大於或約為0.6 µm/分鐘、大於或約為0.7 µm/分鐘、大於或約為0.8 µm/分鐘、大於或約為0.9 µm/分鐘、大於或約為1 µm/分鐘、或更多為特徵。
在數個實施例中,在電鍍操作期間,接觸圖案化基板400的電化學電鍍液可為包括銅離子的水溶液。在進一步的實施例中,銅離子的濃度可大於或約為0.1 M、大於或約為0.2 M、大於或約為0.3 M、大於或約為0.4 M、大於或約為0.5 M、大於或約為0.6 M、大於或約為0.7 M、大於或約為0.8 M、大於或約為0.9 M、大於或約為1 M、或更多。在更多實施例中,銅離子可藉由水溶性含銅鹽提供,例如是硫酸銅及氯化銅等其他含銅鹽。在其他實施例中,電化學電鍍液可具有大於或約為2、大於或約為3、大於或約為4、大於或約為5、大於或約為6、大於或約為7、大於或約為8、大於或約為9、大於或約為10、大於或約為11、大於或約為12、或更多之pH。於再其他實施例中,電化學電鍍液之pH可藉由酸調整,例如是硫酸或鹽酸等其他酸。於更進一步之實施中,電化學電鍍液可包括一或多個其他化合物,以有利於電鍍含NTCu材料,例如是一或多個增稠劑(thickening agents)、一或多個界面活性劑(surfactants)、一或多個加速劑(accelerators)、一或多個平整劑(levelers)、一或多個抑制劑(suppressors)、及一或多個極化劑(polarizers)等其他化合物。
方法300的數個實施例可再更包括於操作330拋光電鍍之含NTCu材料的接觸表面。於數個實施例中,拋光接觸表面可包括化學機械拋光(chemical-mechanical-polishing,CMP)表面,以減少平均表面粗糙度及移除表面的汙染物。於其他實施例中,拋光接觸表面可包括藉由於電解拋光媒介(electropolishing medium)中氧化及溶解表面的鋸齒部分來電解拋光表面。在進一步的實施例中,拋光的操作330可包括CMP及電解拋光之結合。於更進一步的實施例中,拋光的操作330可減少大於或約為10%、大於或約為20%、大於或約為30%、大於或約為40%、大於或約為50%、或更多的初鍍之含NTCu材料的接觸表面的平均表面粗糙度。在更進一步的實施例中,拋光的操作330可減少接觸表面之平均表面粗糙度至少於或約為10 nm、少於或約為7.5 nm、少於或約為5 nm、少於或約為2.5 nm、少於或約為1 nm、或更少。
在數個實施例中,使表面粗糙度平整至上述程度的CMP操作時常留下拋光表面的中心高度低於周圍高度之凹形、碟形表面。於直接銅對銅結合(direct copper-to-copper binding)操作中,凹形表面可能在互連端的中間留有間隙。間隙可能在互連件的相對兩端之間產生較小的接觸面積,及減少透過互連件結構的導電性。另一方面,室溫下位在拋光表面中的大量的NTCu可於溫度上升之結合操作下轉換凹形輪廓成為更平坦的輪廓。從凹形輪廓轉換成平坦輪廓係因含NTCu材料之熱膨脹而發生,此情況在接觸表面的周圍係比在接觸表面的中心更為受限。於其他實施例中,在溫度上升之結合操作下,比周圍更多之拋光含NTCu材料之中心的熱膨脹可減少拋光表面的中心與周圍之間的差異到少於或約為100 nm、少於或約為50 nm、少於或約為25 nm、少於或約為10 nm、少於或約為5 nm、少於或約為1 nm、或更少。
在數個實施例中,拋光含NTCu材料之接觸表面的CMP操作可包括使表面接觸包含研磨液(slurry)之CMP墊。在進一步的實施例中,研磨液可包括化學添加物及特定之研磨粉體(abrasives)。於其他實施例中,化學添加物可包括氧化劑(例如是過氧化氫、鐵氰化鉀(potassium ferricyanide)、及氯化鐵(ferric chloride)等其他氧化劑),形成可移除之氧化膜於接觸表面上。於進一步的實施例中,化學添加物可包括抑制劑(inhibitors)及錯合劑(complexing agents)(例如是苯並三唑(benzotriazole)及氨等),影響氧化膜自接觸表面的形成率及移除率。
於一些實施例中,方法300可亦選擇地包括於操作335形成第二個金屬層於含NTCu材料的接觸表面上。第二個金屬層可包括一或多個不含銅金屬,可進一步增強含NTCu接觸表面之銅對銅接合的鍵結形成。於數個實施例中,第二個金屬層可包括增加接觸表面中NTCu之擴散率大於或約為10%、大於或約為25%、大於或約為50%、大於或約為75%、大於或約為100%、或更多。在更多實施例中,第二個金屬層可包括一或多個非銅金屬,例如是鎵、銀、金、或鉑等其他金屬。於進一步的實施例中,第二個金屬層可具有少於或約為100 nm、少於或約為50 nm、少於或約為25 nm、少於或約為10 nm、或更少的厚度。於更進一步實施例中,第二個金屬層可藉由物理氣相沈積、化學氣相沈積(chemical vapor deposition)、或原子層沈積等其他沈積技術形成於接觸表面上。
含NTCu材料之完成的表面接觸係以增加銅對銅結合特性為特徵,例如是結合溫度及結合壓力。在數個實施例中,銅對銅接觸的結合溫度可少於或約為200°C、少於或約為190°C、少於或約為180°C、少於或約為170°C、少於或約為160°C、少於或約為150°C、少於或約為140°C、少於或約為130°C、少於或約為120°C、少於或約為110°C、少於或約為100°C、或更少。在進一步的實施例中,當壓抵相對的接觸表面在一起時,結合壓力可以少於或約為10 MPa、少於或約為7.5 MPa、少於或約為5 MPa、少於或約為2.5 MPa、少於或約為1 MPa、或更少為特徵。
本技術的數個實施例提供包括奈米雙晶相銅(nanotwin-phased copper,NTCu)的接觸表面,用於許多種類之積體電路結構,包括高密度互連線、貫孔、及柱體等其他種類之含金屬的IC結構。此些實施例係以高比例的接觸面積由NTCu製成來解決形成及穩定化接觸表面的問題。此些實施例包括數個方法,有利於電鍍奈米雙晶相銅於圖案化基板中之開口的頂部,且減緩NTCu轉變成其他晶相,例如是多晶銅。本技術的數個實施例亦包括拋光含NTCu材料的接觸表面,以減少表面粗糙度且移除降低接觸表面的結合效率之氧化物及其他汙染物。本技術的數個實施例更包括形成第二個、非銅之金屬層於接觸表面上,以進一步增加表面的結合效率。本技術的此些及其他實施例係提供含NTCu接觸表面,具有比傳統中主要包括多晶銅的銅接觸表面更加改善之結合效率。
於前述的說明中,針對說明之目的,許多細節係已經提出,以瞭解本技術的數種實施例。然而,對於此技術領域中具有通常知識者來說顯而易見的是,某些實施例可在無需部份之細節或需要額外的細節的情況下實行。舉例來說,可有利於所述之濕式製程技術(wetting techniques)的其他基板可與本技術一起使用。
在已經揭露數種實施例的情況下,本技術領域中具有通常知識者將瞭解數種調整、替代構造、及等效物可在不脫離實施例之精神下使用。此外,一些已知的製程及元件未進行說明,以避免不必要地模糊本技術。因此,上述說明應不做為本技術之範圍的限制。
將理解的是,除非上下文另有明確規定,在提供數值範圍的情況下,在該範圍之上限及下限之間的各中間值至下限單位的最小分數係亦明確地揭露。在陳述的範圍中的任何陳述值或未陳述的中間值之間的任何較窄的範圍,及在此陳述之範圍中的任何其他陳述或中間值係包含在內。該些較小範圍的上限及下限可在範圍中獨立地包括或排除,及於較小的範圍中包含任一個限制、兩個限制皆沒有、或兩個限制皆有的各範圍係亦包含於此技術中,但仍受限於所述範圍中的任何明確排除的限制。在陳述的範圍包括一或兩個限制的情況下,不包括任一個或兩個該些限制的範圍亦包括在內。在列表中提供多個值的情況下,包含或基於該些數值之任何範圍係類似地具體揭露。
如此處及所附之申請專利範圍中所使用,除非內容另有明確規定,「一(a)」、「一(an)」、及「此(the)」的單數形式包括複數形式。因此,舉例來說,述及「一材料(a material)」包括數個此種材料,及述及「此時段(the period of time)」包括本技術領域中具有通常知識者已知的一或多個時段及其等效者等。
再者,在使用於此說明書中及下方的申請專利範圍中時,「包括(comprise(s))」、「包括(comprising)」、「包括(contain(s))」、「包括(containing)」、「包括(include(s))」、及「包括(including)」的字詞欲意指所述之特徵、整數、元件、或操作之存在,但它們不排除一或多的其他特徵、整數、元件、操作、動作、或群組之存在或添加。綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電鍍系統
115:碗槽
110:系統頭部
120:頭部升降件
125:平台板
130,212:密封件
135:原位沖洗系統
200:電鍍設備
205:電鍍浴容器
210:頭部
215:基板
220:沖洗框
225:邊緣
227:沖洗通道
230:內部側壁
235:氣室
250:側面清洗噴嘴
300:方法
305~335:操作
400:圖案化基板
402:介電層
404:開口
406:底表面
408:側壁表面
410,425:阻障層
415:晶種層
420:含銅材料的第一部分
430:含銅材料的第二部分
進一步瞭解所揭露的實施例的本質及優點可藉由參照說明書的剩餘部分及圖式實現。
第1圖繪示根據本技術一些實施例之電鍍系統的透視圖。
第2圖繪示根據本技術一些實施例之電鍍系統的局部剖面圖。
第3圖繪示根據本技術一些實施例之電鍍方法中的範例操作。
第4A-4B圖繪示根據本技術一些實施例之執行含奈米雙晶銅材料之電鍍之圖案化基板的剖面圖。
數個圖式係包含而做為示意之用。將理解的是,圖式係用於說明之目的,且除非特別說明圖式為依照比例,否則不應視為依照比例。另外,做為示意來說,圖式係提供而有助於理解,且與實際的表示相比可能不包括所有的方面或資訊,以及為了說明之目的可能包括誇大的材料。
在圖式中,類似的元件及/或特徵可具有相同的元件參考符號。再者,相同種類的元件可藉由在參考符號後加上區分類似之元件及/或特徵的字母來區分。若在說明書中僅使用前面的數字參考符號,則說明係適用於具有相同的前面的數字參考符號的任一類似元件及/或特徵,而與後綴的字母無關。
300:方法
305~335:操作
Claims (20)
- 一種電鍍方法,包括: 電鍍一金屬材料至一圖案化基板上的至少一開口中,其中該金屬材料的至少一部分係以一奈米雙晶結構(nanotwin crystal structure)為特徵;以及 拋光該至少一開口中之該金屬材料的一暴露表面,以減少該暴露表面的一平均表面粗糙度到少於或約為1 nm,其中該拋光之暴露表面包括以該奈米雙晶結構為特徵的該金屬材料的至少一部分。
- 如請求項1所述之電鍍方法,其中以該奈米雙晶結構為特徵的該金屬材料係為奈晶雙晶銅。
- 如請求項2所述之電鍍方法,其中該金屬材料包括至少一第二個金屬,選自由鎵、銀、金、及鉑所組成之群組。
- 如請求項1所述之電鍍方法,其中該金屬材料之該暴露表面係利用化學機械拋光(chemical mechanical polishing)來進行拋光。
- 如請求項1所述之電鍍方法,其中該金屬材料之該暴露表面係更利用電解拋光(electropolishing)來進行拋光。
- 如請求項1所述之電鍍方法,其中該金屬材料之該暴露表面的該拋光係在一無氧環境中執行,及其中該拋光係從該金屬材料的該暴露表面移除一或多個金屬氧化物。
- 如請求項1所述之電鍍方法,其中該金屬材料包括一第一部分及一第二部分,該第一部分接觸不含該奈米雙晶結構的該至少一開口之一底表面,該第二部分接觸包括該奈米雙晶結構之該拋光的暴露表面。
- 如請求項7所述之電鍍方法,其中該圖案化基板更包括一阻障層,位於該至少一開口中之該金屬材料的該第一部分及該第二部分之間。
- 一種電鍍方法,包括: 電鍍一金屬材料的一第一部分於一圖案化基板上之至少一開口的一底部上,其中該金屬材料的該第一部分係實質上沒有奈米雙晶結構; 形成一阻障層於該金屬材料的該第一部分上;以及 電鍍該金屬材料的一第二部分於該阻障層上,其中該金屬材料的該第二部分係以一奈米雙晶結構(nanotwin crystal structure)為特徵。
- 如請求項9所述之電鍍方法,其中該金屬材料的該第一部分係大於或約為該至少一開口中之該金屬材料的一總量的50 wt.%。
- 如請求項9所述之電鍍方法,其中該金屬材料係為銅。
- 如請求項11所述之電鍍方法,其中該金屬材料之該第二部分包括至少一第二個金屬,選自由鎵、銀、金、及鉑所組成的群組。
- 如請求項9所述之電鍍方法,其中該阻障層包括一金屬,該金屬不包括於該金屬材料的該第二部分中。
- 如請求項9所述之電鍍方法,其中該電鍍方法更包括拋光該至少一開口中之該金屬材料的該第二部分的一暴露表面,以減少該暴露表面的一平均表面粗糙度到少於或約為1 nm。
- 一種積體電路裝置結構,包括: 一圖案化基板,包括至少一開口,其中該至少一開口包括一頂部及一底表面;以及 一含金屬材料,填充至少該至少一開口的該頂部,其中該含金屬材料包括一暴露表面,具有少於或約為1 nm之該暴露表面的一平均表面粗糙度,及其中該含金屬材料係以一奈米雙晶結構(nanotwin crystal structure)為特徵。
- 如請求項15所述之積體電路裝置結構,其中該圖案化基板更包括一阻障層,位於填充於該至少一開口之該頂部的該含金屬材料及接觸該至少一開口之該底表面的該含金屬材料的一第二部分之間。
- 如請求項16所述之積體電路裝置結構,其中該含金屬材料的該第二部分係沒有該奈米雙晶結構。
- 如請求項15所述之積體電路裝置結構,其中該含金屬材料包括銅。
- 如請求項18所述之積體電路裝置結構,其中於該至少一開口之該頂部中的該含金屬材料包括至少一第二個金屬,選自由鎵、銀、金、及鉑所組成的群組。
- 如請求項15所述之積體電路裝置結構,其中該至少一開口係以大於或約為1:1的一深寬比為特徵。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/411,321 | 2021-08-25 | ||
| US17/411,321 US11973034B2 (en) | 2021-08-25 | 2021-08-25 | Nanotwin copper materials in semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202326829A true TW202326829A (zh) | 2023-07-01 |
Family
ID=85288279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111131673A TW202326829A (zh) | 2021-08-25 | 2022-08-23 | 電鍍方法及積體電路裝置結構 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11973034B2 (zh) |
| KR (1) | KR20240044524A (zh) |
| CN (1) | CN118043944A (zh) |
| TW (1) | TW202326829A (zh) |
| WO (1) | WO2023027917A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240387430A1 (en) * | 2023-05-17 | 2024-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal bump structures and methods of forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440805A (en) * | 1992-03-09 | 1995-08-15 | Rogers Corporation | Method of manufacturing a multilayer circuit |
| TWI432613B (zh) | 2011-11-16 | 2014-04-01 | 國立交通大學 | 電鍍沉積之奈米雙晶銅金屬層及其製備方法 |
| TWI507548B (zh) | 2014-07-24 | 2015-11-11 | 國立交通大學 | 具有優選排列方向之金膜、其製備方法、及包含其之接合結構 |
| CN106298634A (zh) | 2015-05-15 | 2017-01-04 | 中国科学院金属研究所 | 一种定向生长纳米孪晶铜的通孔填充方法及其应用 |
| CN112514050B (zh) * | 2018-07-26 | 2025-04-04 | 朗姆研究公司 | 用于重分配层工艺的替代集成 |
| WO2020123322A2 (en) * | 2018-12-10 | 2020-06-18 | Lam Research Corporation | Low temperature direct copper-copper bonding |
| TWI731293B (zh) | 2019-01-18 | 2021-06-21 | 元智大學 | 奈米雙晶結構 |
| CN110707069A (zh) | 2019-10-10 | 2020-01-17 | 深圳先进电子材料国际创新研究院 | 一种铜柱凸点互连结构及其制备方法 |
| KR20230026331A (ko) * | 2020-05-18 | 2023-02-24 | 램 리써치 코포레이션 | 나노쌍정된 (nanotwinned) 구리 피처 및 비나노쌍정 (non-nanotwinned) 구리 피처의 전기도금 |
-
2021
- 2021-08-25 US US17/411,321 patent/US11973034B2/en active Active
-
2022
- 2022-08-16 CN CN202280066207.1A patent/CN118043944A/zh active Pending
- 2022-08-16 WO PCT/US2022/040488 patent/WO2023027917A1/en not_active Ceased
- 2022-08-16 KR KR1020247009457A patent/KR20240044524A/ko active Pending
- 2022-08-23 TW TW111131673A patent/TW202326829A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20230065426A1 (en) | 2023-03-02 |
| WO2023027917A1 (en) | 2023-03-02 |
| KR20240044524A (ko) | 2024-04-04 |
| CN118043944A (zh) | 2024-05-14 |
| US11973034B2 (en) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240379539A1 (en) | Interconnect structures | |
| US10199275B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
| EP2399281B1 (en) | Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) | |
| JP5683698B2 (ja) | 加熱された基板および冷却された電解質を用いるシリコン貫通ビア(tsv)における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法 | |
| CN100492607C (zh) | 包括导电凸起的微电子器件及其制备方法 | |
| US12404597B2 (en) | Electrochemical depositions of nanotwin copper materials | |
| TW202326829A (zh) | 電鍍方法及積體電路裝置結構 | |
| JP2007511095A (ja) | 集積回路相互接続の製作システム及び方法 | |
| WO2013142863A1 (en) | Through-silicon via filling | |
| TWI872362B (zh) | 電鍍方法及積體電路裝置 | |
| TW202329216A (zh) | 積體電路裝置結構及電鍍方法 | |
| TWI905603B (zh) | 利用一浮動電位的電鍍方法 | |
| KR100588376B1 (ko) | 반도체소자의 패드 형성방법 |