[go: up one dir, main page]

TWI871959B - 帶環形半導體鰭片的半導體元件的製備方法 - Google Patents

帶環形半導體鰭片的半導體元件的製備方法 Download PDF

Info

Publication number
TWI871959B
TWI871959B TW113116775A TW113116775A TWI871959B TW I871959 B TWI871959 B TW I871959B TW 113116775 A TW113116775 A TW 113116775A TW 113116775 A TW113116775 A TW 113116775A TW I871959 B TWI871959 B TW I871959B
Authority
TW
Taiwan
Prior art keywords
forming
contact
layer
annular
semiconductor fin
Prior art date
Application number
TW113116775A
Other languages
English (en)
Other versions
TW202515336A (zh
Inventor
陳德蔭
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI871959B publication Critical patent/TWI871959B/zh
Publication of TW202515336A publication Critical patent/TW202515336A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H10D64/0112—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/837—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising vertical IGFETs
    • H10P50/242—
    • H10P50/691—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申請揭露一種半導體元件的製備方法。該製備方法包括在一半導體基底上形成一環形結構；利用該環形結構做為遮罩來蝕刻該半導體基底以形成一環形半導體鰭片；在該環形半導體鰭片內磊晶(epitaxially)生長一第一底部源極/汲極結構以及環繞該環形半導體鰭片的一第二底部源極/汲極結構；在該第一底部源極/汲極結構上形成一第一矽化物層，在該第二底部源極/汲極結構上形成一第二矽化物層；在該第一矽化物層上形成一第一閘極結構，在該第二矽化物層上形成一第二閘極結構；在該環形半導體鰭片上磊晶生長一頂部源極/汲極結構；以及在該頂部源極/汲極結構上形成一接觸結構。在該頂部源極/汲極結構上形成該接觸結構的步驟包括：在該頂部源極/汲極結構上形成該接觸結構的一下接觸；在該下接觸上形成該接觸結構的一中接觸；以及在該中接觸上形成一上接觸。該上接觸的一寬度大於該中接觸的一寬度。

Description

帶環形半導體鰭片的半導體元件的製備方法
本申請案是2023年10月20日申請之第112140185號申請案的分割案，第112140185號申請案主張2023年9月25日申請之美國正式申請案第18/372,241號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件的製備方法，特別是關於一種帶有環形半導體鰭片的半導體元件的製備方法。
半導體元件對許多現代應用至關重要。隨著電子技術的發展，半導體元件尺寸越來越小，同時功能卻越來越強大，積體電路的數量也越來越多。由於半導體元件的微型化，提供不同功能的各種類型和尺寸的半導體元件被積集(integrated)並封裝到一個模組中。此外，為積集各種類型的半導體元件，還實施了許多製備操作。
然而，半導體元件的製備和積集涉及許多複雜的步驟和操作。半導體元件的積集變得越來越複雜。半導體元件製備和積集複雜度的增加可能會導致缺陷。因此，需要不斷改進半導體元件的製備過程，以解決這些問題。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
在本揭露的一個實施例中，提供一種半導體元件。該半導體元件包一基底、一環形半導體鰭片、一第一底部源極/汲極結構、一第二底部源極/汲極結構、一第一矽化物層、一第二矽化物層、一第一閘極結構、一第二閘極結構、一頂部源極/汲極結構以及一接觸結構。該環形半導體鰭片設置於該基底上。該第一底部源極/汲極結構設置於該半導體鰭片內。該第二底部源極/汲極結構環繞該環形半導體鰭片。該第一矽化物層及該第二矽化物層分別設置於該第一底部源極/汲極結構及該第二底部源極/汲極結構上。該第一閘極結構及該第二閘極結構分別設置於該第一矽化物層及該第二矽化物層上。該接觸結構構包括一下接觸、該下接觸上的一中接觸以及該中接觸上的一上接觸。該上接觸的一寬度大於該中接觸的一寬度。
在本揭露的另一個實施例中，提供一種半導體元件的製備方法。該製備方法包括在一半導體基底上形成一環形結構；利用該環形結構做為遮罩來蝕刻該半導體基底以形成一環形半導體鰭片；在該環形半導體鰭片內磊晶(epitaxially)生長一第一底部源極/汲極結構以及環繞該環形半導體鰭片的一第二底部源極/汲極結構；在該第一底部源極/汲極結構上形成一第一矽化物層，在該第二底部源極/汲極結構上形成一第二矽化物層；在該第一矽化物層上形成一第一閘極結構，在該第二矽化物層上形成一第二閘極結構；在該環形半導體鰭片上磊晶生長一頂部源極/汲極結構；以及在該頂部源極/汲極結構上形成一接觸結構。在該頂部源極/汲極結構上形成該接觸結構的步驟包括：在該頂部源極/汲極結構上形成該接觸結構的一下接觸；在該下接觸上形成該接觸結構的一中接觸；以及在該中接觸上形成一上接觸。該上接觸的一寬度大於該中接觸的一寬度。
本揭露提供了一種半導體元件製備方法的實施例。該製備方法包括使用環形結構做為遮罩來蝕刻半導體基底以形成環形半導體鰭片，以及使用環形半導體鰭片做為垂直通道形成電晶體(例如垂直場效應電晶體(FET))。因此，半導體元件的積集密度可顯著提高。此外，該製備方法還包括在環形半導體鰭片內形成第一閘極結構，以及在環形半導體鰭片周圍形成第二閘極結構。因此，環形半導體鰭片中的電流控制可以得到改善，因此提高元件性能。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下揭露內容提供許多不同的實施例，或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上或上面的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字和/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例和/或配置之間的關係。
此外，空間相對用語，如"下"、"下方"、"下面"、"上"、"上方"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
圖1是流程圖，例示本揭露一些實施例之半導體元件100的製備方法10，製備方法10包括步驟S11、步驟S13、步驟S15、步驟S17、步驟S19、步驟S21、步驟S23、步驟S25和步驟S27。首先簡要介紹圖1中的步驟S11至步驟S27，然後結合下圖進行詳細說明。
如圖1所示，製備方法10從步驟S11開始，在半導體基底上形成環形結構，在步驟S13，使用環形結構做為遮罩來蝕刻半導體基底，因此形成環形半導體鰭片。在一些實施例中，環形半導體鰭片曝露出半導體基底的頂面。然後，在步驟S15中，在半導體基底中形成處理區。在一些實施例中，為了形成處理區，將摻雜劑植入環形半導體鰭片所曝露的半導體基底頂面。
在步驟S17中，在環形半導體鰭片的側壁上形成內間隙子和外間隙子。在一些實施例中，內間隙子形成在環形半導體鰭片的內側壁上，外間隙子形成在環形半導體鰭片的外側壁上。在步驟S19中，在環形半導體鰭片內部和環形半導體鰭片周圍磊晶(epitaxial)生長底部源極/汲極結構。在一些實施例中，進一步蝕刻半導體基底(包括處理區)以在環形半導體鰭片內和環形半導體鰭片周圍形成凹槽，並在凹槽中磊晶生長底部源極/汲極結構。
仍參照圖1，在步驟S21，在底部源極/汲極結構上形成矽化物層。在一些實施例中，環形半導體鰭片周圍的底部源極/汲極結構被矽化物層覆蓋和包圍。在步驟S23，去除內間隙子和外間隙子。在一些實施例中，環形半導體鰭片的內側壁和外側壁被曝露出來。接下來，在步驟S25中，形成與環形半導體鰭片側壁接觸的閘極結構。在一些實施例中，環形半導體鰭片的內側壁和外側壁與閘極結構直接接觸。
在步驟S27中，在環形半導體鰭片上磊晶生長頂部源極/汲極結構。在一些實施例中，在頂部源極/汲極結構生長之前，環形半導體鰭片上的環形結構被去除，環形半導體鰭片的頂面與頂部源極/汲極結構直接接觸。頂部源極/汲極結構生長完成後，就得到了半導體元件100。在一些實施例中，半導體元件100包括垂直場效應電晶體，每個環形半導體鰭片都是一個垂直通道，在鰭片頂部和底部的通道兩端具有源極/汲極結構。具體來說，電流沿垂直方向流經環形半導體鰭片。例如，從底部源極/汲極結構流向頂部源極/汲極結構。
圖2和圖4是俯視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，在半導體基底101上形成環形結構105a、105b的中間階段。圖3是剖視圖，沿圖2中的剖面線I-I'例示本揭露一些實施例，圖5是剖視圖，沿圖4中的剖面線I-I'例示本揭露一些實施例。
如圖2和圖3所示，提供半導體基底101。半導體基底101可以是半導體晶圓(wafer)，例如矽晶圓。另外，半導體基底101還可以包括基本(elementary)半導體材料、化合物半導體材料和/或合金半導體材料。基本半導體材料可包括但不限於晶體矽、多晶矽、非晶矽、鍺和/或金剛石等。化合物半導體材料例如可包括，但不限於，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦。合金半導體材料可包括但不限於SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP等。
在一些實施例中，半導體基底101包括磊晶層。例如，半導體基底101具有覆蓋在體(bulk)半導體上的磊晶層。在一些實施例中，半導體基底101是絕緣體上半導體基底，可包括基底、基底上的埋入氧化物層和埋入氧化物層上的半導體層，例如絕緣體上矽(SOI)基底、絕緣體上矽鍺(SGOI)基底或絕緣體上鍺(GOI)基底。絕緣體上半導體基底的製作技術可採用氧氣植入分離法(SIMOX)、晶片鍵合法和/或其他適用方法。
仍參照圖2和圖3，根據一些實施例，在半導體基底101上形成圓柱形結構103a、103b。在一些實施例中，圓柱形結構103a和103b包含介電材料。在一些實施例中，圓柱形結構103a和103b包括氧化矽、氮化矽、碳化矽、氮氧化矽(silicon oxynitride)、碳氧化矽(SiOC)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)、其他適用材料或其組合。
此外，圓柱形結構103a和103b的製作技術包含沉積過程和圖案化過程。例如，可在半導體基底101上沉積材料層(未顯示)，並對材料層進行圖案化以形成圓柱形結構103a和103b。沉積過程可包括化學氣相沉積(CVD)過程、物理氣相沉積(PVD)過程、原子層沉積(ALD)過程、漩塗過程、其他適用過程或其組合。
在一些實施例中，圖案化過程包括微影(photolithography)過程和隨後的蝕刻過程。微影過程可在材料層的上表面形成光阻圖案(未顯示)。微影過程可包括光阻塗覆(例如漩塗塗覆)、軟烘烤、光罩對準、曝光、曝光後烘烤、光阻顯影、漂洗(rinsing)和乾燥(例如硬烘烤)。在一些實施例中，蝕刻過程是乾蝕刻過程、濕蝕刻過程或其組合。
此外，根據一些實施例，環形結構105a和105b圍繞圓柱形結構103a、103b形成，如圖2和圖3所示。具體來說，圓柱形結構103a的側壁完全被環形結構105a包圍並與之直接接觸，圓柱形結構103b的側壁完全被環形結構105b包圍並與之直接接觸。用於形成環形結構105a和105b的一些材料和過程與用於形成圓柱形結構103a和103b的材料和過程相似或相同，在此不再贅述。但應注意的是，環形結構105a和105b的材料與圓柱形結構103a和103b的材料不同。
然後，根據一些實施例，圓柱形結構103a和103b被去除，以在環形結構105a和105b中形成開口110a和110b，如圖4和圖5所示。在一些實施例中，開口110a完全被環形結構105a包圍，開口110b完全被環形結構105b包圍。在一些實施例中，圓柱形結構103a和103b的去除技術包含蝕刻過程(如乾蝕刻過程)。如前所述，圓柱形結構103a、103b的材料與環形結構105a、105b的材料不同，選擇這些材料的目的是使圓柱形結構103a、103b相對於環形結構105a、105b具有高蝕刻選擇性。因此，圓柱形結構103a和103b可透過蝕刻過程去除，而環形結構105a和105b可實質保留，因此獲得開口110a和110b。
圖6是剖視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，蝕刻半導體基底101以形成環形半導體鰭片123a和123b的中間階段。對應步驟係繪示於圖1所示製備方法10中的步驟S13。環形半導體鰭片123a和123b也稱為環形垂直鰭片或管狀垂直鰭片。
隨後，透過使用環形結構105a和105b做為遮罩來蝕刻半導體基底101，以形成環形半導體鰭片123a和123b，如圖6所示，根據一些實施例。在一些實施例中，開口110a和110b下的開口120a和120b形成在半導體基底101中，並被環形半導體鰭片123a和123b包圍。此外，半導體基底101的頂面T1透過環形半導體鰭片123a和123b曝露在外。在一些實施例中，半導體基底101透過乾蝕刻過程或濕蝕刻過程進行蝕刻。
圖7是剖視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，形成處理區125的中間階段。對應步驟係繪示於圖1所示製備方法10中的步驟S15。如圖7所示，根據一些實施例，處理區125的製作技術包含在半導體基底101上執行離子植入過程。
在一些實施例中，摻雜劑被植入環形半導體鰭片123a和123b曝露的半導體基底101的頂面T1。在一些實施例中，可根據半導體元件100的設計要求，植入P型摻雜劑，如硼(B)、鎵(Ga)或銦(In)，或N型摻雜劑，如磷(P)或砷(As)，以形成處理區125。需要注意的是，在形成處理區125的過程中，環形半導體鰭片123a和123b被環形結構105a和105b所覆蓋。
圖8是俯視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，形成內間隙子127a1、127b1和外間隙子127a2、127b2的中間階段，圖9是剖視圖，沿圖8中的剖面線例示本揭露一些實施例。對應步驟係繪示於圖1所示製備方法10中的步驟S17。
更具體地說，內間隙子127a1形成在環形半導體鰭片123a的內側壁S1上並與之直接接觸，外間隙子127a2形成在環形半導體鰭片123a的外側壁S2上並與之直接接觸。同樣，內間隙子127b1形成在環形半導體鰭片123b的內側壁S3上並與之直接接觸，外間隙子127b2形成在環形半導體鰭片123b的外側壁S4上並與之直接接觸。換句話說，內間隙子127a1和127b1分別形成在開口120a和120b中。在一些實施例中，處理區125部分被內間隙子127a1、127b1和外間隙子127a2、127b2覆蓋。
在一些實施例中，內間隙子127a1、127b1和外間隙子127a2、127b2包含介電材料。在一些實施例中，內間隙子127a1、127b1和外間隙子127a2、127b2包括氧化矽、氮化矽、碳化矽、氮氧化矽、碳氧化矽(SiOC)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)、其他適用材料或其組合。在一些實施例中，內間隙子127a1、127b1的材料和外間隙子127a2、127b2的材料不同於環形結構105a和105b的材料。在一些實施例中，內間隙子127a1、127b1的材料與外間隙子127a2、127b2的材料相同。此外，內間隙子127a1、127b1和外間隙子127a2、127b2的製作技術包含在環形半導體鰭片123a、123b的側壁上選擇性地生長或沉積介電材料。在一些實施例中，內間隙子127a1、127b1和外間隙子127a2、127b2的製作技術包含磊晶(epi)過程。
圖10、圖11、圖12和圖14是剖視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，磊晶生長底部源極/汲極結構143a1、143a2、143b1、143b2的中間階段，圖14是沿圖13俯視圖中的剖面線I-I'例示本揭露一些實施例的剖視圖。對應步驟係繪示於圖1所示製備方法10中的步驟S19。
如圖10所示，根據一些實施例，半導體基底101被蝕刻以形成環繞環形半導體鰭片123a和123b的凹槽130。在一些實施例中，半導體基底101中的處理區125被部分蝕刻。在一些實施例中，凹槽130的製作技術包含乾蝕刻過程，例如定向反應離子蝕刻(RIE)過程。在一些實施例中，由於載入效應(loading effect)，環形半導體鰭片123a和123b所包圍的半導體基底101的部分(包括處理區125)不會被蝕刻過程凹陷。
接下來，根據一些實施例，在凹槽130中形成隔離結構133，如圖11所示。在一些實施例中，隔離結構133包含絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其他適用的介電材料。在一些實施例中，在凹槽130中沉積絕緣材料(未顯示)，並在絕緣材料上執行回蝕(etch-back)過程以形成隔離結構133。在一些實施例中，隔離結構133的頂面低於處理區125的頂面。
在隔離結構133形成後，根據一些實施例，對半導體基底101進行蝕刻，以在環形半導體鰭片123a和123b內形成凹槽140a和140b，如圖12所示。在一些實施例中，透過使用環形結構105a、105b、內間隙子127a1、127b1和外間隙子127a2、127b2做為遮罩來蝕刻環形半導體鰭片123a和123b內的半導體基底101的部分(包括處理區125)，並且隔離結構133所覆蓋的半導體基底101的部分受到隔離結構133的保護。在一些實施例中，蝕刻過程包括乾蝕刻過程，例如RIE過程。
在一些實施例中，半導體基底101在環形半導體鰭片123a和123b內的部分凹入，與隔離結構133共面。不過，其他凹槽尺寸也同樣適用。在一些實施例中，處理區125的側壁透過凹槽130、140a和140b曝露出來。
在半導體基底101中和環形半導體鰭片123a和123b下形成凹槽130、140a和140b後，第一底部源極/汲極結構143a1、143b1分別磊晶生長在凹槽140a、140b中(見圖12)，第二底部源極/汲極結構143a2、143b2磊晶生長在凹槽130中，如圖13和圖14所示，根據一些實施例。在一些實施例中，第一底部源極/汲極結構143a1位於環形半導體鰭片123a內，第二源極/汲極結構143a2位於環形半導體鰭片123a周圍。同樣，第一底部源極/汲極結構143b1位於環形半導體鰭片123b內，第二源極/汲極結構143b2位於環形半導體鰭片123b周圍。
在一些實施例中，內間隙子127a1和外間隙子127a2位於第一底部源極/汲極結構143a1和第二底部源極/汲極結構143a2之間，內間隙子127b1和外間隙子127b2位於第一底部源極/汲極結構143b1和第二底部源極/汲極結構143b2之間。在一些實施例中，第一底部源極/汲極結構143a1、143b1和第二底部源極/汲極結構143a2、143b2與處理區125直接接觸，第二底部源極/汲極結構143a2、143b2覆蓋隔離結構133的一部分。
在一些實施例中，透過磊晶過程在半導體基底101的凹陷部分上生長應變材料，以形成第一底部源極/汲極結構143a1、143b1和第二底部源極/汲極結構143a2、143b2。在一些實施例中，第一底部源極/汲極結構143a1、143b1和第二底部源極/汲極結構143a2、143b2包括Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或類似材料。磊晶過程可包括快速熱化學氣相沉積(RTCVD)過程、超高真空化學氣相沉積(UHVCVD)過程、分子束磊晶(MBE)過程、金屬有機氣相沉積(MOCVD)或其他適用過程。
圖15是俯視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，形成第一矽化物層145a1、145b1和第二矽化物層145a2、145b2的中間階段，圖16是剖視圖，沿圖15中的剖面線I-I'例示本揭露一些實施例。對應步驟係繪示於圖1所示製備方法10中的步驟S21。形成第一矽化物層145a1以覆蓋第一底部源極/汲極結構143a1，形成第二矽化物層145a2以覆蓋和環繞第二底部源極/汲極結構143a2。同樣，形成第一矽化物層145b1以覆蓋第一底部源極/汲極結構143b1，形成第二矽化物層145b2以覆蓋和環繞第二底部源極/汲極結構143b2。
在一些實施例中，第一矽化物層145a1與第一底部源極/汲極結構143a1的頂面直接接觸，第二矽化物層145a2與第二底部源極/汲極結構143a2的頂面和側壁直接接觸，例如圖16所示的第二底部源極/汲極結構143a2的頂面T2和側壁S5。第一矽化物層145b1、第一底部源極/汲極結構143b1、第二矽化物層145b2和第二底部源極/汲極結構143b2具有與上述第一矽化物層145a1、第一底部源極/汲極結構143a1、第二矽化物層145a2和第二底部源極/汲極結構143a2的特徵相似的特徵，其細節在此不再贅述。
此外，在一些實施例中，第一矽化物層145a1和145b1分別與內間隙子127a1和127b1直接接觸，第二矽化物層145a2和145b2分別與外間隙子127a2和127b2直接接觸。應該注意的是，第一矽化物層145a1和145b1以及第二矽化物層145a2和145b2用於減小底部源極/汲極結構與隨後將在底部源極/汲極結構上形成的接觸之間的接觸電阻。
在一些實施例中，第一矽化物層145a1、145b1和第二矽化物層145a2、145b2包含金屬矽化物材料，例如矽化鈷、矽化鈦、矽化鉭、矽化鎳、矽化銅、矽化鎢、矽化鉬或其他適用材料。此外，第一矽化物層145a1、145b1和第二矽化物層145a2、145b2的製作技術可以包含矽化過程。在一些實施例中，矽化過程包括依次進行的金屬材料沉積過程和退火過程。在一些實施例中，矽化過程的沉積過程包括PVD過程、ALD過程或其他適用的過程。在一些實施例中，矽化過程的退火過程在約400ºC至約700ºC的溫度範圍內進行。退火過程結束後，去除未反應的金屬材料。
圖17是剖視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，形成層間介電(ILD)層147以包圍第二矽化物層145a2、145b2的中間階段。如圖17所示，根據一些實施例，形成ILD層147以填充凹槽130的剩餘空間。
在一些實施例中，ILD層147可包括包含多種介電材料的多層，例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(TEOS)氧化物、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低k(介電常數)介電材料和/或其它適用的介電材料。ILD層147的製作技術可以包含CVD過程、PVD過程、ALD過程、漩塗過程或其他適用過程。在一些實施例中，在ILD層147上執行平面化過程，例如化學機械研磨(CMP)過程，直到第二矽化物層145a2和145b2的頂面曝露出來。
圖18是剖視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，去除內間隙子127a1、127b1和外間隙子127a2、127b2，並形成底部間隙子層149以覆蓋第一矽化物層145a1、145b1和第二矽化物層145a2、145b2的中間階段。對應步驟係繪示於圖1所示製備方法10中的步驟S23。在一些實施例中，在去除內間隙子127a1、127b1和外間隙子127a2、127b2之後，在環形半導體鰭片123a和123b內以及環形半導體鰭片123a和123b周圍形成環形間隙(未圖示)。
在一些實施例中，內間隙子127a1、127b1和外間隙子127a2、127b2透過選擇性蝕刻過程(如RIE過程)去除。去除內間隙子127a1、127b1和外間隙子127a2、127b2後，環形半導體鰭片123a和123b的側壁(即圖9中所示的內側壁S1、S3和外側壁S2、S4)曝露出來。然後，在第一矽化物層145a1、145b1和第二矽化物層145a2、145b2上沉積底部間隙子層149，底部間隙子層149的部分延伸到第一矽化物層145a1、145b1、第二矽化物層145a2、145b2和環形半導體鰭片123a、123b之間的環形間隙中，如圖18所示，根據一些實施例。
在一些實施例中，底部間隙子層149包含介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、碳氧化矽(SiOC)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)、其他適用材料或其組合。此外，底部間隙子層149的製作技術包含定向沉積過程，例如高密度電漿(HDP)沉積過程、氣體團簇離子束(GCIB)沉積過程或其他適用的沉積過程。定向沉積過程更好地將底部間隙子層149的材料沉積在曝露的水平表面上，而不是橫向側壁上。在一些實施例中，在環形結構105a和105b的頂面上形成的底部間隙子層149材料將在隨後的平面化過程(如CMP過程)中去除。
圖19是俯視圖，例示在半導體元件100的形成過程中，形成第一閘極結構155a1、155b1和第二閘極結構155a2、155b2的中間階段，圖20是剖視圖，沿圖19中的剖面線I-I'例示本揭露一些實施例。對應步驟係繪示於圖1所示製備方法10中的步驟S25。第一閘極結構155a1包括閘極介電層151a1和閘極電極層153a1，第二閘極結構155a2包括閘極介電層151a2和閘極電極層153a2。同樣，第一閘極結構155b1包括閘極介電層151b1和閘極電極層153b1，第二閘極結構155b2包括閘極介電層151b2和閘極電極層153b2。
在一些實施例中，閘極電極層153a1、153a2、153b1和153b2在閘極介電層151a1、151a2、151b1和151b2上形成，閘極電極層153a1、153a2、153b1和153b2的側壁由閘極介電層151a1、151a2、151b1和151b2覆蓋。此外，閘極介電層151a1、151a2、151b1和151b2中的每一層與閘極電極層153a1、153a2、153b1和153b2中的每一層之間可形成功函數層(未顯示)。
每個閘極介電層151a1、151a2、151b1和151b2可以是單層或多層。在一些實施例中，閘極介電層151a1、151a2、151b1和151b2包含氧化矽、氮化矽、氮氧化矽(SiON)、具有高介電常數(high-k)的介電材料或其組合。在一些實施例中，閘極介電層151a1、151a2、151b1和151b2透過ALD過程、電漿增強化學氣相沉積(PECVD)過程或漩塗過程沉積。
此外，根據一些實施例，閘極電極層153a1、153a2、153b1和153b2包含導電材料，例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其它適用材料。閘極電極層153a1、153a2、153b1和153b2的製作技術可以包含沉積過程，例如CVD過程、PVD過程、ALD過程、高密度電漿CVD(HDPCVD)過程、MOCVD過程或PECVD過程。
功函數層(未顯示)可包含金屬材料，且根據半導體元件100的設計要求，金屬材料可包括N型功函數金屬或P型功函數金屬。N型功函數金屬可包括鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁合金(TiAl)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、氮化鉭碳(TaCN)、氮化鉭矽(TaSiN)、錳(Mn)、鋯(Zr)或其組合。P型功函數金屬可包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)或其組合。
在閘極介電層151a1、151a2、151b1和151b2以及閘極電極層153a1、153a2、153b1和153b2的材料沉積之後，閘極介電層151a1、151a2、151b1和151b2以及閘極電極層153a1、153a2、153b1和153b2的過量材料透過單個蝕刻過程或多個蝕刻過程(如乾蝕刻過程)去除，以在環形半導體鰭片123a和123b內形成第一閘極結構155a1和155b1，在環形半導體鰭片123a和123b周圍形成第二閘極結構155a2和155b2。因此，環形半導體鰭片123a的內側壁S1與第一閘極結構155a1的閘極介電層151a1直接接觸，環形半導體鰭片123a的外側壁S2與第二閘極結構155a2的閘極介電層151a2直接接觸。
在一些實施例中，環形半導體鰭片123a的內側壁S1和外側壁S2由第一閘極結構155a1和第二閘極結構155a2部分曝露。環形半導體鰭片123b、第一閘極結構155b1和第二閘極結構155b2具有與上述環形半導體鰭片123a、第一閘極結構155a1和第二閘極結構155a2類似的特徵，其細節在此不再贅述。在一些實施例中，底部間隙子層149的一部分被第二閘極結構155a2和155b2曝露在外。
圖21是剖視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，在圖20的結構上形成頂部間隙子層157和ILD層159的中間階段。在形成第一閘極結構155a1、155b1和第二閘極結構155a2、155b2之後，根據一些實施例，如圖21所示，透過共形沉積頂部間隙子層157將其包圍，並在頂部間隙子層157上沉積ILD層159，使其與頂部間隙子層157直接接觸。用於形成頂部間隙子層157的一些材料和過程與用於形成底部間隙子層149的材料和過程相似或相同，在此不再贅述。
此外，用於形成ILD層159的一些材料和過程與用於形成ILD層147的材料和過程相似或相同，在此不再贅述。但需要注意的是，頂部間隙子層157的材料與ILD層159的材料不同。之後，在ILD層159上進行平面化過程，例如CMP過程，直到環形結構105a和105b的頂面曝露出來。在一些實施例中，頂部間隙子層157的部分與底部間隙子層149的部分直接接觸。
圖22是剖視圖，例示本揭露一些實施例之在半導體元件100的形成期間，去除環形結構105a、105b和部分頂部間隙子層157的中間階段。在一些實施例中，環形結構105a、105b和頂部間隙子層157中與環形結構105a、105b和環形半導體鰭片123a、123b的側壁直接接觸的垂直部分被去除。例如，可以使用選擇性的蝕刻過程(如濕蝕刻過程)來去除環形結構105a、105b和頂部間隙子層157的上述部分。
因此，獲得了曝露環形半導體鰭片123a、123b的環形開口160a和160b。具體地說，環形半導體鰭片123a的頂面和部分側壁由環形開口160a曝露，環形半導體鰭片123b的頂面和部分側壁由環形開口160b曝露。例如，環形半導體鰭片123a的頂面T5和側壁S7的頂面部分透過環形開口160a曝露在外。在一些實施例中，頂部間隙子層157的剩餘部分也透過環形開口160a和160b曝露出來。
圖23是剖視圖，例示本揭露一些實施例之在半導體元件100的形成過程中，在環形半導體鰭片123a和123b上形成頂部源極/汲極結構163a和163b的中間階段。對應步驟係繪示於圖1所示製備方法10中的步驟S27。在一些實施例中，頂部源極/汲極結構163a和163b分別磊晶生長在環形開口160a和160b中。
用於形成頂部源極/汲極結構163a和163b的一些材料和過程與用於形成第一底部源極/汲極結構143a1、143b1和第二底部源極/汲極結構143a2、143b2的材料和過程相似或相同，其細節在此不再贅述。在一些實施例中，頂部源極/汲極結構163a和163b在磊晶生長過程中原位(in-situ)摻入P型摻雜劑，如硼(B)，或N型摻雜劑，如磷(P)。在其他一些實施例中，頂部源極/汲極結構163a和163b在磊晶生長過程中不摻雜。相反，在頂部源極/汲極結構163a和163b生長之後，頂部源極/汲極結構163a和163b會在後續過程(如離子植入過程)中被摻雜。
特別是，由於頂部源極/汲極結構163a和163b在其磊晶生長期間在(111)取向表面上的生長速度較慢，因此根據一些實施例獲得了刻面(faceted)頂部源極/汲極結構163a和163b，如圖23所示。在一些實施例中，頂部源極/汲極結構163a和163b與環形半導體鰭片123a和123b的頂面和部分側壁直接接觸。此外，頂部源極/汲極結構163a和163b可以與頂部間隙子層157的一部分直接接觸。頂部源極/汲極結構163a和163b生長完成後，就得到了半導體元件100。
本揭露提供了半導體元件100製備方法的實施例。該製備方法包括使用環形結構105a和105b做為遮罩來蝕刻半導體基底101以形成環形半導體鰭片123a和123b，以及使用環形半導體鰭片123a和123b做為垂直通道形成半導體元件100(包括垂直場效應電晶體)。因此，半導體元件100的積集密度可顯著提高。
此外，該製備方法還包括在環形半導體鰭片123a和123b內形成第一閘極結構155a1和155b1，以及在環形半導體鰭片123a和123b周圍形成第二閘極結構155a2和155b2。第一閘極結構155a1和155b1可用於垂直通道中的電流控制，而第二閘極結構155a2和155b2可經配置以施加電壓偏置(bias)，以調整電晶體的閾值電壓。由於第一閘極結構155a1、155b1和第二閘極結構155a2、155b2可以獨立操作，因此可以改善環形半導體鰭片123a和123b中的電流控制，因此提升元件性能。
此外，透過在第二底部源極/汲極結構143a2和143b2周圍形成第二矽化物層145a2和145b2，增加了第二矽化物層145a2和145b2與第二底部源極/汲極結構143a2和143b2之間的接觸面積。因此，第二底部源極/汲極結構143a2和143b2的接觸電阻可以減小，因此顯著提高元件的整體性能。
在其他實施例中，半導體元件100還包括位於頂部源極/汲極結構163a和163b上的源極/汲極接觸結構，如圖29中所示的半導體元件200。
請參考圖24至圖29。圖24至圖28是剖視圖，例示本揭露其他實施例之在半導體元件200的形成過程中，在頂部源極/汲極結構上形成源極/汲極接觸結構的中間階段。應該注意的是，圖2至圖23所示的形成半導體元件100的中間階段也適用於形成半導體元件200。因此，這裡不再重複圖2至圖23所示的過程。
在圖24中，在ILD層159、頂部源極/汲極結構163a和頂部源極/汲極結構163b上形成間隙子層202。在一些實施例中，間隙子層202的頂面高於頂部源極/汲極結構163a和163b的最頂點。形成間隙子層202後，對間隙子層202進行蝕刻以形成開口，因此露出頂部源極/汲極結構163a和163b。接著，將接觸材料沉積到開口中。隨後可進行化學機械研磨等平面化過程，以去除多餘的接觸材料，為後續過程步驟提供實質平坦的表面，同時形成圖24所示的下接觸204a。
在一些實施例中，每個下接觸204a都有一個寬度W1，寬度W1小於頂部源極/汲極結構163a和163b最寬部分的寬度。
在圖25中，在間隙子層202和下接觸204a上依次形成了介電層206和介電層208。在一些實施例中，介電層206的厚度在約3奈米到約10奈米之間或約5奈米。在一些實施例中，介電層208的厚度在約10奈米到約30奈米之間。
介電層206的製作技術包含任何適合的沉積過程，例如原子層沉積或化學氣相沉積。在一些實施例中，介電層206包含氮化矽、氮化硼碳矽、氮化碳矽或氮氧碳矽(silicon oxy-carbon nitride)等。在一些實施例中，介電層206包含例如氧化矽、硼磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料、氮化矽、氧氮化矽(silicon nitride oxide)、氮化硼碳矽、氮化矽碳或氮氧碳化矽。
介電層208的製作技術包含任何適合的沉積過程，如原子層沉積或化學氣相沉積。在一些實施例中，介電層208包含對介電層206具有蝕刻選擇性的材料。在一些實施例中，介電層208包含氧化物(如氧化矽)。
接著，在介電層208上形成遮罩層210。在一些實施例中，遮罩層210是光阻層。在一些實施例中，遮罩層210包括介電層208上的硬遮罩層和硬遮罩層上的光阻層。如圖25所示，遮罩層210具有開口O1的圖案。每個開口O1都與相應的下接觸204a對齊。在一些實施例中，開口O1的寬度W2小於下接觸204a的寬度W1。
在圖26中，執行第一蝕刻過程以去除介電層208的部分和介電層206的部分，因此形成開口O4。在當前階段，開口O4可沿介電層206和介電層208設置。下接觸204a透過開口O4曝露在外。此外，開口O1在第一次蝕刻過程中擴大為開口O3。因此，開口O3的寬度W3大於開口O1的寬度W2。開口O4的寬度W4小於下接觸204a的寬度W1。寬度W4小於寬度W3。在一些實施例中，寬度W3小於寬度W1。在形成開口O3和開口O4後，去除遮罩層210。
在圖27中，執行第二蝕刻過程以去除介電層208的部分，因此擴大開口O4，形成開口O5。在一些實施例中，介電層206沒有被第二蝕刻過程蝕刻，因此介電層206上剩餘的開口O4變成了開口O6。開口O5的寬度W5大於開口O6的寬度W6。需要注意的是，由於介電層206在第二刻蝕過程中沒有被刻蝕，所以寬度W6等於寬度W4。在一些實施例中，開口O5的寬度W5大於下接觸204a的寬度W1。在各種實施例中，開口O5的寬度W5實質等於下接觸204a的寬度W1。
在圖28中，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、過渡金屬鋁化物或其組合等導電材料透過沉積過程沉積到開口O5和開口O6中。沉積過程結束後，可以執行平面化過程，例如化學機械研磨，直到露出介電層208的頂面，以去除多餘的材料，為後續處理步驟提供實質平坦的表面，同時在開口O6中形成中接觸204b，在開口O5中形成上接觸204c。
在圖29中，進行了第三次蝕刻過程，以凹進介電層208。原本厚度為H1的介電層208(如圖28所示)在經過第三次蝕刻過程後變得更薄，其厚度H2小於厚度H1。
在一些實施例中，上接觸204c未被第三蝕刻過程蝕刻，因此在第三蝕刻過程後，上接觸204c突出於介電層208。執行第三蝕刻過程後，在上接觸204c和介電層208上形成導電覆蓋層212。在一些實施例中，導電覆蓋層212包含鍺化銅等。在一些實施例中，導電覆蓋層212的製作技術包含濺鍍、電子束熱蒸鍍、氣固反應或磊晶生長等方式。在本實施例中，優選使用磊晶生長形成的導電覆蓋層212，以提供較低的電阻率。
更具體地說，導電覆蓋層212具有圓形輪廓。導電覆蓋層212直接接觸並覆蓋上接觸204c的整個突出部分。如圖29所示，上接觸204c的突出部分被導電覆蓋層212包圍。導電覆蓋層212還與介電層208接觸。
在各種實施例中，半導體元件100還包括設置於閘極結構之間的襯墊，如圖30中所示的半導體元件300。在一些實施例中，襯墊經配置以增強閘極結構之間的隔離。
請參考圖30。圖30是剖視圖，例示本揭露各種實施例之在半導體元件300的形成期間，形成襯墊的中間階段。應該注意的是，圖2至圖23所示的形成半導體元件100的中間階段也適用於形成半導體元件300。因此，圖2至圖23所示的過程在此不再贅述。
在各種實施例中，在形成ILD層159之前，在頂部間隙子層157上共形沉積襯墊層。更具體地說，環形半導體鰭片123a和123b之間的頂部間隙子層157部分被襯墊層覆蓋。因此，有一部分襯墊層沉積在環形半導體鰭片123a和123b之間。
在一些實施例中，襯墊層包含例如鈦、氮化鈦、鈦鎢合金、鉭、氮化鉭或其組合。
襯墊層沉積後，執行蝕刻過程，如非等向性乾蝕刻過程，以形成襯墊302。換句話說，襯墊302是蝕刻過程後襯墊層的剩餘部分。
如圖30所示，頂部間隙子層157在環形半導體鰭片123a和123b之間形成溝槽，並在環形半導體鰭片123a和123b之外形成溝槽。襯墊302覆蓋了上述溝槽中頂部間隙子層157的側表面。每個襯墊302都有一個垂直面、一個弧形面和一個底面。垂直面和底面連接到頂部間隙子層157上，弧形面連接垂直面和底面。每個襯墊302沿底面具有最寬的寬度，寬度從底面收縮到垂直面和弧形面的交叉點。垂直面和弧形面的交叉點與溝槽的一角重合。
形成襯墊302後，形成ILD層159，半導體元件300的後續過程與圖22至圖23所示的過程實質相同。
在其他實施例中，半導體元件200還包括襯墊302。
在本揭露的一個實施例中，一半導體元件包括設置於一半導體基底上的一環形半導體鰭片、該環形半導體鰭片內的一第一底部源極/汲極結構、環繞該環形半導體鰭片的一第二底部源極/汲極結構、一第一矽化物層、一第二矽化物層、一第一閘極結構、一第二閘極結構、一頂部源極/汲極結構以及該頂部源極/汲極結構上的一接觸結構。該第一矽化物層和該第二矽化物層分別設置於該第一底部源極/汲極結構和該第二底部源極/汲極結構上。該第一閘極結構和該第二閘極結構分別設置於該第一矽化物層和該第二矽化物層上。該接觸結構包括一下接觸、該下接觸上的一中接觸和該中接觸上的一上接觸。該上接觸的一寬度大於該中接觸的一寬度。
在本揭露的另一個實施例中，提供一種半導體元件的製備方法。該製備方法包括在一半導體基底上形成一環形結構；利用該環形結構做為遮罩來蝕刻該半導體基底以形成一環形半導體鰭片；在該環形半導體鰭片內磊晶生長一第一底部源極/汲極結構以及環繞該環形半導體鰭片的一第二底部源極/汲極結構；在該第一底部源極/汲極結構上形成一第一矽化物層，在該第二底部源極/汲極結構上形成一第二矽化物層；在該第一矽化物層上形成一第一閘極結構，在該第二矽化物層上形成一第二閘極結構；在該環形半導體鰭片上磊晶生長一頂部源極/汲極結構；以及在該頂部源極/汲極結構上形成一接觸結構。在該頂部源極/汲極結構上形成該接觸結構的步驟包括：在該頂部源極/汲極結構上形成該接觸結構的一下接觸；在該下接觸上形成該接觸結構的一中接觸；以及在該中接觸上形成一上接觸。該上接觸的一寬度大於該中接觸的一寬度。
本揭露的實施例具有一些有利特徵。透過使用環形結構在半導體基底上形成環形半導體鰭片，並利用環形半導體鰭片做為垂直通道形成電晶體，可顯著提高半導體元件的積集密度。此外，環形半導體鰭片內形成的閘極結構和環形半導體鰭片周圍形成的閘極結構可以獨立操作，並且在底部源極/汲極結構周圍形成矽化物層。因此，整個元件的性能可以得到顯著提高。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程，或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。所述技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
10:製備方法 100:半導體元件 101:半導體基底 103a:圓柱形結構 103b:圓柱形結構 105a:環形結構 105b:環形結構 110a:開口 110b:開口 120a:開口 120b:開口 123a:環形半導體鰭片 123b:環形半導體鰭片 125:處理區 127a1:內間隙子 127a2:外間隙子 127b1:內間隙子 127b2:外間隙子 130:凹槽 133:隔離結構 140a:凹槽 140b:凹槽 143a1:第一底部源極/汲極結構 143a2:第二底部源極/汲極結構 143b1:第一底部源極/汲極結構 143b2:第二底部源極/汲極結構 145a1:第一矽化物層 145a2:第二矽化物層 145b1:第一矽化物層 145b2:第二矽化物層 147:層間介電(ILD)層 149:底部間隙子層 151a1:閘極介電層 151a2:閘極介電層 151b1:閘極介電層 151b2:閘極介電層 153a1:閘極電極層 153a2:閘極電極層 153b1:閘極電極層 153b2:閘極電極層 155a1:第一閘極結構 155a2:第二閘極結構 155b1:第一閘極結構 155b2:第二閘極結構 157:頂部間隙子層 159: ILD層 160a:環形開口 160b:環形開口 163a:頂部源極/汲極結構 163b:頂部源極/汲極結構 200:半導體元件 202:間隙子層 204a:下接觸 204b:中接觸 204c:上接觸 206:介電層 208:介電層 210:遮罩層 212:導電覆蓋層 300:半導體元件 302:襯墊 H1:厚度 H2:厚度 I-I':剖面線 O1:開口 O3:開口 O4:開口 O5:開口 O6:開口 S1:內側壁 S2:外側壁 S3:內側壁 S4:外側壁 S5:側壁 S7:側壁 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S25:步驟 S27:步驟 T1:頂面 T2:頂面 T5:頂面 W1:寬度 W2:寬度 W3:寬度 W4:寬度 W5:寬度 W6:寬度
參閱詳細描述合併考量圖式時可得以更全面了解本申請案之揭示內容。應該注意的是，根據產業的標準做法，各種特徵沒有按比例繪製。事實上，為了討論清楚，各種特徵的尺寸可以任意增加或減少。 圖1是流程圖，例示本揭露一些實施例之半導體元件的製備方法。 圖2是俯視圖，例示本揭露一些實施例之在半導體元件的形成過程中，在半導體基底上形成圓柱形結構和環形結構的中間階段。 圖3是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，沿圖2中的剖面線I-I'在半導體基底上形成圓柱形結構和環形結構的中間階段。 圖4是俯視圖，例示本揭露一些實施例之在半導體元件的形成過程中，去除圓柱形結構的中間階段。 圖5是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，沿圖4中的剖面線I-I'去除圓柱形結構的中間階段。 圖6是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，蝕刻半導體基底以形成環形半導體鰭片的中間階段。 圖7是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成處理區的中間階段。 圖8是俯視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成內間隙子和外間隙子的中間階段。 圖9是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，沿圖8中的剖面線I-I'形成內間隙子和外間隙子的中間階段。 圖10是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，蝕刻半導體基底以形成環形半導體鰭片周圍凹槽的中間階段。 圖11是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，在凹槽中形成隔離結構的中間階段。 圖12是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，蝕刻半導體基底以在環形半導體鰭片內形成凹槽的中間階段。 圖13是俯視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成第一和第二底部源極/汲極結構的中間階段。 圖14是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，沿圖13中的剖面線I-I'形成第一和第二底部源極/汲極結構的中間階段。 圖15是俯視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成第一和第二矽化物層的中間階段。 圖16是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，沿圖15中的剖面線I-I'形成第一和第二矽化物層的中間階段。 圖17是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成層間介電(ILD)層以包圍第二矽化物層的中間階段。 圖18是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成底部間隙子層以覆蓋第一和第二矽化物層的中間階段。 圖19是俯視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成第一和第二閘極結構的中間階段。 圖20是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，沿圖19中的剖面線I-I'形成第一和第二閘極結構的中間階段。 圖21是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成頂部間隙子層和ILD層的中間階段。 圖22是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，去除環形結構和部分頂部間隙子層的中間階段。 圖23是剖視圖，例示本揭露一些實施例之在半導體元件的形成過程中，形成頂部源極/汲極結構的中間階段。 圖24是剖視圖，例示本揭露其他實施例之在半導體元件的形成過程中，在頂部源極/汲極結構上形成接觸結構的中間階段。 圖25是剖視圖，例示本揭露其他實施例之在半導體元件的形成過程中，在頂部源極/汲極結構上形成接觸結構的中間階段。 圖26是剖視圖，例示本揭露其他實施例之在半導體元件的形成過程中，在頂部源極/汲極結構上形成接觸結構的中間階段。 圖27是剖視圖，例示本揭露其他實施例之在半導體元件的形成過程中，在頂部源極/汲極結構上形成接觸結構的中間階段。 圖28是剖視圖，例示本揭露其他實施例之在半導體元件的形成過程中，在頂部源極/汲極結構上形成接觸結構的中間階段。 圖29是剖視圖，例示本揭露其他實施例之在半導體元件的形成過程中，在頂部源極/汲極結構上形成接觸結構的中間階段。 圖30是剖視圖，例示本揭露各種實施例之在半導體元件的形成過程中，形成襯墊的中間階段。
100:半導體元件
101:半導體基底
123a:環形半導體鰭片
123b:環形半導體鰭片
125:處理區
133:隔離結構
143a1:第一底部源極/汲極結構
143a2:第二底部源極/汲極結構
143b1:第一底部源極/汲極結構
143b2:第二底部源極/汲極結構
145a1:第一矽化物層
145a2:第二矽化物層
145b1:第一矽化物層
145b2:第二矽化物層
147:層間介電(ILD)層
149:底部間隙子層
155a1:第一閘極結構
155a2:第二閘極結構
155b1:第一閘極結構
155b2:第二閘極結構
157:頂部間隙子層
159:ILD層
163a:頂部源極/汲極結構
163b:頂部源極/汲極結構
I-I':剖面線

Claims (12)

  1. 一種半導體元件的製備方法，包括： 在一半導體基底上形成一環形結構； 利用該環形結構做為遮罩來蝕刻該半導體基底以形成一環形半導體鰭片； 在該環形半導體鰭片內磊晶生長一第一底部源極/汲極結構以及環繞該環形半導體鰭片的一第二底部源極/汲極結構； 在該第一底部源極/汲極結構上形成一第一矽化物層，在該第二底部源極/汲極結構上形成一第二矽化物層； 在該第一矽化物層上形成一第一閘極結構，在該第二矽化物層上形成一第二閘極結構； 在該環形半導體鰭片上磊晶生長一頂部源極/汲極結構；以及 在該頂部源極/汲極結構上形成一接觸結構，包括： 在該頂部源極/汲極結構上形成該接觸結構的一下接觸； 在該下接觸上形成該接觸結構的一中接觸；以及 在該中接觸上形成一上接觸， 其中該上接觸的一寬度大於該中接觸的一寬度。
  2. 如請求項1所述之製備方法，其中該下接觸的一寬度大於該中接觸的該寬度。
  3. 如請求項1所述之製備方法，更包含： 形成一第一離子植入區與一第二離子植入區，其中該第一離子植入區設置在該第一底部源極/汲極結構與該環形半導體鰭片之間，以及該第二離子植入區設置在該第二底部源極/汲極結構與該環形半導體鰭片之間。
  4. 如請求項3所述之製備方法，更包含： 形成一底部間隙子層，係覆蓋該第一矽化物層及該第二矽化物層，且接觸該環形半導體鰭片，其中該底部間隙子層具有一第一突出部分及一第二突出部分， 其中該第一突出部分設置於該環形半導體鰭片內，並位於該第一矽化物層與該環形半導體鰭片之間，該第二突出部分環繞在該環形半導體鰭片周圍，並設置於該第二矽化物層與該環形半導體鰭片之間， 其中該第一突出部分設置在該第一離子植入區上，以及該第二突出部分設置在該第二離子植入區上。
  5. 如請求項4所述之製備方法，更包含： 形成一頂部間隙子層於該底部間隙子層、該第一閘極結構以及該第二閘極結構上， 其中該頂部間隙子層包括一第一部分及一第二部分，其中該頂部間隙子層的該第一部分設置於該第一閘極結構上並在該環形半導體鰭片內，該頂部間隙子層的該第二部分設置於該第二閘極結構上， 其中該頂部間隙子層的該第二部分包括一第一段，經配置以與該頂部間隙子層接觸；一第二段，經配置以與該第二閘極電極的一側壁接觸；以及一第三段，經配置以與該第二閘極電極的一頂面接觸， 其中該環形半導體鰭片從該頂部間隙子層突出，該頂部源極/汲極結構與該頂部間隙子層接觸。
  6. 如請求項5所述之製備方法，更包含： 形成一襯墊與該頂部間隙子層的該第二部分的該第一段及該第二段接觸， 其中該襯墊具有一垂直面、一底面以及一弧形面，其中該垂直面連接到該頂部間隙子層的該第二部分的該第二段，該底面連接到該頂部間隙子層的該第二部分的該第一段，該弧形面連接該垂直面及該底面， 其中該襯墊的一寬度從該底面收縮至該垂直面與該弧形面的一交叉點。
  7. 如請求項5所述之製備方法，更包含： 形成一第一層間介質(ILD)層圍繞該第二矽化物層；以及 形成一第二ILD層於該頂部間隙子層上，其中該第二ILD層與該頂部源極/汲極結構接觸， 其中該第一ILD層與該第二ILD層藉由該底部間隙子層與頂部間隙子層分隔開。
  8. 如請求項7所述之製備方法，更包含： 形成一間隙子層於該第二ILD層上；以及 形成一第一開口於該間隙子層中，其中該頂部源極/汲極結構藉由該第一開口暴露， 其中該接觸結構的該下接觸形成在該第一開口中。
  9. 如請求項8所述之製備方法，更包含： 在形成該接觸結構的該下接觸之後，形成一第一介電層於該間隙子層上； 形成一第二介電層於該第一介電層上； 形成一第二開口於該第一介電層中與一第三開口於該第二介電層中，其中該下接觸藉由該第二開口暴露，以及該第二開口與該第三開口對齊；以及 擴大在該第二介電層中的該第三開口已成為一第四開口。
  10. 如請求項8所述之製備方法，其中該中接觸形成於該第二開口中，以及該上接觸形成於該第四開口中。
  11. 如請求項10所述之製備方法，更包含： 在形成該上接觸之後，減薄該第二介電層以使該上接觸凸出該第二介電層；以及 形成一導電覆蓋層於該上接觸上。
  12. 如請求項8所述之製備方法，其中該第二開口的一寬度小於該第四開口的一寬度。
TW113116775A 2023-09-25 2023-10-20 帶環形半導體鰭片的半導體元件的製備方法 TWI871959B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/372,241 US12538568B2 (en) 2023-09-25 2023-09-25 Semiconductor device with annular semiconductor fin and method for preparing the same
US18/372,241 2023-09-25

Publications (2)

Publication Number Publication Date
TWI871959B true TWI871959B (zh) 2025-02-01
TW202515336A TW202515336A (zh) 2025-04-01

Family

ID=94769175

Family Applications (2)

Application Number Title Priority Date Filing Date
TW113116775A TWI871959B (zh) 2023-09-25 2023-10-20 帶環形半導體鰭片的半導體元件的製備方法
TW112140185A TWI865117B (zh) 2023-09-25 2023-10-20 帶環形半導體鰭片的半導體元件及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112140185A TWI865117B (zh) 2023-09-25 2023-10-20 帶環形半導體鰭片的半導體元件及其製備方法

Country Status (3)

Country Link
US (2) US12538568B2 (zh)
CN (2) CN119730311A (zh)
TW (2) TWI871959B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12538568B2 (en) * 2023-09-25 2026-01-27 Nanya Technology Corporation Semiconductor device with annular semiconductor fin and method for preparing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202113929A (zh) * 2019-07-31 2021-04-01 南亞科技股份有限公司 具有環狀半導體鰭片之半導體元件結構的製備方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12538568B2 (en) * 2023-09-25 2026-01-27 Nanya Technology Corporation Semiconductor device with annular semiconductor fin and method for preparing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202113929A (zh) * 2019-07-31 2021-04-01 南亞科技股份有限公司 具有環狀半導體鰭片之半導體元件結構的製備方法

Also Published As

Publication number Publication date
TW202515336A (zh) 2025-04-01
US12538568B2 (en) 2026-01-27
CN119730310A (zh) 2025-03-28
CN119730311A (zh) 2025-03-28
TWI865117B (zh) 2024-12-01
TW202520877A (zh) 2025-05-16
US20250107224A1 (en) 2025-03-27
US20250107223A1 (en) 2025-03-27

Similar Documents

Publication Publication Date Title
US11183570B2 (en) Structures and methods for noise isolation in semiconductor devices
US10504796B2 (en) Semiconductor device and method for manufacturing the same
KR101799636B1 (ko) 핀 구조 전계 효과 트랜지스터 소자용 구조체 및 방법
CN112951767B (zh) 半导体器件及其形成方法
CN108122832B (zh) Finfet和形成finfet的方法
US20200312849A1 (en) Gate recess uniformity in vertical field effect transistor
TWI785589B (zh) 半導體裝置及其形成方法
TW202016999A (zh) 半導體裝置及其製造方法
US20230411391A1 (en) Stacked device structures and methods for forming the same
CN114628505A (zh) 用于自对准接触的混合膜方案
US10283624B1 (en) Semiconductor structure and method for forming the same
TWI871959B (zh) 帶環形半導體鰭片的半導體元件的製備方法
US11777012B2 (en) Method for preparing semiconductor device with annular semiconductor fin
CN112750770A (zh) 鳍式场效应晶体管器件及其形成方法
US11817386B2 (en) Method for preparing vertical electrical fuse device
US20240072055A1 (en) Semiconductor device structure and methods of forming the same
TW202345221A (zh) 半導體裝置及其形成方法
TW202236521A (zh) 半導體元件的形成方法
US12550364B2 (en) Semiconductor device structure and methods of forming the same
US20240243015A1 (en) Semiconductor device structure and methods of forming the same
US20240038858A1 (en) Semiconductor device structure and methods of forming the same
TW202531882A (zh) 半導體結構及其形成方法
TW202335059A (zh) 形成半導體裝置結構的方法
CN120857591A (zh) 半导体元件及用以制造其的方法