TWI871519B - 多層堆疊式晶片封裝及其製造方法 - Google Patents

Abstract

一種多層堆疊式晶片封裝，其中由一第一基板、一第一電路層、一第一晶片及一第一絕緣層構成一下層晶片封裝；其中由一第二基板、一第二電路層、一第二晶片及一第二絕緣層構成一上層晶片封裝；其中該上層晶片封裝係堆疊地位於該下層晶片封裝之上方，藉此堆疊模式以形成該多層堆疊式晶片封裝，以使該多層堆疊式晶片封裝之至少二晶片之間能藉其中一各該晶片能對其他各該晶片進行指令操作，或藉各該晶片之間的運算功能疊加而能加乘增加總體運算的效能，有效地解決製造端增加成本的問題，以利於晶片封裝產品面積能縮小化且降低製造端成本。

Description

多層堆疊式晶片封裝及其製造方法

本發明係一種晶片封裝，尤指一種多層堆疊式晶片封裝。

隨著科技產業及工藝技術的進步，晶片封裝產品不僅追求面積縮小化，同時也追求晶片運算能力的提升化，製造端須不斷開發運算能力更強的晶片，然而，晶片的個體運算能力的提升同時也增加了製造端研發與生產的新成本。

因此，一種晶片封裝產品面積能縮小化且降低製造端成本的多層堆疊式晶片封裝，為目前相關產業之迫切期待者。

本發明之主要目的在於提供一種多層堆疊式晶片封裝，該多層堆疊式晶片封裝包含至少二基板、至少二電路層、至少二晶片、至少二絕緣層及一下部電路層；其中由一第一基板、一第一電路層、一第一晶片及一第一絕緣層構成一下層晶片封裝；其中由一第二基板、一第二電路層、一第二晶片及一第二絕緣層構成一上層晶片封裝；其中該上層晶片封裝係堆疊地位於該下層晶片封裝之上方，藉此堆疊模式以形成該多層堆疊式晶片封裝，以使各該晶片之間能藉其中一各該晶片能對其他各該晶片進行指令操作，或藉各該晶片之間的運算功能疊加而能加乘增加總體運算的效能，有效地解決製造端晶片為了封裝產品追求面積縮小化須不斷開發運算能力更強的晶片而增加成本的問題。

為達成上述目的，本發明提供一種多層堆疊式晶片封裝，該多層堆疊式晶片封裝包含至少二基板、至少二電路層、至少二晶片、至少二絕緣層及一下部電路層；其中各該基板包括一第一基板及一第二基板位於該第一基板上方而形成一上一下的對應關係，其中該第一基板具有一第一面及相對之一第二面，該第一基板之該第一面上成型設有至少一第一盲孔，其中該第二基板具有一第一面及相對之一第二面，該第二基板之該第一面上成型設有至少一第二盲孔，其中在該第二基板之各該第二盲孔與該第一基板之間更具有至少一第一穿孔，或在該第二基板之各該第二盲孔與該第一基板之各該第一盲孔之間更具有各該第一穿孔；其中各該電路層包括一第一電路層及一第二電路層位於該第一電路層上方而形成一上一下的對應關係，其中該第一電路層係設在該第一基板之該第一面上並能延伸設在各該第一盲孔之內壁面上，其中該第二電路層係設在該第二基板之該第一面上並能延伸設在各該第二盲孔之內壁面上；其中各該晶片包括一第一晶片及一第二晶片位於該第一晶片上方而形成一上一下的對應關係，其中該第一晶片係電性連結地設在該第一電路層上，其中該第二晶片係電性連結地設在該第二電路層上；其中各該絕緣層包括一第一絕緣層及一第二絕緣層位於該第一絕緣層上方而形成一上一下的對應關係，其中該第一絕緣層係以壓注技藝覆設在該第一基板之該第一面上，其中該第二絕緣層係以壓注技藝覆設在該第二基板之該第一面上；該下部電路層係設在該第一基板之該第二面上供用以向外電性連結；其中由該第一基板、該第一電路層、該第一晶片及該第一絕緣層構成一下層晶片封裝；其中由該第二基板、該第二電路層、該第二晶片及該第二絕緣層構成一上層晶片封裝；其中該上層晶片封裝係堆疊地位於該下層晶片封裝之上方，藉此堆疊模式以形成該多層堆疊式晶片封裝；其 中該第一晶片係藉由該第一電路層以與該下部電路層電性連結；其中該第二晶片能選擇藉由該第二電路層並經由各該第一穿孔以延伸至與該第一晶片電性連結，或選擇藉由該第二電路層並經由各該第一穿孔以延伸至與該下部電路層電性連結，以利於晶片封裝產品面積能縮小化且降低製造端成本。

在本發明一較佳實施例中，各該第二盲孔及各該第一穿孔的垂直軸心係與各該第一盲孔的垂直軸心相同，以使各該第二盲孔及各該第一穿孔與各該第一盲孔形成一相連通的洞孔。

在本發明一較佳實施例中，各該第二盲孔及各該第一穿孔的垂直軸心係與各該第一盲孔的垂直軸心不相同，以使各該第二盲孔及各該第一穿孔與各該第一盲孔無法相連通。

在本發明一較佳實施例中，在該下部電路層之下方進一步設有一下部外護層，該下部外護層上具有至少一下部開口，各該下部開口上各設有一錫球以對外電性連結。

在本發明一較佳實施例中，在該多層堆疊式晶片封裝上進一步設有一上部基板、一上部電路層、一外部晶片及一上部絕緣層；其中該上部基板設於該第二絕緣層上，該上部基板具有一第一面，在該上部基板之該第一面成型設有至少一上部盲孔，其中在該上部基板之各該上部盲孔與該第二基板之間更具有至少一上部穿孔，或在該上部基板之各該上部盲孔與該第二基板之各該第二盲孔之間更具有各該上部穿孔；其中該上部電路層係設在該上部基板之該第一面上並能延伸設在各該上部盲孔之內壁面上；其中該外部晶片係電性連結地設在該上部電路層上；其中該上部絕緣層係以壓注技藝覆設在該上部基板之該第一面上；其中該外部晶片能選擇藉由該上部電路層並經由各該上部穿孔以 延伸至與該第二晶片電性連結，或選擇藉由該上部電路層並經由各該上部穿孔及各該第一穿孔以延伸至與該第一晶片電性連結，或選擇藉由該上部電路層並經由各該上部穿孔及各該第一穿孔以延伸至與該下部電路層電性連結。

1:多層堆疊式晶片封裝

1a:第一穿孔

1b:上部穿孔

1c:第二穿孔

1d:第一層晶片封裝

1e:第二層晶片封裝

1f:第三層晶片封裝

10:基板

10a:第一基板

10b:第二基板

10c:第三基板

11:第一面

12:第二面

13:第一盲孔

14:第二盲孔

15:第三盲孔

20:電路層

20a:第一電路層

20b:第二電路層

20c:第三電路層

30:晶片

30a:第一晶片

30b:第二晶片

30c:第三晶片

40:絕緣層

40a:第一絕緣層

40b:第二絕緣層

40c:第三絕緣層

50:下部電路層

60:下部外護層

61:下部開口

70:錫球

80:上部外護層

81:上部開口

90:上部基板

91:第一面

92:上部盲孔

100:上部電路層

110:上部絕緣層

120:外部晶片

圖1為本發明之多層堆疊式晶片封裝具有二個晶片的側視剖面示意圖。

圖2為本發明之第一盲孔與第二盲孔的洞孔不相通的側視剖面示意圖。

圖3為本發明之多層堆疊式晶片封裝具有三個晶片的側視剖面示意圖。

圖4為本發明之多層堆疊式晶片封裝外部具有一個外部晶片的側視剖面示意圖。

圖5為本發明之第一基板的側視剖面示意圖。

圖6為在圖5中設置第一晶片的示意圖。

圖7為在圖6中設置第一絕緣層的示意圖。

圖8為在圖7中設置第二基板的示意圖。

圖9為在圖8中設置第二電路層的示意圖。

圖10為在圖9中設置第二晶片的示意圖。

圖11為在圖10中設置第二絕緣層的示意圖。

配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。

參考圖1及2，本發明提供一種多層堆疊式晶片封裝1，該多層堆疊式晶片封裝1包含至少二基板10、至少二電路層20、至少二晶片30、至少二絕緣層40及一下部電路層50；其中在該多層堆疊式晶片封裝1最上方進一步設有一上部外護層80但不限制如圖1及2所示，以增加對該多層堆疊式晶片封裝1的保護而提升產品的良率。

各該基板10包括一第一基板10a及一第二基板10b位於該第一基板10a上方而形成一上一下的對應關係如圖1及2所示，其中該第一基板10a具有一第一面11及相對之一第二面12，該第一基板10a之該第一面11上成型設有至少一第一盲孔13，參考圖1及2，該多層堆疊式晶片封裝1具有二個各該第一盲孔13但不限制，且各該第一盲孔13的深度等於該第一基板10a的厚度但不限制；其中該第二基板10b具有一第一面11及相對之一第二面12，該第二基板10b之該第一面11上成型設有至少一第二盲孔14，參考圖1及2，該多層堆疊式晶片封裝1具有二個各該第二盲孔14但不限制；其中在該第二基板10b之各該第二盲孔14與該第一基板10a之間更具有至少一第一穿孔1a，或在該第二基板10b之各該第二盲孔14與該第一基板10a之各該第一盲孔13之間更具有各該第一穿孔1a，參考圖1及2，該多層堆疊式晶片封裝1具有二個各該第一穿孔1a但不限制，且各該第二盲孔14的深度等於該第二基板10b的厚度但不限制。

各該電路層20包括一第一電路層20a及一第二電路層20b位於第一電路層20a上方而形成一上一下的對應關係如圖1及2所示，其中該第一電路層20a係設在該第一基板10a之該第一面11上並能延伸設在各該第一盲孔13之內壁面上如圖1及2所示；其中該第二電路層20b係設在該第二基板10b之該第一面11上並能延伸設在各該第二盲孔14之內壁面上如圖1及2所示。

各該晶片30包括一第一晶片30a及一第二晶片30b位於該第一晶片30a上方而形成一上一下的對應關係如圖1及2所示，其中該第一晶片30a係電性 連結地設在該第一電路層20a上；其中該第二晶片30b係電性連結地設在該第二電路層20b上。

各該絕緣層40包括一第一絕緣層40a及一第二絕緣層40b位於該第一絕緣層40a上方而形成一上一下的對應關係如圖1及2所示，其中該第一絕緣層40a係以壓注技藝覆設在該第一基板10a之該第一面11上且包覆地填滿該第一晶片30a於該多層堆疊式晶片封裝1中所留下的空隙；其中該第二絕緣層40b係以壓注技藝覆設在該第二基板10b之該第一面11上且包覆地填滿該第二晶片30b於該多層堆疊式晶片封裝1中所留下的空隙。

該下部電路層50係設在該第一基板10a之該第二面12上供用以向外電性連結如圖1及2所示，使該多層堆疊式晶片封裝1能藉由該下部電路層50與其他電子元件進行電性連結(未圖示)；其中該第一電路層20a進一步係經由各該第一盲孔13之內壁面而向下延伸至與該下部電路層50電性連結但不限制如圖1及2所示；其中該第二電路層20b進一步係經由各該第二盲孔14之內壁面而向下延伸設於各該第一穿孔1a之內壁面上並延伸至與該第一電路層20a電性連結但不限制如圖1及2所示，或經由各該第二盲孔14之內壁面及各該第一穿孔1a之內壁面而向下延伸設於各該第一盲孔13之內壁面上並延伸至與該下部電路層50電性連結但不限制如圖1及2所示。

其中，由該第一基板10a、該第一電路層20a、該第一晶片30a及該第一絕緣層40a構成之一第一層晶片封裝1d(如圖3所示)為一下層晶片封裝但不限制；其中由該第二基板10b、該第二電路層20b、該第二晶片30b及該第二絕緣層40b構成之一第二層晶片封裝1e(如圖3所示)為一上層晶片封裝但不限制；其中該上層晶片封裝係堆疊地位於該下層晶片封裝之上方，藉此堆疊模式以形成該多層堆疊式晶片封裝1。

參考圖1及2，該第一晶片30a係藉由該第一電路層20a以與該下部電路層50電性連結；其中該第二晶片30b能選擇藉由該第二電路層20b並經由各該第一穿孔1a以延伸至與該第一晶片30a電性連結，或選擇藉由該第二電路層20b並經由各該第一穿孔1a以延伸至與該下部電路層50電性連結。

藉由上述該第一晶片30a及該第二晶片30b(即各該晶片30)在該多層堆疊式晶片封裝1中的電性連結之關係可知，參考圖1及2，各該晶片30之間係可互相電性連結，使其中一各該晶片30(如第二晶片30b)能對其他各該晶片30(如第一晶片30a)進行指令操作，或各該晶片30之間的運算功能疊加而使運算功能加乘增加總體運算的效能，以利於產品的多元化應用而增加產品的市場競爭力。

參考圖1，各該第二盲孔14及各該第一穿孔1a的垂直軸心係與各該第一盲孔13的垂直軸心相同但不限制，以使各該第二盲孔14及各該第一穿孔1a與各該第一盲孔13形成一相連通的洞孔，製造端藉此得在成型各該第二盲孔14時，一同將各該第一穿孔1a成型出來，以簡化製造步驟而節省製造端的成本。

參考圖2，各該第二盲孔14及各該第一穿孔1a的垂直軸心係與各該第一盲孔13的垂直軸心不相同但不限制，以使各該第二盲孔14及各該第一穿孔1a與各該第一盲孔13無法相連通，製造端藉此得更多元化安排設計各該第二盲孔14及各該第一穿孔1a與各該第一盲孔13的位置所在處，以利於產品的多元化應用而增加產品的市場競爭力。

參考圖1及2，在該下部電路層50之下方進一步設有一下部外護層60但不限制，該下部外護層60上具有至少一下部開口61，各該下部開口61上各設有一錫球70以對外電性連結，使該多層堆疊式晶片封裝1能藉由各該錫球70與其他電子元件電性連結，如以覆晶技術(Flip Chip)與其他電子元件進行封裝但不限制(未圖示)。

參考圖1、5至11，當該多層堆疊式晶片封裝1係由二層晶片封裝所堆疊形成時，該多層堆疊式晶片封裝1的製造方法包含下列步驟但不限制：

步驟S1：提供一第一基板10a，該第一基板10a具有一第一面11及相對之一第二面12，該第一基板10a之該第一面11上成型設有至少一第一盲孔13如圖5所示；其中該第一基板10a之該第一面11上及各該第一盲孔13之內壁面上具有一第一電路層20a如圖5所示；其中該第一基板10a之該第二面12上具有該下部電路層50如圖5所示，該下部電路層50與該第一電路層20a電性連結。

步驟S2：在該第一電路層20a上設置一第一晶片30a如圖6所示，該第一晶片30a與該第一電路層20a電性連結。

步驟S3：在該第一基板10a之該第一面11上以壓注技藝覆設置一第一絕緣層40a如圖7所示。

步驟S4：在該第一絕緣層40a上設置一第二基板10b，該第二基板10b具有一第一面11及相對之一第二面12。

步驟S5：在該第二基板10b之該第一面11上成型設至少一第二盲孔14，並同時在該第二基板10b之各該第二盲孔14與該第一基板10a之各該第一盲孔13之間更成型設至少第一穿孔1a如圖8所示。

步驟S6：在該第二基板10b之該第一面11上並能延伸設在各該第二盲孔14之內壁面上設置該第二電路層20b，且該第二電路層20b經由各該第一穿孔1a與該第一電路層20a電性連結，如圖9所示。

步驟S7：在該第二電路層20b上設置一第二晶片30b如圖10所示，該第二晶片30b與該第二電路層20b電性連結。

步驟S8：在該第二基板10b之該第一面11上以壓注技藝覆設一第二絕緣層40b，且該第二絕緣層40b包覆地填滿該第二晶片30b於該多層堆疊式晶片封裝1中所留下的空隙如圖11所示。

在圖3中所示之實施例為本案之該多層堆疊式晶片封裝1係由三層封裝結構所堆疊而成之實施例但不限制，其中各該基板10之間更包含一第三基板10c位於該第二基板10b上方而形成一上一下的對應關係，該第三基板10c具有一第一面11及相對之一第二面12，該第三基板10c之該第一面11上成型設有至少一第三盲孔15，其中在該第三基板10c之各該第三盲孔15與該第二基板10b之間更具有至少一第二穿孔1c，或在該第三基板10c之各該第三盲孔15與該第二基板10b之各該第二盲孔14之間更具有各該第二穿孔1c，參考圖3，該多層堆疊式晶片封裝1具有二個各該第二穿孔1c但不限制；其中各該電路層20之間更包含一第三電路層20c位於該第二電路層20b上方而形成一上一下的對應關係，該第三電路層20c係設在該第三基板10c之該第一面11上並能延伸設在各該第三盲孔15之內壁面上；其中各該晶片30之間更包含一第三晶片30c位於該第二晶片30b上方而形成一上一下的對應關係，該第三晶片30c係電性連結地設在該第三電路層20c上；其中各該絕緣層40之間更包含一第三絕緣層40c位於該第二絕緣層40b上方而形成一上一下的對應關係，該第三絕緣層40c係以壓注技藝覆設在該第三基板10c之該第一面11上。

其中，該第三基板10c、該第三電路層20c、該第三晶片30c及該第三絕緣層40c構成一第三層晶片封裝1f，該第三層晶片封裝1f相對於該第二層晶片封裝1e為該上層晶片封裝，而該第二層晶片封裝1e則相對為該下層晶片封裝如圖3所示；其中該第三晶片30c能選擇藉由該第三電路層20c經由各該第二穿孔1c延伸至與該第二晶片30b電性連結，或選擇藉由該第三電路層20c經由各該第二穿孔1c及各該第一穿孔1a延伸至與該第一晶片30a電性連結，或選擇藉由該第三電路層20c經由各該第二穿孔1c及各該第一穿孔1a延伸至與該下部電路層50電性連結，以利於增加產品的多元化功能或晶片效能運算的加乘。

在圖4中所示之實施例為本案之該多層堆疊式晶片封裝1係由二層封裝結構所堆疊而成，並在該多層堆疊式晶片封裝1外部增加晶片之實施例但不限制，其中在該多層堆疊式晶片封裝1上進一步設有一上部基板90、一上部電路層100、一外部晶片120及一上部絕緣層110；其中該上部基板90設於該第二絕緣層40b上，該上部基板90具有一第一面91，在該上部基板90之該第一面91成型設有至少一上部盲孔92，其中在該上部基板90之各該上部盲孔92與該第二基板10b之間更具有至少一上部穿孔1b，或在該上部基板90之各該上部盲孔92與該第二基板10b之各該第二盲孔14之間更具有各該上部穿孔1b，參考圖4，該多層堆疊式晶片封裝1具有二個各該上部穿孔1b但不限制；其中該上部電路層100係設在該上部基板90之該第一面91上並能延伸設在各該上部盲孔92之內壁面上；其中該外部晶片120係電性連結地設在該上部電路層100上，且該外部晶片120係通過該上部外護層80之至少一上部開口81與該上部電路層100電性連結，參考圖4，該上部外護層80具有二個各該上部開口81但不限制；其中該上部絕緣層110係以壓注技藝覆設在該上部基板90之該第一面91上；其中該外部晶片120能選擇藉由該上部電路層100並經由各該上部穿孔1b以延伸至與該第二晶片30b電性連結，或選擇藉由該上部電路層100並經由各該上部穿孔1b及各該第一穿孔1a以延伸至與該第一晶片30a電性連結，或選擇藉由該上部電路層100並經由各該上部穿孔1b及各該第一穿孔1a以延伸至與該下部電路層50電性連結，以利於增加產品的多元化功能或晶片效能運算的加乘。

本發明的該多層堆疊式晶片封裝1與現有的晶片封裝相較，具有以下優點：本發明的該多層堆疊式晶片封裝1，參考圖1及2，由該第一基板10a、該第一電路層20a、該第一晶片30a及該第一絕緣層40a構成之一第一層晶片封裝1d(如圖3所示)為一下層晶片封裝但不限制；其中由該第二基板10b、該第 二電路層20b、該第二晶片30b及該第二絕緣層40b構成之一第二層晶片封裝1e(如圖3所示)為一上層晶片封裝但不限制；其中該上層晶片封裝係堆疊地位於該下層晶片封裝之上方，藉此堆疊模式以形成該多層堆疊式晶片封裝1，以使各該晶片30之間能藉其中一各該晶片30(如第二晶片30b)能對其他各該晶片30(如第一晶片30a)進行指令操作，或藉各該晶片30之間的運算功能疊加而能加乘增加總體運算的效能，有效地解決製造端晶片為了封裝產品追求面積縮小化須不斷開發運算能力更強的晶片而增加成本的問題，以利於晶片封裝產品面積能縮小化且降低製造端成本。

以上該僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

1:多層堆疊式晶片封裝

1a:第一穿孔

10:基板

10a:第一基板

10b:第二基板

11:第一面

12:第二面

13:第一盲孔

14:第二盲孔

20:電路層

20a:第一電路層

20b:第二電路層

30:晶片

30a:第一晶片

30b:第二晶片

40:絕緣層

40a:第一絕緣層

40b:第二絕緣層

50:下部電路層

60:下部外護層

61:下部開口

70:錫球

Claims (5)

1. 一種多層堆疊式晶片封裝的製造方法，其包含：步驟S1：提供一第一基板，該第一基板具有一第一面及相對之一第二面，該第一基板之該第一面上成型設有至少一第一盲孔；其中該第一基板之該第一面上及各該第一盲孔之內壁面上具有一第一電路層；其中該第一基板之該第二面上具有該下部電路層，該下部電路層與該第一電路層電性連結；步驟S2：在該第一電路層上設置一第一晶片，該第一晶片與該第一電路層電性連結；步驟S3：在該第一基板之該第一面上以壓注技藝覆設置一第一絕緣層；步驟S4：在該第一絕緣層上設置一第二基板，該第二基板具有一第一面及相對之一第二面；步驟S5：在該第二基板之該第一面上成型設至少一第二盲孔，並同時在該第二基板之各該第二盲孔與該第一基板之各該第一盲孔之間更成型設至少第一穿孔；步驟S6：在該第二基板之該第一面上並能延伸設在各該第二盲孔之內壁面上設置該第二電路層，且該第二電路層經由各該第一穿孔與該第一電路層電性連結；步驟S7：在該第二電路層上設置一第二晶片，該第二晶片與該第二電路層電性連結；及步驟S8：在該第二基板之該第一面上以壓注技藝覆設一第二絕緣層，且該第二絕緣層包覆地填滿該第二晶片於該多層堆疊式晶片封裝中所留下的空隙。
2. 如請求項1所述之製造方法，其中各該第二盲孔及各該第一穿孔的垂直軸心係與各該第一盲孔的垂直軸心相同，以使各該第二盲孔及各該第一穿孔與各該第一盲孔形成一相連通的洞孔。
3. 如請求項1所述之製造方法，其中在該下部電路層之下方進一步設有一下部外護層，該下部外護層上具有至少一下部開口，各該下部開口上各設有一錫球以對外電性連結。
4. 一種多層堆疊式晶片封裝，其包含：至少二基板，各該基板包括一第一基板及一第二基板位於該第一基板上方而形成一上一下的對應關係，其中該第一基板具有一第一面及相對之一第二面，該第一基板之該第一面上成型設有至少一第一盲孔；其中該第二基板具有一第一面及相對之一第二面，該第二基板之該第一面上成型設有至少一第二盲孔；其中在該第二基板之各該第二盲孔與該第一基板之間更具有至少一第一穿孔，或在該第二基板之各該第二盲孔與該第一基板之各該第一盲孔之間更具有各該第一穿孔；至少二電路層，各該電路層包括一第一電路層及一第二電路層位於該第一電路層上方而形成一上一下的對應關係，其中該第一電路層係設在該第一基板之該第一面上並能延伸設在各該第一盲孔之內壁面上；其中該第二電路層係設在該第二基板之該第一面上並能延伸設在各該第二盲孔之內壁面上；至少二晶片，各該晶片包括一第一晶片及一第二晶片位於該第一晶片上方而形成一上一下的對應關係，其中該第一晶片係電性連結地設在該第一電路層上；其中該第二晶片係電性連結地設在該第二電路層上； 至少二絕緣層，各該絕緣層包括一第一絕緣層及一第二絕緣層位於該第一絕緣層上方而形成一上一下的對應關係，其中該第一絕緣層係以壓注技藝覆設在該第一基板之該第一面上；其中該第二絕緣層係以壓注技藝覆設在該第二基板之該第一面上；及一下部電路層，其係設在該第一基板之該第二面上供用以向外電性連結；其中由該第一基板、該第一電路層、該第一晶片及該第一絕緣層構成一下層晶片封裝；其中由該第二基板、該第二電路層、該第二晶片及該第二絕緣層構成一上層晶片封裝；其中該上層晶片封裝係堆疊地位於該下層晶片封裝之上方，藉此堆疊模式以形成該多層堆疊式晶片封裝；其中該第一晶片係藉由該第一電路層以與該下部電路層電性連結；其中該第二晶片能選擇藉由該第二電路層並經由各該第一穿孔以延伸至與該第一晶片電性連結，或選擇藉由該第二電路層並經由各該第一穿孔以延伸至與該下部電路層電性連結；其中各該第二盲孔及各該第一穿孔的垂直軸心係與各該第一盲孔的垂直軸心不相同，以使各該第二盲孔及各該第一穿孔與各該第一盲孔無法相連通。
5. 一種多層堆疊式晶片封裝，其包含：至少二基板，各該基板包括一第一基板及一第二基板位於該第一基板上方而形成一上一下的對應關係，其中該第一基板具有一第一面及相對之一第二面，該第一基板之該第一面上成型設有至少一第一盲孔；其中該第二基板具有一第一面及相對之一第二面，該第二基板之該第一面上成型設有至少一第二盲孔；其中在該第二基板之各該第二盲孔與該第一基板之間更具有至少一第一穿孔，或在該第二基板之各該第二盲孔與該第一基板之各該第一盲孔之間更具有各該第一穿孔； 至少二電路層，各該電路層包括一第一電路層及一第二電路層位於該第一電路層上方而形成一上一下的對應關係，其中該第一電路層係設在該第一基板之該第一面上並能延伸設在各該第一盲孔之內壁面上；其中該第二電路層係設在該第二基板之該第一面上並能延伸設在各該第二盲孔之內壁面上；至少二晶片，各該晶片包括一第一晶片及一第二晶片位於該第一晶片上方而形成一上一下的對應關係，其中該第一晶片係電性連結地設在該第一電路層上；其中該第二晶片係電性連結地設在該第二電路層上；至少二絕緣層，各該絕緣層包括一第一絕緣層及一第二絕緣層位於該第一絕緣層上方而形成一上一下的對應關係，其中該第一絕緣層係以壓注技藝覆設在該第一基板之該第一面上；其中該第二絕緣層係以壓注技藝覆設在該第二基板之該第一面上；及一下部電路層，其係設在該第一基板之該第二面上供用以向外電性連結；其中由該第一基板、該第一電路層、該第一晶片及該第一絕緣層構成一下層晶片封裝；其中由該第二基板、該第二電路層、該第二晶片及該第二絕緣層構成一上層晶片封裝；其中該上層晶片封裝係堆疊地位於該下層晶片封裝之上方，藉此堆疊模式以形成該多層堆疊式晶片封裝；其中該第一晶片係藉由該第一電路層以與該下部電路層電性連結；其中該第二晶片能選擇藉由該第二電路層並經由各該第一穿孔以延伸至與該第一晶片電性連結，或選擇藉由該第二電路層並經由各該第一穿孔以延伸至與該下部電路層電性連結；其中在該多層堆疊式晶片封裝上進一步設有一上部基板、一上部電路層、一外部晶片及一上部絕緣層；其中該上部基板設於該第二絕緣層上，該上部基板具有一第一面，在該上部基板之該第一面成型設有至少一上部盲孔，其中在該上 部基板之各該上部盲孔與該第二基板之間更具有至少一上部穿孔，或在該上部基板之各該上部盲孔與該第二基板之各該第二盲孔之間更具有各該上部穿孔；其中該上部電路層係設在該上部基板之該第一面上並能延伸設在各該上部盲孔之內壁面上；其中該外部晶片係電性連結地設在該上部電路層上；其中該上部絕緣層係以壓注技藝覆設在該上部基板之該第一面上；其中該外部晶片能選擇藉由該上部電路層並經由各該上部穿孔以延伸至與該第二晶片電性連結，或選擇藉由該上部電路層並經由各該上部穿孔及各該第一穿孔以延伸至與該第一晶片電性連結，或選擇藉由該上部電路層並經由各該上部穿孔及各該第一穿孔以延伸至與該下部電路層電性連結。