TWI870881B

TWI870881B - 具有用於從不同電源提供的操作電壓中選擇目標操作電壓的晶粒上電源開關的半導體晶粒

Info

Publication number: TWI870881B
Application number: TW112120142A
Authority: TW
Inventors: 林柏筠; 廖凡緯; 江泰盈; 蘇可青; 郭俊岳
Original assignee: 聯發科技股份有限公司
Priority date: 2022-05-31
Filing date: 2023-05-30
Publication date: 2025-01-21
Also published as: EP4287186A3; EP4287186A2; US20230386525A1; TW202411986A; US12400687B2

Abstract

一種半導體晶粒包括：晶粒上電源開關和目標器件。晶粒上電源開關包括：多個電源輸入節點，電源輸出節點和開關電路，多個電源輸入節點用於分別從多個不同的電源接收多個操作電壓；電源輸出節點用於輸出從所述多個操作電壓中選擇的目標操作電壓；開關電路用於選擇性地將多個電源輸入節點中一個耦接到電源輸出節點；目標器件用於根據所述晶粒上電源開關提供的目標操作電壓進行操作；其中，所述晶粒上電源開關和所述目標器件是半導體晶粒中的分離的電路塊。

Description

具有用於從不同電源提供的操作電壓中選擇目標操作電壓的晶粒上電源開關的半導體晶粒

本發明涉及一種半導體器件（semiconductor device），更具體地，涉及一種具有用於從不同電源提供的操作電壓（operation voltage）中選擇目標操作電壓的晶粒上電源開關（on-die power switch）的半導體晶粒。

當技術節點（又名工藝節點）由於半導體工藝的進步而變得更小時，大多數器件的操作電壓在低性能要求的期間變得更低。對於低性能要求，一些器件仍然需要高於其他器件的操作電壓的最低操作電壓。為了降低功耗，傳統的解決方案採用額外的電源來滿足任何需要隨性能要求而變化的操作電壓並且在低性能要求期間仍然需要最低操作電壓的設備的多種操作電壓的要求，這導致高電源成本、高印刷電路板（printed circuit board，PCB）佈局複雜性、較多的PCB層數和較大的PCB 面積。

本發明的目的之一在於提供一種半導體晶粒，其具有晶粒上電源開關，以用於從不同電源提供的操作電壓中選擇目標操作電壓。

根據本發明的第一方面，公開了示例性半導體晶粒。示例性半導體晶粒包括晶粒上電源開關和目標器件。晶粒上電源開關包括多個電源輸入節點、電源輸出節點和開關電路。電源輸入節點用以分別從多個不同的電源接收多個操作電壓。電源輸出節點用以輸出從多個操作電壓中選擇出的目標操作電壓。開關電路被佈置成選擇性地將多個電源輸入節點中一個耦接到電源輸出節點。目標器件被佈置為根據從晶粒上電源開關提供的目標操作電壓來操作。晶粒電源開關和目標器件是半導體晶粒中分離的電路塊。

根據本發明的第二方面，公開了示例性半導體晶粒。示例性半導體晶粒包括第一器件、晶粒上電源開關和目標器件。第一器件被佈置成根據來自第一電源的第一操作電壓來操作。晶粒上電源開關包括多個電源輸入節點、電源輸出節點和開關電路。電源輸入節點用以分別從多個不同的電源接收多個操作電壓，其中多個操作電壓包括第一操作電壓。電源輸出節點用以輸出從多個操作電壓中選擇出的目標操作電壓。開關電路被佈置成選擇性地將多個電源輸入節點中一個耦接到電源輸出節點。目標器件被佈置為根據從晶粒上電源開關提供的目標操作電壓來操作。

根據本發明的第三方面，公開了一種示例性半導體晶粒，包括：晶粒上電源開關，目標器件，另一晶粒上電源開關，和第一器件，該晶粒上電源開關包括：多個電源輸入節點，用以分別從多個不同的電源接收多個操作電壓，其中所述多個操作電壓包括所述第一操作電壓；電源輸出節點，用於輸出從所述多個操作電壓中選擇的目標操作電壓；以及開關電路，用於選擇性地將所述多個電源輸入節點中一個耦接到所述電源輸出節點；目標器件，用於根據所述晶粒上電源開關提供的所述目標操作電壓進行操作；另一晶粒上電源開關，包括：多個電源輸入節點，用以接收包含所述第一操作電壓的所述多個操作電壓；電源輸出節點，用於輸出選自所述多個操作電壓中的所述另一目標操作電壓；以及開關電路，用以選擇性地將所述多個電源輸入節點中的一者耦接至所述電源輸出節點；其中，所述第一器件用於根據從所述另一晶粒上電源開關提供的所述另一目標操作電壓來操作。

本領域的普通技術人員在閱讀了以下各圖和附圖中所示的優選實施例的詳細描述後，本發明的這些和其他目的無疑將變得顯而易見。

以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請請求項中使用了某些詞彙來指代特定的組件。本領域的技術人員將會理解，電子設備製造商可以用不同的名稱來指代組件。本申請無意區分名稱不同但功能相同的組件。在以下描述和請求項中，術語“包括”和“包含”以開放式方式使用，因此應被解釋為表示“包括但不限於……”。此外，術語“耦接”旨在表示間接或直接電連接。因此，如果一個設備耦接到另一個設備，則耦接可以是直接電連接，或經由其他設備和連接的間接電連接。

第1圖是根據本發明實施例示出的具有晶粒上電源開關的第一半導體晶粒的示意圖。半導體晶粒100可以是片上系統（system on a chip，SoC），其包括集成在其中的多個電路設計，該電路設計可以包括在不同的性能要求下需要多個操作電壓的一個或多個器件（device）。在本實施例中，半導體晶粒100包括多個器件102_1至102_N（N≥2）、104以及電源開關（power switch）106。需注意的是，第1圖僅示出了與本發明相關的組件。實際上，半導體晶粒100可以包括用於其他指定功能的附加組件。半導體晶粒100封裝在半導體封裝（semiconductor package）10中。例如，半導體封裝10可以是倒裝晶片封裝（flip-chip package）。器件102_1-102_N（N≥2）、104和電源開關106是半導體晶粒100內分離的電路塊。也就是說，電源開關106採用集中式設計，且沒有集成在器件102_1-102_N（N≥2）、104中的任何一個內。電源開關106為晶粒上電源開關，且包括多個電源輸入節點（例如，電源輸入墊（pad））108_1-108_N（N≥2）、電源輸出節點（例如，電源輸出墊）110，以及開關電路112。電源輸入節點108_1-108_N用於從多個不同的電源12_1-12_N（N≥2）分別接收多個操作電壓V_1-V_N (N≥2)。電源12_1-12_N的示例可以包括降壓轉換器（buck converter）、低壓差調節器（low-dropout regulator）等。電源輸出節點110用於輸出從在電源輸入節點108_1-108_N處可用的操作電壓V_1-V_N中選擇的目標操作電壓V_IN。開關電路112用於選擇性地將電源輸入節點108_1-108_N中的一者耦接至電源輸出節點110。器件104在不同的性能要求下可能需要不同的操作電壓。例如，器件104可以是記憶體器件，諸如靜態隨機存取記憶體（static random access memory，SRAM）。當器件104處於高性能要求下時，器件104可根據隨性能要求改變而變化的動態操作電壓（例如，V_1）進行操作。當器件104在低性能要求下操作時，器件104可以根據不隨性能要求改變而變化的固定操作電壓（例如，V_N）進行操作，其中，該固定操作電壓（例如，V_N）可以是器件104在低性能要求下所需的最低（minimum）操作電壓，其可能高於其他器件在低性能要求下使用的動態操作電壓（例如，V_1）。

借助晶粒上電源開關106，器件102_1使用的操作電壓V_1（例如，動態操作電壓）可以被器件104共用，器件104能夠在高性能模式下根據操作電壓V_1進行操作；以及，器件102_N使用的操作電壓V_N（例如，固定操作電壓）可被器件104共用，器件104在低性能模式下需要根據操作電壓V_N進行操作。以此方式，半導體晶粒（例如，SoC）100所需的外部電源的數量可以被最小化，PCB佈局的複雜性可以被降低，並且功率性能可以被保持或增強。此外，由於同一半導體晶粒100中的電源開關106與器件102_1-102_N、104是通過同一半導體工藝製造的，因此不需要額外的佈局資源，且能夠在模擬（simulation）階段保證電源完整性（power integrity，PI）。

在晶圓（wafer）被切割成單獨的半導體晶粒之前，可以將晶圓凸塊工藝（wafer bumping process）應用於晶圓。例如，凸塊對於倒裝晶片半導體封裝來說是必不可少的。在半導體封裝10是倒裝晶片封裝的情況下，凸塊（bump）被形成在半導體晶粒100的一個表面上。在本發明的一些實施例中，電源輸入節點108_1-108_N中的每一個是其上形成有一個凸塊的電源輸入墊（pad），以及，電源輸出節點110是在其上形成有凸塊的電源輸出墊。與沒有出來的凸塊的電源開關的嵌入式設計相比，所提出的具有出來的凸塊的電源開關設計可以容易進行矽後驗證（post-silicon verification）。

第2圖是根據本發明實施例示出的具有晶粒上電源開關的半導體晶粒的截面示意圖。為了更好地理解本發明的技術特徵，假定電源開關106由晶粒上雙電源開關（dual power switch，標示為“DPSW”）206實現；器件104由兩個器件204_1和204_2實現，每個器件被設計為在低性能要求下根據固定操作電壓V _MIN操作，而在高性能要求下根據動態操作電壓V _DYN操作，如第3圖所示；以及，器件102_1-102_N由器件202_1和202_2實現。半導體晶粒（標記為“DIE”）安裝在半導體封裝（標記為“PKG”）的PCB上。同一半導體晶粒中的器件202_1、202_2、204_1、204_2和晶粒上雙電源開關206的功能是通過金屬層上的電路佈局來實現的。此外，凸塊被形成在墊上，這些墊透過再分佈層（redistribution layer，RDL）適當地分佈在半導體晶粒的表面上。如第2圖所示，晶粒上雙電源開關206具有上面形成有凸塊208_1的輸入電源墊212_1（其作為電源開關的一個輸入電源節點），上面形成有一個凸塊208_2的輸入電源墊212_2（其作為電源開關的另一個輸入電源節點）和上面形成有凸塊210的輸出電源墊214（其作為電源開關的輸出電源節點）。通過適當地控制目標器件（例如，器件204_1/204_2）附近的晶粒上雙電源開關206，能夠滿足在不同性能狀態下的目標器件（例如，器件204_1/204_2）的不同電源要求，而無需使用專門用於目標器件（例如，器件204_1/204_2）的附加電源。此外，雖然晶粒上雙電源開關206被添加到半導體晶粒，但是不需要修改半導體封裝的現有PCB佈局。

用於在系統待機/暫停（standby/suspend）狀態下保留資料或為極輕負載應用工作的設計通常被佈置在常開（always-on，亦指“始終通電的”）電源域中，其操作電壓由常開電源提供。常開電源通常是系統中的單一且獨特的電源，以實現穩壓器（regulator）的最小靜態電流。此外，常開電源通常無法進行動態電壓縮放（dynamic voltage scaling，DVS），因為具有多種特性的多個電路設計被安置在此常開電源域中。在某些情況下，電路設計可能會使用典型的保持觸發器（retention flip-flop），其可以在主電源關閉時保持其內部狀態，並能夠在主電源啟動時恢復狀態。然而，典型的保持觸發器通常被設計為具有兩個電源軌（power rail），其中一個電源軌用於將主電源提供的操作電壓傳遞至保持觸發器中的主觸發器電路（master flip-flop circuit），另一個電源軌用於將常開電源提供的操作電壓傳遞給同一保持觸發器中的影子（shadow）觸發器電路（即，從觸發器電路）。由於主觸發器電路和影子觸發器電路被佈置在不同的電源域中，典型的保持觸發器通常在主觸發器電路和影子觸發器電路之間需要電平轉換器（level-shifter）設計且在兩個電源軌之間需要電源隔離設計，這不可避免地導致較大的晶粒面積。為解決這些問題，可以採用上述晶粒上電源開關，以允許電路設計使用單軌（single-rail）的保持觸發器（其具有較小的晶粒面積）在系統待機/暫停狀態下保持資料，並允許電路設計具有能夠根據當非常開電源（non-always-on power source）開啟時的動態操作電壓或當非常開電源關閉時的常開操作電壓操作的功能邏輯。也就是說，借助所提出的晶粒上電源開關，採用DVS以節省功率的電路能夠操作在常開的電源域中，並且能夠採用單個軌的保持觸發器減少晶粒佔用面積。下面將結合附圖進行詳細描述。

第4圖是根據本發明實施例示出的具有晶粒上電源開關的第二半導體晶粒的示意圖。半導體晶粒400可以是SoC，其包括集成在其中的多個電路設計，其中，該電路設計可以包括在諸如正常操作狀態或省電狀態（例如，待機/暫停狀態）的不同操作狀態下需要多個操作電壓的一個或多個器件。在本實施例中，半導體晶粒400包括多個器件402_1、402_2、404和電源開關406。應該注意的是，第4圖中僅示出了與本發明相關的組件。實際上，半導體晶粒400可以包括用於其他指定功能的附加組件。半導體晶粒400位於半導體封裝40中。

器件402_1和402_2充當SRAM模組，其中，器件402_1是SRAM控制電路（標記為“SRAM CTRL”），器件402_2包括SRAM位元單元（SRAM bit cell）。器件404被佈置成執行指定功能，且包括功能邏輯414、單軌保持觸發器（標記為“SR-RTFF”）416和電力電子電路（power electronic circuit）418。單軌保持觸發器416包括電源軌420、主觸發器電路（標記為“M-FF”）422和影子觸發器電路（標記為“S-FF”）424，其中，電源軌420被佈置為傳遞從電源開關406選出並輸出的目標操作電壓V_IN，主觸發器電路422和影子觸發器電路424都可以連接電源軌420, 電源軌420為主觸發器電路422和影子觸發器電路424供電。主觸發器電路422和影子觸發器電路424這兩者的供電電壓（supply voltage）從同一電源軌420獲得。電力電子電路418可以由MOS控制晶閘管（MOS-controlled thyristor，MCT）實現，並且可以用於控制是否提供操作電壓V_IN到功能邏輯414和主觸發器電路422。其中，電力電子電路418中的部分電路MOS位於主觸發器電路422和電源軌之間，用於將主觸發器電路422連接電源軌。

半導體晶粒400封裝在半導體封裝40中。例如，半導體封裝40可以是倒裝晶片封裝。器件402_1、402_2（例如，SRAM控制電路和SRAM位元單元）和電源開關406是半導體晶粒400內分離的電路塊。也就是說，電源開關406採用集中式設計，且沒有集成在器件402_1、402_2、404的任意一者內。電源開關406是晶粒上電源開關，並且包括多個電源輸入節點（例如，電源輸入墊）408_1、408_2、電源輸出節點（例如，電源輸出墊）410、以及開關電路412。電源輸入節點408_1、408_2用於分別從多個不同的電源42_1、42_2接收多個操作電壓V _LG和V _AO。電源42_1、42_2的示例可以包括降壓轉換器、低壓差穩壓器（low-dropout regulator）等。電源輸出節點410被佈置為輸出從電源輸入節點408_1、408_2處可用的操作電壓V _LG、V _AO中選擇的目標操作電壓V_IN。開關電路412被佈置成選擇性地將電源輸入節點408_1、408_2中一者耦接到電源輸出節點410。例如，電源開關406可以由前述電源開關106或206實現。由於本領域技術人員在閱讀以上針對電源開關106/206的段落後能夠容易地理解電源開關406的細節，為簡潔起見，在此省略進一步的描述。

在本實施例中，操作電壓V _LG可以是支援DVS的電源42_1提供的動態操作電壓，以及，操作電壓V _AO可以是常開電壓，即電源42_2提供的固定操作電壓。如第4圖所示，操作電壓V _AO被提供給SRAM模組401的器件402_2（例如，SRAM位元單元）和電源開關406的電源輸入節點408_2，操作電壓V _LG被提供給電源開關406的電源輸入節點408_1。

器件404操作于正常模式時，電源開關406（特別地，電源開關406的開關電路412）選擇操作電壓V _LG（其為動態操作電壓）作為目標操作電壓V_IN。對於器件404，在電力電子電路418的控制下，操作電壓V _LG被提供給功能邏輯414和主觸發器電路422，並進一步被提供給影子觸發器電路424。需要注意的是，在本實施例中，器件（例如，SRAM控制電路）402_1和器件404均根據所選擇的從電源開關406輸出的同一目標操作電壓V_IN進行操作。

當器件404操作於省電模式時，電源開關406（特別地，電源開關406的開關電路412）選擇操作電壓V _AO（其為固定操作電壓）作為目標操作電壓V_IN。可以關閉電源42_1以節省靜態電流（quiescent current）。對於器件404，在電力電子電路418的控制下，操作電壓V _AO不提供給功能邏輯414和主觸發器電路422，而是提供給影子觸發器電路424。這樣，單軌保持觸發器416的內部狀態（特別是主觸發器電路422的內部狀態）被由操作電壓V _AO供電的影子觸發器電路424保持。可以通過使用所提出的單軌保持觸發器416實現典型的雙軌保持觸發器的相同的預期目的。與典型的雙軌保持觸發器相比，所提出的單軌保持觸發器416不需要主觸發器電路422和影子觸發器電路424之間的電平移位器設計，因為主觸發器電路422和影子觸發器電路424都需要從同一電源軌420汲取電力，並且不需要在兩個電源軌之間的電源隔離設計，因為只有單個電源軌420。因此，與典型的雙軌保持觸發器相比，所提出的單軌保持觸發器416佔用的晶粒面積空間小得多。

需要說明的是，當電源開關406（特別地，電源開關406的開關電路412）選擇操作電壓V _AO（其為固定操作電壓）作為目標操作電壓V_IN時，目標操作電壓V_IN經由單軌保持觸發器416的電源軌420傳送，並且主觸發器電路422可通過電力電子電路418接收目標操作電壓V_IN。換言之，當電力電子電路418接通電源軌420和主觸發器電路422之間的路徑時，允許主觸發器電路422操作在常開電源域中。類似地，當電力電子電路418接通目標操作電壓V_IN和功能邏輯414之間的路徑時，允許功能邏輯414操作在常開電源域中。

在電源開關406以及電力電子電路418的幫助下，在系統正常操作下，器件404可以根據操作電壓V _LG（其是通過電力電子電路418提供給功能邏輯414和主觸發器電路422的動態操作電壓，該動態操作電壓被進一步提供給影子觸發器電路424），如第5圖所示的電壓範圍VR1和性能範圍PR1所示；在系統待機操作下，器件404可以根據操作電壓V _AO（它是常開電壓，該常開電壓不通過電力電子電路418提供給功能邏輯414和主觸發器電路422，該常開電壓被提供給影子觸發器電路424）保持資料，如第5圖中的性能指標P0所示，在一實施方式中，P0表示頻率為0；以及，器件404可以根據操作電壓V _AO（其是常開電壓，該常開電壓通過電力電子電路418提供給功能邏輯414和主觸發器電路422，且該常開電壓被進一步提供給影子觸發器電路424）正常操作，如第5圖所示的性能範圍PR2所示，其中，在一實施方式中，性能範圍可以指頻率範圍。

關於第4圖所示的實施例，器件402_2（例如，SRAM位元單元）被佈置在常開電源域，僅根據操作電壓V _AO操作。然而，這僅是為了說明的目的，並不意味著對本發明的限制。

第6圖是示出根據本發明實施例的具有晶粒上電源開關的第三半導體晶粒的示意圖。半導體晶粒600可以是包括集成在其中的多個電路設計的SoC，其中電路設計可以包括在諸如正常狀態或省電狀態（例如，待機/暫停狀態）的不同操作狀態下需要多個操作電壓的一個或多個器件）。封裝在半導體封裝60中的半導體晶粒600與封裝在半導體封裝40中的半導體晶粒400的主要區別在於半導體晶粒600還包括電源開關606。需要注意的是，在第6圖中僅示出與本發明相關的組件。實際上，半導體晶粒600可以包括用於其他指定功能的附加組件。

器件402_1、402_2 (即，SRAM控制電路和SRAM位元單元）和電源開關406、606是半導體晶粒600中分離的電路塊。也就是說，電源開關406、606中的每一個都採用集中式設計，未集成在器件402_1、402_2、404中的任何一個內。類似於電源開關406，電源開關606是晶粒上電源開關，包括多個電源輸入節點（例如，電源輸入墊）608_1，608_2、電源輸出節點(例如，電源輸出墊)610和開關電路612。電源輸入節點608_1、608_2分別從電源42_1、42_2接收操作電壓V _LG和V _AO。電源輸出節點610被佈置為輸出從電源輸入節點608_1、608_2處可用的操作電壓V _LG、V _AO中選擇的另一目標操作電壓V_IN2，其中目標操作電壓V_IN2被提供給SRAM模組401的器件402_2(即，SRAM位元單元) )。開關電路612被佈置成選擇性地將電源輸入節點608_1、608_2中一個耦接到電源輸出節點610。例如，電源開關606可以由前述電源開關106或206來實現。由於本領域技術人員在閱讀上述針對電源開關106/206的段落後，可以容易地理解電源開關606的細節，為簡潔起見，在此省略進一步的描述。

如上所述，操作電壓V _LG可以是支援DVS的電源42_1提供的動態操作電壓，操作電壓V _AO可以是常開電壓，即電源42_2提供的固定操作電壓。在本實施例中，在低性能要求下，器件402_2(即SRAM位元單元)可以根據固定操作電壓(即操作電壓V _AO為常開電壓)操作，如第5圖中所示的性能範圍PR1所示。並且在高性能要求下，可以根據動態操作電壓(即操作電壓V _LG)操作，如第5圖中的電壓範圍VR2和性能範圍PR2所示。在本發明的一些實施例中，當電源開關406與606均選擇操作電壓V _AO作為目標操作電壓V_IN與VIN_IN2時，電源42_1可被關閉以節省靜態電流。需要說明的是，在本實施例中，器件(例如SRAM控制電路)402_1和器件404均根據所選擇的電源開關406輸出的同一目標操作電壓V_IN進行操作，和/或，所選擇的電源開關406輸出的目標操作電壓V_IN可以與所選擇的電源開關606輸出的目標操作電壓V_IN2相同或不同，這取決於實際應用的需要。

本領域的技術人員將容易地觀察到在保留本發明的教導的同時可以對裝置和方法進行許多修改和改變。因此，上述公開內容應被解釋為僅受所附請求項的限制。

10:半導體封裝 100:半導體晶粒 12_1-12_N:電源 102_1-102_N:器件 106:電源開關 108_1-108_N:電源輸入節點 110:電源輸出節點 112:開關電路 212_1, 212_2:輸入電源墊 214:輸出電源墊 208_1, 208_2, 210:凸塊 202_1, 202_2:器件 204_1, 204_2:器件 400:半導體晶粒 40:半導體封裝 402_1, 402_2, 404:器件 406:電源開關 414:功能邏輯 416:單軌保持觸發器 418:電力電子電路 422:主觸發器電路 424:影子觸發器電路 408_1, 408_2:電源輸入節點 410:電源輸出節點 412:開關電路 401: SRAM模組 60:半導體封裝 600:半導體晶粒 606:電源開關 608_1, 608_2:電源輸入墊 612:開關電路 610:電源輸出墊

附圖（其中，相同的數字表示相同的組件）示出了本發明實施例。包括的附圖用以提供對本發明實施例的進一步理解，以及，附圖被併入並構成本發明實施例的一部分。附圖示出了本發明實施例的實施方式，並且與說明書一起用於解釋本發明實施例的原理。可以理解的是，附圖不一定按比例繪製，可以示出一些部件與實際實施中的尺寸不成比例以清楚地說明本發明實施例的概念。第1圖是根據本發明實施例示出的具有晶粒上電源開關的第一半導體晶粒的示意圖。第2圖是根據本發明實施例示出的具有晶粒上電源開關的半導體晶粒的截面示意圖。第3圖是根據本發明實施例示出的針對不同性能要求的不同操作電壓V _MIN、V _DYN的示意圖。第4圖是根據本發明實施例示出的具有晶粒上電源開關的第二半導體晶粒的示意圖。第5圖是根據本發明實施例示出的針對不同性能要求的不同操作電壓V _AO、V _LG的示意圖。第6圖是根據本發明實施例示出的具有晶粒上電源開關的第三半導體晶粒的示意圖。

10:半導體封裝 100:半導體晶粒 12_1-12_N:電源 102_1-102_N:器件 106:電源開關 108_1-108_N:電源輸入節點 110:電源輸出節點 112:開關電路

Claims

一種半導體晶粒，其中，包括：晶粒上電源開關，包括：多個電源輸入節點，分別從多個不同的電源接收多個操作電壓；電源輸出節點，用於輸出從所述多個操作電壓中選擇的目標操作電壓；以及開關電路，用於選擇性地將多個電源輸入節點中一個耦接到電源輸出節點；以及目標器件，用於根據所述晶粒上電源開關提供的目標操作電壓進行操作；其中，所述晶粒上電源開關和所述目標器件是半導體晶粒中分離的電路塊；其中，所述多個電源輸入節點分別為多個電源輸入墊，所述電源輸出節點為電源輸出墊，其中，在多個電源輸入墊和電源輸出墊中的每一個上形成一個凸塊，所述凸塊被形成在所述半導體晶粒的表面上。
如請求項1所述的半導體晶粒，其中，所述目標器件是記憶體器件。
如請求項2所述的半導體晶粒，其中，所述記憶體器件是靜態隨機存取記憶體(SRAM)。
如請求項1所述的半導體晶粒，其中，所述多個操作電壓中一個是固定操作電壓。
如請求項1所述的半導體晶粒，其中，所述多個操作電壓中一個是動態操作電壓。
如請求項1所述的半導體晶粒，其中，所述晶粒上電源開關僅具有兩個電源輸入節點。
如請求項1所述的半導體晶粒，其中，所述目標器件包括：功能邏輯；單軌保持觸發器，包括：主觸發器電路；影子觸發器電路；以及電源軌，用於傳送由所述晶粒上電源開關提供的目標操作電壓，其中，所述電源軌為所述主觸發器電路和所述影子觸發器電路供電；以及電力電子電路，用於控制是否將所述目標操作電壓提供給所述功能邏輯和所述主觸發器電路。
如請求項7所述的半導體晶粒，其中，所述多個操作電壓中一個是常開電壓。
如請求項8所述的半導體晶粒，其中，當所述目標操作電壓不是常開電壓時，所述目標操作電壓通過所述電力電子電路被提供給所述功能邏輯和所述主觸發器電路，並且被提供給所述影子觸發器電路。
如請求項8所述的半導體晶粒，其中，當所述目標操作電壓是常開電壓時，所述目標操作電壓不通過所述電力電子電路提供給所述功能邏輯和所述主觸發器電路，所述目標操作電壓被提供給所述影子觸發器電路。
如請求項8所述的半導體晶粒，其中，當所述目標操作電壓是常開電壓時，所述目標操作電壓通過所述電力電子電路被提供給所述功能邏輯和所述主觸發器電路，並且被提供給所述影子觸發器電路。
一種半導體晶粒，包括：第一器件，用於根據來自第一電源的第一操作電壓進行操作；晶粒上電源開關，包括：多個電源輸入節點，用以分別從多個不同的電源接收多個操作電壓，其中所述多個操作電壓包括所述第一操作電壓；電源輸出節點，用於輸出從所述多個操作電壓中選擇的目標操作電壓；以及開關電路，用於選擇性地將所述多個電源輸入節點中一個耦接到所述電源輸出節點；以及目標器件，用於根據所述晶粒上電源開關提供的所述目標操作電壓進行操作；其中，所述多個電源輸入節點分別為多個電源輸入墊，所述電源輸出節點為電源輸出墊，其中，在多個電源輸入墊和電源輸出墊中的每一個上形成一個凸塊，所述凸塊被形成在所述半導體晶粒的表面上。
如請求項12所述的半導體晶粒，其中，所述晶粒上電源開關僅具有兩個電源輸入節點。
如請求項13所述的半導體晶粒，還包括：第二器件，用於根據來自第二電源的第二操作電壓操作；其中，所述多個操作電壓還包括所述第二操作電壓。
如請求項12所述的半導體晶粒，其中，所述目標器件是記憶體器件。
如請求項15所述的半導體晶粒，其中，所述記憶體器件是靜態隨機存取記憶體(SRAM)。
如請求項12所述的半導體晶粒，其中，所述第一操作電壓是固定操作電壓，或者，所述第一操作電壓是動態操作電壓。
如請求項12所述的半導體晶粒，其中，所述目標器件包括：功能邏輯；單軌保持觸發器，包括：主觸發器電路；影子觸發器電路；以及電源軌，用於傳送由所述晶粒上電源開關提供的目標操作電壓，其中所述電源軌為所述主觸發器電路和所述影子觸發器電路供電；以及電力電子電路，用於控制是否將所述目標操作電壓提供給所述功能邏輯和所述主觸發器電路。
如請求項18所述的半導體晶粒，其中，所述第一器件是記憶體器件。
如請求項19所述的半導體晶粒，其中，所述記憶體器件是靜態隨機存取記憶體(SRAM)。
如請求項18所述的半導體晶粒，其中，所述第一器件還用於根據從所述晶粒上電源開關提供的目標操作電壓來操作。
如請求項18所述的半導體晶粒，還包括：另一晶粒上電源開關，包括：多個電源輸入節點，用以接收包含所述第一操作電壓的所述多個操作電壓；電源輸出節點，用於輸出選自所述多個操作電壓中的所述另一目標操作電壓；以及開關電路，用以選擇性地將所述多個電源輸入節點中的一者耦接至所述電源輸出節點；其中，所述第一器件還用於根據從所述另一晶粒上電源開關提供的所述另一目標操作電壓來操作。
如請求項18所述的半導體晶粒，其中，當所述目標器件由於所述目標操作電壓的選擇而在正常模式下操作時，通過所述電力電子電路，所述目標操作電壓被提供給所述功能邏輯和所述主觸發器電路，並且所述目標操作電壓被提供給所述影子觸發器電路。
如請求項18所述的半導體晶粒，其中，當所述目標器件由於所述目標操作電壓的選擇而在省電模式下操作時，所述目標操作電壓不通過所述電力電子電路提供給所述功能邏輯和所述主觸發器電路，所述目標操作電壓被提供給所述影子觸發器電路。
如請求項18所述的半導體晶粒，其中，當所述目標器件由於所述目標操作電壓的選擇而在省電模式下操作時，通過所述電力電子電路，所述目標操作電壓被提供給所述功能邏輯和所述主觸發器電路，並且所述目標操作電壓被提供給所述影子觸發器電路。