JP2005018240A - 複数チップ搭載装置及び電源供給制御方法 - Google Patents

Abstract

【課題】処理状態におかれない、あるいは処理状態におかれることが不要とされているチップでの消費電力そのものを発生させないこと。
【解決手段】同一パッケージ内に、通常チップ１２，１３以外に、電源制御用チップ１１及び電源供給オン／オフ用チップ１４が含まれた状態で、電源制御用チップ１１では、全体としての処理負荷の大きさ等により通常チップ１２，１３対応の電源供給制御信号が発生されているが、これら電源供給制御信号に基づき、電源供給オン／オフ用チップ１４では、通常チップ１２，１３各々への電源供給が実際にオン／オフされるようにした。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電源制御用チップからの電源供給制御信号に基づき、電源供給オン／オフ用チップでは、通常の処理に使用される通常チップへの電源供給が実際にオン／オフされるように構成された複数チップ搭載装置や電源供給制御方法に関する。
【０００２】
【従来の技術】
これまでにも、データ処理装置一般での消費電力を抑制することが考えられている。その消費電力が抑制されるべく、例えばスタンバイ（待機）状態では、活性状態におかれることが不要な機能ブロックへのクロック信号やデータは、その機能ブロックへのクロック信号の供給が停止されたり、その機能ブロックへのデータの状態遷移が停止されている。
【０００３】
一方、以上とは別に、近年の微細化プロセス（例えば９５ｎｍ，６５ｎｍ）においては、集積率は上がり、動作電流そのものは減ってはいるが、動作そのものとは関係の無いオフリーク電流が増大しているのが実情である。これがために、チップ全体の消費電力が前世代のプロセスに比し、減らないか、あるいは、むしろ、逆に増える傾向にある。このような事情は、ＳＯＣ（ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐであり、いわゆる、システムＬＳＩに相当）を補完する存在として、近年、注目を集めているＳＩＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）でも同様となっている。
【０００４】
因みに、特許文献１には、１チップとしてのシステムＬＳＩ中のロジック回路には電源スイッチが設けられた上、スタンバイ状態では、その電源スイッチが遮断されることで、リーク電流が低減化されている。同時にまた、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路では、基板バイアスが制御されることで、リーク電流が低減化されている。
【０００５】
【特許文献１】
特開２００３―１３２６８３号公報
【０００６】
【発明が解決しようとする課題】
以上のように、これまでにあっては、スタンバイ状態での消費電力が低減化されるべく、クロック信号の供給停止やデータの状態遷移の停止、といった対策が採られている。しかしながら、近年の最先端プロセスでは、消費電力においてオフリーク電流の占める割合が支配的であることから、それら対策によって、消費電力の低減化を図ることは、もはや、無意味なものとなっている。
【０００７】
本発明の目的は、複数のチップが同一パッケージ内に封止された状態として搭載されてなる複数チップ搭載装置を対象として、何等かの通常の処理に使用されるチップ（これを、便宜上、通常チップとして定義）のうち、処理状態におかれない、あるいは処理状態におかれることが不要とされている通常チップでのオフリーク電流は当然として、消費電力そのものも発生されないようにした複数チップ搭載装置や電源供給制御方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の複数チップ搭載装置は、通常チップと、電源供給制御ブロックを少なくとも含む電源制御用チップと、この電源制御用チップにおける電源供給制御ブロックからの電源供給制御信号に基づき、少なくとも、通常チップへの電源供給を実際にオン／オフする電源供給オン／オフ用チップとを含むように、構成されたものである。即ち、電源制御用チップからの電源供給制御信号に基づき、電源供給オン／オフ用チップでは、通常チップへの電源供給が実際にオン／オフされるようにしたものである。
【０００９】
電源制御用チップにおける電源供給制御ブロックでは、全体としての処理負荷の大きさや処理要求種別から、処理状態におかれない、あるいは処理状態におかれることが不要とされている通常チップが識別可能とされているが、これら通常チップに対しての電源供給が強制的に停止されることで、これら通常チップでのオフリーク電流は当然として、消費電力そのものも発生されなくなるものである。
【００１０】
【発明の実施の形態】
以下、本発明の一実施の形態を図１から図６により説明する。
先ず本発明の具体的説明に先立って、その概要について説明すれば、本発明は、複数チップ搭載装置、具体的にはＳＩＰを対象として、ＳＩＰ全体でのオフリーク電流、したがって、消費電力を低減化させることを目的として、最先端の微細化プロセスで製造された通常チップ（ロジック回路等）とは別に、電源制御用チップと電源供給オン／オフ用チップが新たに設けられるようにし、電源制御用チップからの電源供給制御信号に基づき、電源供給オン／オフ用チップでは、通常チップへの電源供給がオン／オフされるようにしたものである。
【００１１】
以上のように、処理状態におかれない、あるいは処理状態におかれることが不要とされている通常チップへの電源供給は停止されることで、これら通常チップでのオフリーク電流は当然として、消費電力も発生されないことになる。尤も、チップ単位での電源供給制御だけでなく、通常チップが複数ブロックに分割された上、ブロック単位での電源供給が可能とされている場合には、ブロック単位で電源供給をオン／オフすることも可能である。
【００１２】
因みに、電源制御用チップ及び電源供給オン／オフ用チップについて補足説明すれば、電源制御用チップ自体は電源制御専用として設けられてもよいが、通常チップの一部機能として電源制御機能を持たせるようにしてもよい。また、電源供給オン／オフ用チップとしては、例えばバイポーラ素子等からなる、複数のアナログスイッチ各々が単にオン／オフ制御可能として構成されればよいことから、最先端の微細化プロセスにより製造される必要はなく、ＳＩＰの特徴を活かし、前世代プロセスにより製造されるか、あるいはバイポーラ素子等で構成されればよく、本発明の実施上、コスト増は抑制可能となっている。
【００１３】
さて、本発明について具体的に説明すれば、本発明による複数チップ搭載装置の一例での基本的な内部構成を図１に示す。図示のように、その複数チップ搭載装置１には、電源制御用チップ１１、通常チップ１２，１３及び電源供給オン／オフ用チップ１４が同一パッケージ内に封止された状態として搭載された上、複数チップ搭載装置１外部からはまた、電源が導入されている。これにより、常時、電源投入状態におかれている電源制御用チップ１１からの電源供給制御信号に基づき、同じく、常時、電源投入状態におかれている電源供給オン／オフ用チップ１４では、通常チップ１２，１３各々への電源供給がオン／オフ可能とされている。
【００１４】
以上の構成により、通常チップ１２，１３各々への電源供給がオフされる場合には、そのチップでオフリーク電流が発生する余地がないばかりか、そのチップでの消費電力もまた、発生する余地はなく、したがって、複数チップ搭載装置１全体での消費電力の低減化が図れることになる。因みに、この場合での電源制御用チップ１１としては、電源制御専用のものでも、また、一部機能として電源制御機能を持たせた通常チップでもよい。
【００１５】
以上のように、電源制御用チップ１１により通常チップ１２，１３各々への電源供給がオン／オフされているが、通常チップ１２，１３各々が如何にオン／オフ制御されるかは、例えば全体としての処理負荷の大きさ如何によるものとなっている。電源制御用チップ１１でその処理負荷の大きさを判断の上、重処理負荷と判断された場合には、通常チップ１２，１３及び電源制御用チップ１１で処理が行われるように、通常チップ１２，１３各々には電源が供給される。また、中・軽処理負荷やアイドル状態と判断された場合は、通常チップ１２，１３でともに処理が行われるか、あるいは何れか一方で処理が行われるように、該当通常チップには電源が供給されるようになっている。
【００１６】
全体としての処理負荷の大きさ以外にはまた、例えばチップの機能種別に着目の上、複数チップ搭載装置１外部からの処理要求に係る機能種別に対応する通常チップに電源を供給することが考えられる。より具体的に、例えば通常チップ１２，１３がそれぞれＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）エンコードＬＳＩ、ＭＰＥＧデコードＬＳＩであり、また、電源制御用チップ１１がシステム制御用ＬＳＩである場合を想定すれば、以下のようである。
【００１７】
即ち、映像が何等かのメディアに記録される際には、ＭＰＥＧエンコードＬＳＩが必要とされるので、通常チップ１２に電源が供給されるようにすればよい。また、そのメディアに記録されている映像が再生される際には、ＭＰＥＧデコードＬＳＩが必要となるので、通常チップ１３に電源が供給されるようにする。更に、映像が記録されながら、映像が再生される際には、通常チップ１２，１３にはともに電源が供給されるようにする。当然のことながら、映像の記録も再生も行われない場合は、通常チップ１２，１３にはともに電源が供給されない。
【００１８】
本発明による複数チップ搭載装置の一例での基本的な内部構成とその動作について説明したが、通常チップ１２，１３各々への電源供給は必ずしもチップ単位で行われるとは限らなく、場合によっては、全てのチップ、またはそれらチップの一部はブロック単位で行われるようにしてもよい。このような場合での内部構成を図２に示す。図示のように、通常チップ１３に対する電源供給はチップ単位で行われているが、機能上、４ブロックに予め分割されている通常チップ１２に対しては、より極め細かく、ブロック単位で電源供給を行うことが可能とされている。
【００１９】
更にまた、通常チップにおける複数ブロックのうち、一部のブロックに電源供給制御機能を持たせ、残りのブッロク各々対する電源供給制御をブロック単位で行うことも考えられる。この場合での内部構成を図３に示す。図示のように、例えば通常チップ１５，１６各々はともに４分割された上、そのうちの１つのブロックは電源供給制御ブロック（斜線表示）とされている。したがって、このような場合には、それら電源供給制御ブロックにより、残りのブロック（非電源供給制御ブロック）や通常チップ１３に対する電源供給制御が、電源供給オン／オフ用チップ１４を介し行われることになる。残りのブロックはブロック単位で、また、通常チップ１３はチップ単位で電源供給が制御されればよいものである。
【００２０】
ここで、電源供給オン／オフ用チップ１４の一例での具体的構成について説明すれば、図４に示すようである。図示のように、本例では、３つの電源供給先（チップ、あるいはブロック）各々に対し電源供給制御が行われる場合が想定されている。それら電源供給先各々に対してスイッチ素子（バイポーラトランジスタやｐ／ｎチャネルＭОＳトランジスタ、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）スイッチ等）１４１〜１４３が設けられた上、チップ外部からの電源は、同じく、チップ外部からの電源供給制御信号によりオン／オフされている。場合によっては、スイッチ素子１４１〜１４３はスイッチング・レギュレータに置換された上、電源供給制御信号によりその出力電圧の電源供給先への可否が制御されるようにしてもよい。
【００２１】
既述のように、電源供給オン／オフ用チップ１４自体は最先端の微細化プロセスにより製造される必要はなく、ＳＩＰの特徴を活かし、前世代プロセスにより製造されるか、あるいはバイポーラ素子等で構成されればよく、本発明の実施上、コスト増が抑制可能となっている。この点からして、以上のような電源制御は、ＳＯＣ，即ち、システムＬＳＩにそのまま適用され得ないものとなっている。
【００２２】
最後に、ＳＩＰの構造について一般的に説明すれば、先ず図５に横構造型のＳＩＰを模式的に示す。図５に示すように、例えばシリコン、または有機基板から作成されたインターポーザ基板５１上には電源配線５４，５５や信号配線５６が形成されているが、これら電源配線５４，５５、信号配線５６に対しては、複数のチップ５２，５３が所定に位置決め搭載される。これら配線５４〜５６とチップ５２，５３との接続は、ボンディングパッド５８間がワイヤー５７によりボンディング接続されるか、またはバンプ５９を用い接続される。この場合、既述の電源供給オン／オフ用チップ１４は、例えばチップ５２の如くに搭載される。
【００２３】
次に、図６に模式的に示されている縦構造型のＳＩＰについて説明すれば、図示のように、複数のチップ６１，６２は縦方向に積層された状態として、インターポーザ基板５１上に所定に位置決め搭載される。これらチップ６１，６２の電源配線や信号配線との接続は、ボンディングパッド５８間がワイヤー５７によりボンディング接続されるか、またはバンプパッド６０を介しバンプ５９により接続される。この場合、既述の電源供給オン／オフ用チップ１４は、チップ６１，６２の何れかとして搭載される。
【００２４】
以上、本発明者によってなされた発明を実施の形態に基づき、具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変更可能であることはいうまでもない。
【００２５】
【発明の効果】
複数搭載されているチップのうち、処理状態におかれない、あるいは処理状態におかれることが不要とされているチップでのオフリーク電流は当然として、消費電力そのものも発生されない複数チップ搭載装置や電源供給制御方法が提供される。
【図面の簡単な説明】
【図１】本発明による複数チップ搭載装置の一例での基本的な内部構成を示す図である。
【図２】通常チップ各々への電源供給が、一部、ブロック単位で行われる場合でのその内部構成を示す図である。
【図３】電源供給制御ブロックを含む通常チップにより、非電源供給制御ブロック等に対する電源供給制御が行われる場合での内部構成を示す図である。
【図４】電源供給オン／オフ用チップの一例での具体的構成を示す図である。
【図５】横構造型のＳＩＰの構造を示す図である。
【図６】同じく、縦構造型のＳＩＰの構造を示す図である。
【符号の説明】
１…複数チップ搭載装置、１１…電源制御用チップ、１２，１３…通常チップ、１４…電源供給オン／オフ用チップ

Claims (8)

1. 複数のチップが同一パッケージ内に封止された状態として搭載されてなる複数チップ搭載装置であって、
   電源の供給が制御可能とされ、且つ通常、何等かの通常の処理に使用される通常チップと、
   電源供給制御ブロックを少なくとも含む電源制御用チップと、
   該電源制御用チップにおける電源供給制御ブロックからの電源供給制御信号に基づき、少なくとも、上記通常チップへの電源供給を実際にオン／オフする電源供給オン／オフ用チップと
   を含む複数チップ搭載装置。
2. 請求項１記載の複数チップ搭載装置において、
   上記電源制御用チップでは、全体としての処理負荷が大なる程に、多くの通常チップに電源が供給されるべく、通常チップ各々への電源供給が制御される複数チップ搭載装置。
3. 請求項１記載の複数チップ搭載装置において、
   上記電源制御用チップでは、処理要求に係る機能種別に対応する通常チップに電源が供給されるべく、通常チップ各々への電源供給が制御される複数チップ搭載装置。
4. 請求項１記載の複数チップ搭載装置において、
   上記電源制御用チップでは、通常チップが２以上のブロックに分割されているか、または上記電源制御用チップが非電源供給制御ブロックを含むか、少なくとも何れかに該当する場合、通常チップ、非電源供給制御ブロック各々への電源供給はブロック単位で行われるべく、ブロック各々への電源供給が制御される複数チップ搭載装置。
5. 複数のチップが同一パッケージ内に封止された状態として搭載されてなる複数チップ搭載装置における電源供給制御方法であって、
   電源供給制御ブロックを少なくとも含む電源制御用チップから、電源の供給が制御可能とされ、且つ通常、何等かの通常の処理に使用される通常チップ対応の電源供給制御信号を発行する電源供給制御信号発行ステップと、
   該電源供給制御信号発行ステップで発行された電源供給制御信号に基づき、電源供給オン／オフ用チップで上記通常チップへの電源供給を実際にオン／オフする電源供給オン／オフステップと
   を含む電源供給制御方法。
6. 請求項５記載の電源供給制御方法において、
   上記電源供給制御信号発行ステップでは、処理負荷が大なる程に、多くの通常チップ各々に電源が供給されるべく、通常チップ対応に電源供給制御信号が発行される電源供給制御方法。
7. 請求項５記載の電源供給制御方法において、
   上記電源供給制御信号発行ステップでは、処理要求に係る機能種別に対応する通常チップに電源が供給されるべく、通常チップ対応に電源供給制御信号が発行される電源供給制御方法。
8. 請求項５記載の電源供給制御方法において、
   上記電源供給制御信号発行ステップでは、通常チップが２以上のブロックに分割されているか、または電源制御用チップが非電源供給制御ブロックを含むか、少なくとも何れかに該当する場合、通常チップ、非電源供給制御ブロック各々への電源供給はブロック単位で行われるべく、ブロック対応に電源供給制御信号が発行される電源供給制御方法。

Images