TWI870188B

TWI870188B - 半導體裝置及其製造方法

Info

Publication number: TWI870188B
Application number: TW113100290A
Authority: TW
Inventors: 楊文忠; 涂瑞能; 何美玲
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2024-01-03
Filing date: 2024-01-03
Publication date: 2025-01-11
Also published as: TW202529530A

Abstract

半導體裝置及其製造方法。半導體裝置包括多個字元線結構以及絕緣結構。多個字元線結構設置於基底上。多個字元線結構的每一個包括浮置閘極、控制閘極、第一罩幕層及第二罩幕層。控制閘極設置於浮置閘極之上。第一罩幕層設置於控制閘極之上，其中第一罩幕層的材料包括氮化物。第二罩幕層設置於第一罩幕層上，其中第二罩幕層的材料包括半導體。絕緣結構設置於多個字元線結構上並包覆多個字元線結構的第二罩幕層的頂面及側壁。相鄰的多個字元線結構之間具有空氣間隙。

Description

半導體裝置及其製造方法

本發明是有關於一種裝置及其製造方法，且特別是有關於一種半導體裝置及其製造方法。

快閃記憶體由於具有可多次進行資料之存入、讀取、抹除等動作，且存入之資料在斷電後也不會消失之優點，所以已成為個人電腦和電子產品所廣泛採用的一種非揮發性記憶體元件。

隨著科技的進步，各類電子產品皆朝向輕薄短小的趨勢發展。然而，在這趨勢之下，快閃記憶體的臨界尺寸亦逐漸縮小，其導致快閃記憶體的製程將面臨許多挑戰。舉例來說，在快閃記憶體的積集度不斷提升的情況下，記憶胞之間的耦合干擾也隨著提高，進而影響快閃記憶體的耐用度與可靠度。

本發明提供一種半導體裝置及其製造方法，可使半導體裝置的閘極耦合率提升。

本發明的半導體裝置包括多個字元線結構以及絕緣結構。多個字元線結構設置於基底上。多個字元線結構的每一個包括浮置閘極、控制閘極、第一罩幕層及第二罩幕層。控制閘極設置於浮置閘極之上。第一罩幕層設置於控制閘極之上，其中第一罩幕層的材料包括氮化物。第二罩幕層設置於第一罩幕層上，其中第二罩幕層的材料包括半導體。絕緣結構設置於多個字元線結構上並包覆多個字元線結構的第二罩幕層的頂面及側壁。相鄰的多個字元線結構之間具有空氣間隙。

在本發明的一實施例中，上述的絕緣結構還延伸至多個字元線結構的側壁上。

在本發明的一實施例中，上述的絕緣結構還自多個字元線結構的側壁延伸至相鄰的多個字元線結構之間的基底之上。

在本發明的一實施例中，上述的空氣間隙被絕緣結構環繞。

在本發明的一實施例中，上述的多個字元線結構的每一個還包括保護層，保護層部分覆蓋控制閘極的側壁。

在本發明的一實施例中，上述的控制閘極包括第一控制閘極以及第二控制閘極。第一控制閘極的材料包括多晶矽。第二控制閘極設置於第一控制閘極上，其中第二控制閘極的材料包括金屬。保護層位於第一控制閘極的側壁上。

在本發明的一實施例中，上述的第二控制閘極直接接觸空氣間隙。

在本發明的一實施例中，上述的第二罩幕層具有倒角結構。

在本發明的一實施例中，上述的第二罩幕層的最大寬度大於第一罩幕層的最大寬度。

在本發明的一實施例中，上述的第二罩幕層的側壁基本上與第一罩幕層的側壁切齊。

本發明的半導體裝置的製造方法包括以下步驟。在基底上形成彼此分離的多個堆疊結構。多個堆疊結構的每一個包括浮置閘極、控制閘極、第一罩幕層以及第二罩幕材料層。控制閘極設置於浮置閘極之上。第一罩幕層設置於控制閘極之上，其中第一罩幕層的材料包括氮化物。第二罩幕材料層設置於第一罩幕層上，其中第二罩幕材料層的材料包括半導體。對第二罩幕材料層進行磊晶生長製程。對經磊晶生長製程的第二罩幕材料層進行氧化製程，其中第二罩幕材料層的外圍被氧化而形成為頂蓋層，而第二罩幕材料層未被氧化的部分形成為第二罩幕層。

在本發明的一實施例中，上述的在對經磊晶生長製程的第二罩幕材料層進行氧化製程之後，相鄰的多個堆疊結構的頂蓋層彼此橫向連接，而使相鄰的多個堆疊結構之間的空間被密封而形成空氣間隙。

在本發明的一實施例中，上述在對經磊晶生長製程的第二罩幕材料層進行氧化製程之前，相鄰的多個堆疊結構的第二罩幕材料層彼此連接。

在本發明的一實施例中，上述相鄰的多個堆疊結構的頂蓋層之間的最短距離小於相鄰的多個堆疊結構的控制閘極之間的最短距離。

在本發明的一實施例中，上述的製造方法還包括形成層間介電層於頂蓋層上，層間介電層在多個堆疊結構之上橫向連接。

在本發明的一實施例中，上述的層間介電層通過相鄰的多個堆疊結構的頂蓋層之間的間隙形成於堆疊結構的側壁上。

在本發明的一實施例中，上述的層間介電層將多個堆疊結構的頂蓋層之間的間隙密封，而於相鄰的多個堆疊結構之間形成空氣間隙。

在本發明的一實施例中，上述的製造方法還包括透過電漿氧化製程，形成保護層於多個堆疊結構的部分側壁上。

基於上述，本發明的半導體裝置透過磊晶成長製程及氧化製程在字元線結構上形成部分絕緣結構，並使絕緣結構相連以在相鄰字元線結構之間形成空氣間隙，使半導體裝置的閘極耦合率提升，進而提升半導體裝置的寫入速度、耐用度並改善字元線結構之間的耦合干擾。此外，透過對磊晶成長製程及氧化製程的控制，可彈性地控制空氣間隙大小以符合製程需求。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。

應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」、或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

另外，文中所提到的方向性用語，例如「上」、「下」等，僅是用以參考圖式的方向，並非用來限制本發明。

圖1A至圖1I是依照本發明一實施例的一種半導體裝置的製造方法的剖視示意圖。圖2A及圖2B是圖1G的其他實施方式的剖視示意圖。

請參考圖1A，首先，在基底102上形成彼此分離的多個堆疊結構100。多個堆疊結構100在第一方向D1上排列，各堆疊結構100包括浮置閘極120、控制閘極140、第一罩幕層150以及第二罩幕材料層160在第二方向D2上堆疊，其中第一方向D1與第二方向D2相交。在一些實施例中，第一方向D1與第二方向D2彼此垂直。控制閘極140設置於浮置閘極120之上。第一罩幕層150設置於控制閘極140之上。第二罩幕材料層160設置於第一罩幕層150上。在本實施例中，堆疊結構100還包括穿隧介電層110以及閘間介電層130。穿隧介電層110設置於基底102與浮置閘極120之間，並在基底102的頂面上延伸以與相鄰堆疊結構100的穿隧介電層110連接。閘間介電層130設置於浮置閘極120與控制閘極140之間。也就是說，多個堆疊結構100的各浮置閘極120、閘間介電層130、控制閘極140、第一罩幕層150以及第二罩幕材料層160在第一方向D1上彼此分離，而多個堆疊結構100的各穿隧介電層110在第一方向D1上彼此連接。

在一些實施例中，基底102包括半導體基底(例如矽、矽鍺或其他合適的半導體材料)、絕緣體上矽（silicon on insulator，SOI）基底或其組合。

在一些實施例中，穿隧介電層110可包括氧化矽。閘間介電層130例如可以是氧化物/氮化物/氧化物（ONO）所構成的複合層，或者是包括氧化矽或氮化矽的單層結構。

在一些實施例中，浮置閘極120可包括多晶矽或其他合適的材料。

在一些實施例中，控制閘極140可包括多晶矽、金屬、其組合或其他合適的材料。在一些實施例中，控制閘極140可以是單層或多層結構。舉例來說，控制閘極140可包括第一控制閘極142及第二控制閘極144。第一控制閘極142位於閘間介電層130上，其材料包括多晶矽。第二控制閘極144位於第一控制閘極142上，第二控制閘極144的材料包括金屬，例如鎢、銅、金、其合金或其他合適的金屬材料。然而，本發明不以此為限，控制閘極140的層數及材料可依實際需求進行選擇。

第一罩幕層150的材料可包括氮化物，例如氮化矽。第二罩幕材料層160的材料包括半導體，例如多晶矽。在一些實施例中，第二罩幕材料層160的材料可為未摻雜的多晶矽。

請參考圖1B，形成保護層170於多個堆疊結構100的部分側壁上。舉例來說，可透過電漿氧化製程，選擇性地在穿隧介電層110的側壁、浮置閘極120的側壁、閘間介電層130的側壁、第一控制閘極142的側壁、第一罩幕層150的側壁及第二罩幕材料層160的頂面與側壁上形成保護層170，但不在第二控制閘極144的側壁上形成保護層170。在一些實施例中，電漿氧化製程為槽平面天線（Slot Plane Antenna，SPA）製程，該SPA製程是一種利用微波槽天線產生電漿來形成氧化物的製程。在一些實施例中，電漿氧化製程的製程溫度在400℃至500℃之間。在一些實施例中，電漿氧化製程包括通入H ₂及O ₂的製程氣體，其中H ₂與O ₂的比為2:1至4:1，如此一來，電漿氧化製程可對非金屬材料氧化，而不氧化金屬材料，因此在圖1B中，僅穿隧介電層110、浮置閘極120、閘間介電層130、第一控制閘極142、第一罩幕層150及第二罩幕材料層160被氧化，而第二控制閘極144基本上不會被氧化。

請參考圖1C，形成犧牲層109於基底102上，並包覆多個堆疊結構100及保護層170。也就是說，犧牲層109填入相鄰堆疊結構100之間的空間並覆蓋保護層170。在一些實施例中，犧牲層109的材料包括光阻、多晶矽或其組合。

請參考圖1D，對犧牲層109進行回蝕刻，以移除部分犧牲層109而暴露出部分保護層170。舉例來說，犧牲層109可回蝕刻至約第一罩幕層150的中間處，使剩餘的犧牲層109的頂面約在第一罩幕層150的中間處。

請參考圖1E，移除被暴露出的保護層170，以使第二罩幕材料層160及部分第一罩幕層150被暴露出。具體來説，第二罩幕材料層160的頂面與側壁及第一罩幕層150的部分側壁被暴露出。剩餘的保護層170位在第一罩幕層150的另一部分側壁上、穿隧介電層110的側壁、浮置閘極120的側壁、閘間介電層130的側壁及第一控制閘極142的側壁上。

請參考圖1F，移除剩餘的犧牲層109。

請參考圖1G，對第二罩幕材料層160進行磊晶生長(epitaxy growth)製程。為了便於描述，在進行磊晶生長製程之前的第二罩幕材料層以符號160表示，在進行磊晶生長製程之後的第二罩幕材料層以符號160’表示。經磊晶生長製程的第二罩幕材料層160’依據原第二罩幕材料層160的晶格排列及製程參數的調控，由第二罩幕材料層160的頂面及側壁向外生長成第二罩幕材料層160’。在一些實施例中，第二罩幕材料層160’的截面形狀為五邊形。在其他實施例中，如圖2A及圖2B所示，經磊晶生長製程的第二罩幕材料層160’的截面形狀還可以為六邊形或類弓形的輪廓。然而，本發明不限於此，第二罩幕材料層160’的截面形狀可以包括橢圓形、矩形、五邊形、六邊形或其他的多邊形形狀。

在一些實施例中，相鄰的堆疊結構100的第二罩幕材料層160’之間具有間隙g1，也就是說，相鄰的第二罩幕材料層160’彼此不相連。在一些實施例中，間隙g1的最短距離d1(即相鄰的第二罩幕材料層160’之間的最短距離)小於相鄰的第二控制閘極144之間的最短距離d2。相鄰的第二控制閘極144之間的最短距離d2及間隙g1的最短距離d1可依實際需求調整，本發明不以此為限。舉例來說，間隙g1的最短距離d1可小於第二控制閘極144之間的最短距離d2的1/3(即 )，以使間隙g1在後續進行氧化製程時被密封。

請參考圖1H，對經磊晶生長製程的第二罩幕材料層160’進行氧化製程P，其中第二罩幕材料層160’的外圍被氧化而形成為頂蓋層182，而第二罩幕材料層160’未被氧化的部分形成為第二罩幕層160’’。藉此，穿隧介電層110、浮置閘極120、閘間介電層130、控制閘極140、第一罩幕層150以及第二罩幕層160’’可構成堆疊結構100’或稱為字元線結構100’，而頂蓋層182設置於堆疊結構100’上。在一些實施例中，氧化製程P可以類似於上述的電漿氧化製程，以使第二罩幕材料層160’由外而內被氧化。在一些實施例中，在經氧化製程P之後所得的頂蓋層182的輪廓大於進行氧化製程P之前的第二罩幕材料層160’(如圖1G所示)的輪廓。從另一個角度而言，在經氧化製程P之後所得的頂蓋層182與第二罩幕層160’’的體積的總和大於進行氧化製程P之前的第二罩幕材料層160’的體積。

在圖1H中，第二罩幕層160’’有凸出於第一罩幕層150的側壁150a的凸出部分pr，使得第二罩幕層160’’在第一方向D1上的最大寬度W2大於第一罩幕層150在第一方向D1上的最大寬度W1。舉例來說，凸出部分pr位於第二罩幕層160’’的側壁160d上。然而，本發明不以此為限，在其他實施例中，上述第二罩幕層160’’凸出於第一罩幕層150的側壁150a的部分pr也可能在氧化製程P中被氧化。

在一些實施例中，第二罩幕層160’’具有倒角結構C。具體來説，在圖1H中，第二罩幕層160’’的頂面160a與斜面160b連接，其中該頂面160a與斜面160b之間的夾角θ大於90度。在一些實施例中，斜面160b與凸出部分pr的側壁160c連接。在一些實施例中，第二罩幕層160’’的下部的側壁160d與第一罩幕層150的側壁150a基本上切齊。也就是說，凸出部分pr凸出於第二罩幕層160’’的下部。

在一些實施例中，相鄰的堆疊結構100’的頂蓋層182彼此橫向連接，而使相鄰的堆疊結構100’之間的空間被密封而形成空氣間隙AG。在一些實施例中，空氣間隙AG直接接觸第二控制閘極144。在一些實施例中，空氣間隙AG在第一方向D1的最大寬度W為相鄰的第二控制閘極144之間在第一方向D1上的最短距離d2。如此一來，透過空氣間隙比(air gap ratio)的提升，可提升閘極耦合率(gate coupling ratio)。

在一些實施例中，穿隧介電層110、浮置閘極120、閘間介電層130、第一控制閘極142、第一罩幕層150也可能在氧化製程P中被氧化，而使保護層170略為增厚，但本發明不以此為限。在一些實施例中，保護層170在經過氧化製程P後仍維持相同的厚度。

請參考圖1I，形成層間介電層184於頂蓋層182上，且層間介電層184在多個堆疊結構100’之上橫向連接。頂蓋層182與層間介電層184可構成絕緣結構180。在一些實施例中，層間介電層184的材料可包括氧化矽或其他合適的絕緣材料。由於相鄰的頂蓋層182在層間介電層184形成之前已橫向相連，層間介電層184僅會形成在頂蓋層182上，而不會進入空氣間隙AG中，使得相鄰堆疊結構100’之間的空氣間隙AG可最大化。

在圖1I中，以虛線表示頂蓋層182與層間介電層184之間的介面，其是為了方便說明，而非用以限定本發明。應理解若頂蓋層182與層間介電層184由相同材料構成，其兩者之間的介面實際上可能難以區分。

經由上述製程可大致上完成半導體裝置10的製造。由於頂蓋層182在氧化製程期間將相鄰堆疊結構100’之間的空間密封而使空氣間隙AG最大化，如此一來閘極耦合率可顯著提升，進而提升半導體裝置10的效能(包括提升寫入速度、耐用度並改善字元線結構之間的耦合干擾)。

請參考圖1I，半導體裝置10包括多個字元線結構100’以及絕緣結構180。多個字元線結構100’設置於基底102上，其中多個字元線結構100’的每一個包括浮置閘極120、控制閘極140、第一罩幕層150以及第二罩幕層160’’。控制閘極140設置於浮置閘極120之上。第一罩幕層150設置於控制閘極140之上，其中第一罩幕層150的材料包括氮化物，例如氮化矽或其他合適的氮化物材料。第二罩幕層160’’設置於第一罩幕層150上，其中第二罩幕層160’’的材料包括半導體，例如多晶矽或其他合適的半導體材料。絕緣結構180設置於多個字元線結構100’上並包覆多個字元線結構100’的第二罩幕層160’’的頂面及側壁。相鄰的字元線結構100’之間具有空氣間隙AG。

多個字元線結構100’的每一個還包括穿隧介電層110以及閘間介電層130。穿隧介電層110設置於基底102上並在基底102的頂面上延伸，以與相鄰字元線結構100’的穿隧介電層110連接。閘間介電層130設置於浮置閘極120與控制閘極140之間。

在一些實施例中，絕緣結構180可以包括多個頂蓋層182及層間介電層184。多個頂蓋層182分別設置於第二罩幕層160’’上，層間介電層184設置於多個頂蓋層182上。在一些實施例中，絕緣結構180的材料包括氧化矽或其他合適的絕緣材料。

在一些實施例中，控制閘極140可以是單層或多層結構。舉例來說，控制閘極140可包括第一控制閘極142及第二控制閘極144。第一控制閘極142位於閘間介電層130上，其材料包括多晶矽。第二控制閘極144位於第一控制閘極142上，第二控制閘極144的材料包括金屬，例如鎢、銅、金、其合金或其他合適的金屬材料。然而，本發明不以此為限，控制閘極140的層數及材料可依實際需求進行選擇。

在一些實施例中，第二罩幕層160’’具有倒角結構C。在一些實施例中，第二罩幕層160’’的最大寬度W2大於第一罩幕層150的最大寬度W1。

在一些實施例中，多個字元線結構100’的每一個還包括保護層170，保護層170部分覆蓋控制閘極140的側壁。舉例來說，保護層170覆蓋第一控制閘極142的側壁，但不覆蓋第二控制閘極144的側壁。在一些實施例中，保護層170還覆蓋穿隧介電層110、浮置閘極120以及閘間介電層130的側壁。

在一些實施例中，第二控制閘極144直接接觸空氣間隙AG，保護層170直接接觸空氣間隙AG。

在圖1I中，字元線結構100’的側壁、絕緣結構180及穿隧介電層110所圍出的空間由空氣間隙AG填充，使得相鄰字元線結構100’之間的空氣間隙AG最大化，而可提升閘極耦合率，進而提升半導體裝置10的效能(包括提升寫入速度、耐用度並改善字元線結構之間的耦合干擾)。

圖3A至圖3B是依照本發明另一實施例的一種半導體裝置的製造方法的剖視示意圖。在此必須說明的是，圖3A至圖3B的實施例沿用圖1A至圖1I的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。圖3A可以是延續圖1A至圖1F的製程，相關製程描述可參考前述。

請參考圖3A，接續圖1F的步驟，對第二罩幕材料層160進行磊晶生長(epitaxy growth)製程。為了便於描述，在進行磊晶生長製程之前的第二罩幕材料層以符號160表示，在進行磊晶生長製程之後的第二罩幕材料層以符號160’表示。經磊晶生長製程的第二罩幕材料層160’依據原第二罩幕材料層160的晶格排列及製程參數的調控，由第二罩幕材料層160的頂面及側壁向外生長成第二罩幕材料層160’。在本實施例中，第二罩幕材料層160’的截面形狀為五邊形，然而，本發明不限於此，第二罩幕材料層160’的截面形狀可以包括橢圓形、矩形、五邊形、六邊形或其他的多邊形形狀。

在本實施例中，相鄰的堆疊結構100的第二罩幕材料層160’之間彼此連接，也就是說，相鄰的堆疊結構100的第二罩幕材料層160’之間沒有間隙。舉例來說，堆疊結構100a的第二罩幕材料層160’的一角與相鄰的堆疊結構100b的第二罩幕材料層160’的對應一角恰好彼此接觸且堆疊結構100a的第二罩幕材料層160’與堆疊結構100b的第二罩幕材料層160’在第二方向上D2不重疊，以在進行後續氧化製程時，使堆疊結構100a的第二罩幕材料層160’與堆疊結構100b的第二罩幕材料層160’接觸的部分充分被氧化而使相鄰的堆疊結構100電性隔離。若堆疊結構100a的第二罩幕材料層160’與堆疊結構100b的第二罩幕材料層160’過度重疊，在進行後續氧化製程時相鄰的堆疊結構100之間重疊的部分可能因氧化不足而無法有效使相鄰的堆疊結構100電隔離，而導致後續裝置操作上的問題。

請參考圖3B，對經磊晶生長製程的第二罩幕材料層160’進行氧化製程P，其中第二罩幕材料層160’的外圍被氧化而形成為頂蓋層182，而第二罩幕材料層160’未被氧化的部分形成為第二罩幕層160’’。藉此，穿隧介電層110、浮置閘極120、閘間介電層130、控制閘極140、第一罩幕層150以及第二罩幕層160’’可構成堆疊結構100’或稱為字元線結構100’，而頂蓋層182設置於堆疊結構100’上。在一些實施例中，氧化製程P可以類似於上述的電漿氧化製程，以使第二罩幕材料層160’由外而內被氧化。在一些實施例中，在經氧化製程P之後所得的頂蓋層182的輪廓大於進行氧化製程P之前的第二罩幕材料層160’的輪廓。從另一個角度而言，在經氧化製程P之後所得的頂蓋層182與第二罩幕層160’’的體積的總和大於進行氧化製程P之前的第二罩幕材料層160’的體積。

在一些實施例中，第二罩幕層160’’具有倒角結構C。具體來説，在圖3B中，第二罩幕層160’’的頂面160a與斜面160b連接，其中該頂面160a與斜面160b之間的夾角θ大於90度。在一些實施例中，斜面160b與側壁160d連接，第二罩幕層160’’的側壁160d與第一罩幕層150的側壁150a基本上切齊。也就是說，斜面160b連接於頂面160a與側壁160d之間，第二罩幕層160’’的最大寬度W2基本上等於第一罩幕層150的最大寬度W1。在圖3B中，在第二罩幕層160’’的側壁160d上沒有凸出部分，但本發明不限於此，在其他實施例中，第二罩幕層160’’的側壁160d上也可能有類似於圖1H所示的凸出部分。

在一些實施例中，相鄰的堆疊結構100的頂蓋層182彼此橫向連接，而使相鄰的堆疊結構100之間的空間被密封而形成空氣間隙AG。在一些實施例中，空氣間隙AG直接接觸第二控制閘極144。在一些實施例中，空氣間隙AG在第一方向D1的最大寬度W為相鄰的第二控制閘極144之間在第一方向D1上的最短距離d2。如此一來，透過空氣間隙比(air gap ratio)的提升，可提升閘極耦合率(gate coupling ratio)。

之後可接續類似於圖1I的製程，形成層間介電層184(未繪示)於頂蓋層182上，且層間介電層184在多個堆疊結構100之上橫向連接，但不會形成進入空氣間隙AG中。

經由上述製程可大致上完成半導體裝置20的製造。由於頂蓋層182在氧化製程期間將相鄰堆疊結構100’之間的空間密封而使空氣間隙AG最大化，如此一來閘極耦合率可顯著提升，進而提升半導體裝置20的效能(包括提升寫入速度、耐用度並改善字元線結構之間的耦合干擾)。

請參考圖3B，本實施例之半導體裝置20不同於圖1I的半導體裝置10之處在於，半導體裝置20的字元線結構100’的第二罩幕層160’’的側壁160d與第一罩幕層150的側壁150a基本上切齊。第二罩幕層160’’具有倒角結構C，即第二罩幕層160’’具有連接於頂面160a與側壁160d之間的斜面160b。

圖4A至圖4C是依照本發明另一實施例的一種半導體裝置的製造方法的剖視示意圖。在此必須說明的是，圖4A至圖4C的實施例沿用圖1A至圖1I的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。圖4A可以是延續圖1A至圖1F的製程，相關製程描述可參考前述。

請參考圖4A，接續圖1F的步驟，對第二罩幕材料層160進行磊晶生長(epitaxy growth)製程。為了便於描述，在進行磊晶生長製程之前的第二罩幕材料層以符號160表示，在進行磊晶生長製程之後的第二罩幕材料層以符號160’表示。經磊晶生長製程的第二罩幕材料層160’依據原第二罩幕材料層160的晶格排列及製程參數的調控，由第二罩幕材料層160的頂面及側壁向外生長成第二罩幕材料層160’。在本實施例中，第二罩幕材料層160’的截面形狀為五邊形，然而，本發明不限於此，第二罩幕材料層160’的截面形狀可以包括橢圓形、矩形、五邊形、六邊形或其他的多邊形形狀。

在本實施例中，相鄰的堆疊結構100的第二罩幕材料層160’之間具有間隙g2，也就是說，相鄰的第二罩幕材料層160’彼此不相連。在一些實施例中，間隙g2的最短距離d3(即相鄰的第二罩幕材料層160’之間的最短距離)小於相鄰的第二控制閘極144之間的最短距離d2。相鄰的第二控制閘極144之間的最短距離d2及間隙g2的最短距離d3可依實際需求調整，本發明不以此為限。舉例來說，間隙g2的最短距離d3可大於第二控制閘極144之間的最短距離d2的1/5 (即 )，以使間隙g2在後續進行氧化製程時不會被密封。

請參考圖4B，對經磊晶生長製程的第二罩幕材料層160’進行氧化製程P，其中第二罩幕材料層160’的外圍被氧化而形成為頂蓋層182，而第二罩幕材料層160’未被氧化的部分形成為第二罩幕層160’’。藉此，穿隧介電層110、浮置閘極120、閘間介電層130、控制閘極140、第一罩幕層150以及第二罩幕層160’’可構成堆疊結構100’或稱為字元線結構100’，而頂蓋層182設置於堆疊結構100’上。在一些實施例中，氧化製程P可以類似於上述的電漿氧化製程，以使第二罩幕材料層160’由外而內被氧化。在一些實施例中，在經氧化製程P之後所得的頂蓋層182的輪廓大於進行氧化製程P之前的第二罩幕材料層160’的輪廓。從另一個角度而言，在經氧化製程P之後所得的頂蓋層182與第二罩幕層160’’的體積的總和大於進行氧化製程P之前的第二罩幕材料層160’的體積。

在圖4B中，第二罩幕層160’’有凸出於第一罩幕層150的側壁150a的凸出部分(未標記)，其類似於圖1H中的凸出部分pr，使得第二罩幕層160’’ 在第一方向D1上的最大寬度W2大於第一罩幕層150在第一方向D1上的最大寬度W1。然而，本發明不以此為限，在其他實施例中，第二罩幕層160’’可以類似於圖3B的第二罩幕層，不具有凸出部分而使第二罩幕層160’’的側壁與第一罩幕層150的側壁切齊。在一些實施例中，第二罩幕層160’’具有倒角結構C，其類似於圖1H的倒角結構C，相關描述可參考前述，在此不贅述。

在一些實施例中，相鄰的堆疊結構100’的頂蓋層182在第一方向D1上彼此分離，也就是說，相鄰的堆疊結構100的頂蓋層182彼此不接觸。在一些實施例中，在進行氧化製程P之後，相鄰的堆疊結構100的頂蓋層182之間具有間隙g2’，間隙g2’的最短距離d3’小於在進行氧化製程P之前間隙g2的最短距離d3。此時，相鄰的堆疊結構100之間的空間尚未被密封。

請參考圖4C，形成層間介電層184於頂蓋層182上，且層間介電層184在多個堆疊結構100’之上橫向連接。頂蓋層182與層間介電層184可構成絕緣結構180。在本實施例中，層間介電層184將多個堆疊結構100’的頂蓋層182之間的間隙g2’密封，而於相鄰的堆疊結構100’之間形成空氣間隙AG，其中空氣間隙AG嵌入位於相鄰的堆疊結構100’之間的層間介電層184中。由於相鄰堆疊結構100’之間具有空氣間隙AG，可提升其閘極耦合率。在圖4C中，以虛線表示頂蓋層182與層間介電層184之間的介面，其是為了方便說明，而非用以限定本發明。應理解若頂蓋層182與層間介電層184由相同材料構成，其兩者之間的介面實際上可能難以區分。

在一些實施例中，層間介電層184通過相鄰的多個堆疊結構100’(也稱字元線結構100’)的頂蓋層182之間的間隙g2’(如圖4B所示)還形成於多個堆疊結構100’的側壁上，並且層間介電層184還形成於延伸於相鄰堆疊結構100’之間的穿隧介電層110上。由於層間介電層184形成於穿隧介電層110上，使得位於相鄰堆疊結構100’之間的基底102上的絕緣層厚度(即層間介電層184與穿隧介電層110的厚度總和T)增加，有助於電流的提升，進而提升編程效率(program efficacy)。

空氣間隙AG的大小、層間介電層184在堆疊結構100’的側壁上的厚度或層間介電層184在相鄰堆疊結構100’之間的穿隧介電層110上的厚度可透過控制間隙g2及g2’的大小來調整。舉例來說，可透過磊晶生長製程來控制相鄰第二罩幕材料層160’之間的間隙g2的最短矩離d3’，並透過氧化製程P來控制相鄰頂蓋層182之間的間隙g2’的最短矩離d3，間隙g2’的最短矩離決定層間介電層184形成在堆疊結構100’的側壁上與穿隧介電層110上的厚度以及空氣間隙AG的大小(例如空氣間隙AG的最大寬度W’)。

經由上述製程可大致上完成半導體裝置30的製造。由於在氧化製程P之後相鄰頂蓋層182之間具有間隙g2’，使層間介電層184可形成於堆疊結構100’的側壁及穿隧介電層110上，且將間隙g2’密封而於相鄰堆疊結構100’之間形成空氣間隙AG，如此一來，可提升半導體裝置30的閘極耦合率，且同時提升其編程效率。

請參考圖4C，本實施例之半導體裝置30不同於圖1I的半導體裝置10之處在於，半導體裝置30的絕緣結構180還延伸至多個字元線結構100’的側壁上。在一些實施例中，絕緣結構180還自多個字元線結構100’的側壁延伸至相鄰的多個字元線結構100’之間的基底102之上。如此一來，有助於提升半導體裝置30的編程效率(program efficacy)。

在一些實施例中，空氣間隙AG被絕緣結構180環繞，也就是說，空氣間隙AG在第一方向D1上的最大寬度W’小於第二控制閘極144之間在第一方向D1上的最短距離d2。相較於相鄰字元線結構之間沒有空氣間隙的情況，相鄰字元線結構100’之間具有空氣間隙AG可提升半導體裝置30的閘極耦合率。

綜上所述，本發明的半導體裝置透過磊晶成長製程及氧化製程在字元線結構上形成部分絕緣結構，並使絕緣結構相連以在相鄰字元線結構之間形成空氣間隙，使半導體裝置的閘極耦合率提升，進而提升半導體裝置的寫入速度、耐用度並改善字元線結構之間的耦合干擾。此外，透過對磊晶成長製程及氧化製程的控制，可彈性地控制空氣間隙大小以符合製程需求。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10,20,30:半導體裝置 100,100a,100b:堆疊結構 100’:堆疊結構/字元線結構 102:基底 109:犧牲層 110:穿隧介電層 120:浮置閘極 130:閘間介電層 140:控制閘極 142:第一控制閘極 144:第二控制閘極 150:第一罩幕層 150a,160c,160d:側壁 160,160’:第二罩幕材料層 160’’:第二罩幕層 160a:頂面 160b:斜面 170:保護層 180:絕緣結構 182:頂蓋層 184:層間介電層 d1,d2,d3,d3’:最短距離 g1,g2,g2’:間隙 pr:凸出部分 AG:空氣間隙 C:倒角結構 D1:第一方向 D2:第二方向 P:氧化製程 T:厚度總和 W,W’,W1,W2:最大寬度 θ:夾角

圖1A至圖1I是依照本發明一實施例的一種半導體裝置的製造方法的剖視示意圖。圖2A及圖2B是圖1G的其他實施方式的剖視示意圖。圖3A至圖3B是依照本發明另一實施例的一種半導體裝置的製造方法的剖視示意圖。圖4A至圖4C是依照本發明另一實施例的一種半導體裝置的製造方法的剖視示意圖。

10:半導體裝置

100’:堆疊結構/字元線結構

102:基底

110:穿隧介電層

120:浮置閘極

130:閘間介電層

140:控制閘極

142:第一控制閘極

144:第二控制閘極

150:第一罩幕層

160”:第二罩幕層

170:保護層

180:絕緣結構

182:頂蓋層

184:層間介電層

AG:空氣間隙

C:倒角結構

D1:第一方向

D2:第二方向

W1,W2:最大寬度

Claims

一種半導體裝置，包括：多個字元線結構，設置於基底上，其中所述多個字元線結構的每一個包括：浮置閘極；控制閘極，設置於所述浮置閘極之上；第一罩幕層，設置於所述控制閘極之上，其中所述第一罩幕層的材料包括氮化物；以及第二罩幕層，設置於所述第一罩幕層上，其中所述第二罩幕層的材料包括半導體；以及絕緣結構，設置於所述多個字元線結構上並包覆所述多個字元線結構的所述第二罩幕層的頂面及側壁，其中相鄰的所述多個字元線結構之間具有空氣間隙。
如請求項1所述的半導體裝置，其中所述絕緣結構還延伸至所述多個字元線結構的側壁上。
如請求項2所述的半導體裝置，其中所述絕緣結構還自所述多個字元線結構的所述側壁延伸至相鄰的所述多個字元線結構之間的所述基底之上。
如請求項3所述的半導體裝置，其中所述空氣間隙被所述絕緣結構環繞。
如請求項1所述的半導體裝置，其中所述多個字元線結構的每一個更包括保護層，所述保護層部分覆蓋所述控制閘極的側壁。
如請求項5所述的半導體裝置，其中所述控制閘極包括：第一控制閘極，其中所述第一控制閘極的材料包括多晶矽；以及第二控制閘極，設置於所述第一控制閘極上，其中所述第二控制閘極的材料包括金屬，其中所述保護層位於所述第一控制閘極的側壁上。
如請求項6所述的半導體裝置，其中所述第二控制閘極直接接觸所述空氣間隙。
如請求項1所述的半導體裝置，其中所述第二罩幕層具有倒角結構。
如請求項1所述的半導體裝置，其中所述第二罩幕層的最大寬度大於所述第一罩幕層的最大寬度。
如請求項1所述的半導體裝置，其中所述第二罩幕層的側壁基本上與所述第一罩幕層的側壁切齊。
一種半導體裝置的製造方法，包括：在基底上形成彼此分離的多個堆疊結構，其中所述多個堆疊結構的每一個包括：浮置閘極；控制閘極，設置於所述浮置閘極之上；第一罩幕層，設置於所述控制閘極之上，其中所述第一罩幕層的材料包括氮化物；以及第二罩幕材料層，設置於所述第一罩幕層上，其中所述第二罩幕材料層的材料包括半導體；對所述第二罩幕材料層進行磊晶生長製程；對經所述磊晶生長製程的所述第二罩幕材料層進行氧化製程，其中所述第二罩幕材料層的外圍被氧化而形成為頂蓋層，而所述第二罩幕材料層未被氧化的部分形成為第二罩幕層。
如請求項11所述的半導體裝置的製造方法，其中在對經所述磊晶生長製程的所述第二罩幕材料層進行所述氧化製程之後，相鄰的所述多個堆疊結構的所述頂蓋層彼此橫向連接，而使相鄰的所述多個堆疊結構之間的空間被密封而形成空氣間隙。
如請求項11所述的半導體裝置的製造方法，其中在對經所述磊晶生長製程的所述第二罩幕材料層進行所述氧化製程之前，相鄰的所述多個堆疊結構的所述第二罩幕材料層彼此連接。
如請求項11所述的半導體裝置的製造方法，其中相鄰的所述多個堆疊結構的所述頂蓋層之間的最短距離小於相鄰的所述多個堆疊結構的所述控制閘極之間的最短距離。
如請求項11所述的半導體裝置的製造方法，更包括：形成層間介電層於所述頂蓋層上，所述層間介電層在所述多個堆疊結構之上橫向連接。
如請求項15所述的半導體裝置的製造方法，其中所述層間介電層通過相鄰的所述多個堆疊結構的所述頂蓋層之間的間隙形成於所述堆疊結構的側壁上。
如請求項16所述的半導體裝置的製造方法，其中所述層間介電層將所述多個堆疊結構的所述頂蓋層之間的所述間隙密封，而於相鄰的所述多個堆疊結構之間形成空氣間隙。
如請求項11所述的半導體裝置的製造方法，更包括：透過電漿氧化製程，形成保護層於所述多個堆疊結構的部分側壁上。