[go: up one dir, main page]

TWI869312B - 具有微凸塊之基板構造及其製造方法 - Google Patents

具有微凸塊之基板構造及其製造方法 Download PDF

Info

Publication number
TWI869312B
TWI869312B TW113125729A TW113125729A TWI869312B TW I869312 B TWI869312 B TW I869312B TW 113125729 A TW113125729 A TW 113125729A TW 113125729 A TW113125729 A TW 113125729A TW I869312 B TWI869312 B TW I869312B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
micro
bump
insulating
Prior art date
Application number
TW113125729A
Other languages
English (en)
Other versions
TW202603887A (zh
Inventor
吳聖仁
張士中
李俊德
葉學舜
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW113125729A priority Critical patent/TWI869312B/zh
Priority to CN202410998415.6A priority patent/CN121335553A/zh
Application granted granted Critical
Publication of TWI869312B publication Critical patent/TWI869312B/zh
Priority to JP2025057656A priority patent/JP2026010649A/ja
Priority to US19/095,222 priority patent/US20260020162A1/en
Publication of TW202603887A publication Critical patent/TW202603887A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種具有微凸塊之基板構造,包含一基板、複數個凸塊下金屬層及複數個錐體微凸塊,各該凸塊下金屬層的一導接凹部設置於該基板的一保護層的一開口中且電性連接該開口中的一銲墊,各該錐體微凸塊具有位於該導接凹部中的一跟部及凸出於該導接凹部的一接觸部,各該錐體微凸塊分別包含一絕緣錐體、一中介導接層及一接合層,該中介導接層覆蓋該絕緣錐體並電性連接各該凸塊下金屬層,該接合層覆蓋該中介導接層並電性連接該中介導接層,各該錐體微凸塊的一最大外徑不大於20 um。

Description

具有微凸塊之基板構造及其製造方法
本發明是關於一種具有微凸塊之基板構造及其製造方法,尤其是在一基板的銲墊上形成錐體微凸塊的基板構造及其製造方法。
習知的一種封裝構造包含一電路板及一晶片,該晶片以複數個凸塊接合於該電路板,由於該封裝構造的微小化,使得該電路板的相鄰的二導接墊之間的間距及該晶片的相鄰的二焊墊之間的間距必需以細微間距(fine pitch)設計,但因此也造成相鄰的二凸塊容易發生橋接情形,而影響封裝構造之可靠度。
本發明的主要目的是在提供一種具有微凸塊之基板構造及其製造方法,其用以增加凸塊數量及避免相鄰凸塊橋接,以使該基板構造可藉由該些微凸塊與另一電子元件(如透明導電膜,IT0)電性連接。
本發明之具有微凸塊的基板構造的製造方法,包含提供一基板,該基板具有一載體、一線路層及一保護層,該線路層形成於該載體,該線路層包含複數個銲墊,該保護層覆蓋該線路層,該保護層具有複數個開口,各該開口顯露出各該銲墊;形成一金屬導接層,覆蓋該保護層及各該開口中的各該銲墊,該金屬導接層並於各該開口中形成一導接凹部,該導接凹部電性連接該銲墊;形成一絕緣材料層,覆蓋該金屬導接層,並填充於該導接凹部中;圖案化該絕緣材料層,以使該絕緣材料層在該導接凹部中形成一絕緣錐體,並顯露出位在該絕緣錐體外的該金屬導接層,該絕緣錐體具有位於該導接凹部中的一基部及凸出於該導接凹部的一末端部;形成一中介金屬層,覆蓋該絕緣錐體及在該絕緣錐體外的該金屬導接層,該中介金屬層並電性連接該金屬導接層;形成一光阻層,覆蓋該中介金屬層;圖案化該光阻層,使該光阻層具有複數個穿孔,各該穿孔顯露出覆蓋該絕緣錐體的該中介金屬層;在各該穿孔中形成一接合層,該接合層覆蓋位在各該穿孔中的該中介金屬層並電性連接該中介金屬層,該接合層的厚度大於該中介金屬層的厚度;移除該光阻層,顯露出未被該接合層覆蓋的該中介金屬層,並顯露出該接合層;以該接合層為遮罩,移除未被該接合層覆蓋的該中介金屬層及該金屬導接層,使該中介金屬層形成複數個中介導接層、使位於該絕緣錐體下的該金屬導接層形成具有該導接凹部的複數個凸塊下金屬層及使該絕緣錐體、該中介導接層、該接合層形成為一錐體微凸塊,沿著一第一軸,該錐體微凸塊具有一最大外徑,該錐體微凸塊的該最大外徑不大於20 um。
本發明之一種具有微凸塊的基板構造,包含一基板、複數個凸塊下金屬層及複數個錐體微凸塊,該基板具有一載體、一線路層及一保護層,該線路層形成於該載體,該線路層包含複數個銲墊,該保護層覆蓋該線路層,該保護層具有複數個開口,各該開口顯露出各該銲墊,各該凸塊下金屬層分別形成於各該開口,各該凸塊下金屬層具有位在各該開口中的一導接凹部,該導接凹部電性連接該銲墊,該錐體微凸塊包含一絕緣錐體、一中介導接層及一接合層,該絕緣錐體形成於該導接凹部,該絕緣錐體具有位於該導接凹部中的一基部及凸出於該導接凹部的一末端部,該中介導接層覆蓋該絕緣錐體並電性連接該凸塊下金屬層,該接合層覆蓋該中介導接層並電性連接該中介導接層,該接合層的厚度大於該中介導接層的厚度,沿著一第一軸,該錐體微凸塊具有一最大外徑,該錐體微凸塊的該最大外徑不大於20 um。
本發明藉由該凸塊下金屬層的該導接凹部設置於該保護層的該開口中,並於該開口中形成該凸塊下金屬層及該錐體微凸塊,該錐體微凸塊以覆蓋該絕緣錐體的該中介導接層電性連接該凸塊下金屬層,及以該接合層覆蓋該中介導接層並電性連接該中介導接層,使該錐體微凸塊微形化,以增加該基板構造的凸塊數量及密度,且使該基板構造上的相鄰的二該錐體微凸塊之間的間距微小化,以利於該基板構造藉由該錐體微凸塊對位接合於具有微間距的接合墊的另一電子元件。
請參閱第1至8圖,其為本發明的一種具有微凸塊的基板構造100的製造方法的示意圖。
請參閱第1圖,提供一基板110,該基板110可選自於晶圓或玻璃基板等,該基板110具有一載體111、一線路層112及一保護層113,該線路層112形成於該載體111,該線路層112包含複數個銲墊112a,該保護層113覆蓋該線路層112,該保護層113具有複數個開口113a,各該開口113a顯露出各該銲墊112a。
請參閱第2圖,形成一金屬導接層120,該金屬導接層120覆蓋該保護層113及各該開口113a中的各該銲墊112a,該金屬導接層120並於各該開口113a中形成一導接凹部123,該導接凹部123電性連接該銲墊112a,在本實施例中,該金屬導接層120至少具有一第一導接層121及一第二導接層122,該第一導接層121覆蓋該保護層113及各該銲墊112a,該第二導接層122覆蓋該第一導接層121,形成該第一導接層121及該第二導接層122的方法可選自於濺射等,該第一導接層121的材料可選自於鈦或其合金等導電材料,該第二導接層122的材料可選自於金或其合金等導電材料。
請參閱第3圖,形成一絕緣材料層130,該絕緣材料層130覆蓋該金屬導接層120,並填充於該導接凹部123中,形成該絕緣材料層130的方法可選自於塗佈等方法,該絕緣材料層130的材料可選自於高分子材料如聚醯亞胺(Polyimide,PI)等絕緣材料。
請參閱第4圖,圖案化該絕緣材料層130,使該絕緣材料層130在該導接凹部123中形成一絕緣錐體131,圖案化該絕緣材料層130的方法可選自於曝光、顯影及烘烤等方法,其用以移除該些絕緣錐體131以外的該絕緣材料層130,以在該導接凹部123中保留該絕緣錐體131,並顯露出位在該絕緣錐體131外的該金屬導接層120,該絕緣錐體131具有位於該導接凹部123中的一基部131a及凸出於該導接凹部123的一末端部131b,且該絕緣錐體131的一外徑由該基部131a朝該末端部131b方向逐漸縮小,沿著一第一軸X,該絕緣錐體131具有一最大外徑D1,該絕緣錐體131的該最大外徑D1不大於8 um,且相鄰的二該絕緣錐體131的二該末端部131b之間具有一間距S,該間距S不大於100 um,沿著垂直該第一軸X的一第二軸Y,該絕緣錐體131具有一高度H,該高度H不大於20 um。
請參閱第5圖,形成一中介金屬層140,該中介金屬層140覆蓋該絕緣錐體131及在該絕緣錐體131外的該金屬導接層120,該中介金屬層140並電性連接該金屬導接層120,形成該中介金屬層140的方法可選自於濺射等,該中介金屬層140的材料可選自於金或其合金等導電材料,在本實施例中,該第二導接層122與該中介金屬層140為相同材質。
請參閱第6圖,形成一光阻層150,該光阻層150覆蓋該中介金屬層140,形成該光阻層150的方法可選自於塗佈等方法,該光阻層150的材料可選自於正光阻(positive photoresist)或負光阻(negative photoresist)。
請參閱第7圖,圖案化該光阻層150,使該光阻層150具有複數個穿孔151,各該穿孔151顯露出覆蓋該絕緣錐體131的該中介金屬層140,在本實施例中,各該穿孔151也顯露出位於各該穿孔151中且在該絕緣錐體131外的該中介金屬層140,圖案化該光阻層150的方法可選自於曝光及顯影等方法,較佳地,在圖案化該光阻層150後,以一電漿除殘膠方法(Plasma Descum)移除在各該穿孔151的該光阻層150的殘留物(圖未繪出),以避免該光阻層150的殘留物殘留在各該穿孔151中的該中介金屬層140上。
請參閱第8圖,在各該穿孔151中形成一接合層160,該接合層160覆蓋位在各該穿孔151中的該中介金屬層140,該接合層160電性連接該中介金屬層140,該接合層160的厚度大於該中介金屬層140的厚度,形成該接合層160的方法可選自於電鍍等,該接合層160的材料可選自於金或其合金等導電材料,在本實施例中,該接合層160與該中介金屬層140為相同材質。
請參閱第9圖,移除該光阻層150,顯露出該接合層160及未被各接合層160覆蓋的該中介金屬層140。
請參閱第9、10圖,以該接合層160為遮罩,移除未被該接合層160覆蓋的該中介金屬層140及該金屬導接層120,使該中介金屬層140形成複數個中介導接層141、使位於該絕緣錐體131下的該金屬導接層120形成具有該導接凹部123的複數個凸塊下金屬層120a,及使該絕緣錐體131、覆蓋該絕緣錐體131的該中介導接層141、覆蓋該中介導接層141的該接合層160形成為一錐體微凸塊170,該錐體微凸塊170具有凸出於該導接凹部123的一接觸部171及位於該導接凹部123中的一跟部172,該接觸部171用以與另一電子元件(如透明導電膜,IT0)電性連接。
請參閱第10圖,該錐體微凸塊170的一外徑由該跟部172朝該接觸部171方向逐漸縮小,沿著該第一軸X,該錐體微凸塊170具有一最大外徑D2,該最大外徑D2不大於20 um,使該錐體微凸塊170被微形化。
請參閱第10圖,沿著該第一軸X,相鄰的二該錐體微凸塊170的二該接觸部171之間具有一第一間距S1,該第一間距S1不小於4 um,沿著該第二軸Y,該第一間距S1由該基板110朝該基板110外部方向逐漸擴大,相鄰的二該錐體微凸塊170的二該跟部172之間具有一第二間距S2,該第二間距S2不小於1 um。
請參閱第4、5、10圖,藉由上述製造方法形成一種具有微凸塊的基板構造100,其包含該基板110、該些凸塊下金屬層120a及該些錐體微凸塊170,各該凸塊下金屬層120a分別形成於該保護層113的各該開口113a,各該凸塊下金屬層120a的該導接凹部123電性連接該銲墊112a,該錐體微凸塊170包含該絕緣錐體131、該中介導接層141及該接合層160,該絕緣錐體131形成於該導接凹部123,該絕緣錐體131的該基部131a位於該導接凹部123中,該末端部131b凸出於該導接凹部123,該中介導接層141覆蓋該絕緣錐體131並電性連接該凸塊下金屬層120a,該接合層160覆蓋該中介導接層141並電性連接該中介導接層141。
請參閱第10圖,本發明藉由設置於該銲墊112a的該導接凹部123及設置於該導接凹部123的該錐體微凸塊170,使該錐體微凸塊170微形化,以增加該基板構造100的凸塊數量及密度,且由於該錐體微凸塊170微形化,使該基板構造100上相鄰的二該錐體微凸塊170之間的間距微小化,以利於該基板構造100藉由該錐體微凸塊170對位接合於具有微間距的接合墊的另一電子元件(圖未繪出),且沿著該第二軸Y,相鄰的二該錐體微凸塊170的二該接觸部171之間的該第一間距S1由該基板110朝該基板110外部方向逐漸擴大,因此可避免相鄰的二該錐體微凸塊170的該接合層160橋接,而造成短路。
本發明之保護範圍,當視後附之申請專利範圍所界定者為準,任何熟知此項技藝者,在不脫離本發明之精神和範圍內所作之任何變化與修改,均屬於本發明之保護範圍。
100:具有微凸塊的基板構造 110:基板 111:載體 112:線路層 112a:銲墊 113:保護層 113a:開口 120:金屬導接層 120a:凸塊下金屬層 121:第一導接層 122:第二導接層 123:導接凹部 130:絕緣材料層 131:絕緣錐體 131a:基部 131b:末端部 140:中介金屬層 141:中介導接層 150:光阻層 151:穿孔 160:接合層 170:錐體微凸塊 171:接觸部 172:跟部 D1:最大外徑 D2:最大外徑 H:高度 S:間距 S1:第一間距 S2:第二間距 X:第一軸 Y:第二軸
第1至10圖:本發明的一種具有微凸塊的基板構造的製造方法的示意圖。
100:具有微凸塊的基板構造
111:載體
112:線路層
112a:銲墊
113:保護層
113a:開口
120a:凸塊下金屬層
123:導接凹部
131:絕緣錐體
131a:基部
131b:末端部
141:中介導接層
160:接合層
170:錐體微凸塊
171:接觸部
172:跟部
D2:最大外徑
S1:第一間距
S2:第二間距
X:第一軸
Y:第二軸

Claims (16)

  1. 一種具有微凸塊的基板構造的製造方法,包含: 提供一基板,該基板具有一載體、一線路層及一保護層,該線路層形成於該載體,該線路層包含複數個銲墊,該保護層覆蓋該線路層,該保護層具有複數個開口,各該開口顯露出各該銲墊; 形成一金屬導接層,覆蓋該保護層及各該開口中的各該銲墊,該金屬導接層並於各該開口中形成一導接凹部,該導接凹部電性連接該銲墊; 形成一絕緣材料層,覆蓋該金屬導接層,並填充於該導接凹部中; 圖案化該絕緣材料層,以使該絕緣材料層在該導接凹部中形成一絕緣錐體,並顯露出位在該絕緣錐體外的該金屬導接層,該絕緣錐體具有位於該導接凹部中的一基部及凸出於該導接凹部的一末端部; 形成一中介金屬層,覆蓋該絕緣錐體及在該絕緣錐體外的該金屬導接層,該中介金屬層並電性連接該金屬導接層; 形成一光阻層,該光阻層覆蓋該中介金屬層; 圖案化該光阻層,使該光阻層具有複數個穿孔,各該穿孔顯露出覆蓋該絕緣錐體的該中介金屬層; 在各該穿孔中形成一接合層,該接合層覆蓋位在該穿孔中的該中介金屬層,並電性連接該中介金屬層,該接合層的厚度大於該中介金屬層的厚度; 移除該光阻層,顯露出未被該接合層覆蓋的該中介金屬層,並顯露出該接合層;及 以該接合層為遮罩,移除未被該接合層覆蓋的該中介金屬層及該金屬導接層,使該中介金屬層形成複數個中介導接層、使位於該絕緣錐體下的該金屬導接層形成具有該導接凹部的複數個凸塊下金屬層及使該絕緣錐體、該中介導接層、該接合層形成為一錐體微凸塊,沿著一第一軸,該錐體微凸塊具有一最大外徑,該錐體微凸塊的該最大外徑不大於20 um。
  2. 如請求項1之具有微凸塊的基板構造的製造方法,其中沿著該第一軸,相鄰的二該絕緣錐體的二該末端部之間的一間距不大於100 um。
  3. 如請求項2之具有微凸塊的基板構造的製造方法,其中沿著垂直該第一軸的一第二軸,該絕緣錐體具有一高度,該高度不大於20 um。
  4. 如請求項3之具有微凸塊的基板構造的製造方法,其中沿著該第一軸,該絕緣錐體具有一最大外徑,該絕緣錐體的該最大外徑不大於8 um。
  5. 如請求項1之具有微凸塊的基板構造的製造方法,其中該錐體微凸塊具有凸出於該導接凹部的一接觸部,沿著該第一軸,相鄰的二該錐體微凸塊的二該接觸部之間具有一第一間距,該第一間距不小於4 um,沿著垂直該第一軸的一第二軸,該第一間距由該基板朝該基板外部方向逐漸擴大。
  6. 如請求項5之具有微凸塊的基板構造的製造方法,其中該錐體微凸塊具有位於該導接凹部中的一跟部,沿著該第一軸,相鄰的二該錐體微凸塊的二該跟部之間具有一第二間距,該第二間距不小於1 um。
  7. 如請求項1之具有微凸塊的基板構造的製造方法,其中該接合層與該中介金屬層為相同材質。
  8. 如請求項7之具有微凸塊的基板構造的製造方法,其中該金屬導接層至少具有一第一導接層及一第二導接層,該第一導接層覆蓋該保護層及各該銲墊,該第二導接層覆蓋該第一導接層,該第二導接層與該中介金屬層為相同材質。
  9. 一種具有微凸塊的基板構造,包含: 一基板,具有一載體、一線路層及一保護層,該線路層形成於該載體,該線路層包含複數個銲墊,該保護層覆蓋該線路層,該保護層具有複數個開口,各該開口顯露出各該銲墊; 複數個凸塊下金屬層,分別形成於各該開口,各該凸塊下金屬層具有位在各該開口中的一導接凹部,該導接凹部電性連接該銲墊;及 複數個錐體微凸塊,分別包含一絕緣錐體、一中介導接層及一接合層,該絕緣錐體形成於該導接凹部,該絕緣錐體具有位於該導接凹部中的一基部及凸出於該導接凹部的一末端部,該中介導接層覆蓋該絕緣錐體並電性連接該凸塊下金屬層,該接合層覆蓋該中介導接層並電性連接該中介導接層,該接合層的厚度大於該中介導接層的厚度,沿著一第一軸,該錐體微凸塊具有一最大外徑,該錐體微凸塊的該最大外徑不大於20 um。
  10. 如請求項9之微凸塊的基板構造,其中沿著該第一軸,相鄰的二該絕緣錐體的二該末端部之間的一間距不大於100 um。
  11. 如請求項10之微凸塊的基板構造,其中沿著垂直該第一軸的一第二軸,該絕緣錐體具有一高度,該高度不大於20 um。
  12. 如請求項11之微凸塊的基板構造,其中沿著該第一軸,該絕緣錐體具有一最大外徑,該絕緣錐體的該最大外徑不大於8 um。
  13. 如請求項9之微凸塊的基板構造,其中該錐體微凸塊具有凸出於該導接凹部的一接觸部,沿著該第一軸,相鄰的二該錐體微凸塊的二該接觸部之間具有一第一間距,該第一間距不小於4 um,沿著垂直該第一軸的一第二軸,該第一間距由該基板朝該基板外部方向逐漸擴大。
  14. 如請求項13之微凸塊的基板構造,其中該錐體微凸塊具有位於該導接凹部中的一跟部,相鄰的二該錐體微凸塊的二該跟部之間具有一第二間距,該第二間距不小於1 um。
  15. 如請求項9之微凸塊的基板構造,其中該接合層與該中介金屬層為相同材質。
  16. 如請求項15之微凸塊的基板構造,其中該金屬導接層具有一第一導接層及一第二導接層,該第一導接層覆蓋該保護層,該第二導接層覆蓋該第一導接層,該第二導接層與該中介金屬層為相同材質。
TW113125729A 2024-07-09 2024-07-09 具有微凸塊之基板構造及其製造方法 TWI869312B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW113125729A TWI869312B (zh) 2024-07-09 2024-07-09 具有微凸塊之基板構造及其製造方法
CN202410998415.6A CN121335553A (zh) 2024-07-09 2024-07-24 具有微凸块的基板构造及其制造方法
JP2025057656A JP2026010649A (ja) 2024-07-09 2025-03-31 基板体及びその製造方法
US19/095,222 US20260020162A1 (en) 2024-07-09 2025-03-31 Substrate structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113125729A TWI869312B (zh) 2024-07-09 2024-07-09 具有微凸塊之基板構造及其製造方法

Publications (2)

Publication Number Publication Date
TWI869312B true TWI869312B (zh) 2025-01-01
TW202603887A TW202603887A (zh) 2026-01-16

Family

ID=95152117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113125729A TWI869312B (zh) 2024-07-09 2024-07-09 具有微凸塊之基板構造及其製造方法

Country Status (4)

Country Link
US (1) US20260020162A1 (zh)
JP (1) JP2026010649A (zh)
CN (1) CN121335553A (zh)
TW (1) TWI869312B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170047303A1 (en) * 2015-08-10 2017-02-16 X-Celeprint Limited Printable component structure with electrical contact
US20170103942A1 (en) * 2015-10-09 2017-04-13 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US20210375795A1 (en) * 2020-05-28 2021-12-02 X-Celeprint Limited Micro-component anti-stiction structures
US20230326894A1 (en) * 2022-04-07 2023-10-12 Chipbond Technology Corporation Flip chip bonding method and chip used therein

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170047303A1 (en) * 2015-08-10 2017-02-16 X-Celeprint Limited Printable component structure with electrical contact
US20170103942A1 (en) * 2015-10-09 2017-04-13 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
US20210375795A1 (en) * 2020-05-28 2021-12-02 X-Celeprint Limited Micro-component anti-stiction structures
US20230326894A1 (en) * 2022-04-07 2023-10-12 Chipbond Technology Corporation Flip chip bonding method and chip used therein

Also Published As

Publication number Publication date
JP2026010649A (ja) 2026-01-22
US20260020162A1 (en) 2026-01-15
CN121335553A (zh) 2026-01-13

Similar Documents

Publication Publication Date Title
US8723318B2 (en) Microelectronic packages with dual or multiple-etched flip-chip connectors
US6633081B2 (en) Semiconductor device on a packaging substrate
US7271498B2 (en) Bump electrodes having multiple under ball metallurgy (UBM) layers
US20240222277A1 (en) Method for manufacturing integrated substrate structure
US9324681B2 (en) Pin attachment
CN113540004B (zh) 凸块封装结构和凸块封装结构的制备方法
CN103180936A (zh) 电子装置和电子部件
KR100382377B1 (ko) 범프 전사 기판, 그 제조방법, 반도체 장치, 및 그제조방법
US8274150B2 (en) Chip bump structure and method for forming the same
TWI869312B (zh) 具有微凸塊之基板構造及其製造方法
CN103811442B (zh) 基板的连接结构的制法
US12009329B2 (en) Manufacturing method of integrated substrate
KR20260008653A (ko) 기판 구조 및 그 제조 방법
JP2009231402A (ja) 半導体装置及び半導体装置の製造方法
KR101060791B1 (ko) 솔더 범프 제조방법
JP2004172163A (ja) 半導体装置及びその製造方法
JP7730350B2 (ja) 半導体チップ及び半導体チップの製造方法
JP3928729B2 (ja) 半導体装置
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JP4322903B2 (ja) 半導体装置、および半導体装置の製造方法
KR100325466B1 (ko) 칩 사이즈 패키지 및 그의 제조방법
JP2004363204A (ja) 半導体素子のバンプ形成方法
JP2011034988A (ja) 半導体装置
JP2007116195A (ja) 半導体装置及びその製造方法
JP2004349631A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器