[go: up one dir, main page]

CN103180936A - 电子装置和电子部件 - Google Patents

电子装置和电子部件 Download PDF

Info

Publication number
CN103180936A
CN103180936A CN2011800493573A CN201180049357A CN103180936A CN 103180936 A CN103180936 A CN 103180936A CN 2011800493573 A CN2011800493573 A CN 2011800493573A CN 201180049357 A CN201180049357 A CN 201180049357A CN 103180936 A CN103180936 A CN 103180936A
Authority
CN
China
Prior art keywords
electrode
ubm
electrodes
solder
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800493573A
Other languages
English (en)
Inventor
本田友和
小林良弘
本田凉吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Publication of CN103180936A publication Critical patent/CN103180936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/701
    • H10W72/01257
    • H10W72/01935
    • H10W72/01955
    • H10W72/20
    • H10W72/221
    • H10W72/242
    • H10W72/251
    • H10W72/252
    • H10W72/29
    • H10W72/921
    • H10W72/923
    • H10W72/932
    • H10W72/9415
    • H10W72/942
    • H10W72/952

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

为了即使在电子部件中的电极之间的间隔很小的情况下增加焊料凸块的高度。提供了一种电子装置,其设置有:IC芯片(100),其具有芯片主体(101)、形成芯片主体(101)上的多个电极(102)以及形成为覆盖芯片主体(101)的表面并且具有位于电极(102)处的开口的保护膜(103);基板(200),其具有布置为面对电极(102)的多个基板电极(202)以及将电极(102)与基板电极(202)电连接的多个焊料凸块(300)。各焊料凸块(300)与各电极(102)之间的接合面积小于保护膜(103)的开口面积。

Description

电子装置和电子部件
技术领域
这里公开的实施方式涉及一种电子装置,其中,诸如IC芯片的电子部件借助于倒装芯片接合安装在基板上并且还涉及该电子部件。
背景技术
近来的电子器件安装技术急剧地发展为实现电子装置的小型化和高性能的关键技术。特别地,其中裸片直接安装在印刷电路板等等上的裸片安装能够消除在诸如BGA(球栅阵列)的半导体封装中使用的中介片,从而能够大大地减小安装面积或者能够缩短信号传输距离。因此,裸片安装广泛地用作用于实现高密度安装的手段。
作为裸片安装中的IC芯片上的电极以及基板的电极的接合方法,存在引线键合、倒装芯片接合等等。倒装芯片接合是焊料凸块形成在IC芯片的电极部分处并且电极直接连接到基板的电极的方法。
在现有技术中,例如,专利文献1中描述的电子装置已知为其中IC芯片借助于倒装芯片接合安装在基板上的电子装置。在该现有技术中,通过将焊料凸块熔化在IC芯片的电极焊盘上以借助于表面张力实现其球化来形成具有基本上等于电极焊盘的直径的高度的焊料凸块。
现有技术文献
专利文献
专利文献1:JP特开2003-152007(第4页,图1)
发明内容
本发明要解决的技术问题
上述现有技术具有下述问题。
当电极之间的距离随着IC芯片的小型化而缩短时,形成在电极上的焊料凸块之间的距离也缩短。因此,焊料的体积需要减小以不会导致彼此相邻的电极的短路。另一方面,一般来说,由于制造上的因素等等导致在基板的表面上存在小的起伏,从而需要在IC芯片与基板之间确保特定的距离。因此,形成在IC芯片的电极上的焊料凸块的高度需要高于特定高度。为了增加焊料凸块的高度,需要增加焊料的体积。
因此,在上述现有技术的构造中,当使用较小的IC芯片时,焊料凸块之间的距离很小,从而焊料的体积不能增加,并且因此,难以增加焊料凸块的高度。
本发明的目的在于提供一种电子装置,其中,即使在电子部件的电极之间的距离较小时也能够增加焊料凸块的高度,本发明的目的还在于提供这样的电子部件。
用于解决问题的手段
为了解决上述问题,根据本发明的一个方面,提供了一种电子装置,其包括电子部件,该电子部件包括芯片主体、形成在芯片主体上的多个电极以及形成为包括位于各电极处的开口并且覆盖芯片主体的表面的保护膜;基板,该基板包括布置为面对多个电极的多个基板电极以及被构造为将多个电极与多个基板电极电连接的多个焊料凸块。焊料凸块与电极之间的接合面积小于保护膜的开口面积。
根据本发明的另一方面,提供了一种电子部件,其包括芯片主体、形成在芯片主体上的多个电极、形成为包括位于各电极处的开口并且覆盖芯片主体的表面的保护膜以及多个UBM,其分别形成在多个电极处并且被构造为分别接合电极和焊料凸块。UBM中的每一个形成为包括小于保护膜的开口面积的面积。
本发明的效果
根据本发明,即使当电子部件的电极之间的距离很小时,也能够增加焊料凸块的高度。
附图说明
图1是用于解释根据实施方式的电子装置的示意性构造的示意性构造图。
图2是示出电极与焊料凸块之间的接合部分的详细结构的纵截面图。
图3是用于解释能够利用图2中所示的结构增加焊料凸块的高度的示意图。
图4是用于解释能够利用图2中所示的结构改进焊料凸块的耐久性的示意图。
图5是示出焊料凸块的形成处理的流程图。
图6是示出UBM的形成处理的纵截面图。
图7是示出形成的UBM的各形状的凸块高度计算值的图。
图8是将所形成的UBM的各形状的凸块的测量高度与计算值进行比较的图。
图9是示出测量并且比较利用丝网印刷方法形成的焊料凸块的高度与利用焊料球安装方法形成的示例的焊料凸块的高度的结果的图。
图10是示出进行比较的各焊料凸块的高度的表。
图11是示出在示例有效的范围内的保护膜的开口长度与电极节距之间的关系的图。
图12是示出焊料凸块形成方法中的凸块的高度与电极节距之间的关系的图。
具体实施方式
下面,将参考附图描述实施方式。
首先,将参考图1的(a)-(c)描述根据实施方式的电子装置的示意性构造。图1的(a)-(c)是用于解释根据实施方式的电子装置的示意性构造的示意性构造图。
如图1的(a)中所示,在作为根据实施方式的电子组件的示例的IC芯片100中,多个电极102设置在芯片主体101处。IC芯片100是所谓的裸片,其在没有被封装在由塑料或陶瓷形成的包封中的情况下直接安装在基板200上。
焊料凸块300形成在IC芯片100的各电极102上。作为焊料凸块的形成方法,一般来说,使用焊球安装方法、丝网印刷方法、镀方法等等。由于焊球具有优异的尺寸精度并且具有容易地使得焊料的体积相等的优点,因此在实施方式中使用焊球安装方法。因此,球形焊球安装在各电极102上并且借助于回流处理熔化,从而形成焊料凸块300。如图1的(b)中所示,焊料凸块300借助于表面张力形成为球形形状,其底表面是接合到电极102的接合部分。作为用于将焊球安装在电极102上的方法,使用真空吸着方法、滚入方法等等,在真空吸着方法中,借助于夹具以真空吸着焊球并且将焊球放置在电极102上以安装在电极102上;在滚入方法中,使用金属掩模并且焊球被滚入金属掩模的开口中。
如图1的(c)中所示,在基板200的基板主体201上,多个基板电极202被布置为面对IC芯片100的多个电极102。焊料凸块300的一端接合到IC芯片100的电极102并且其另一端接合到基板200的基板电极202,从而焊料凸块300电连接IC芯片100的多个电极102和基板200的多个基板电极202。以该方式,焊料凸块300形成在IC芯片100的电极102上并且被倒装芯片地接合到基板200的基板电极202,从而形成了电子装置1。
虽然在这里描述了其中只有一个IC芯片100接合到基板200以形成电子装置1的示例,但是诸如其它IC芯片和半导体元件的电子部件可以接合到基板200。
接下来,将参考图2描述电极与焊料凸块之间的接合部分的详细结构。图2是示出电极与焊料凸块之间的接合部分的详细结构的纵截面图。
如图2中的放大图中所示,IC芯片100包括芯片主体101、形成在芯片主体101上的多个电极102以及形成为覆盖芯片主体101的表面的保护膜103。保护膜103具有位于电极102处的矩形开口并且暴露电极102。下面,将开口称为开口104。保护膜103由树脂材料或阻焊材料形成。
焊料凸块300通过形成在电极102上的UBM(凸块下金属)105接合到电极102。UBM105通过电镀镍形成为圆形形状或矩形形状(图7中所示)。一般来说,电极102由诸如铝的金属形成。然而,在电极102的表面上存在很强的氧化膜,从而由氧化膜来防止焊料到电极102的接合。因此,熔化的焊料仅使UBM105变湿并且没有使电极102变湿,从而由UBM105的长度和形状确定焊料凸块300与电极102之间的接合部分的大小和形状。
在实施方式中,UBM105形成在电极102上,从而UBM105的面积小于保护膜103的开口104的开口面积。具体地,UBM105的长度Lu(当UBM105具有圆形形状时指UBM105的直径或者当UBM105具有矩形形状时指UBM105的一边的长度,下同)小于开口104的一边的长度Lh。结果,焊料凸块300与电极102之间的接合面积小于保护膜103的开口104的开口面积。UBM105形成为使得其整个周长与保护膜103的开口边缘表面104a分离开。结果,焊料凸块300接合到电极102以没有与保护膜103接触。结果,在焊料凸块300与UBM105之间的接合部分周围暴露电极102。
接下来,将参考图3的(a)和图3的(b)利用比较示例1来描述利用图2中所示的构造增加焊料凸块300的高度。图3的(a)和图3的(b)均是用于解释能够利用图2中所示的结构增加焊料凸块的高度的示意图。图3的(a)示出了比较示例1并且图3的(b)示出了实施方式的构造。图3的(a)和图3的(b)中分别示出的焊料凸块的体积相同。
在图3的(a)中所示的比较示例1中,UBM105’的长度Lu’与开口104的一边的长度Lh相同。在该情况下,当UBM105’具有圆形形状时,UBM105’具有与开口104的内周接触的内切圆的形状,并且当UBM105’具有矩形形状时,UBM105’的面积与保护膜103的开口面积基本上相同。另一方面,在图3的(b)中所示的实施方式中,如上所述,UBM105的长度Lu小于开口104的一边的长度Lh。换言之,UBM105的长度Lu小于比较示例1的UBM105’的长度Lu’。因此,即使当UBM105和105’具有圆形形状或矩形形状时,焊料凸块300的底表面的面积也小于比较示例1的焊料凸块300’的底表面的面积。结果,在没有增加焊料凸块300的体积的情况下,焊料凸块300的高度能够由于焊料凸块300的表面张力而比焊料凸块300’的高度高Δh。
接下来,将参考图4利用比较示例2描述利用图2中所示的结构改进焊料凸块300的耐久性。图4是用于解释能够利用图2中所示的结构改进焊料凸块的耐久性的示意图。
在图4中所示的比较示例2中,保护膜103’的开口104’形成为较小,并且开口104’的一边的长度Lh’等于UBM105的长度Lu。换言之,比较示例2具有下述构造,其中通过减少保护膜103’的开口104’的开口面积而以与实施方式中相同的方式减小了焊料凸块300的底表面的面积并且获得了相同的高度。
当本申请的发明人模拟当应变施加到比较示例2和实施方式的构造中的焊料凸块时的焊料中的塑性应变时,如图4中所示,发现的是,在实施方式的构造中,与比较示例2相比,焊料中的最大塑性应变减少了大约20%。认为,这是因为,在比较示例2中,保护膜103’与焊料凸块300彼此接触,从而保护膜103’的开口边缘表面104a’切入焊料凸块300中,并且因此,当应变施加于焊料凸块300时,在保护膜103’切入焊料凸块300的部分处发生应力集中。另一方面,实施方式具有其中焊料凸块300与保护膜103没有彼此接触的结构。结果,没有发生如上所述的应力集中,从而与比较示例2的结构相比,能够减小焊料中的最大塑性应变。结果,能够增加焊料凸块300的耐久性并且改进电子装置1的可靠性。
接下来,将参考图5和图6的(a)-(d)描述焊料凸块300的形成处理。图5是示出焊料凸块的形成处理的流程图。图6的(a)-(d)是示出UBM的形成处理的垂直截面图。
如图5中所示,首先,在步骤S10中,芯片主体101布置在膜形成设备中。如图6的(a)中所示,电极102和保护膜103形成在芯片主体101上。
在接下来的步骤S20中,执行利用Ti/Cu的膜形成处理。结果,如图6的(b)中所示,在电极102和保护膜103的表面上沉积Ti/Cu,并且形成金属薄膜106。
在接下来的步骤S30中,从上述膜形成设备中取出芯片主体101,在上述步骤S20中形成的金属薄膜106上涂覆光致抗蚀剂,并且通过曝光设备执行掩蔽图案的形成。结果,如图6的(b)中所示,在电极102的一部分以及保护膜103上形成光致抗蚀剂膜107。光致抗蚀剂膜107形成为覆盖电极102的周围,从而UBM105形成为小于保护膜103的开口面积。
在接下来的步骤S40中,通过电镀镍形成UBM105。结果,如图6的(c)中所示,在除了光致抗蚀剂膜107的掩模之外的部分上形成UBM105。
电镀镍不要求利用碱性或酸性溶液进行表面清洗并且处理温度较低(大约40℃-50℃),从而几乎不会发生由于光致抗蚀剂膜107的膨胀导致的剥离。因此。例如,不需要执行利用碱性或酸性溶液的表面清洗并且不需要执行要求高处理温度的诸如化学镀镍-磷的后烘烤处理。当执行后烘烤处理时,电极102的表面可能会由于光致抗蚀剂的成分而污染并且该污染可以是对接合有不利影响的因素。因此,电镀镍能够尽可能地消除对接合有不利影响的因素。以该方式,能够利用电镀镍容易地形成具有预定形状的UBM105。而且,能够获得针对焊料凸块300的良好的可接合性。
在利用电镀镍形成的UBM105的表面上可以进一步形成金属或合金的薄膜。例如,即使当利用各种金、钯金、焊料、铑、铂或银的镀处理来形成薄膜时,也能够获得良好的可接合性。
在接下来的步骤S50中,移除在上述步骤S30中形成的光致抗蚀剂膜107并且对在上述步骤S20中形成的Ti/Cu的金属薄膜106进行蚀刻。结果,如图6的(d)中所示,位于除了UBM105之外的部分上的金属膜106和光致抗蚀剂膜107被移除。以该方式,具有小于保护膜103的开口104的开口面积的面积的UBM105形成在电极102上,并且形成IC芯片100。
在接下来的步骤S60中,施加助焊剂。助焊剂具有改进焊料对于UBM105的润湿性的作用。在接下来的步骤S70中,焊球借助于上述真空吸着方法或滚入方法等等安装在电极102上。在步骤S80中,焊球在回流期间的加热处理中熔化并且形成焊料凸块300。结果,焊料凸块300形成为使得焊料凸块300与电极102之间的接合面积小于保护膜103的开口104的开口面积。
接下来,将参考示例进一步详细描述实施方式。
本申请的发明人利用上述方法实际地制造了焊料凸块300并且对凸块的高度进行了测量。为了测量凸块的高度,制造了图7中所示的八种形状的UBM105,每种形状被在一个芯片主体101上制造多个。图7是示出UBM的各形状的凸块的高度的计算值的图。图8是将所形成的UBM的各形状的凸块的测量高度与计算值进行比较的图。
如图7中所示,制造具有不同直径(Φ40μm、Φ45μm、Φ50μm、Φ55μm和Φ60μm)五种类型的圆形UBM并且制造具有不同边长度(□40μm、□50μm和□60μm)的三种类型的矩形UBM(在该示例中,正方形UBM)。使用下面描述的通过对已知的戈德曼公式进行修改而获得的公式1来计算在各形状的UBM上使用Φ50μm的焊球时的凸块的高度。在图7中示出了计算结果。
公式1
V soider = π h bump 6 ( h bump 2 + 3 ( Lu 2 ) 2 )
hbump:凸块的高度
Lu:UBM的直径或侧边长度。
此外,对于所形成的UBM的各形状测量多个焊料凸块300的高度。图8示出了图7中所示的计算结果与测量值的平均值(凸块的平均高度)的比较结果。所形成的UBM的厚度为大约2μm并且保护膜的厚度为大约3μm。如图8中所示,凸块的高度的测量值与计算值基本上相同。因此,发现的是,图7中所示的凸块的高度的计算值基本上对应于实际制造的凸块的高度。从上述结果看,确认的是,不管UBM105是圆形还是矩形,长度Lu越小(即,焊料凸块300与电极102之间的接合面积越小),凸块的高度越高。而且,确认的是,当UBM105为圆形时,凸块的高度能够高于UBM105为矩形的情况。此外,确认的是,能够通过改变UBM105的高度Lu来调整焊料凸块300的高度并且还能够通过UBM105的形状来调整焊料凸块300的高度。
如上所述,能够通过利用电镀镍形成UBM105来实现具有预定高度的焊料凸块300,从而焊料凸块300能够牢固地接合到电极102。
虽然从上述结果发现了UBM105的圆形形状有利于增加凸块的高度,但是根据下述原因,UBM的圆形形状比矩形形状更优选。具体地,虽然焊料凸块300与电极102之间的接合部分的形状与UBM105的形状相同,但是如果接合部分具有诸如矩形形状的多边形形状,则当应变施加到焊料凸块300时,存在在焊料的内部发生局部应力集中的风险。另一方面,当接合部分具有圆形形状时,焊料内生成的应力能够是均匀的。结果,能够增加焊料凸块的耐久性并且改进电子装置1的可靠性。
本申请的发明人利用丝网印刷方法制造三种类型的焊料凸块作为将与本示例中制造的焊料凸块进行比较的比较示例,并且对这些焊料凸块的高度进行测量并且将其与利用焊球安装方法形成的本示例的焊料凸块的高度来进行比较。图9和图10示出了其比较结果。图9是示出了比较示例的图。图10是示出了将进行比较的焊料凸块的高度的表。与本示例不同的是,利用丝网印刷方法形成的焊料凸块通过具有与保护膜的开口面积相同的面积的UBM接合到电极。另一方面,利用焊球安装方法形成的焊料凸块通过如上所述的形成为小于保护膜的开口面积的UBM(参见图7中的Φ40、Φ50、Φ60μm)接合到电极。
如图9和图10中所示,确认的是,本示例中利用焊球安装方法形成的焊料凸块300的高度为利用丝网印刷方法形成的焊料凸块的高度的两倍。这是将UBM105的面积减小为小于保护膜103的开口面积的效果。利用丝网印刷方法形成的凸块的平均高度的变化(波动)为大约0.1并且利用焊球安装方法形成的本示例的焊料凸块300的平均高度的变化在Φ40和Φ50的情况下为0.08,从而确认的是,在本示例的焊料凸块300中,凸块的高度能够高于利用丝网印刷方法形成的焊料凸块的高度并且能够抑制凸块的平均高度的变化。
此外,本申请的发明人对于多种类型的芯片主体101制造了图7中所示的八种类型的形状的UBM105,其中的芯片主体101的每一种形状的电极102之间的间隔(电极节距)不同,并且检查是否能够确保窄节距(图12中所示的阴影区域)所需的凸块的高度。
结果,如图11中所示,确认的是,即使当使用其电极节距D等于或小于保护膜103的开口104的最长边长度Lh的两倍的窄节距IC芯片100时,也能够确保凸块的必要高度。特别地,确认的是,在从50至100μm的电极节距的范围内,能够确保焊料凸块的高度为大约25至50μm,从而确认的是,本示例在该范围内是有效的。一般来说,保护膜103的开口104的一边的长度Lh基本上对应于电极102的一边的长度,从而上述IC芯片100能够重新表述为窄节距IC芯片100,其电极节距D等于或小于电极的长度的两倍。对于开口104的形状,不仅考虑矩形和圆形,而且考虑梯形。当开口104的形状为圆形时,最长边长度为直径,并且当该形状为梯形时,最长边长度为下底的长度。
图12是示出现有技术的焊料凸块形成方法中的凸块的高度与电极节距之间的关系的图。在图12中,由斜线区域表示本示例特别有效的范围。根据实施方式,在现有技术的凸块形成方法不能够增加高度的范围内,即使在其电极节距较窄的IC芯片100中也能够增加焊料凸块300的高度。
根据上述实施方式的电子装置1被构造为,焊料凸块300与电极102之间的接合面积小于保护膜103的开口面积。结果,球形焊料凸块300的底表面的面积能够小于焊料凸块300与电极102之间的接合面积等于保护膜103的开口面积的情况,从而能够在没有增加焊料凸块300的体积的情况下利用表面张力的影响而增加焊料凸块300的高度。因此,即使当电子部件1的电极节距很小时也能够增加焊料凸块300的高度。
实施方式特别具有其中焊料凸块300与保护膜103没有彼此接触的构造。结果,能够获得如下面描述的效果。具体地,在电子装置1中,基板200由于从IC芯片100产生的热而扩大超过IC芯片100并且在IC芯片100与基板200之间的接合部分处发生尺寸差,从而每次使用电子装置1时,在将IC芯片100与基板200接合在一起的焊料凸块300中重复地发生应变。这里,作为增加焊料凸块300的高度的构造(例如,如图4中的比较示例2所示),考虑下述构造,其中,通过减小保护膜103’的开口面积来减小焊料凸块300的底表面的面积。在该情况下,保护膜103’与焊料凸块300彼此接触,从而保护膜103’的开口边缘表面104a’切入焊料凸块300中。在这样的结构中,当应变施加于焊料凸块300时,在保护膜103’切入焊料凸块300的部分处发生应力集中并且焊料中的最大塑性应变增加。结果,焊料凸块300的耐久性减小,并且电子装置1的可靠性劣化。另一方面,在实施方式中,焊料凸块300与保护膜103没有彼此接触,从而没有发生如上所述的应力集中。因此,与上述构造相比,实施方式能够减少焊料中的最大塑性应变。结果,能够增加焊料凸块300的耐久性并且改进电子装置1的可靠性。
在实施方式中,特别地,焊料凸块300通过形成在电极102上具有小于保护膜103的开口面积的面积的UBM105接合到电极102。结果,焊料凸块300与电极102之间的接合面积能够可靠地小于保护膜103的开口面积。UBM105的大小小于保护膜103的开口面积,从而在UBM105周围暴露电极102。通过减小UBM105的大小进一步增加焊料凸块300的高度。此外,能够通过改变UBM105的形状或大小来调整焊料凸块300的高度。
在实施方式中,特别地,焊料凸块300通过具有圆形形状的UBM105接合到电极102。UBM105形成为圆形形状,从而焊料凸块300与电极102之间的接合部分的形状能够为圆形。结果,当应变施加到焊料凸块300时在焊料中产生的应力能够比接合部分为诸如矩形的多边形的情况更加均匀,从而能够增加焊料凸块300的耐久性并且改进电子装置1的可靠性。
在实施方式中,特别地,构造为使得焊料凸块300与电极102之间的接合面积小于保护膜103的开口面积,并且通过电镀镍形成接合有焊料凸块300的UBM105。结果,能够容易地形成具有预定形状的UBM105并且能够获得UBM105与焊料凸块300之间的良好的可接合性。
在实施方式中,特别地,IC芯片100被构造为使得电极102的电极节距D等于或小于保护膜103的开口104的一边的长度Lh的两倍。即使当以该方式使用其电极节距D较窄的IC芯片100时,也能够增加焊料凸块300的高度。
在实施方式中,特别地,IC芯片100被构造为使得电极节距D为50至100μm。即使当使用这样的窄节距IC芯片100时,也能够确保焊料凸块300的高度为大约25至50μm。
本公开不限于上述实施方式,而是可以通过在不偏离本发明的精神和技术理念的情况下添加各种修改来实施。
附图标记说明
1电子装置
100IC芯片(电子部件)
101芯片主体
102电极
103保护膜
105UBM
200基板
202基板电极
300焊料凸块

Claims (9)

1.一种电子装置,所述电子装置包括:
电子部件,所述电子部件包括芯片主体、形成在所述芯片主体上的多个电极以及形成为在各电极处开口并且覆盖所述芯片主体的表面的保护膜;
基板,所述基板包括布置为面对所述多个电极的多个基板电极;以及
多个焊料凸块,所述多个焊料凸块被构造为将所述多个电极与所述多个基板电极电连接,
所述焊料凸块与所述电极之间的接合面积小于所述保护膜的开口面积。
2.根据权利要求1所述的电子装置,其中:
所述焊料凸块通过形成在所述电极上的小于所述保护膜的开口面积的UBM接合到所述电极。
3.根据权利要求2所述的电子装置,其中:
所述焊料凸块经由通过电镀镍形成的所述UBM接合到所述电极。
4.根据权利要求3所述的电子装置,其中:
所述UBM形成在所述电极上并且没有与所述保护膜接触。
5.根据权利要求3或4所述的电子装置,其中:
所述焊料凸块经由圆形形状的所述UBM接合到所述电极。
6.根据权利要求3至5中的任一项所述的电子装置,其中:
在所述UBM的表面上形成有金属或合金的薄膜。
7.根据权利要求1至6中的任一项所述的电子装置,其中:
所述电子部件被构造为使得所述多个电极的电极节距等于或小于所述开口的最长边长度的两倍。
8.根据权利要求1至7中的任一项所述的电子装置,其中:
所述电子部件被构造为使得电极节距为50至100μm。
9.一种电子部件,所述电子部件包括:
芯片主体;
多个电极,所述多个电极形成在所述芯片主体上;
保护膜,所述保护膜形成为在各电极处开口并且覆盖所述芯片主体的表面;以及
多个UBM,所述多个UBM分别形成在所述多个电极上并且被构造为分别接合所述电极和焊料凸块,
所述UBM中的每一个UBM形成为具有小于所述保护膜的开口面积的面积。
CN2011800493573A 2010-10-12 2011-09-22 电子装置和电子部件 Pending CN103180936A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-229382 2010-10-12
JP2010229382 2010-10-12
PCT/JP2011/071598 WO2012049954A1 (ja) 2010-10-12 2011-09-22 電子装置及び電子部品

Publications (1)

Publication Number Publication Date
CN103180936A true CN103180936A (zh) 2013-06-26

Family

ID=45938185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800493573A Pending CN103180936A (zh) 2010-10-12 2011-09-22 电子装置和电子部件

Country Status (5)

Country Link
US (1) US20130221523A1 (zh)
EP (1) EP2629323A1 (zh)
JP (1) JP2012104807A (zh)
CN (1) CN103180936A (zh)
WO (1) WO2012049954A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994002A (zh) * 2014-12-30 2018-05-04 日月光半导体制造股份有限公司 半导体衬底及具有半导体衬底的半导体封装结构
WO2020134722A1 (zh) * 2018-12-29 2020-07-02 颀中科技(苏州)有限公司 倒装芯片组件、倒装芯片封装结构及制备方法
CN115362044A (zh) * 2020-04-06 2022-11-18 昭和电工材料株式会社 焊料粒子、焊料粒子的制造方法及带焊料粒子的基体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326723B2 (ja) 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
JP6015240B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造及び半導体素子
JP6155571B2 (ja) 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6015239B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
KR20140139332A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101780541B1 (ko) * 2015-03-24 2017-09-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2022215354A1 (ja) * 2021-04-06 2022-10-13 株式会社村田製作所 電子部品
CN113314498B (zh) * 2021-05-25 2023-05-05 业成科技(成都)有限公司 电路板、灯板、背光模组以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152007A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd バンプ形成方法および半導体装置の実装構造体
JP2006120803A (ja) * 2004-10-20 2006-05-11 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
CN1881572A (zh) * 2005-06-15 2006-12-20 三洋电机株式会社 半导体装置及其制造方法
US20100187685A1 (en) * 2007-06-15 2010-07-29 Rohm Co., Ltd. Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280650B2 (ja) * 2007-06-15 2013-09-04 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152007A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd バンプ形成方法および半導体装置の実装構造体
JP2006120803A (ja) * 2004-10-20 2006-05-11 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
CN1881572A (zh) * 2005-06-15 2006-12-20 三洋电机株式会社 半导体装置及其制造方法
US20100187685A1 (en) * 2007-06-15 2010-07-29 Rohm Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994002A (zh) * 2014-12-30 2018-05-04 日月光半导体制造股份有限公司 半导体衬底及具有半导体衬底的半导体封装结构
CN107994002B (zh) * 2014-12-30 2021-11-30 日月光半导体制造股份有限公司 半导体衬底及具有半导体衬底的半导体封装结构
WO2020134722A1 (zh) * 2018-12-29 2020-07-02 颀中科技(苏州)有限公司 倒装芯片组件、倒装芯片封装结构及制备方法
CN115362044A (zh) * 2020-04-06 2022-11-18 昭和电工材料株式会社 焊料粒子、焊料粒子的制造方法及带焊料粒子的基体

Also Published As

Publication number Publication date
WO2012049954A1 (ja) 2012-04-19
EP2629323A1 (en) 2013-08-21
JP2012104807A (ja) 2012-05-31
US20130221523A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
CN103180936A (zh) 电子装置和电子部件
CN206685370U (zh) 具有增大的附接角度的导电线的半导体装置
JP3561934B2 (ja) 相互接続用ポストの製造方法
CN101064294B (zh) 电路装置及电路装置的制造方法
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
US8309864B2 (en) Device mounting board and manufacturing method therefor, and semiconductor module
CA2687424C (en) A contact pad and method of forming a contact pad for an integrated circuit
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US8901754B2 (en) Semiconductor device and manufacturing method thereof
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
TWI452659B (zh) 電路板及其製作方法與封裝結構
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
JP3313058B2 (ja) 半導体装置とその製造方法
US20100283145A1 (en) Stack structure with copper bumps
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US20120175158A1 (en) Circuit board
JP2004165511A (ja) Csp接続方法
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP2000031189A (ja) 球状半導体装置
CN100390983C (zh) 芯片封装体
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
JPH11233669A (ja) 半導体装置の製造方法
JP2001267452A (ja) 半導体装置
JP2004207368A (ja) 半導体装置とその製造方法及び電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626