TWI869112B - Jtag標準接腳測試系統 - Google Patents
Jtag標準接腳測試系統 Download PDFInfo
- Publication number
- TWI869112B TWI869112B TW112148689A TW112148689A TWI869112B TW I869112 B TWI869112 B TW I869112B TW 112148689 A TW112148689 A TW 112148689A TW 112148689 A TW112148689 A TW 112148689A TW I869112 B TWI869112 B TW I869112B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- jtag
- electrically connected
- adapter card
- interface
- Prior art date
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一種JTAG標準接腳測試系統,由待測試插槽相互形成電性連接為不同的待測試串接鏈,或是轉接卡透過各自第一JTAG輸入介面以及第一JTAG輸出介面或是第二JTAG輸入介面以及第二JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈, TAP控制器提供對應的JTAG格式的測試訊號至待測試串接鏈或是轉接卡串接鏈以使測試卡進行JTAG標準接腳的測試,藉此可以達成測試機台提供不同待測試機板上的多個待測試插槽進行JTAG標準接腳測試的技術功效。
Description
一種測試系統,尤其是指一種JTAG標準接腳測試系統。
現有對於待測試機板上的多個待測試插槽的測試,是在每一個待測試插槽上插接對應的測試卡,再將測試卡彼此之間相互串聯,以進行JTAG標準接腳的測試。
然而現有的測試方式,僅適合相同的待測試機板的多個待測試插槽測試,即不同的待測試基板的待測試插槽數量、配置位置…等的差異,使用測試卡的數量以及測試卡彼此之間串聯的方式亦不相同,故而無法使用相同的測試機台對不同的待測試機板的多個待測試插槽進行測試。
綜上所述,可知先前技術中長期以來一直存在測試機台僅能提供相同待測試機板上的多個待測試插槽進行JTAG標準接腳測試的問題,因此有必要提出改進的技術手段,來解決此一問題。
有鑒於先前技術存在測試機台僅能提供相同待測試機板上的多個待測試插槽進行JTAG標準接腳測試的問題,本發明遂揭露一種JTAG標準接腳測試系統,其中:本發明所揭露第一實施態樣的JTAG標準接腳測試系統,其包含:待測試機板、多個轉接卡、多個測試卡、測試存取埠(Test Access Port,TAP)控制器以及測試數據生成裝置。
待測試機板具有多個待測試插槽,多個待測試插槽相互形成電性連接為不同的待測試串接鏈。
每一個轉接卡具有轉接卡插接介面、轉接卡金手指介面、第一JTAG輸入介面、第一JTAG輸出介面、第二JTAG輸入介面以及第二JTAG輸出介面,轉接卡插接介面、轉接卡金手指介面、第一JTAG輸入介面、第一JTAG輸出介面、第二JTAG輸入介面以及第二JTAG輸出介面的各測試資料輸入(Test Data Input,TDI)接腳彼此形成電性連接、各測試資料輸出(Test Data Output,TDO)接腳彼此形成電性連接、各測試時鐘(Test Clock,TCK)接腳彼此形成電性連接、各測試模式選擇(Test Mode Select,TMS)接腳彼此形成電性連接以及各測試初始化(Test Reset,TRST)接腳彼此形成電性連接。
每一個轉接卡的轉接卡金手指介面與每一個待測試插槽對應插接,使對應插接的轉接卡金手指介面以及待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接。
每一個測試卡具有邊界掃描元件、JTAG輸入介面、JTAG輸出介面以及金手指介面,邊界掃描元件、JTAG輸入介面、JTAG輸出介面以及金手
指介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接。
每一個測試卡的金手指介面與每一個轉接卡的轉接卡插接介面對應插接,使對應插接的金手指介面以及轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;及測試卡自對應插接的待測試插槽提供的JTAG格式的測試訊號進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號。
TAP控制器分別與不同的待測試串接鏈形成電性連接,將不同的測試數據轉換為對應的JTAG格式的測試訊號以提供至對應的待測試串接鏈,自待測試串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據。
測試數據生成裝置與TAP控制器形成電性連接,提供測試數據至TAP控制器,自TAP控制器接收與轉接卡對應的響應數據。
本發明所揭露第二實施態樣的JTAG標準接腳測試系統,其包含:待測試機板、多個轉接卡、多個測試卡、TAP控制器以及測試數據生成裝置。
待測試機板具有多個待測試插槽。
每一個轉接卡具有轉接卡插接介面、轉接卡金手指介面、第一JTAG輸入介面、第一JTAG輸出介面、第二JTAG輸入介面以及第二JTAG輸出介面,轉接卡插接介面、轉接卡金手指介面、第一JTAG輸入介面、第一JTAG輸出介面、第二JTAG輸入介面以及第二JTAG輸出介面的各TDI接腳彼此形成
電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接。
每一個轉接卡的轉接卡金手指介面與每一個待測試插槽對應插接,使對應插接的轉接卡金手指介面以及待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;及轉接卡透過各自第一JTAG輸入介面以及第一JTAG輸出介面或是第二JTAG輸入介面以及第二JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈。
每一個測試卡具有邊界掃描元件、JTAG輸入介面、JTAG輸出介面以及金手指介面,邊界掃描元件、JTAG輸入介面、JTAG輸出介面以及金手指介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接。
每一個測試卡的金手指介面與每一個轉接卡的轉接卡插接介面對應插接,使對應插接的金手指介面以及轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;及測試卡自對應插接的轉接卡提供的JTAG格式的測試訊號進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號。
TAP控制器分別與不同的轉接卡串接鏈形成電性連接,將不同的測試數據轉換為對應的JTAG格式的測試訊號以提供至對應的轉接卡串接鏈,自轉接卡串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據。
測試數據生成裝置與TAP控制器形成電性連接,提供測試數據至TAP控制器,自TAP控制器接收與轉接卡對應的響應數據。
本發明所揭露的系統如上,由待測試插槽相互形成電性連接為不同的待測試串接鏈,或是轉接卡透過各自第一JTAG輸入介面以及第一JTAG輸出介面或是第二JTAG輸入介面以及第二JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈,TAP控制器提供對應的JTAG格式的測試訊號至待測試串接鏈或是轉接卡串接鏈以使測試卡進行JTAG標準接腳的測試。
透過上述的技術手段,本發明可以達成測試機台提供不同待測試機板上的多個待測試插槽進行JTAG標準接腳測試的技術功效。
10:待測試機板
11:待測試插槽
111:第一待測試插槽
112:第二待測試插槽
113:第三待測試插槽
114:第四待測試插槽
115:第五待測試插槽
116:第六待測試插槽
117:第七待測試插槽
118:第八待測試插槽
20:轉接卡
201:第一轉接卡
202:第二轉接卡
203:第三轉接卡
204:第四轉接卡
205:第五轉接卡
206:第六轉接卡
207:第七轉接卡
208:第八轉接卡
21:轉接卡插接介面
22:轉接卡金手指介面
23:第一JTAG輸入介面
24:第一JTAG輸出介面
25:第二JTAG輸入介面
26:第二JTAG輸出介面
30:測試卡
301:第一測試卡
302:第二測試卡
303:第三測試卡
304:第四測試卡
305:第五測試卡
306:第六測試卡
307:第七測試卡
308:第八測試卡
31:邊界掃描元件
32:JTAG輸入介面
33:JTAG輸出介面
34:金手指介面
40:TAP控制器
50:測試數據生成裝置
61:TDI接腳
62:TDO接腳
63:TCK接腳
64:TMS接腳
65:TRST接腳
第1圖繪示為本發明JTAG標準接腳測試第一實施態樣的系統方塊圖。
第2圖繪示為本發明JTAG標準接腳測試第一實施態樣的轉接卡方塊圖。
第3圖繪示為本發明JTAG標準接腳測試第一實施態樣的測試卡方塊圖。
第4圖繪示為本發明JTAG標準接腳測試第二實施態樣的系統方塊圖。
第5圖繪示為本發明JTAG標準接腳測試第二實施態樣的轉接卡方塊圖。
第6圖繪示為本發明JTAG標準接腳測試第二實施態樣的測試卡方塊圖。
第7圖繪示為本發明JTAG標準接腳測試第二實施態樣的測試架構圖。
以下將配合圖式及實施例來詳細說明本發明的實施方式,藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
以下說明本發明所揭露第一實施態樣的JTAG標準接腳測試系統,並請參考「第1圖」所示,「第1圖」繪示為本發明JTAG標準接腳測試第一實施態樣的系統方塊圖。
本發明所揭露第一實施態樣的JTAG標準接腳測試系統,其包含:待測試機板10、多個轉接卡20、多個測試卡30、測試存取埠(Test Access Port,TAP)控制器40以及測試數據生成裝置50。
待測試機板10具有多個待測試插槽11,多個待測試插槽11相互形成電性連接為不同的待測試串接鏈,具體而言,假設待測試機板10具有第一待測試插槽、第二待測試插槽、第三待測試插槽以及第四待測試插槽,將第一待測試插槽以及第二待測試插槽相互形成電性連接為第一待測試串接鏈,以及將第三待測試插槽以及第四待測試插槽相互形成電性連接為第二待測試串接鏈;將第一待測試插槽以及第三待測試插槽相互形成電性連接為第一待測試串接鏈,以及將第二待測試插槽以及第四待測試插槽相互形成電性連接為第二待測試串接鏈;在此僅為舉例說明之,並不以此侷限本發明的應用範疇。
請參考「第2圖」所示,「第2圖」繪示為本發明JTAG標準接腳測試第一實施態樣的轉接卡方塊圖,每一個轉接卡20具有轉接卡插接介面21、轉接卡金手指介面22、第一JTAG輸入介面23、第一JTAG輸出介面24、第二JTAG輸入介面25以及第二JTAG輸出介面26,轉接卡插接介面21、轉接卡金手指介面22、第一JTAG輸入介面23、第一JTAG輸出介面24、第二JTAG輸入介
面25以及第二JTAG輸出介面26的各測試資料輸入(Test Data Input,TDI)接腳61彼此形成電性連接、各測試資料輸出(Test Data Output,TDO)接腳62彼此形成電性連接、各測試時鐘(Test Clock,TCK)接腳63彼此形成電性連接、各測試模式選擇(Test Mode Select,TMS)接腳64彼此形成電性連接以及各測試初始化(Test Reset,TRST)接腳65彼此形成電性連接。
每一個轉接卡20的轉接卡金手指介面22與每一個待測試插槽11對應插接,使對應插接的轉接卡金手指介面22以及待測試插槽11的各TDI接腳61彼此形成電性連接、各TDO接腳62彼此形成電性連接、各TCK接腳63彼此形成電性連接、各TMS接腳64彼此形成電性連接以及各TRST接腳65彼此形成電性連接。
承上述舉例,第一轉接卡與第一待測試插槽對應插接,第二轉接卡與第二待測試插槽對應插接,第三轉接卡與第三待測試插槽對應插接,第四轉接卡與第四待測試插槽對應插接,即第一轉接卡的轉接卡金手指介面以及第一待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,第二轉接卡的轉接卡金手指介面以及第二待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,其餘依此類推,在此不再進行贅述。
請參考「第3圖」所示,「第3圖」繪示為本發明JTAG標準接腳測試第一實施態樣的測試卡方塊圖,每一個測試卡30具有邊界掃描元件31、JTAG輸入介面32、JTAG輸出介面33以及金手指介面34,邊界掃描元件31、
JTAG輸入介面32、JTAG輸出介面33以及金手指介面34的各TDI接腳61彼此形成電性連接、各TDO接腳62彼此形成電性連接、各TCK接腳63彼此形成電性連接、各TMS接腳64彼此形成電性連接以及各TRST接腳65彼此形成電性連接。
每一個測試卡30的金手指介面34與每一個轉接卡20的轉接卡插接介面21對應插接,使對應插接的金手指介面34以及轉接卡插接介面21的各TDI接腳61彼此形成電性連接、各TDO接腳62彼此形成電性連接、各TCK接腳63彼此形成電性連接、各TMS接腳64彼此形成電性連接以及各TRST接腳65彼此形成電性連接
承上述舉例,第一測試卡與第一轉接卡對應插接,第二測試卡與第二轉接卡對應插接,第三測試卡與第三轉接卡對應插接,第四測試卡與第四轉接卡對應插接,即第一測試卡的金手指介面以及第一轉接卡的轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,第二測試卡的金手指介面以及第二轉接卡的轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,其餘依此類推,在此不再進行贅述。
測試數據生成裝置50與TAP控制器40形成電性連接,且測試數據生成裝置50提供測試數據至TAP控制器40,TAP控制器40分別與不同的待測試串接鏈形成電性連接,將不同的測試數據轉換為對應的JTAG格式的測試訊號以提供至對應的待測試串接鏈。
測試卡30即可自對應插接的待測試插槽11提供的JTAG格式的測試訊號進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號,使TAP控制器40自待測試串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據,測試數據生成裝置50自TAP控制器40接收與轉接卡20對應的響應數據,藉以完成整個測試過程。
值得注意的是,在實際測試的態樣中,若是第一待測試插槽以及第三待測試插槽相互形成電性連接為第一待測試串接鏈,以及將第二待測試插槽以及第四待測試插槽相互形成電性連接為第二待測試串接鏈,可以僅讓第一轉接卡與第一待測試插槽對應插接以及第三轉接卡與第三待測試插槽對應插接,且第一測試卡與第一轉接卡對應插接以及第三測試卡與第三轉接卡對應插接。
測試數據生成裝置50可以只提供第一待測試串接鏈對應的測試數據至TAP控制器40,TAP控制器40將測試數據為對應第一待測試串接鏈的JTAG格式的測試訊號,再提供給第一待測試串接鏈,使得第一測試卡以及第三測試卡進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號,在此僅為舉例說明之,並不以此侷限本發明的應用範疇。
也可以僅讓第二轉接卡與第二待測試插槽對應插接以及第四轉接卡與第四待測試插槽對應插接,且第二測試卡與第二轉接卡對應插接以及第四測試卡與第四轉接卡對應插接,測試數據生成裝置50可以只提供第二待測試串接鏈對應的測試數據至TAP控制器40,TAP控制器40將測試數據為對應第二待測試串接鏈的JTAG格式的測試訊號,再提供給第二待測試串接鏈,使得第
二測試卡以及第四測試卡進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號,在此僅為舉例說明之,並不以此侷限本發明的應用範疇。
也可以讓第一轉接卡與第一待測試插槽對應插接、第二轉接卡與第二待測試插槽對應插接、第三轉接卡與第三待測試插槽對應插接以及第四轉接卡與第四待測試插槽對應插接,且第一測試卡與第一轉接卡對應插接、第二測試卡與第二轉接卡對應插接、第三測試卡與第三轉接卡對應插接以及第四測試卡與第四轉接卡對應插接,測試數據生成裝置50可以只提供第一待測試串接鏈或是第二待測試串接鏈對應的測試數據至TAP控制器40,TAP控制器40將測試數據轉換為對應第一待測試串接鏈或是第二待測試串接鏈的JTAG格式的測試訊號,再提供給第一待測試串接鏈或是第二待測試串接鏈,使得第一測試卡以及第三測試卡或是第二測試卡以及第四測試卡進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號,在此僅為舉例說明之,並不以此侷限本發明的應用範疇。
以下說明本發明所揭露第二實施態樣的JTAG標準接腳測試系統,並請參考「第4圖」所示,「第4圖」繪示為本發明JTAG標準接腳測試第二實施態樣的系統方塊圖。
本發明所揭露第二實施態樣的JTAG標準接腳測試系統,其包含:待測試機板10、多個轉接卡20、多個測試卡30、TAP控制器40以及測試數據生成裝置50,其中待測試機板10具有多個待測試插槽11。
請參考「第5圖」所示,「第5圖」繪示為本發明JTAG標準接腳測試第二實施態樣的轉接卡方塊圖,每一個轉接卡20具有轉接卡插接介面21、轉接卡金手指介面22、第一JTAG輸入介面23、第一JTAG輸出介面24、第二
JTAG輸入介面25以及第二JTAG輸出介面26,轉接卡插接介面21、轉接卡金手指介面22、第一JTAG輸入介面23、第一JTAG輸出介面24、第二JTAG輸入介面25以及第二JTAG輸出介面26的各TDI接腳61彼此形成電性連接、各TDO接腳62彼此形成電性連接、各TCK接腳63彼此形成電性連接、各TMS接腳64彼此形成電性連接以及各TRST接腳65彼此形成電性連接。
每一個轉接卡20的轉接卡金手指介面22與每一個待測試插槽11對應插接,使對應插接的轉接卡金手指介面22以及待測試插槽11的各TDI接腳61彼此形成電性連接、各TDO接腳62彼此形成電性連接、各TCK接腳63彼此形成電性連接、各TMS接腳64彼此形成電性連接以及各TRST接腳65彼此形成電性連接;及轉接卡20透過各自第一JTAG輸入介面23以及第一JTAG輸出介面24或是第二JTAG輸入介面25以及第二JTAG輸出介面26相互形成電性連接為不同的轉接卡串接鏈。
第一轉接卡與第一待測試插槽對應插接,第二轉接卡與第二待測試插槽對應插接,第三轉接卡與第三待測試插槽對應插接,第四轉接卡與第四待測試插槽對應插接,即第一轉接卡的轉接卡金手指介面以及第一待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,第二轉接卡的轉接卡金手指介面以及第二待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,其餘依此類推,在此不再進行贅述。
第一轉接卡的第一JTAG輸出介面與第二轉接卡的第一JTAG輸入介面形成電性連接為第一轉接卡串接鏈,第三轉接卡的第一JTAG輸出介面與第四轉接卡的第一JTAG輸入介面形成電性連接為第二轉接卡串接鏈;第一轉接卡的第一JTAG輸出介面與第二轉接卡的第一JTAG輸入介面形成電性連接為第一轉接卡串接鏈,第三轉接卡的第二JTAG輸出介面與第四轉接卡的第二JTAG輸入介面形成電性連接為第二轉接卡串接鏈;第一轉接卡的第一JTAG輸出介面與第三轉接卡的第一JTAG輸入介面形成電性連接為第一轉接卡串接鏈,第二轉接卡的第一JTAG輸出介面與第四轉接卡的第一JTAG輸入介面形成電性連接為第二轉接卡串接鏈;第一轉接卡的第一JTAG輸出介面與第三轉接卡的第一JTAG輸入介面形成電性連接為第一轉接卡串接鏈,第二轉接卡的第二JTAG輸出介面與第四轉接卡的第二JTAG輸入介面形成電性連接為第二轉接卡串接鏈;上述說明的轉接卡串接鏈僅為舉例說明之,其餘形成轉接卡串接鏈的組合方式可以依此類推,在此不再進行贅述且不以此侷限本發明的應用範疇。
請參考「第6圖」所示,「第6圖」繪示為本發明JTAG標準接腳測試第二實施態樣的測試卡方塊圖,每一個測試卡30具有邊界掃描元件31、JTAG輸入介面32、JTAG輸出介面33以及金手指介面34,邊界掃描元件31、JTAG輸入介面32、JTAG輸出介面33以及金手指介面34的各TDI接腳61彼此形成電性連接、各TDO接腳62彼此形成電性連接、各TCK接腳63彼此形成電性連接、各TMS接腳64彼此形成電性連接以及各TRST接腳65彼此形成電性連接。
每一個測試卡30的金手指介面34與每一個轉接卡20的轉接卡插接介面21對應插接,使對應插接的金手指介面34以及轉接卡插接介面21的各
TDI接腳61彼此形成電性連接、各TDO接腳62彼此形成電性連接、各TCK接腳63彼此形成電性連接、各TMS接腳64彼此形成電性連接以及各TRST接腳65彼此形成電性連接;及測試卡30自對應插接的轉接卡20提供的JTAG格式的測試訊號進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號。
承上述舉例,第一測試卡與第一轉接卡對應插接,第二測試卡與第二轉接卡對應插接,第三測試卡與第三轉接卡對應插接,第四測試卡與第四轉接卡對應插接,即第一測試卡的金手指介面以及第一轉接卡的轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,第二測試卡的金手指介面以及第二轉接卡的轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接,其餘依此類推,在此不再進行贅述。
測試數據生成裝置50與TAP控制器40形成電性連接,且測試數據生成裝置50提供測試數據至TAP控制器40,TAP控制器40分別與不同的轉接卡串接鏈形成電性連接,將不同的測試數據轉換為對應的JTAG格式的測試訊號以提供至對應的轉接卡串接鏈。
測試卡30即可自對應插接的轉接卡20提供的JTAG格式的測試訊號進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號,使TAP控制器40自轉接卡串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據,測試數據生成裝置50自TAP控制器40接收與轉接卡20對應的響應數據,藉以完成整個測試過程。
請參考「第7圖」所示,「第7圖」繪示為本發明JTAG標準接腳測試第二實施態樣的測試架構圖,第一轉接卡201的第一JTAG輸出介面與第三轉接卡203的第一JTAG輸入介面形成電性連接、第三轉接卡203的第一JTAG輸出介面與第五轉接卡205的第一JTAG輸入介面形成電性連接以及第五轉接卡205的第一JTAG輸出介面與第七轉接卡207的第一JTAG輸入介面形成電性連接為第一轉接卡串接鏈,第二轉接卡202的第二JTAG輸出介面與第四轉接卡204的第二JTAG輸入介面形成電性連接、第四轉接卡204的第二JTAG輸出介面與第六轉接卡204的第二JTAG輸入介面形成電性連接以及第六轉接卡206的第二JTAG輸出介面與第八轉接卡208的第二JTAG輸入介面形成電性連接為第二轉接卡串接鏈。
第一測試卡301與第一轉接卡201形成電性連接,第二測試卡302與第二轉接卡202形成電性連接,第三測試卡303與第三轉接卡203形成電性連接,第四測試卡304與第四轉接卡204形成電性連接,第五測試卡305與第五轉接卡205形成電性連接,第六測試卡306與第六轉接卡206形成電性連接,第七測試卡307與第七轉接卡207形成電性連接,第八測試卡308與第八轉接卡208形成電性連接。
在實際的檢測過程中,可以僅讓第一轉接卡201與第一待測試插槽111對應插接、第三轉接卡203與第三待測試插槽113對應插接、第五轉接卡205與第五待測試插槽115對應插接以及第七轉接卡207與第七待測試插槽117對應插接。
測試數據生成裝置50提供第一轉接卡串接鏈對應的測試數據至TAP控制器40,TAP控制器40將測試數據為對應第一轉接卡串接鏈的JTAG格式
的測試訊號,再提供給第一轉接卡串接鏈,使得第一測試卡201、第三測試卡203、第五測試卡205以及第七測試卡207進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號。
在實際的檢測過程中,也可以僅讓第二轉接卡202與第二待測試插槽112對應插接、第四轉接卡204與第四待測試插槽114對應插接、第六轉接卡206與第六待測試插槽116對應插接以及第八轉接卡208與第八待測試插槽118對應插接。
測試數據生成裝置50提供第二轉接卡串接鏈對應的測試數據至TAP控制器40,TAP控制器40將測試數據為對應第二轉接卡串接鏈的JTAG格式的測試訊號,再提供給第二轉接卡串接鏈,使得第二測試卡202、第四測試卡204、第六測試卡206以及第八測試卡208進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號。
在實際的檢測過程中,也可以讓第一轉接卡201與第一待測試插槽111對應插接、第二轉接卡202與第二待測試插槽112對應插接、第三轉接卡203與第三待測試插槽113對應插接、第四轉接卡204與第四待測試插槽114對應插接、第五轉接卡205與第五待測試插槽115對應插接、第六轉接卡206與第六待測試插槽116對應插接、第七轉接卡207與第七待測試插槽117對應插接以及第八轉接卡208與第八待測試插槽118對應插接。
測試數據生成裝置50可以只提供第一轉接卡串接鏈或是第二轉接卡串接鏈對應的測試數據至TAP控制器40,TAP控制器40將測試數據為對應第一轉接卡串接鏈或是第二轉接卡串接鏈的JTAG格式的測試訊號,再提供給第一轉接卡串接鏈或是第二轉接卡串接鏈,使得第一測試卡201、第三測試卡
203、第五測試卡205以及第七測試卡207或是第二測試卡202、第四測試卡204、第六測試卡206以及第八測試卡208進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號。
測試數據生成裝置50可以同時提供第一轉接卡串接鏈以及第二轉接卡串接鏈對應的測試數據至TAP控制器40,TAP控制器40將測試數據為對應第一轉接卡串接鏈以及第二轉接卡串接鏈的JTAG格式的測試訊號,再分別提供給第一轉接卡串接鏈以及第二轉接卡串接鏈,使得第一測試卡201、第二測試卡202、第三測試卡203、第四測試卡204、第五測試卡205、第六測試卡206、第七測試卡207第八測試卡208同時進行JTAG標準接腳的測試並反饋JTAG格式的測試結果訊號。
上述各檢測過程僅為舉例說明之,本發明並不以此為限制,本領域所屬通常知識者可以依據上述各檢測過程可以實現不同的更多轉接卡串接鏈的組合,在此不再進行贅述。
綜上所述,由待測試插槽相互形成電性連接為不同的待測試串接鏈,或是轉接卡透過各自第一JTAG輸入介面以及第一JTAG輸出介面或是第二JTAG輸入介面以及第二JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈,TAP控制器提供對應的JTAG格式的測試訊號至待測試串接鏈或是轉接卡串接鏈以使測試卡進行JTAG標準接腳的測試。
藉由此一技術手段可以來解決先前技術所存在測試機台僅能提供相同待測試機板上的多個待測試插槽進行JTAG標準接腳測試的問題,進而達成測試機台提供不同待測試機板上的多個待測試插槽進行JTAG標準接腳測試的技術功效。
雖然本發明所揭露的實施方式如上,惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者,在不脫離本發明所揭露的精神和範圍的前提下,可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍,仍須以所附的申請專利範圍所界定者為準。
10:待測試機板
11:待測試插槽
20:轉接卡
21:轉接卡插接介面
22:轉接卡金手指介面
23:第一JTAG輸入介面
24:第一JTAG輸出介面
25:第二JTAG輸入介面
26:第二JTAG輸出介面
30:測試卡
34:金手指介面
40:TAP控制器
50:測試數據生成裝置
Claims (9)
- 一種JTAG標準接腳測試系統,其包含:一待測試機板,具有多個待測試插槽,所述多個待測試插槽相互形成電性連接為不同的待測試串接鏈;多個轉接卡,每一個轉接卡具有一轉接卡插接介面、一轉接卡金手指介面、一第一JTAG輸入介面、一第一JTAG輸出介面、一第二JTAG輸入介面以及一第二JTAG輸出介面,所述轉接卡插接介面、所述轉接卡金手指介面、所述第一JTAG輸入介面、所述第一JTAG輸出介面、所述第二JTAG輸入介面以及所述第二JTAG輸出介面的各測試資料輸入(Test Data Input,TDI)接腳彼此形成電性連接、各測試資料輸出(Test Data Output,TDO)接腳彼此形成電性連接、各測試時鐘(Test Clock,TCK)接腳彼此形成電性連接、各測試模式選擇(Test Mode Select,TMS)接腳彼此形成電性連接以及各測試初始化(Test Reset,TRST)接腳彼此形成電性連接;其中,每一個轉接卡的所述轉接卡金手指介面與每一個待測試插槽對應插接,使對應插接的所述轉接卡金手指介面以及所述待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;多個測試卡,每一個測試卡具有一邊界掃描元件、一JTAG輸入介面、一JTAG輸出介面以及一金手指介面,所述邊界掃描元件、所述JTAG輸入介面、所述JTAG輸出介面以及所述金手指介面的各TDI接腳彼此形成電性連 接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;其中,每一個測試卡的所述金手指介面與每一個轉接卡的所述轉接卡插接介面對應插接,使對應插接的所述金手指介面以及所述轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;及所述測試卡自對應插接的所述待測試插槽提供的JTAG格式的一測試訊號進行JTAG標準接腳的測試並反饋JTAG格式的一測試結果訊號;一測試存取埠(Test Access Port,TAP)控制器,分別與不同的待測試串接鏈形成電性連接,將不同的測試數據轉換為對應的JTAG格式的所述測試訊號以提供至對應的待測試串接鏈,自待測試串接鏈接收JTAG格式的所述測試結果訊號並轉換為一響應數據;及一測試數據生成裝置,與所述TAP控制器形成電性連接,提供所述測試數據至所述TAP控制器,自所述TAP控制器接收與所述轉接卡對應的所述響應數據。
- 如請求項1所述的JTAG標準接腳測試系統,其中所述測試數據生成裝置提供單一待測試串接鏈的測試數據至所述TAP控制器,所述TAP控制器將測試數據轉換為對應的JTAG格式的所述測試訊號以提供至單一待測試串接鏈。
- 如請求項1所述的JTAG標準接腳測試系統,其中所述轉接卡以及所述測試卡依單一待測試串接鏈相互插接,所述測試數據生成裝置提供單一 待測試串接鏈的測試數據至所述TAP控制器,所述TAP控制器將測試數據轉換為對應的JTAG格式的所述測試訊號以提供至單一待測試串接鏈。
- 一種JTAG標準接腳測試系統,其包含:一待測試機板,具有多個待測試插槽;多個轉接卡,每一個轉接卡具有一轉接卡插接介面、一轉接卡金手指介面、一第一JTAG輸入介面、一第一JTAG輸出介面、一第二JTAG輸入介面以及一第二JTAG輸出介面,所述轉接卡插接介面、所述轉接卡金手指介面、所述第一JTAG輸入介面、所述第一JTAG輸出介面、所述第二JTAG輸入介面以及所述第二JTAG輸出介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;其中,每一個轉接卡的所述轉接卡金手指介面與每一個待測試插槽對應插接,使對應插接的所述轉接卡金手指介面以及所述待測試插槽的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;及所述轉接卡透過各自所述第一JTAG輸入介面以及所述第一JTAG輸出介面或是所述第二JTAG輸入介面以及所述第二JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈;多個測試卡,每一個測試卡具有一邊界掃描元件、一JTAG輸入介面、一JTAG輸出介面以及一金手指介面,所述邊界掃描元件、所述JTAG輸入介面、所述JTAG輸出介面以及所述金手指介面的各TDI接腳彼此形成電性連 接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;其中,每一個測試卡的所述金手指介面與每一個轉接卡的所述轉接卡插接介面對應插接,使對應插接的所述金手指介面以及所述轉接卡插接介面的各TDI接腳彼此形成電性連接、各TDO接腳彼此形成電性連接、各TCK接腳彼此形成電性連接、各TMS接腳彼此形成電性連接以及各TRST接腳彼此形成電性連接;及所述測試卡自對應插接的所述轉接卡提供的JTAG格式的一測試訊號進行JTAG標準接腳的測試並反饋JTAG格式的一測試結果訊號;一TAP控制器,分別與不同的轉接卡串接鏈形成電性連接,將不同的測試數據轉換為對應的JTAG格式的所述測試訊號以提供至對應的轉接卡串接鏈,自轉接卡串接鏈接收JTAG格式的所述測試結果訊號並轉換為一響應數據;及一測試數據生成裝置,與所述TAP控制器形成電性連接,提供所述測試數據至所述TAP控制器,自所述TAP控制器接收與所述轉接卡對應的所述響應數據。
- 如請求項4所述的JTAG標準接腳測試系統,其中所述測試數據生成裝置提供單一轉接卡串接鏈的測試數據至所述TAP控制器,所述TAP控制器將測試數據轉換為對應的JTAG格式的所述測試訊號以提供至單一轉接卡串接鏈。
- 如請求項4所述的JTAG標準接腳測試系統,其中所述轉接卡以及所述測試卡依單一轉接卡串接鏈相互插接,所述測試數據生成裝置提供單一 轉接卡串接鏈的測試數據至所述TAP控制器,所述TAP控制器將測試數據轉換為對應的JTAG格式的所述測試訊號以提供至單一轉接卡串接鏈。
- 如請求項4所述的JTAG標準接腳測試系統,其中所述轉接卡僅使用所述第一JTAG輸入介面以及所述第一JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈。
- 如請求項4所述的JTAG標準接腳測試系統,其中所述轉接卡僅使用所述第二JTAG輸入介面以及所述第二JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈。
- 如請求項4所述的JTAG標準接腳測試系統,其中所述轉接卡分別使用所述第一JTAG輸入介面以及所述第一JTAG輸出介面與所述第二JTAG輸入介面以及所述第二JTAG輸出介面相互形成電性連接為不同的轉接卡串接鏈。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112148689A TWI869112B (zh) | 2023-12-14 | 2023-12-14 | Jtag標準接腳測試系統 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112148689A TWI869112B (zh) | 2023-12-14 | 2023-12-14 | Jtag標準接腳測試系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI869112B true TWI869112B (zh) | 2025-01-01 |
| TW202524495A TW202524495A (zh) | 2025-06-16 |
Family
ID=95152169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112148689A TWI869112B (zh) | 2023-12-14 | 2023-12-14 | Jtag標準接腳測試系統 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI869112B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640521A (en) * | 1992-06-17 | 1997-06-17 | Texas Instruments Incorporated | Addressable shadow port and protocol with remote I/O, contol and interrupt ports |
| US5805608A (en) * | 1996-10-18 | 1998-09-08 | Samsung Electronics Co., Ltd. | Clock generation for testing of integrated circuits |
| US6363452B1 (en) * | 1999-03-29 | 2002-03-26 | Sun Microsystems, Inc. | Method and apparatus for adding and removing components without powering down computer system |
| TW201710699A (zh) * | 2015-09-08 | 2017-03-16 | 英業達股份有限公司 | 基於邊界掃描的主板cpu插槽的連接測試方法和裝置 |
| US11061665B2 (en) * | 2019-09-09 | 2021-07-13 | Inventec (Pudong) Technology Corporation | System for online cascaded loading firmware based on boundary scan and method thereof |
| TWI759380B (zh) * | 2017-12-13 | 2022-04-01 | 英業達股份有限公司 | 電路板的連接器插槽腳位導通檢測系統及其方法 |
| US20230366929A1 (en) * | 2022-05-11 | 2023-11-16 | Xilinx, Inc. | Integrated circuit chip testing interface with reduced signal wires |
-
2023
- 2023-12-14 TW TW112148689A patent/TWI869112B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640521A (en) * | 1992-06-17 | 1997-06-17 | Texas Instruments Incorporated | Addressable shadow port and protocol with remote I/O, contol and interrupt ports |
| US5805608A (en) * | 1996-10-18 | 1998-09-08 | Samsung Electronics Co., Ltd. | Clock generation for testing of integrated circuits |
| US6363452B1 (en) * | 1999-03-29 | 2002-03-26 | Sun Microsystems, Inc. | Method and apparatus for adding and removing components without powering down computer system |
| TW201710699A (zh) * | 2015-09-08 | 2017-03-16 | 英業達股份有限公司 | 基於邊界掃描的主板cpu插槽的連接測試方法和裝置 |
| TWI759380B (zh) * | 2017-12-13 | 2022-04-01 | 英業達股份有限公司 | 電路板的連接器插槽腳位導通檢測系統及其方法 |
| US11061665B2 (en) * | 2019-09-09 | 2021-07-13 | Inventec (Pudong) Technology Corporation | System for online cascaded loading firmware based on boundary scan and method thereof |
| US20230366929A1 (en) * | 2022-05-11 | 2023-11-16 | Xilinx, Inc. | Integrated circuit chip testing interface with reduced signal wires |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202524495A (zh) | 2025-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852617A (en) | Jtag testing of buses using plug-in cards with Jtag logic mounted thereon | |
| EP0367710B1 (en) | Diagnostics of a board containing a plurality of hybrid electronic components | |
| KR970002061B1 (ko) | 입력/출력 접속부 및 장치 검사방법 | |
| US6347387B1 (en) | Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links | |
| JPH0150873B2 (zh) | ||
| US7269770B1 (en) | AC coupled line testing using boundary scan test methodology | |
| US10684930B2 (en) | Functional testing of high-speed serial links | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| US11009547B2 (en) | Device and method for testing a computer system | |
| TWI869112B (zh) | Jtag標準接腳測試系統 | |
| USRE41516E1 (en) | Socketless/boardless test interposer card | |
| TWI708954B (zh) | 邊界掃描測試系統及其方法 | |
| US7478298B2 (en) | Method and system for backplane testing using generic boundary-scan units | |
| TWI803428B (zh) | 用於檢測邊界掃描互聯設備之測試針板之檢測系統 | |
| CN1516015B (zh) | 多链边界扫描测试系统及多链边界扫描测试方法 | |
| US5426649A (en) | Test interface for a digital circuit | |
| KR20030017053A (ko) | 피씨 마더보드를 이용한 반도체 테스트 장치 | |
| CN120121967A (zh) | Jtag标准接脚测试系统 | |
| TWI897830B (zh) | 一種邊界掃描測試方法及系統 | |
| US6915495B2 (en) | Process and system for management of test access port (TAP) functions | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| TW201723518A (zh) | 具聯合測試工作群組訊號串接電路設計的測試電路板 | |
| Hird et al. | Finding power/ground defects on connectors-Case study | |
| Ley et al. | Defect coverage for non-intrusive board tests | |
| JPH03293572A (ja) | 基板部品検査回路 |