TWI868878B - 半導體結構及其形成方法 - Google Patents

Abstract

半導體結構的形成方法包含以下步驟。提供基板，其中基板被區分為單元區域與周邊區域，周邊區域與單元區域相鄰。在基板之上形成底部介電層。在底部介電層之上形成第一堆疊結構與第二堆疊結構，其中第一堆疊結構位於單元區域，第二堆疊結構位於周邊區域。將第一堆疊結構圖案化，以形成多個第一導電堆疊。執行第一清洗製程。在第一導電堆疊、第二堆疊結構與底部介電層之上形成第一修補介電層。將第二堆疊結構圖案化，以形成多個第二導電堆疊。執行第二清洗製程。在第一導電堆疊、第二導電堆疊與底部介電層之上形成第二修補介電層。

Description

半導體結構及其形成方法

本發明是關於一種半導體結構及其形成方法，特別是關於一種形成兩次修補介電層的半導體結構的形成方法及使用其形成的半導體結構。

隨著半導體結構(例如，動態隨機存取記憶體(dynamic random access memory, DRAM))尺寸及製程微縮，在半導體結構的製程中，常於清洗製程中對導電堆疊(例如，單元區域中的閘極堆疊)底部的介電層及/或導電結構的側壁造成損傷。因此，需要使用修補介電層進行修補。

在傳統製程中，為了防止這些損傷造成電性短路，常形成過厚的修補介電層，而導致周邊區域中位於基板內的導電部件(例如，埋入基板中的源極與汲極)無法順利形成，或者需要額外微影與蝕刻製程將過厚的修補介電層部分移除。

本發明實施例提出一種半導體結構與其形成方法，透過本發明實施例的形成方法能有效防止清洗製程中造成的損傷導致電性短路，且不需要額外的微影與蝕刻製程也可順利在周邊區域中形成位於基板內的導電部件。

本發明的一些實施例包含一種半導體結構的形成方法，且半導體結構的形成方法包含以下步驟。提供基板，其中基板被區分為單元區域與周邊區域，周邊區域與單元區域相鄰。在基板之上形成底部介電層。在底部介電層之上形成第一堆疊結構與第二堆疊結構，其中第一堆疊結構位於單元區域，而第二堆疊結構位於周邊區域。將第一堆疊結構圖案化，以形成多個第一導電堆疊。執行第一清洗製程。在第一導電堆疊、第二堆疊結構與底部介電層之上形成第一修補介電層。將第二堆疊結構圖案化，以形成多個第二導電堆疊。執行第二清洗製程。在第一導電堆疊、第二導電堆疊與底部介電層之上形成第二修補介電層。

本發明的一些實施例包含一種半導體結構，半導體結構包含基板，基板具有單元區域與周邊區域，周邊區域與單元區域相鄰。半導體結構包含底部介電層，底部介電層設置於基板之上。半導體結構更包含多個第一導電堆疊及多個第二導電堆疊，第一導電堆疊設置於底部介電層之上並位於單元區域，而第二導電堆疊設置於底部介電層之上並位於周邊區域。此外，半導體結構包含修補介電層，修補介電層設置於第一導電堆疊與第二導電堆疊之上。修補介電層在每個第一導電堆疊的側壁之上具有第一厚度，修補介電層在每個第二導電堆疊的側壁之上具有第二厚度，且第一厚度大於第二厚度。

第1圖至第5圖是根據本發明一些實施例繪示形成半導體結構100的各階段的部分剖面圖。要特別注意的是，為了簡便起見，第1圖至第5圖中已省略半導體結構100的一些部件。

參照第1圖，在一些實施例中，提供基板10，基板10被區分為單元區域R1與周邊區域R2，周邊區域R2與單元區域R1相鄰。舉例來說，基板10的周邊區域R2可圍繞單元區域R1，但本發明實施例並非以此為限。

參照第1圖，在一些實施例中，在基板10之上形成底部介電層12。舉例來說，底部介電層12可包含絕緣材料，例如，氧化矽、氮化矽、或氮氧化矽、類似物或前述材料的組合，但本發明實施例並非以此為限。底部介電層12可透過沉積製程所形成，例如化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合，但本發明實施例並非以此為限。

參照第1圖，在一些實施例中，在底部介電層12之上形成第一堆疊結構ST1與第二堆疊結構ST2。如第1圖所示，第一堆疊結構ST1位於基板10的單元區域R1，而第二堆疊結構ST2位於基板10的周邊區域R2。舉例來說，第一堆疊結構ST1可包含半導體層20、22及絕緣層14，絕緣層14設置於半導體層20與半導體層22之間；第二堆疊結構ST2可包含半導體層24及絕緣層18，絕緣層18設置於半導體層24之上，但本發明實施例並非以此為限。此外，第一堆疊結構ST1可進一步包含絕緣層16，絕緣層16設置於半導體層22之上。

半導體層20、22及24可包含矽或鍺，絕緣層14、16及18可包含氧化矽、氮化矽、或氮氧化矽、類似物或前述材料的組合，且前述材料可透過沉積製程所形成，但本發明實施例並非以此為限。沉積製程的範例如前所述，在此將不再重複。

要注意的是，雖然在第1圖繪示半導體層20及24直接形成於底部介電層12之上(即，半導體層20及24與底部介電層12直接接觸)，但本發明實施例並非以此為限。半導體層20與底部介電層12之間或者半導體層24與底部介電層12之間可能存在其他的部件。

參照第2圖，將第一堆疊結構ST1圖案化，以形成多個第一導電堆疊CG。可進行圖案化製程以根據預定設置第一導電堆疊CG的位置對第一堆疊結構ST1進行處理。舉例來說，在第一堆疊結構ST1(的絕緣層16)之上設置遮罩層(未繪示)，接著使用前述遮罩層作為蝕刻遮罩進行蝕刻製程，以將第一堆疊結構ST1蝕刻出溝槽。遮罩層可包含光阻，例如正型光阻(positive photoresist)或負型光阻(negative photoresist)。此外，遮罩層可包含硬遮罩，且可由氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、類似的材料或前述之組合形成，但本發明實施例並非以此為限。

遮罩層可為單層或多層結構。遮罩層的形成可包含沉積製程、光微影製程、其他適當之製程或前述之組合，但本發明實施例並非以此為限。

接著，參照第2圖，在一些實施例中，執行第一清洗製程W1。第一清洗製程W1可用於將前述製程後殘留的多餘部件移除。在一些實施例中，第一清洗製程W1為濕式清洗製程，濕式清洗製程使用稀釋的氫氟酸(hydrofluoric acid, HF)作為清洗劑，但本發明實施例並非以此為限。

如第2圖所示，在一些實施例中，底部介電層12在第一清洗製程W1的期間形成多個縫隙S。在一些實施例中，縫隙S靠近第一導電堆疊CG的底部的角落，但本發明實施例並非以此為限。舉例來說，第一導電堆疊CG中的半導體層20或其他疊層也可能在第一清洗製程W1的期間形成縫隙S(未繪示於第2圖)。

接著，參照第3圖，在一些實施例中，在第一導電堆疊CG、第二堆疊結構ST2與底部介電層12之上形成第一修補介電層31。第一修補介電層31可包含絕緣材料，絕緣材料的範例如前所述，在此將不再重複。在一些實施例中，第一修補介電層31填入縫隙S中。第一修補介電層31可用於防止縫隙S導致後續發生電性短路。

在一些實施例中，執行熱處理(thermal treatment)製程以形成第一修補介電層31。在一些實施例中，熱處理製程包含原位蒸汽產生(in-situ steam generation, ISSG)氧化、快速熱氧化(rapid thermal oxidation, RTO)、快速熱氮化(rapid thermal nitridation, RTN)，但本發明實施例並非以此為限。

接著，參照第4圖，在一些實施例中，將第二堆疊結構ST2圖案化，以形成多個第二導電堆疊PG(在第4圖中僅繪示一個)。可進行圖案化製程以根據預定設置第二導電堆疊PG的位置對第二堆疊結構ST2進行處理。圖案化製程的範例如前所述，在此將不再重複。

接著，參照第4圖，在一些實施例中，執行第二清洗製程W2。第二清洗製程W2可用於將前述製程後殘留的多餘部件移除。類似地，第二清洗製程W2為濕式清洗製程，濕式清洗製程使用稀釋的氫氟酸(HF)作為清洗劑，但本發明實施例並非以此為限。

接著，參照第5圖，在一些實施例中，在第一導電堆疊CG、第二導電堆疊PG與底部介電層12之上形成第二修補介電層32，以形成半導體結構100。第二修補介電層32的材料可與第一修補介電層31相同或類似。此外，在一些實施例中，執行熱處理製程以形成第二修補介電層32。熱處理製程的範例如前所述，在此將不再重複，但本發明實施例並非以此為限。

底部介電層12、第一導電堆疊CG或第二導電堆疊PG在第4圖所示的第二清洗製程W2的期間的仍可能形成多個縫隙(未繪示)。第二修補介電層32可填入這些縫隙中，用於防止縫隙所導致後續發生的電性短路。換言之，第一修補介電層31與第二修補介電層32可視為底部介電層12及第一導電堆疊CG的修補介電層，而第二修補介電層32可視為第二導電堆疊PG的修補介電層。

如第5圖所示，在一些實施例中，半導體結構100包含基板10，基板10具有單元區域R1與周邊區域R2，周邊區域R2與單元區域R1相鄰。半導體結構100也包含底部介電層12，底部介電層12設置於基板10之上。半導體結構100更包含多個第一導電堆疊CG及多個第二導電堆疊PG，第一導電堆疊CG設置於底部介電層12之上並位於單元區域R1，而第二導電堆疊PG設置於底部介電層12之上並位於周邊區域R2。

在本實施例中，半導體結構100包含修補介電層，修補介電層設置於第一導電堆疊CG與第二導電堆疊PG之上。修補介電層在每個第一導電堆疊CG的側壁之上具有第一厚度TC，修補介電層在每個第二導電堆疊PG的側壁之上具有第二厚度TP，且第一厚度TC大於第二厚度TP。此外，在一些實施例中，修補介電層包含氧化物或氮化物。

在一些實施例中，底部介電層12(或第一導電堆疊CG及/或第二導電堆疊PG)具有多個縫隙S，且修補介電層填入這些縫隙S中。由於修補介電層填入縫隙S中，可用於防止縫隙S所導致後續發生的電性短路。

此外，修補介電層(例如，第二修補介電層32)在周邊區域R2(例如，每個第二導電堆疊PG的側壁之上)的厚度(例如，第二厚度TP)小於在單元區域R1(例如，每個第一導電堆疊PG的側壁之上)的厚度(例如，第一厚度TC)，因此不需要額外的光微影與蝕刻製程將修補介電層的一部分移除，便可順利在周邊區域R2中形成位於基板10內的導電部件。

以上概述數個實施例的部件，以便在本發明所屬技術領域中具有通常知識者可以理解本發明實施例的觀點，並能以本發明實施例為基礎，設計或修改其他製程和結構以達到此介紹的實施例相同之目的及/或優勢，而此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。另外，雖然本發明已以數個較佳實施例發明如上，然其並非用以限定本發明。

100:半導體結構

10:基板

12:底部介電層

14,16,18:絕緣層

20,22,24:半導體層

31:第一修補介電層

32:第二修補介電層

CG:第一導電堆疊

PG:第二導電堆疊

R1:單元區域

R2:周邊區域

S:縫隙

ST1第一堆疊結構

ST2:第二堆疊結構

TC:第一厚度

TP:第二厚度

W1:第一清洗製程

W2:第二清洗製程

第1圖至第5圖是根據本發明一些實施例繪示形成半導體結構的各階段的部分剖面圖。

100:半導體結構

10:基板

12:底部介電層

14,16,18:絕緣層

20,22,24:半導體層

31:第一修補介電層

32:第二修補介電層

CG:第一導電堆疊

PG:第二導電堆疊

R1:單元區域

R2:周邊區域

S:縫隙

TC:第一厚度

TP:第二厚度

Claims (7)

1. 一種半導體結構的形成方法，包括：提供一基板，其中該基板被區分為一單元區域與一周邊區域，該周邊區域與該單元區域相鄰；在該基板之上形成一底部介電層；在該底部介電層之上形成一第一堆疊結構與一第二堆疊結構，其中該第一堆疊結構位於該單元區域，而該第二堆疊結構位於該周邊區域；將該第一堆疊結構圖案化，以形成複數個第一導電堆疊；執行一第一清洗製程；在該些第一導電堆疊、該第二堆疊結構與該底部介電層之上形成一第一修補介電層；將該第二堆疊結構圖案化，以形成複數個第二導電堆疊；執行一第二清洗製程；以及在該些第一導電堆疊、該些第二導電堆疊與該底部介電層之上形成一第二修補介電層，其中該底部介電層在該第一清洗製程的期間形成複數個縫隙，該些縫隙靠近該些第一導電堆疊的底部的角落，且該第一修補介電層填入該些縫隙中。
2. 如請求項1之半導體結構的形成方法，其中該第一清洗製程或該第二清洗製程為一濕式清洗製程。
3. 如請求項2之半導體結構的形成方法，其中該濕式清洗製程使用氫氟酸作為清洗劑。
4. 如請求項1之半導體結構的形成方法，其中執行一熱處理製程以形成該第一修補介電層或該第二修補介電層。
5. 如請求項4之半導體結構的形成方法，其中該熱處理製程包括原位蒸汽氧化、快速熱氧化、快速熱氮化。
6. 一種半導體結構，包括：一基板，具有一單元區域與一周邊區域，該周邊區域與該單元區域相鄰；一底部介電層，設置於該基板之上；複數個第一導電堆疊，設置於該底部介電層之上並位於該單元區域；複數個第二導電堆疊，設置於該底部介電層之上並位於該周邊區域；一修補介電層，設置於該些第一導電堆疊與該些第二導電堆疊之上，其中該修補介電層在每該第一導電堆疊的側壁之上具有一第一厚度，該修補介電層在每該第二導電堆疊的側壁之上具有一第二厚度，且該第一厚度大於該第二厚度，其中該底部介電層具有複數個縫隙，該些縫隙靠近該些第一導電堆疊的底部的角落，且該修補介電層填入該些縫隙中。
7. 如請求項6之半導體結構，其中該修補介電層包括 氧化物或氮化物。

Images