TWI868725B

TWI868725B - 非揮發性記憶體以及程式化方法

Info

Publication number: TWI868725B
Application number: TW112120995A
Authority: TW
Inventors: 李亞叡; 陳冠復
Original assignee: 旺宏電子股份有限公司
Priority date: 2023-06-06
Filing date: 2023-06-06
Publication date: 2025-01-01
Also published as: TW202449788A

Abstract

非揮發性記憶體以及程式化方法被提出。程式化方法包括：針對第N條字元線的多個第一記憶胞進行讀取動作，並判斷第一記憶胞的等效臨界電壓是否大於預設閾值來產生判斷結果，其中N為大於1的正整數；以及，當針對第N+1條字元線的多個第二記憶胞進行程式化動作時，根據判斷結果以決定是否調整多個程式化驗證電壓中的至少一選中程式化驗證電壓一偏移值。

Description

非揮發性記憶體以及程式化方法

本發明是有關於一種非揮發性記憶體以及程式化方法。

近年來，移動式的電子設備，例如平板電腦、筆記型電腦、智能手機以及固態驅動器，開始採用反及式(NAND)快閃記憶體作為其主要數據儲存媒介。因此，低成本以及高密度的反及式快閃記憶體的需求一直在快速增長。為了克服快閃記憶胞尺寸縮小的問題，各種類型的三維堆疊式電荷捕捉層的快閃記憶胞被提出。

然而，隨著記憶胞中的間距減小，記憶胞間的電荷的橫向移動造成的資料保留度嚴重的降低。而在記憶胞中設置更多的層次也會導致更高的電阻並引起過驅動問題。

本發明提供一種非揮發性記憶體以及程式化方法。

本發明的程式化方法包括：針對第N條字元線的多個第一記憶胞進行讀取動作，並判斷第一記憶胞的等效臨界電壓是否大於預設閾值來產生判斷結果，其中N為大於1的正整數；以及，當針對第N+1條字元線的多個第二記憶胞進行程式化動作時，根據判斷結果以決定是否調整多個程式化驗證電壓中的至少一選中程式化驗證電壓一偏移值。

本發明的非揮發性記憶體包括記憶胞陣列以及控制器。記憶胞陣列具有多個記憶胞串，各記憶胞串耦接多條字元線。控制器耦接該憶胞陣列，用以：針對第N條字元線的多個第一記憶胞進行讀取動作，並判斷第一記憶胞的等效臨界電壓是否大於預設閾值來產生判斷結果，其中N為大於1的正整數；以及，當針對第N+1條字元線的多個第二記憶胞進行程式化動作時，根據判斷結果以決定是否調整多個程式化驗證電壓中的至少一選中程式化驗證電壓一偏移值。

基於上述，本發明的非揮發性記憶體，在進行目前字元線的記憶胞的程式化動作時，可讀取前一字元線的記憶胞的臨界電壓的狀態。再根據前一字元線的記憶胞的等效臨界電壓來決定是否針對目前字元線的記憶胞的程式化動作中的程式化驗證電壓進行調整。透過上述的程式化驗證電壓的調整動作，可改善非揮發性記憶體在程式化動作中所產生的過驅動(over drive)現象。並且，當記憶胞中的儲存資料發生衰減時，可使記憶胞的臨界電壓分布更為集中，有效改善其資料保存度(data retention)。

310~370、360’、370’、460’、470’:記憶胞

510、520:曲線

600:非揮發性記憶體

610:記憶胞陣列

620:控制器

630:感測放大器

700:記憶胞串

A、B、C、D、E、F、G、PV:程式化驗證電壓

CH:柱狀通道結構

CL:通道層

CTL:電荷捕捉層

D1、D2:方向

DC:介電核心

DV:偏移電壓

F’、G’、PVL:調整後程式化驗證電壓

ID0:程式化驗證電流

ID1:調整後程式化驗證電流

S110、S120、S210~S252:步驟

SC1、SC2:參考電流

VPASSR:通過電壓

WL1~WLm、WLn+1、WLn:字元線

圖1繪示本發明一實施例的非揮發性記憶體的程式化方法的流程圖。

圖2繪示本發明另一實施例的非揮發性記憶體的程式化方法的流程圖。

圖3繪示本發明一實施例的非揮發性記憶體的程式化動作的示意圖。

圖4A以及圖4B繪示本發明實施例的分揮發性記憶體在程式化動作後，記憶胞的分布狀態的示意圖。

圖5繪示本發明實施例中，非揮發性記憶體執行程式化驗證電壓的調整動作的示意圖。

圖6繪示本發明一實施例的非揮發性記憶體的示意圖。

圖7繪示本發明實施例的非揮發性記憶體中的記憶胞串的示意圖。

請參照圖1，圖1繪示本發明一實施例的非揮發性記憶體的程式化方法的流程圖。在步驟S110中，針對已完成程式化動作的第N條字元線的多個記憶胞進行讀取動作，並判斷第N條字元線的多個記憶胞的等效臨界電壓是否大於一預設閾值來產生判斷結果。其中，第N條字元線的多個記憶胞可已分別被程式化以對應不同的邏輯值。在針對第N+1條字元線進行程式或動作時，則可針對第N條字元線的多個記憶胞進行讀取動作，並藉此獲得第N條字元線的多個記憶胞的等效臨界電壓。其中N為大於1的正整數。

在細節上，非揮發性記憶體的控制器可對應上述的預設閾值來設定一參考電流。並且，控制器可針對第N條字元線上的多個記憶胞進行讀取動作，並藉以獲得讀取電流。非揮發性記憶體的感測放大器則可根據比較參考電流以及讀取電流來產生比較結果。如此一來，控制器可根據比較結果來判斷出第N條字元線上的等效臨界電壓的狀態。

具體來說明，當上述的比較結果指示讀取電流小於參考電流時，表示第N條字元線上的多個記憶胞的等效臨界電壓大於預設閥值。也就是說，第N條字元線上的多個記憶胞具有對高的等效臨界電壓(為高臨界電壓狀態)。相對的，當上述的比較結果指示讀取電流不小於參考電流時，表示第N條字元線上的多個記憶胞的等效臨界電壓不大於預設閥值。也就是說，第N條字元線上的多個記憶胞具有對低的等效臨界電壓(為低臨界電壓狀態)。

在步驟S120中，在當針對第N+1條字元線的多個記憶胞進行程式化動作時，可根據步驟S110中所產生的判斷結果來決定是否調整多個程式化驗證電壓中的至少一選中程式化驗證電壓一個偏移值[S252]。在細節上，當針對第N+1條字元線的多個記憶胞進行程式化動作時，可設定分別對應多個邏輯值的多個程式化驗證電壓。並且，當步驟S110中所獲得的比較結果指示第N條字元線的記憶胞的等效臨界電壓大於預設閾值時，非揮發性記憶體的控制器可設定程式化驗證電壓中的一個或是多個，以作為選中程式化驗證電壓，並使對應第N+1條字元線的至少一選中程式化驗證電壓被調降一個偏移值。

接著，控制器可根據調整後的程式化驗證電壓來針對第N+1條字元線的記憶胞進行程式化動作以及程式化驗證動作。

相對的，若步驟S110中所獲得的比較結果指示第N條字元線的記憶胞的等效臨界電壓不大於預設閾值時，非揮發性記憶體的控制器則不針對所設定的所有的程式化驗證電壓進行調整，並針對第N+1條字元線的記憶胞進行程式化動作以及程式化驗證動作。

在本實施例中，非揮發記憶體的程式化動作，可根據先前字元線的記憶胞的臨界電壓狀態，來調降目前字元線的記憶胞的程式化驗證動作的程式化驗證電壓。如此一來，未被選中字元線上的記憶胞發生驅動電流不足的現象可以被避免。並且，透過對應相鄰字元線記憶胞的臨界電壓的狀態所設定的程式化驗證電壓，也可有效改善其資料保存度，提升儲存資料的正確性。

以下請參照圖2，圖2繪示本發明另一實施例的非揮發性記憶體的程式化方法的流程圖。在本實施例中，非揮發性記憶體可以為反及式快閃記憶體。在步驟S210中，啟動針對第N+1條的字元線WLn+1的程式化動作。以下請同步參照圖3繪示的本發明一實施例的非揮發性記憶體的程式化動作的示意圖。其中，在第N+1條的字元線WLn+1的程式化動作中，分別對應多個邏輯值的多個程式化驗證電壓A、B、C、D、E、F、G被設定，其中程式化驗證電壓A<B<C<D<E<F<G。在步驟S220中，先針對第N+1條的字元線WLn+1的部分記憶胞執行程式化驗證動作，並判斷記憶胞310、320、330、340是否分別通過程式化驗證電壓A、B、C、D。若記憶胞310、320、330、340分別通過程式化驗證電壓A、B、C、D的程式化驗證動作，則可執行步驟S230。相對的，若記憶胞310、320、330、340未通過程式化驗證電壓A、B、C、D，則可重新執行記憶胞310、320、330、340的程式化動作以及程式化驗證動作。

在步驟S230中，則可針對第N條的字元線WLn的記憶胞進行讀取動作，並藉以判斷第N條的字元線WLn的記憶胞的等效臨界電壓。關於第N條的字元線WLn的記憶胞的等效臨界電壓，可透過針對字元線WLn的所有記憶胞進行讀取動作以獲得讀取電流，並使讀取電流與預先設定的參考電流進行比較來判斷出第N條的字元線WLn是為高臨界電壓狀態或是低臨界電壓狀態。

在步驟S240中，則判斷字元線WLn的等效臨界電壓是否為高臨界電壓狀態。在當字元線WLn是為高臨界電壓狀態時，則執行步驟S252。相對的，在當字元線WLn是為低臨界電壓狀態時，則執行步驟S251。

在步驟S251中，控制器可維持程式化驗證電壓E、F、G 的值不改變。在步驟S252中，控制器則選擇程式化驗證電壓F、G以作為選中程式化驗證電壓，並針對程式化驗證電壓F、G進行調整，透過調降程式化驗證電壓F、G一個偏移值DV來分別產生調整後程式化驗證電壓F’、G’。接著，控制器可根據程式化驗證電壓E來進行記憶胞350的程式化動作以及程式化驗證動作，根據調整後程式化驗證電壓F’來進行記憶胞360’的程式化動作以及程式化驗證動作，並根據調整後程式化驗證電壓G’來進行記憶胞370’的程式化動作以及程式化驗證動作。

值得注意的，透過針對程式化驗證電壓的調整動作，記憶胞360’的臨界電壓的電壓值，相較於針對未調整的程式化驗證電壓F所進行的程式化動作後，記憶胞360的臨界電壓的電壓值為低。

在此請注意，基於非揮發性記憶體中的快取空間的尺寸的限制，在步驟S220中先使字元線WLn+1中的部分記憶胞(例如記憶胞310、320、330以及340)完成程式化驗證動作。為了執行字元線WLn的記憶胞的等效臨界電壓的讀取動作，需要有一定尺寸的快取空間。因此，透過步驟S220中先使字元線WLn+1中的部分記憶胞完成程式化驗證動作，可釋放出足夠尺寸的快取空間，以提供執行字元線WLn的記憶胞的等效臨界電壓的讀取動作。

因此，步驟S220中，先行完成程式化驗證動作的字元線WLn+1中的部分記憶胞的數量，可對應非揮發性記憶體中的快取空間的尺寸的大小來設定。具體來說，當非揮發性記憶體中的快取空間的尺寸足夠大時，步驟S220中控制器可在對應程式化驗證電壓A的程式化驗證動作完成後，即執行步驟S230。或者，步驟S220中控制器可在對應程式化驗證電壓A、B的程式化驗證動作完成後，或在對應程式化驗證電壓A、B、C的程式化驗證動作完成後，才執行步驟S230。當非揮發性記憶體中的快取空間的尺寸不足夠大時，步驟S220中，控制器也可在對應程式化驗證電壓A、B、C、D、E的程式化動作完成後，才執行步驟S230。

此外，在步驟S252中，選擇調整的程式化驗證電壓的數量是可以改變的。設計者可以僅選擇最高的程式化驗證電壓G以進行調整，或者可以選擇程式化驗證電壓G、F以進行調整，或者也可以選擇更多的程式化驗證電壓G、F、E(或者更多)以進行調整，沒有一定的限制。設計者可根據，程式化驗證電壓A~G的分布範圍以即可調整的空間來決定程式化驗證電壓的調整數量。

關於偏移電壓DV的大小，可根據非揮發性記憶體中，記憶胞因相鄰字元線的記憶胞中的電荷的吸引所造成的資料衰減度來進行設定。上述的資料衰減度可透過針對實際的非揮發性記憶體來進行測試來獲得。

在此請注意，當第N條字元線WLn的記憶胞為高臨界電壓狀態時，表示字元線WLn的記憶胞對第N+1條字元線WLn+1的記憶胞所能產生的影響較低。在這樣的條件下，本發明實施例中的非揮發性記憶體控制器先行調低第N+1條字元線WLn+1的記憶胞，在程式化動作中的部分的程式化驗證電壓。在當其餘字元線中的記憶胞因受鄰近字元線的記憶胞的影響而產生資料衰減現象時，則恰好可與第N+1條字元線WLn+1中，調整後的記憶胞的分布範圍相重疊，有效改善資料保存度的問題。

以下請參照圖4A以及圖4B，圖4A以及圖4B繪示本發明實施例的分揮發性記憶體在程式化動作後，記憶胞的分布狀態的示意圖。由圖4A可以清楚發現，透過分別調降程式化驗證電壓F、G為F’、G’，可以使記憶胞460’以及470’的臨界電壓的分布往低電壓的方向移動，並使記憶胞470’的最大臨界電壓與通過電壓VPASSR的間距被增大。也就是說，透過本發明的程式化動作，可降低字元線WLn+1中的記憶胞所形成的記憶胞串的等效電阻值，並可改善程式化動作中記憶胞的過驅動動作。

在圖4B中，在發生資料衰減後，調整後的記憶胞460’、470’的臨界電壓分布範圍，恰可與發生衰減後的記憶胞的臨界電壓分布範圍相重疊，並形成具有相對高凝聚度的記憶胞460、470的臨界電壓分布範圍。有效提升非揮發性記憶體的資料保存度。

附帶一提的，在圖3、圖4A以及圖4B中的曲線，其縱軸皆為記憶胞的數量。

以下請參照圖5，圖5繪示本發明實施例中，非揮發性記憶體執行程式化驗證電壓的調整動作的示意圖。在圖5中，在記憶胞執行程式化動作的過程中，電流ID-電壓VG關係曲線可根據例如由曲線510往曲線520的方向來進行移動。

當要針對記憶胞的程式化驗證動作的程式化驗證電壓進行調整時，可能要針對記憶胞的字元線電壓進行調整。如此一來，會因為需重新針對字元線進行放電以及重新充電的動作而耗費多餘的時間。

基於上述，根據本發明實施例，當程式化驗證電壓PV須調整為調整後程式化驗證電壓PVL時(其中調整後程式化驗證電壓PVL與原始的程式化驗證電壓PV具有一偏移值DV)，控制器可使記憶胞的字元線電壓維持為程式化驗證電壓PV，並使記憶胞的電流與參考電流SC1進行比較以執行程式化驗證動作，此時記憶胞的特性曲線為曲線510，參考電流SC1可對應曲線510以及程式化驗證電壓PV來進行設定。

在這樣的條件下，上述的程式化驗證動作可等效於根據調整後程式化驗證電壓PVL以及參考電流SC2所進行的程式化驗證動作。其中，參考電流SC2根據曲線520以及程式化驗證電壓PV來決定。也就是說，在本實施例中，在不調整記憶胞的字元線電壓的情況下，可有效完成調整後程式化驗證電壓PVL的程式化驗證動作，並提升程式化驗證動作的工作速率。

以下請參照圖6，圖6繪示本發明一實施例的非揮發性記憶體的示意圖。非揮發性記憶體600包括記憶胞陣列610、控制器620以及感測放大器630。記憶胞陣列610可具有多個記憶胞串，各記憶胞串耦接多條字元線。記憶胞串可以為反及式快閃(NAND flash)記憶胞串。控制器620耦接記憶胞陣列610。控制器620可用以執行前述實施例的程式化動作的各個步驟。感測放大器630 耦接至記憶胞陣列610，可用以執行記憶胞陣列610的資料讀取以及程式化驗證動作。

控制器620可以為具運算能力的處理器。或者，控制器620可以是透過硬體描述語言(Hardware Description Language,HDL)或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列(Field Programmable Gate Array,FPGA)、複雜可程式邏輯裝置(Complex Programmable Logic Device,CPLD)或是特殊應用積體電路(Application-specific Integrated Circuit,ASIC)的方式來實現的硬體電路。

感測放大器630則可應用本領域通常知識者所熟知的感測放大電路(sense amplifying circuit)來實施，沒有一定的限制。

以下請參照圖7，圖7繪示本發明實施例的非揮發性記憶體中的記憶胞串的示意圖。記憶胞串700包括介電核心DC、通道層(channel layer)CL、電荷捕捉層(charge capturing layer)CTL以及多個金屬層所形成的字元線WL0~WLm。通道層CL例如由多晶矽材質所構成，用以環繞介電核心DC，電荷捕捉層CTL則環繞通道層CL。介電核心DC、通道層CL以及電荷捕捉層CTL沿方向D1延伸，並形成柱狀通道結構CH。字元線WL0~WLm則沿方向D2延伸並分別耦接至柱狀通道結構CH的多個部位以形成多個記憶胞。相同柱狀通道結構CH中的記憶胞則可形成一記憶胞串。

綜上所述，本發明的非揮發性記憶體在執行目前字元線的程式化動作時，可透過讀取先前的字元線的記憶胞以獲得先前的字元線的記憶胞的等效臨界電壓狀態，並根據先前的字元線的記憶胞的等效臨界電壓狀態來調整目前字元線的程式化動作中部份的程式化驗證電壓。藉此，可改善非揮發性記憶體的過驅動狀態以及資料保存度，提升非揮發性記憶體的整體表現。

S110、S120：步驟

Claims

一種程式化方法，適用於一非揮發性記憶體，包括：針對一第N條字元線的多個第一記憶胞進行讀取動作，並判斷該些第一記憶胞的一等效臨界電壓是否大於一預設閾值來產生一判斷結果，其中N為大於0的正整數；以及當針對一第N+1條字元線的多個第二記憶胞進行程式化動作時，根據該判斷結果以決定是否調整多個程式化驗證電壓中的至少一選中程式化驗證電壓一偏移值。
如請求項1所述的程式化方法，其中針對該第N條字元線的該些第一記憶胞進行讀取動作前，完成針對該第N+1條字元線的該些第二記憶胞的第一部分的程式化動作。
如請求項1所述的程式化方法，其中針對該第N條字元線的該些第一記憶胞進行讀取動作，判斷該些第一記憶胞的該等效臨界電壓是否大於該預設閾值來產生該判斷結果的步驟包括：對應該預設閾值以設定一參考電流；讀取該第N條字元線的該些第一記憶胞以獲得一讀取電流；以及比較該讀取電流以及該參考電流以獲得該比較結果。
如請求項3所述的程式化方法，其中當該讀取電流小於該參考電流時，表示該些第一記憶胞的該等效臨界電壓大於該預設閾值；當該讀取電流不小於該參考電流時，表示該些第一記憶胞的該等效臨界電壓不大於該預設閾值。
如請求項1所述的程式化方法，其中根據該判斷結果以決定是否調整該些程式化驗證電壓中的該至少一選中程式化驗證電壓該偏移值的步驟包括：當該些第一記憶胞的該等效臨界電壓大於該預設閾值時，調降該些程式化驗證電壓中的該至少一選中程式化驗證電壓該偏移值。
如請求項5所述的程式化方法，其中根據該判斷結果以決定是否調整該些程式化驗證電壓中的該至少一選中程式化驗證電壓該偏移值的步驟更包括：當該些第一記憶胞的該等效臨界電壓不大於該預設閾值時，維持該些程式化驗證電壓中的該至少一選中程式化驗證電壓不變。
如請求項2所述的程式化方法，更包括：根據至少一調整後程式化驗證電壓對該第N+1條字元線的該些第二記憶胞的第二部分執行程式化動作。
如請求項7所述的程式化方法，其中該些第二記憶胞的第二部分的臨界電壓大於該些第二記憶胞的第一部分的臨界電壓。
一種非揮發性記憶體，包括：一記憶胞陣列，具有多個記憶胞串，各該記憶胞串耦接多條字元線；以及一控制器，耦接該記憶胞陣列，用以：針對一第N條字元線的多個第一記憶胞進行讀取動作，並判斷該些第一記憶胞的一等效臨界電壓是否大於一預設閾值來產生一判斷結果，其中N為大於0的正整數；以及當針對一第N+1條字元線的多個第二記憶胞進行程式化動作時，根據該判斷結果以決定是否調整多個程式化驗證電壓中的至少一選中程式化驗證電壓一偏移值。
如請求項9所述的非揮發性記憶體，其中該控制器針對該第N條字元線的該些第一記憶胞進行讀取動作前，完成針對該第N+1條字元線的該些第二記憶胞的第一部分的程式化動作。
如請求項9所述的非揮發性記憶體，其中該控制器更用以：對應該預設閾值以設定一參考電流；讀取該第N條字元線的該些第一記憶胞以獲得一讀取電流；以及透過一感測放大器以比較該讀取電流以及該參考電流以獲得該比較結果。
如請求項11所述的非揮發性記憶體，其中當該讀取電流小於該參考電流時，表示該些第一記憶胞的該等效臨界電壓大於該預設閾值；當該讀取電流不小於該參考電流時，表示該些第一記憶胞的該等效臨界電壓不大於該預設閾值。
如請求項9所述的非揮發性記憶體，其中該控制器更用以：當該些第一記憶胞的該等效臨界電壓大於該預設閾值時，調降該些程式化驗證電壓中的該至少一選中程式化驗證電壓該偏移值。
如請求項13所述的非揮發性記憶體，其中該控制器更用以：當該些第一記憶胞的該等效臨界電壓不大於該預設閾值時，維持該些程式化驗證電壓中的該至少一選中程式化驗證電壓不變。
如請求項10所述的非揮發性記憶體，其中該控制器更用以：根據至少一調整後程式化驗證電壓對該第N+1條字元線的該些第二記憶胞的第二部分執行程式化動作。
如請求項15所述的非揮發性記憶體，其中該些第二記憶胞的第二部分的臨界電壓大於該些第二記憶胞的第一部分的臨界電壓。
如請求項9所述的非揮發性記憶體，其中各該記憶胞串為反及式快閃記憶胞串。
如請求項9所述的非揮發性記憶體，其中各該記憶胞串形成一柱狀通道結構。