[go: up one dir, main page]

TWI867375B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI867375B
TWI867375B TW111145497A TW111145497A TWI867375B TW I867375 B TWI867375 B TW I867375B TW 111145497 A TW111145497 A TW 111145497A TW 111145497 A TW111145497 A TW 111145497A TW I867375 B TWI867375 B TW I867375B
Authority
TW
Taiwan
Prior art keywords
film
transistor
oxide semiconductor
insulating film
region
Prior art date
Application number
TW111145497A
Other languages
English (en)
Other versions
TW202316663A (zh
Inventor
山崎舜平
肥純一
岡崎健一
津吹将志
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202316663A publication Critical patent/TW202316663A/zh
Application granted granted Critical
Publication of TWI867375B publication Critical patent/TWI867375B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一種包括結晶部的金屬氧化物膜。另外，提供一種物性的穩定性高的金屬氧化物膜。另外，提供一種電特性得到提高的金屬氧化物膜。另外，提供一種可以提高場效移動率的金屬氧化物膜。一種包含In、M(M為Al、Ga、Y或Sn)及Zn的金屬氧化物膜，該金屬氧化物膜包括第一結晶部及第二結晶部，第一結晶部具有c軸配向性，第二結晶部沒有c軸配向性，第二結晶部的存在比例高於第一結晶部。

Description

半導體裝置
本發明的一個實施方式係關於一種金屬氧化物膜及其形成方法。另外，本發明的一個實施方式係關於一種包括該金屬氧化物膜的半導體裝置。另外，本發明的一個實施方式係關於一種包括該金屬氧化物膜或該半導體裝置的顯示裝置。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，電晶體、半導體電路等是半導體裝置的一個實施方式。另外，算術裝置、記憶體裝置、成像裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
作為可用於電晶體的半導體材料，氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且使銦的比例比鎵的比例高，而場效移動率(有時，簡單地稱為移動率或μFE)得到提高的半導體裝置。
另外，非專利文獻1公開了如下內容：包含銦、鎵及鋅的氧化物半導體具有以In1-xGa1+xO3(ZnO)m(-1
Figure 111145497-A0305-02-0004-1
x
Figure 111145497-A0305-02-0004-2
1，m為自然數)表示的同系物相(homologous phase)。此外，非專利文獻1公開了同系物相的固溶區域(solid solution range)。例如，m=1的情況下的同系物相的固溶區域在x為-0.33至0.08的範圍內，並且m=2的情況下的同系物相的固溶區域在x為-0.68至0.32的範圍內。
[專利文獻1]日本專利申請公開第2014-7399號公報
[非專利文獻1]M. Nakamura, N. Kimizuka, and T. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”, J. Solid State Chem., 1991, Vol.93, pp.298-315
本發明的一個實施方式的目的之一是提供一種包括結晶部的金屬氧化物膜。另外，本發明的一個實施方式的目的之一是提供一種物性的穩定性高的金屬氧化物膜。另外，本發明的一個實施方式的目的之一是提供一種電特性得到提高的金屬氧化物膜。另外，本發明的一個實施方式的目的之一是提供一種可以提高場效移動率的金屬氧化物膜。另外，本發明的一個實施方式的目的之一是提 供一種新穎的金屬氧化物膜。另外，本發明的一個實施方式的目的之一是提供一種包含金屬氧化物膜的可靠性高的半導體裝置。
另外，本發明的一個實施方式的目的之一是提供一種可以以低溫形成且物性的穩定性高的金屬氧化物膜。另外，本發明的一個實施方式的目的之一是提供一種可以以低溫形成且可靠性高的半導體裝置。
另外，本發明的一個實施方式的目的之一是提供一種包含金屬氧化物膜並具有撓性的裝置。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的目的。
本發明的一個實施方式是一種包含In、M(M為Al、Ga、Y或Sn)和Zn的金屬氧化物膜，該金屬氧化物膜包括：第一結晶部以及第二結晶部，第一結晶部具有c軸配向性，並且第二結晶部沒有c軸配向性。
另外，本發明的另一個實施方式是一種包含In、M(M為Al、Ga、Y或Sn)和Zn的金屬氧化物膜，該金屬氧化物膜包括：第一結晶部以及第二結晶部，第一結晶部具有c軸配向性，第二結晶部沒有c軸配向性，第二結晶部的存在比例高於第一結晶部。
另外，本發明的另一個實施方式是一種包含In、M(M為Al、Ga、Y或Sn)和Zn的金屬氧化物膜， 該金屬氧化物膜包括：第一結晶部以及第二結晶部，第一結晶部具有c軸配向性，第二結晶部沒有c軸配向性，在對剖面進行電子繞射測量，觀察金屬氧化物膜的電子繞射圖案的情況下，電子繞射圖案包括具有起因於第一結晶部的繞射斑點的第一區域、具有起因於第二結晶部的繞射斑點的第二區域，並且，第一區域中的亮度的積分強度比第二區域中的亮度的積分強度大。
在上述方式中，第一區域中的亮度的積分強度較佳為比第二區域中的亮度的積分強度大1倍且為40倍以下，更佳為大1倍且為10倍以下，進一步較佳為大1倍且為3倍以下。
在上述方式中，金屬氧化物膜較佳為包括淺缺陷能階密度的峰值小於5×1012cm-2eV-1的區域。
在上述方式中，較佳的是，金屬氧化物膜的In、M和Zn的原子個數比為In：M：Zn=4：2：3附近，並且在In、M和Zn的原子個數的總和中In的原子個數比為4的情況下，M的原子個數比為1.5以上且2.5以下，Zn的原子個數比為2以上且4以下。
另外，本發明的另一個實施方式是一種半導體裝置，該半導體裝置包括半導體膜、閘極絕緣膜和閘極電極，半導體膜包括上述金屬氧化物膜。
另外，本發明的另一個實施方式是一種包括上述方式中的任一個所述的金屬氧化物膜或上述方式的半導體裝置的顯示裝置。
根據本發明的一個實施方式，可以提供一種包括結晶部的金屬氧化物膜。另外，根據本發明的一個實施方式，可以提供一種物性的穩定性高的金屬氧化物膜。另外，根據本發明的一個實施方式，可以提供一種新穎的金屬氧化物膜。另外，根據本發明的一個實施方式，可以提供一種包含金屬氧化物膜的可靠性高的半導體裝置。
另外，根據本發明的一個實施方式，可以提供一種可以以低溫形成且物性的穩定性高的金屬氧化物膜。另外，根據本發明的一個實施方式，可以提供一種可以以低溫形成且可靠性高的半導體裝置。
另外，根據本發明的一個實施方式，可以提供一種包含金屬氧化物膜並具有撓性的裝置。
100:電晶體
100A:電晶體
100B:電晶體
100C:電晶體
100D:電晶體
100E:電晶體
100F:電晶體
100G:電晶體
100H:電晶體
100J:電晶體
100K:電晶體
102:基板
104:絕緣膜
106:導電膜
108:氧化物半導體膜
108_1:氧化物半導體膜
108_2:氧化物半導體膜
108_3:氧化物半導體膜
108d:汲極區域
108f:區域
108i:通道區域
108s:源極區域
110:絕緣膜
110a:絕緣膜
112:導電膜
112_1:導電膜
112_2:導電膜
114:絕緣膜
116:絕緣膜
118:絕緣膜
120a:導電膜
120b:導電膜
122:絕緣膜
141a:開口部
141b:開口部
143:開口部
200:電晶體
205:導電體
205a:導電體
205b:導電體
210:絕緣體
212:絕緣體
214:絕緣體
216:絕緣體
218:導電體
220:絕緣體
222:絕緣體
224:絕緣體
230:氧化物半導體
230a:氧化物半導體
230b:氧化物半導體
230c:氧化物半導體
240a:導電體
240b:導電體
244:導電體
245:導電體
250:絕緣體
260:導電體
260a:導電體
260b:導電體
270:絕緣體
280:絕緣體
282:絕緣體
284:絕緣體
300A:電晶體
300B:電晶體
300C:電晶體
300D:電晶體
300E:電晶體
300F:電晶體
300G:電晶體
302:基板
304:導電膜
306:絕緣膜
307:絕緣膜
308:氧化物半導體膜
308_1:氧化物半導體膜
308_2:氧化物半導體膜
308_3:氧化物半導體膜
312a:導電膜
312b:導電膜
312c:導電膜
314:絕緣膜
316:絕緣膜
318:絕緣膜
319:絕緣膜
320a:導電膜
320b:導電膜
341a:開口部
341b:開口部
342:開口部
342a:開口部
342b:開口部
342c:開口部
344:導電膜
351:開口部
352a:開口部
352b:開口部
400:電晶體
401:基板
402:半導體區域
404:絕緣體
406:導電體
408a:低電阻區域
408b:低電阻區域
410:電容器
420:絕緣體
422:絕緣體
424:絕緣體
426:絕緣體
428:導電體
430:導電體
450:絕緣體
452:絕緣體
454:絕緣體
456:導電體
458:絕緣體
460:絕緣體
462:導電體
466:導電體
470:絕緣體
474:導電體
480:絕緣體
482:絕緣體
484:絕緣體
501:像素電路
502:像素部
504:驅動電路部
504a:閘極驅動器
504b:源極驅動器
506:保護電路
507:端子部
550:電晶體
552:電晶體
554:電晶體
560:電容器
562:電容器
570:液晶元件
572:發光元件
700:顯示裝置
701:基板
702:像素部
704:源極驅動電路部
705:基板
706:閘極驅動電路部
708:FPC端子部
710:信號線
711:佈線部
712:密封劑
716:FPC
730:絕緣膜
732:密封膜
734:絕緣膜
736:彩色膜
738:遮光膜
750:電晶體
752:電晶體
760:連接電極
770:平坦化絕緣膜
772:導電膜
773:絕緣膜
774:導電膜
775:液晶元件
776:液晶層
778:結構體
780:異方性導電膜
782:發光元件
783:液滴噴射裝置
784:液滴
785:層
786:EL層
788:導電膜
790:電容器
791:觸控面板
792:絕緣膜
793:電極
794:電極
795:絕緣膜
796:電極
797:絕緣膜
800:反相器
810:OS電晶體
820:OS電晶體
831:信號波形
832:信號波形
840:虛線
841:實線
850:OS電晶體
860:CMOS反相器
900:半導體裝置
901:電源電路
902:電路
903:電壓生成電路
903A:電壓生成電路
903B:電壓生成電路
903C:電壓生成電路
904:電路
905:電壓生成電路
906:電路
911:電晶體
912:電晶體
912A:電晶體
912B:電晶體
921:控制電路
922:電晶體
950:電晶體
952:基板
954:絕緣膜
956:半導體膜
958:絕緣膜
960:導電膜
962:絕緣膜
964:絕緣膜
966a:導電膜
966b:導電膜
968:絕緣膜
970:絕緣膜
972:絕緣膜
974:絕緣膜
1400:液滴噴射裝置
1402:基板
1403:液滴噴射手段
1404:成像手段
1405:頭
1406:虛線
1407:控制手段
1408:存儲介質
1409:影像處理手段
1410:電腦
1411:標記
1412:頭
1413:材料供應源
1414:材料供應源
7000:顯示模組
7001:上蓋
7002:下蓋
7003:FPC
7004:觸控面板
7005:FPC
7006:顯示面板
7007:背光
7008:光源
7009:框架
7010:印刷電路板
7011:電池
8000:照相機
8001:外殼
8002:顯示部
8003:操作按鈕
8004:快門按鈕
8006:鏡頭
8100:取景器
8101:外殼
8102:顯示部
8103:按鈕
8200:頭戴顯示器
8201:安裝部
8202:鏡頭
8203:主體
8204:顯示部
8205:電纜
8206:電池
8300:頭戴顯示器
8301:外殼
8302:顯示部
8304:固定工具
8305:鏡頭
9000:外殼
9001:顯示部
9003:揚聲器
9005:操作鍵
9006:連接端子
9007:感測器
9008:麥克風
9050:操作按鈕
9051:資訊
9052:資訊
9053:資訊
9054:資訊
9055:鉸鏈部
9100:電視機
9101:可攜式資訊終端
9102:可攜式資訊終端
9200:可攜式資訊終端
9201:可攜式資訊終端
9500:顯示裝置
9501:顯示面板
9502:顯示區域
9503:區域
9511:軸部
9512:軸承部
在圖式中：
圖1A至圖1C示出金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像；
圖2A至圖2C示出金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像；
圖3A至圖3C示出金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像；
圖4A至圖4C示出金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像；
圖5A至圖5C示出金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像；
圖6A至圖6C示出金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像；
圖7A至圖7C示出金屬氧化物膜的XRD測量結果及電子繞射圖案；
圖8A至圖8C示出金屬氧化物膜的XRD測量結果及電子繞射圖案；
圖9A至圖9C示出金屬氧化物膜的XRD測量結果及電子繞射圖案；
圖10A至圖10C示出金屬氧化物膜的XRD測量結果及電子繞射圖案；
圖11A至圖11C示出金屬氧化物膜的XRD測量結果及電子繞射圖案；
圖12A至圖12C示出金屬氧化物膜的XRD測量結果及電子繞射圖案；
圖13A和圖13B示出電子繞射圖案；
圖14說明電子繞射圖案的線輪廓；
圖15示出電子繞射圖案的線輪廓、線輪廓的相對亮度R及光譜的半寬度的示意圖；
圖16A1、圖16A2、圖16B1和圖16B2示出電子繞射圖案及亮度分佈；
圖17A1、圖17A2、圖17B1和圖17B2示出電子繞射圖案及亮度分佈；
圖18A1、圖18A2、圖18B1和圖18B2示出電子繞射圖案及亮度分佈；
圖19示出根據金屬氧化物膜的電子繞射圖案估計出的相對亮度；
圖20A和圖20B示出金屬氧化物膜的剖面TEM影像以及影像分析之後的剖面TEM影像；
圖21A和圖21B示出金屬氧化物膜的剖面TEM影像以及影像分析之後的剖面TEM影像；
圖22A和圖22B示出金屬氧化物膜的剖面TEM影像以及影像分析之後的剖面TEM影像；
圖23A和圖23B示出金屬氧化物膜的剖面TEM影像以及影像分析之後的剖面TEM影像；
圖24A和圖24B示出金屬氧化物膜的剖面TEM影像以及影像分析之後的剖面TEM影像；
圖25A和圖25B示出金屬氧化物膜的剖面TEM影像以及影像分析之後的剖面TEM影像；
圖26A至圖26C示出金屬氧化物膜的SIMS測量結果；
圖27A至圖27C示出電晶體的Id-Vg特性；
圖28A和圖28B分別示出電晶體的通態電流及S值；
圖29示出電晶體的GBT測試結果；
圖30A至圖30C示出電晶體的Id-Vd特性；
圖31示出Id-Vg特性；
圖32示出Id-Vg特性；
圖33示出介面態密度的計算結果；
圖34A和圖34B示出Id-Vg特性；
圖35示出缺陷能階密度的計算結果；
圖36示出CPM的測量結果；
圖37示出CPM的測量結果；
圖38示出CPM的測量結果；
圖39A至圖39C示出氧化物半導體膜的原子個數比的範圍；
圖40說明InMZnO4的結晶；
圖41說明將氧化物半導體膜用於通道區域的電晶體的能帶；
圖42A至圖42C是說明半導體裝置的俯視圖及剖面圖；
圖43A至圖43C是說明半導體裝置的俯視圖及剖面圖；
圖44A和圖44B是說明半導體裝置的剖面圖；
圖45A和圖45B是說明半導體裝置的剖面圖；
圖46A和圖46B是說明半導體裝置的剖面圖；
圖47A和圖47B是說明半導體裝置的剖面圖；
圖48A和圖48B是說明半導體裝置的剖面圖；
圖49A和圖49B是說明半導體裝置的剖面圖；
圖50A和圖50B是說明半導體裝置的剖面圖；
圖51A和圖51B是說明半導體裝置的剖面圖；
圖52A和圖52B是說明半導體裝置的剖面圖；
圖53A至圖53C說明帶結構；
圖54A至圖54C是說明半導體裝置的俯視圖及剖面圖；
圖55A至圖55C是說明半導體裝置的俯視圖及剖面圖；
圖56A至圖56C是說明半導體裝置的俯視圖及剖面圖；
圖57A至圖57C是說明半導體裝置的俯視圖及剖面圖；
圖58A和圖58B是說明半導體裝置的剖面圖；
圖59A和圖59B是說明半導體裝置的剖面圖；
圖60A至圖60C是說明半導體裝置的俯視圖及剖面圖；
圖61說明半導體裝置的剖面；
圖62說明半導體裝置的剖面；
圖63說明半導體裝置的剖面；
圖64是示出顯示裝置的一個實施方式的俯視圖；
圖65是示出顯示裝置的一個實施方式的剖面圖；
圖66是示出顯示裝置的一個實施方式的剖面圖；
圖67是示出顯示裝置的一個實施方式的剖面圖；
圖68A至圖68D是說明EL層的製造方法的剖面圖；
圖69是說明液滴噴射裝置的示意圖；
圖70是示出顯示裝置的一個實施方式的剖面圖；
圖71是示出顯示裝置的一個實施方式的剖面圖；
圖72A至圖72C說明半導體裝置的俯視圖及剖面圖；
圖73說明半導體裝置的剖面；
圖74A至圖74C是說明顯示裝置的方塊圖及電路圖；
圖75A至圖75C是用來說明本發明的一個實施方式的電路圖及時序圖；
圖76A至圖76C是用來說明本發明的一個實施方式的圖表及電路圖；
圖77A和圖77B是用來說明本發明的一個實施方式的電路圖及時序圖；
圖78A和圖78B是用來說明本發明的一個實施方式的電路圖及時序圖；
圖79A至圖79E是用來說明本發明的一個實施方式的方塊圖、電路圖及波形圖；
圖80A和圖80B是用來說明本發明的一個實施方式的電路圖及時序圖；
圖81A和圖81B是用來說明本發明的一個實施方式的電路圖；
圖82A至圖82C是用來說明本發明的一個實施方式的電路圖；
圖83說明顯示模組；
圖84A至圖84E說明電子裝置；
圖85A至圖85G說明電子裝置；
圖86A和圖86B是說明顯示裝置的俯視圖；
圖87示出實施例中的顯示裝置的顯示例子；
圖88為說明樣本的XRD譜的測定結果的圖；
圖89A至圖89L為說明樣本的TEM影像及電子繞射圖案的圖；
圖90A至圖90C為說明樣本的EDX面分析影像的圖。
本發明的選擇圖為圖25A。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直 線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時是指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指：當Vgs為預定的值時的關閉狀態；當Vgs為預定的範圍內的值時的關閉狀態；或者當Vgs為能夠獲得充分低的關態電流的值時的關閉狀態等。
作為一個例子，設想一種n通道電晶體，該n通道電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的 汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下。由於存在使該電晶體的汲極電流成為1×10-22A以下的Vgs，因此有時稱該電晶體的關態電流為1×10-22A以下。
在本說明書等中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的次元的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示在室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示在保證包括該電晶體的半導體裝置等的可靠性的溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下的關態電流。“電晶體的關態電流為I以下”有時是指在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置的可靠性的溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況 下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的Vds時或者包括該電晶體的半導體裝置等所使用的Vds時的關態電流。“電晶體的關態電流為I以下”有時是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保證包括該電晶體的半導體裝置的可靠性的Vds或包括該電晶體的半導體裝置等被使用的Vds下存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指在電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，電晶體的臨界電壓是指在電晶體中形成通道時的閘極電壓(Vg)。明確而言，電晶體的臨界電壓有時是指：在以橫軸表示閘極電壓(Vg)且以縱軸表示汲極電流(Id)的平方根，而標繪出的曲線(Vg-
Figure 111145497-A0101-12-0015-9
Id特性)中，在將具有最大傾斜度的切線外推時的直線與汲極電流(Id)的平方根為0(Id為0A)處的交叉點的閘極電壓(Vg)。或者，電晶體的臨界電壓有時是指在以L為通道長度且以W為通道寬度， Id[A]×L[μm]/W[μm]的值為1×10-9[A]時的閘極電壓(Vg)。
注意，在本說明書等中，例如在導電性充分低時，有時即便在表示為“半導體”時也具有“絕緣體”的特性。此外，“半導體”與“絕緣體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。或者，有時可以將本說明書等所記載的“絕緣體”換稱為“半絕緣體”。
另外，在本說明書等中，例如在導電性充分高時，有時即便在表示為“半導體”時也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，在本說明書等中，半導體的雜質是指構成半導體膜的主要成分之外的元素。例如，濃度低於0.1atomic%的元素是雜質。當包含雜質時，例如，有可能在半導體中形成DOS(Density of State：態密度)，載子移動率有可能降低或結晶性有可能降低。在半導體包含氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，有氫(包含於水中)、鋰、鈉、矽、硼、磷、碳、氮等。在是 氧化物半導體的情況下，有時例如由於氫等雜質的混入導致氧缺陷的產生。此外，當半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
實施方式1
〈1-1.金屬氧化物膜的結構〉
本發明的一個實施方式是包括兩種結晶部的金屬氧化物膜。結晶部之一種(也稱為第一結晶部)是在膜厚度方向(也稱為與膜面方向、被形成膜的表面或膜表面垂直的方向)上具有配向性的結晶部，亦即具有c軸配向性的結晶部。結晶部之另一種(也稱為第二結晶部)是沒有c軸配向性而在各種方向上配向的結晶部。在本發明的一個實施方式的金屬氧化物膜中，這種兩種結晶部混在一起。
注意，以下，為了簡單起見，將具有c軸配向性的結晶部和沒有c軸配向性的結晶部分別稱為第一結晶部和第二結晶部進行說明，但是，有時這些結晶部的結晶性和結晶的大小等沒有特別的差異而不能區別。就是說，在本發明的一個實施方式的金屬氧化物膜中，有時可以無區別地描述這些結晶部。
例如，本發明的一個實施方式的金屬氧化物膜包括多個結晶部，存在於膜中的結晶部中的至少一個具有c軸配向性，即可。存在於膜中的結晶部中的沒有c軸配向性的結晶部的存在比例也可以比具有c軸配向性的結 晶部高。例如，當利用穿透式電子顯微鏡觀察本發明的一個實施方式的金屬氧化物膜的膜厚度方向的剖面時，觀察到多個結晶部，其中沒有c軸配向性的第二結晶部有時比具有c軸配向性的第一結晶部多。換言之，在本發明的一個實施方式的金屬氧化物膜中，沒有c軸配向性的第二結晶部的存在比例較高。
藉由使金屬氧化物膜中的沒有c軸配向性的第二結晶部的存在比例較高，發揮如下良好的效果。
當在金屬氧化物膜附近有充分的氧供應源時，沒有c軸配向性的第二結晶部有可能被用作氧的擴散路徑。因此，當在金屬氧化物膜附近有充分的氧供應源時，可以將氧經過沒有c軸配向性的第二結晶部供應到具有c軸配向性的第一結晶部。因此，可以減少金屬氧化物膜中的氧缺陷量。藉由將這種金屬氧化物膜適用於電晶體的半導體膜，可以得到高可靠性和高場效移動率。
在第一結晶部中，特定的結晶面在膜厚度方向上具有配向性。因此，當在大致垂直於膜的頂面的方向上對包括第一結晶部的金屬氧化物膜進行X射線繞射(XRD：X-ray Diffraction)測量時，在指定的繞射角(2θ)處觀察到來源於該第一結晶部的繞射峰值。另一方面，即使金屬氧化物膜包括第一結晶部，也由於支撐基板所導致的X射線的散亂或背景雜訊的上升而有時觀察不到充分的繞射峰值。根據金屬氧化物膜中的第一結晶部的存在比例而繞射峰值的高度(強度)變大，這有可能用於推 測金屬氧化物膜的結晶性的指標。
另外，作為金屬氧化物膜的結晶性的評價方法之一，可以舉出電子繞射法。例如，當對剖面進行電子繞射測量，觀察本發明的一個實施方式的金屬氧化物膜的電子繞射圖案時，觀察到具有起因於第一結晶部的繞射斑點的第一區域、以及具有起因於第二結晶部的繞射斑點的第二區域。
具有起因於第一結晶部的繞射斑點的第一區域來源於具有c軸配向部的結晶部。另一方面，具有起因於第二結晶部的繞射斑點的第二區域來源於沒有配向性的結晶部或在所有方向上無序地配向的結晶部。因此，有時，根據用於電子繞射的電子束徑，亦即觀察區域的面積，觀察到不同的圖案。在本說明書等中，將以1nmΦ以上且100nmΦ以下的電子束徑進行測量的電子繞射稱為奈米束電子繞射(NBED：Nano Beam Electron Diffraction)。
注意，也可以利用與NBED不同的方法評價本發明的一個實施方式的金屬氧化物膜的結晶性。作為金屬氧化物膜的結晶性的評價方法的例子，可以舉出電子繞射、X射線繞射、中子繞射等。在電子繞射中，除了上述NBED以外，還可以適當地使用透射電子顯微鏡(TEM：Transmission Electron Microscopy)、掃描型電子顯微鏡(SEM：Scanning Electron Microscopy)、會聚束電子繞射(CBED：Convergent Beam Electron Diffraction)、選區電子繞射(SAED：Selected Area Electron Diffraction) 等。
在NBED中，在電子束徑較大的條件(例如，25nmΦ以上且100nmΦ以下或50nmΦ以上且100nmΦ以下)下的奈米束電子繞射圖案中，觀察到環狀的圖案。該環狀的圖案有時在徑向方向上有亮度分佈。另一方面，在NBED中，在電子束徑較小的條件(例如，1nmΦ以上且10nmΦ以下)下的電子繞射圖案中，有時在上述環狀的圖案位置上觀察到分佈在圓周方向(也稱為θ方向)上的多個斑點。就是說，在電子束徑較大的條件下觀察到的環狀的圖案是由上述多個斑點的集合體形成的。
〈1-2.金屬氧化物膜的結晶性的評價〉
以下，製造其條件互不相同的六個形成有金屬氧化物膜的樣本(樣本A1至樣本A6)，對其結晶性進行評價。首先，說明樣本A1至樣本A6的製造方法。
[樣本A1]
樣本A1是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。該金屬氧化物膜包含銦、鎵及鋅。樣本A1的金屬氧化物膜的形成條件為如下：將基板加熱為170℃；將流量為140sccm的氬氣體和流量為60sccm的氧氣體導入濺射裝置的處理室中；將壓力設定為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電 力。有時將相對於氣體流量整體的氧流量的比例記載為氧流量比。樣本A1的製造條件下的氧流量比為30%。
[樣本A2]
樣本A2是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。樣本A2的金屬氧化物膜的形成條件為如下：將基板加熱為170℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中。樣本A2的製造條件下的氧流量比為10%。氧流量比以外的條件與上述樣本A1的條件相同。
[樣本A3]
樣本A3是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。樣本A3的金屬氧化物膜的形成條件為如下：將基板加熱為130℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中。樣本A3的製造條件下的氧流量比為10%。基板溫度和氧流量比以外的條件與上述樣本A1的條件相同。
[樣本A4]
樣本A4是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。樣本A4中的金屬氧化物膜的形成條件為如下：將基板加熱為100℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室 中。樣本A4的製造條件下的氧流量比為10%。基板溫度和氧流量比以外的條件與上述樣本A1的條件相同。
[樣本A5]
樣本A5是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。樣本A5中的金屬氧化物膜的形成條件為如下：將基板加熱為70℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中。樣本A5的製造條件下的氧流量比為10%。基板溫度和氧流量比以外的條件與上述樣本A1的條件相同。
[樣本A6]
樣本A6是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。樣本A6中的金屬氧化物膜的形成條件為如下：基板溫度為室溫(例如是20℃以上且30℃以下。在表1中，將室溫記載為R.T.)；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中。樣本A6的製造條件下的氧流量比為10%。基板溫度和氧流量比以外的條件與上述樣本A1的條件相同。
表1示出樣本A1至樣本A6的製造條件。
Figure 111145497-A0101-12-0023-110
接著，對上述製造的樣本A1至樣本A6的結晶性進行評價。在本實施方式中，藉由進行剖面TEM觀察、XRD測量及電子繞射，評價結晶性。
[剖面TEM觀察]
圖1A至圖6C示出樣本A1至樣本A6的剖面TEM觀察結果。注意，圖1A和圖1B是樣本A1的剖面TEM影像，圖2A和圖2B是樣本A2的剖面TEM影像，圖3A和圖3B是樣本A3的剖面TEM影像，圖4A和圖4B是樣本A4的剖面TEM影像，圖5A和圖5B是樣本A5的剖面TEM影像，圖6A和圖6B是樣本A6的剖面TEM影像。
圖1C是樣本A1的剖面的高解析度穿透式電子顯微鏡(HR-TEM：High Resolution-TEM)影像，圖2C是樣本A2的剖面HR-TEM影像，圖3C是樣本A3的剖面HR-TEM影像，圖4C是樣本A4的剖面HR-TEM影像，圖5C是樣本A5的剖面HR-TEM影像，圖6C是樣本A6的剖面HR-TEM影像。在進行剖面HR-TEM影像觀察時， 可以利用球面像差校正(Spherical Aberration Corrector)功能。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
如圖1A至圖5C所示，在樣本A1至樣本A5中，觀察到原子在膜厚度方向上排列為層狀的結晶部。尤其是，在HR-TEM影像中，容易觀察到原子排列為層狀的結晶部。如圖6A至圖6C所示，在樣本A6中，難以觀察到原子在膜厚度方向上排列為層狀的樣子。樣本A1中的原子在膜厚度方向上排列為層狀的區域的比例最高，按樣本A2、樣本A3、樣本A4、樣本A5的順序原子在膜厚度方向上排列為層狀的區域的比例似乎低。
[XRD測量]
接著，對各樣本的XRD測量結果進行說明。
圖7A示出樣本A1的XRD測量結果，圖8A示出樣本A2的XRD測量結果，圖9A示出樣本A3的XRD測量結果，圖10A示出樣本A4的XRD測量結果，圖11A示出樣本A5的XRD測量結果，圖12A示出樣本A6的XRD測量結果。
在XRD測量中，使用out-of-plane法之一的粉末法(也稱為θ-2θ法)。θ-2θ法是如下方法：在改變X射線的入射角的同時，使與X射線源對置地設置的檢測器 的角度與入射角相同，來測量出X射線繞射強度的方法。另外，也可以使用out-of-plane法之一的GIXRD(Grazing-Incidence XRD：掠入射XRD)法(也稱為薄膜法或Seemann-Bohlin(西曼-波林)法)，其中以從膜表面0.40°左右的角度使X射線入射，改變檢測器的角度來測量出X射線繞射強度。在圖7A、圖8A、圖9A、圖10A、圖11A及圖12A中，縱軸以任意單位表示繞射強度，橫軸表示角度2θ。
如圖7A、圖8A、圖9A及圖10A所示，在樣本A1至樣本A4中，觀察到2θ=31°附近的繞射強度的峰值。另一方面，如圖11A及圖12A所示，在樣本A5及樣本A6中，難以觀察到2θ=31°附近的繞射強度的峰值，或者2θ=31°附近的繞射強度的峰值極小或者沒有2θ=31°附近的繞射強度的峰值。
觀察到繞射強度的峰值的繞射角(2θ=31°附近)與單晶InGaZnO4的結構模型中的(009)面的繞射角一致。由於觀察到上述峰值，而可以確認到樣本A1至樣本A4具有其c軸在膜厚度方向上配向的結晶部(以下，也稱為具有c軸配向性的結晶部或第一結晶部)。另外，根據強度比較可知，樣本A1的具有c軸配向性的結晶部的存在比例最高，按樣本A2、樣本A3、樣本A4的順序具有c軸配向性的結晶部的存在比例降低。關於樣本A5及樣本A6，根據XRD測量難以判斷是否包括具有c軸配向性的結晶部。
根據該結果可知：成膜時的基板溫度越高或成膜時的氧流量比越大，具有c軸配向性的結晶部的存在比例越高。
[電子繞射]
接著，說明對樣本A1至樣本A6進行電子繞射測量的結果。在電子繞射測量中，取得以垂直於各樣本的剖面的方式入射電子束時的電子繞射圖案。作為電子束徑，採用1nmΦ及100nmΦ。
在電子繞射中，除了在入射的電子束徑較大的情況以外，還在樣本的厚度較大的情況下，電子繞射圖案具有縱深方向的資訊。因此，藉由減小電子束徑及樣本的縱深方向的厚度，可以得到局部區域的資訊。另一方面，在樣本的縱深方向的厚度過小的情況(例如，樣本的縱深方向的厚度為5nm以下)下，只能得到極微小的區域的資訊。因此，在結晶存在於極微小的區域時，所得到的電子繞射圖案有時與單晶的電子繞射圖案相同。當極微小的區域的分析不是目的時，較佳為將樣本的縱深方向的厚度例如設定為10nm以上且100nm以下，典型的是，設定為10nm以上且50nm以下。
圖7B和圖7C示出樣本A1的電子繞射圖案，圖8B和圖8C示出樣本A2的電子繞射圖案，圖9B和圖9C示出樣本A3的電子繞射圖案，圖10B和圖10C示出樣本A4的電子繞射圖案，圖11B和圖11C示出樣本 A5的電子繞射圖案，圖12B和圖12C示出樣本A6的電子繞射圖案。
圖7B和圖7C、圖8B和圖8C、圖9B和圖9C、圖10B和圖10C、圖11B和圖11C、圖12B和圖12C所示的電子繞射圖案是為了明確起見電子繞射圖案而調整了對比度的影像資料。在圖7B和圖7C、圖8B和圖8C、圖9B和圖9C、圖10B和圖10C、圖11B和圖11C、圖12B和圖12C中，中央的最亮的亮點是起因於入射的電子束的，是電子繞射圖案的中心(也稱為直接斑點或透過波)。
另外，如圖7B所示，在入射的電子束徑為1nmΦ時，觀察到分佈為圓周狀的多個斑點，由此可知在樣本A1的金屬氧化物膜中，多個極微小且面方位在各種方向配向的結晶部混在一起。如圖7C所示，在入射的電子束徑為100nmΦ時，可以確認到來自該多個結晶部的繞射斑點連接而其亮度被平均化，形成環狀的繞射圖案。另外，在圖7C中，觀察到其半徑互不相同的兩個環狀繞射圖案。在此，按半徑小的順序將這些繞射圖案稱為第一環、第二環。可以確認到第一環的亮度比第二環高。另外，在與第一環重疊的位置上確認到亮度高的兩個斑點(第一區域)。
該第一區域和第一環的中心之間的在徑向方向上的距離與單晶InGaZnO4的結構模型中的(009)面的繞射斑點和其中心之間的在徑向方向上的距離大致一致。 第一區域是起因於c軸配向性的繞射斑點。
如圖7C所示，觀察到環狀的繞射圖案，由此可以換稱為：在樣本A1的金屬氧化物膜中，存在在各種方向上配向的結晶部(以下，也稱為沒有c軸配向性的結晶部或第二結晶部)。
由於兩個第一區域以相對於電子繞射圖案的中心點對稱的方式配置，並且其亮度大致相同，因此可以推測兩個第一區域具有雙重對稱性。另外，如上所述，兩個第一區域是起因於c軸配向性的繞射斑點，連接兩個第一區域與中心的直線的方向與結晶部的c軸的方向一致。因為在圖7C中，上下方向是膜厚度方向，所以可知在樣本A1的金屬氧化物膜中，存在其c軸在膜厚度方向上配向的結晶部。
如此，可以確認到樣本A1的金屬氧化物膜是其中具有c軸配向性的結晶部和沒有c軸配向性的結晶部混在一起的膜。
圖8B和圖8C、圖9B和圖9C、圖10B和圖10C、圖11B和圖11C、圖12B和圖12C所示的電子繞射圖案中的結果與圖7B和圖7C所示的電子繞射圖案大致相同。但是，關於起因於c軸配向性的兩個斑點(第一區域)的亮度，樣本A1最高，按樣本A2、樣本A3、樣本A4、樣本A5、樣本A6的順序降低，可知樣本A1的具有c軸配向性的結晶部的存在比例最高，按樣本A2、樣本A3、樣本A4、樣本A5、樣本A6的順序具有c軸配向性 的結晶部的存在比例降低。
[金屬氧化物膜的結晶性的定量化方法]
接著，使用圖13A至圖15說明金屬氧化物膜的結晶性的定量化方法的一個例子。
首先，準備電子繞射圖案(參照圖13A)。
圖13A是在使用100nm的電子束徑對厚度為100nm的金屬氧化物膜進行測量時的電子繞射圖案，圖13B是對圖13A所示的電子繞射圖案進行對比調整之後的電子繞射圖案。
在圖13B中，在直接斑點的上下觀察到兩個明顯的斑點(第一區域)。這兩個斑點(第一區域)是與InGaZnO4的結構模型中的(001)面相對應的繞射斑點，亦即起因於具有c軸配向性的結晶部。另一方面，除了上述第一區域以外，在第一區域的大致同心圓上觀察到彼此重疊的亮度較低的環狀圖案(第二區域)。該環狀的圖案是由於電子束徑為100nm而起因於沒有c軸配向性的結晶部(第二結晶部)的結構的斑點被平均化而成的。
在此，在電子繞射圖案中，以重疊的方式觀察到具有起因於具有c軸配向性的結晶部的繞射斑點的第一區域、具有起因於第二結晶部的繞射斑點的第二區域。因此，藉由取得包括第一區域的線輪廓以及包括第二區域的線輪廓並進行比較，可以進行金屬氧化物膜的結晶性的定量化。
首先，使用圖14說明包括第一區域的線輪廓以及包括第二區域的線輪廓。
圖14是在對InGaZnO4的結構模型中的(100)面照射電子束時得到的電子繞射的模擬圖案中附上區域A-A’、區域B-B’及區域C-C’的輔助線的圖。
圖14所示的區域A-A’包括經過起因於具有c軸配向性的第一結晶部的兩個繞射斑點和直接斑點的直線。圖14所示的區域B-B’及區域C-C’都包括經過沒有觀察到起因於具有c軸配向性的第一結晶部的繞射斑點的區域和直接斑點的直線。區域A-A’和區域B-B’相交時的角度或區域A-A’和區域C-C’相交時的角度為34°附近，明確而言，30°以上且38°以下，較佳為32°以上且36°以下，更佳為33°以上且35°以下，即可。
按照金屬氧化物膜的結構，線輪廓呈現圖15所示的趨勢。圖15示出各結構的線輪廓的概念圖、相對亮度R、以及根據電子繞射圖案可以得到的起因於c軸配向性的光譜的半寬度(FWHM：Full Width at Half Maximum(半高寬))。
圖15所示的相對亮度R是指區域A-A’中的亮度的積分強度除以區域B-B’中的亮度的積分強度或區域C-C’中的亮度的積分強度而得到的值。區域A-A’、區域B-B’及區域C-C’中的亮度的積分強度是指除去出現在中央位置的直接斑點以及起因於該直接斑點的背景雜訊得到的值。
藉由計算出相對亮度R，可以定量地規定c軸配向性的強度。例如，如圖15所示，在單晶金屬氧化物膜中，區域A-A’的起因於具有c軸配向性的第一結晶部的繞射斑點的峰值強度大，在區域B-B’及區域C-C’中觀察不到起因於具有c軸配向性的第一結晶部的繞射斑點，因此，相對亮度R極高，為大於1。另外，關於相對亮度R，單晶的金屬氧化物的相對亮度最高，按只有CAAC(後面將說明CAAC的詳細)、CAAC+nanocrystal、nanocrystal金屬氧化物膜、amorphous金屬氧化物膜的順序降低。尤其是，沒有特定的配向性的nanocrystal金屬氧化物膜及amorphous金屬氧化物膜的相對亮度R為1。
在結晶的週期性較高的結構中，起因於具有c軸配向性的第一結晶部的光譜強度變大，且該光譜的半寬度也變小。因此，單晶金屬氧化物膜半寬度最小，按只有CAAC、CAAC+nanocrystal、nanocrystal金屬氧化物膜的順序半寬度增大，amorphous金屬氧化物膜的半寬度非常大，所以具有被稱為光暈的分佈。
[利用線輪廓的分析]
如上所述，第一區域的亮度的積分強度與第二區域的亮度的積分強度之間的強度比是對具有配向性的結晶部的存在比例的推測來說是重要的資訊。
於是，利用線輪廓對上述樣本A1至樣本A6的電子繞射圖案進行分析。
圖16A1、圖16A2示出利用線輪廓的樣本A1分析結果，圖16B1、圖16B2示出利用線輪廓的樣本A2分析結果，圖17A1、圖17A2示出利用線輪廓的樣本A3分析結果，圖17B1、圖17B2示出利用線輪廓的樣本A4分析結果，圖18A1、圖18A2示出利用線輪廓的樣本A5分析結果，圖18B1、圖18B2示出利用線輪廓的樣本A6分析結果。
圖16A1是對圖7C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案，圖16B1是對圖8C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案，圖17A1是對圖9C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案，圖17B1是對圖10C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案，圖18A1是對圖11C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案，圖18B1是對圖12C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案。
可以以出現在電子繞射圖案的中心位置的直接斑點的亮度進行正規化來求得區域A-A’、區域B-B’及區域C-C’。另外，由此可以進行各樣本的相對比較。
另外，當算出亮度分佈時，藉由減去起因於來自樣本的非彈性散射等的亮度成分作為背景雜訊，可以 進行準確度更高的比較。在此，起因於非彈性散射的亮度成分呈現在徑向方向上極寬的分佈，因此也可以以直線近似算出背景雜訊的亮度。例如，可以減去位於沿著目標的峰值的兩側的曲線劃的直線的低亮度一側的區域作為背景雜訊。
在此，根據利用上述方法減去背景雜訊的資料計算出區域A-A’、區域B-B’及區域C-C’中的亮度的積分強度。並且，求得區域A-A’的亮度的積分強度除以區域B-B’的亮度的積分強度或區域C-C’的亮度的積分強度的值，作為相對亮度R。
圖19示出樣本A1至樣本A6的相對亮度R。在圖19中，利用圖16A2、圖16B2、圖17A2、圖17B2、圖18A2和圖18B2所示的亮度分佈中的位於直接斑點之左右的峰值，求得區域A-A’的亮度的積分強度除以區域B-B’的亮度的積分強度的值、以及區域A-A’的亮度的積分強度除以區域C-C’的亮度的積分強度的值。
如圖19所示，樣本A1至樣本A6的相對亮度R為如下。
‧樣本A1的相對亮度R=25.00
‧樣本A2的相對亮度R=9.55
‧樣本A3的相對亮度R=3.04
‧樣本A4的相對亮度R=1.60
‧樣本A5的相對亮度R=1.32
‧樣本A6的相對亮度R=1.05
注意，上述相對亮度R是4個位置上的亮度的平均值。如此，樣本A1的相對亮度R最高，按樣本A2、樣本A3、樣本A4、樣本A5、樣本A6的順序相對亮度R降低。
在將本發明的一個實施方式的金屬氧化物膜用於電晶體的被形成通道的半導體膜時，較佳為使用其相對亮度R大於1且為40以下、較佳為大於1且為10以下、更佳為大於1且為3以下的金屬氧化物膜。藉由將這種金屬氧化物膜用於半導體膜，可以同時實現電特性高的穩定性以及閘極電壓較低的區域中的高場效移動率。
〈1-3.結晶部的存在比例〉
藉由分析剖面TEM影像，可以估計出金屬氧化物膜中的結晶部的存在比例。
首先，說明影像分析的方法。作為影像分析的方法，對以高解析度成像的TEM影像進行二維快速傳立葉變換(FFT：Fast Fourier Transform)處理而得到FFT影像。對所得到的FFT影像以殘留具有週期性的範圍並除去其他範圍的方式進行遮罩處理。然後，對進行了遮罩處理的FFT影像進行二維傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而取得FFT濾波影像。
由此，可以得到僅抽出結晶部的實空間影像。在此，根據殘留的影像的面積的比例可以估計出結晶 部的存在比例。另外，藉由從用於計算的區域的面積(也稱為原來的影像的面積)減去殘留的影像的面積，可以估計出結晶部以外的部分的存在比例。
圖20A示出樣本A1的剖面TEM影像，圖20B示出在對樣本A1的剖面TEM影像進行影像分析之後得到的影像。圖21A示出樣本A2的剖面TEM影像，圖21B示出在對樣本A2的剖面TEM影像進行影像分析之後得到的影像。圖22A示出樣本A3的剖面TEM影像，圖22B示出在對樣本A3的剖面TEM影像進行影像分析之後得到的影像。圖23A示出樣本A4的剖面TEM影像，圖23B示出在對樣本A4的剖面TEM影像進行影像分析之後得到的影像。圖24A示出樣本A5的剖面TEM影像，圖24B示出在對樣本A5的剖面TEM影像進行影像分析之後得到的影像。圖25A示出樣本A6的剖面TEM影像，圖25B示出在對樣本A6的剖面TEM影像進行影像分析後得到的影像。
在影像分析後得到的影像中，金屬氧化物膜中的表示為白色的區域對應於包括具有配向性的結晶部的區域，表示為黑色的區域對應於包括沒有配向性的結晶部或在各種方向上配向的結晶部的區域。
根據圖20B所示的結果，樣本A1中的除包括具有配向性的結晶部的區域以外的部分的比例為43.1%左右。根據圖21B所示的結果，樣本A2中的除包括具有配向性的結晶部的區域以外的部分的比例為47.1%左右。根 據圖22B所示的結果，樣本A3中的除包括具有配向性的結晶部的區域以外的部分的比例為61.7%左右。根據圖23B所示的結果，樣本A4中的除包括具有配向性的結晶部的區域以外的面積的比例為76.5%左右。根據圖24B所示的結果，樣本A5中的除包括具有配向性的結晶部的區、域以外的部分的比例為82.0%左右。根據圖25B所示的結果，樣本A6中的除包括具有配向性的結晶部的區域以外的部分的比例為89.5%左右。
當這樣估計出的金屬氧化物膜中的除具有配向性的結晶部以外的部分的比例為5%以上且低於40%時，其金屬氧化物膜是具有極高的結晶性的膜，不容易形成氧缺陷，其電特性非常穩定，所以是較佳的。另一方面，當金屬氧化物膜中的除具有配向性的結晶部以外的部分的比例為40%以上且低於100%，較佳為60%以上且90%以下時，在該金屬氧化物膜中，具有配向性的結晶部和沒有配向性的結晶部以適當的比例混在一起，所以可以同時實現電特性的穩定化和高移動率化。
在此，可以將在剖面TEM影像或根據剖面TEM影像的影像分析等明顯地確認的結晶部以外的區域稱為Lateral Growth Buffer Region(LGBR)。
〈1-4.向金屬氧化物膜的氧擴散〉
以下，對評價向金屬氧化物膜的氧的擴散的容易性的結果進行說明。
在此，製造以下的三個樣本(樣本B1至樣本B3)。
[樣本B1]
首先，利用與上述樣本A1相同的方法在玻璃基板上形成厚度為50nm左右的金屬氧化物膜。接著，利用電漿CVD法在金屬氧化物膜上層疊形成厚度為30nm左右的氧氮化矽膜、厚度為100nm左右的氧氮化矽膜、厚度為20nm左右的氧氮化矽膜。注意，在以下的說明中，有時將金屬氧化物膜和氧氮化矽膜分別記載為OS和GI。
接著，在氮氣氛圍下，以350℃進行加熱處理1小時。
接著，利用濺射法形成厚度為5nm的In-Sn-Si氧化物膜。
接著，對氧氮化矽膜進行氧添加處理。在如下條件下進行氧添加處理：使用灰化裝置；基板溫度為40℃；將流量為150sccm的氧氣體(16O)和流量為100sccm的氧氣體(18O)導入處理室內；將壓力設定為15Pa；以及以對基板一側施加偏壓的方式對設置於灰化裝置內的平行板電極之間供應4500W的RF功率600秒。因為氧氮化矽膜以主要成分的水準包含氧氣體(16O)，所以為了準確地測量出由於氧添加處理添加的氧量，利用氧氣體(18O)。
接著，利用電漿CVD法形成厚度為100nm左 右的氮化矽膜。
[樣本B2]
樣本B2是以其金屬氧化物膜的成膜條件與樣本B1不同的方式製造的樣本。在樣本B2中，利用以與上述樣本A3相同的方法形成厚度為50nm左右的金屬氧化物膜。
[樣本B3]
樣本B3是以其金屬氧化物膜的成膜條件與樣本B1不同的方式製造的樣本。在樣本B3中，利用以與上述樣本A6相同的方法形成厚度為50nm左右的金屬氧化物膜。
藉由以上的製程，製造樣本B1至樣本B3。
[SIMS分析]
利用SIMS(Secondary Ion Mass Spectrometry)分析測量出樣本B1至樣本B3的18O濃度。在SIMS分析中，採用如下三個條件：對上述製造的樣本B1至樣本B3不進行加熱的條件；在氮氣氛圍下，以350℃對樣本B1至樣本B3進行加熱處理1小時的條件；以及在氮氣氛圍下，以450℃對樣本B1至樣本B3進行加熱處理1小時的條件。
圖26A至圖26C示出SIMS測量結果。圖 26A至圖26C示出包括GI及OS的區域的分析結果。圖26A至圖26C示出從基板一側(也稱為SSDP(Substrate Side Depth Profile)-SIMS)進行分析的結果。
在圖26A至圖26C中，灰色虛線是不進行加熱處理的條件的分佈，黑色虛線是進行350℃的加熱處理的條件的分佈，黑色實線是進行450℃的加熱處理的條件的分佈。
在樣本B1至樣本B3的每一個中，可以確認到18O擴散到GI中且18O擴散到OS中。另外，可以確認到：在樣本B3中的18O擴散位置最深，按樣本B2、樣本B1的順序18O擴散的位置從深到淺。另外，可以確認到：藉由進行350℃及450℃的加熱處理，18O擴散到更深的位置上。
根據以上的結果可以確認到：其中具有配向性的結晶部和沒有配向性的結晶部混在一起且具有配向性的結晶部的存在比例低的金屬氧化物膜是氧容易透過的膜，換言之，氧容易擴散的膜。另外，可以確認到：藉由進行350℃或450℃的加熱處理，GI膜中的氧擴散到OS中。
以上的結果表示：具有配向性的結晶部的存在比例(密度)越高，在厚度方向上氧越不容易擴散，並且該密度越低在厚度方向上氧越容易擴散。關於金屬氧化物膜中的氧的擴散容易性，可以進行如下的考察。
在其中具有配向性的結晶部和沒有配向性的 極微小的結晶部混在一起的金屬氧化物膜中，在剖面觀察影像中可以明顯地確認的結晶部以外的區域(LGBR)會成為氧容易擴散的區域，亦即成為氧的擴散路徑。因此，可認為：在金屬氧化物膜附近具有充分的氧供應源的情況下，氧經過LGBR容易擴散到具有配向性的結晶部，因此可以減少膜中的氧缺陷量。
例如，藉由以與金屬氧化物膜接觸的方式設置容易釋放氧的氧化膜並進行加熱處理，從該氧化膜釋放的氧由於LGBR而在金屬氧化物膜的厚度方向上擴散。並且，氧有可能經過LGBR從橫方向擴散到具有配向性的結晶部。由此，充分的氧擴散到金屬氧化物膜中的具有配向性的結晶部以及除此之外的區域，而可以有效地減少膜中的氧缺陷。
例如，在金屬氧化物膜中存在不與金屬原子鍵合的氫原子的情況下，有時該氫原子和氧原子鍵合，形成OH並被固定化。於是，以低溫進行成膜來形成一定量(例如，1×1017cm-3左右)的氫原子被金屬氧化物膜中的氧缺陷(Vo)俘獲的狀態(也稱為VoH)，由此抑制OH的形成。另外，因為VoH產生載子，所以處於一定量的載子存在於金屬氧化物膜中的狀態。由此，可以形成載子密度得到提高的金屬氧化物膜。在成膜時，氧缺陷也同時形成，但是，如上所述，經過LGBR導入氧可以減少上述氧缺陷。藉由這樣的方法，可以形成載子密度較高且氧缺陷充分減少了的金屬氧化物膜。
另外，因為具有配向性的結晶部以外的區域在成膜時構成沒有配向性的極微小的結晶部，所以在金屬氧化物膜中觀察不到明顯的晶界。該極微小的結晶部位於具有配向性的多個結晶部之間。該極微小的結晶部由於成膜時的熱而在橫方向上生成，由此與相鄰的具有配向性的結晶部鍵合。該極微小的結晶部還被用作產生載子的區域。由此可認為：藉由將具有這樣結構的金屬氧化物膜適用於電晶體，可以顯著地提高電晶體的場效移動率。
另外，較佳的是，在形成金屬氧化物膜，在其上形成氧化矽膜等氧化物絕緣膜之後，在氧氣氛圍下進行電漿處理。由於這樣的處理，除了可以對膜中供應氧以外，還可以降低氫濃度。例如，在電漿處理中，有時殘留在處理室內的氟也同時摻雜到金屬氧化物膜中。該氟以帶負電荷的氟原子的狀態存在，由於庫侖力而與帶正電荷的氫原子鍵合，形成HF。在該電漿處理中，HF釋放到金屬氧化物膜的外部，其結果是，可以降低金屬氧化物膜中的氫濃度。另外，在電漿處理中，有時氧原子和氫鍵合成H2O而釋放到膜的外部。
另外，考慮在金屬氧化物膜上層疊氧化矽膜(或氧氮化矽膜)的結構。氧化矽膜中的氟有可能與膜中的氫鍵合併以電中性的HF的狀態存在，因此不影響到金屬氧化物膜的電特性。有時產生Si-F鍵合，這也是電中性的。氧化矽膜中的HF被認為不影響到氧的擴散。
可認為：由於以上的機制而減少金屬氧化物 膜中的氧缺陷，且減少膜中的不與金屬原子鍵合的氫，因此可以提高可靠性。另外，可以認為在金屬氧化物膜的載子濃度為一定程度以上時，電特性得到提高。
〈1-5.電晶體的電特性〉
以下，說明製造包含上述樣本A1、樣本A3及樣本A6的金屬氧化物膜的電晶體，對其電特性進行測量的結果。
作為電晶體的結構採用在實施方式2中例示出的圖44A和圖44B的結構。在此，製造其半導體膜的形成條件互不相同的樣本C1至樣本C3。
樣本C1至樣本C3是形成有如下尺寸互不相同的5種電晶體的樣本：通道長度L為2μm，通道寬度W為3μm的電晶體；通道長度L為2μm，通道寬度W為20μm的電晶體；通道長度L為3μm，通道寬度W為50μm的電晶體；通道長度L為3μm，通道寬度W為3μm的電晶體；以及通道長度L為6μm，通道寬度W為50μm的電晶體。
[電晶體的製造]
首先，使用濺射裝置在玻璃基板上形成厚度為10nm的鈦膜和厚度為100nm的銅膜。接著，利用光微影法對該導電膜進行加工。
接著，在基板及導電膜上層疊形成四個絕緣 膜。在真空中，利用電漿增強化學氣相沉積(PECVD)裝置，連續地形成絕緣膜。作為絕緣膜從底部依次使用厚度為50nm的氮化矽膜、厚度為300nm的氮化矽膜、厚度為50nm的氮化矽膜、厚度為50nm的氧氮化矽膜。
接著，在絕緣膜上形成氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成半導體層。作為氧化物半導體膜，形成厚度為40nm的氧化物半導體膜。
在樣本C1中，用於氧化物半導體膜的金屬氧化物膜的形成條件與樣本A1相同。就是說，形成條件為如下：基板溫度為170℃；將流量為140sccm的氬氣體和流量為60sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。氧流量比為30%。厚度為40nm左右。
在樣本C2中，用於氧化物半導體膜的金屬氧化物膜的形成條件與樣本A3相同。就是說，形成條件為如下：基板溫度為130℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。氧流量比為10%。厚度為40nm左右。
在樣本C3中，用於氧化物半導體膜的金屬氧化物膜的形成條件與樣本A6相同。就是說，形成條件為如下：基板溫度為室溫(R.T.)；將流量為180sccm的氬 氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。氧流量比為10%。厚度為40nm左右。
接著，在絕緣膜及半導體層上形成絕緣膜。作為絕緣膜，利用PECVD設備形成厚度為150nm的氧氮化矽膜。
接著，進行加熱處理。作為該加熱處理，在氮和氧的混合氣體氛圍下以350℃進行1小時的加熱處理。
接著，在絕緣膜的所希望的區域中形成開口部。作為開口部的形成方法，使用乾蝕刻法。
接著，以覆蓋開口部的方式在絕緣膜上形成厚度為100nm的氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成導電膜。在形成導電膜之後，連續地對與導電膜的下側接觸的絕緣膜進行加工，由此形成絕緣膜。
作為導電膜，依次形成厚度為10nm的氧化物半導體膜、厚度為50nm的氮化鈦膜、厚度為100nm的銅膜。氧化物半導體膜的形成條件為如下：基板溫度為170℃；將流量為200sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。利用濺射裝置形成氮化鈦膜和銅膜。
接著，從氧化物半導體膜、絕緣膜及導電膜上進行電漿處理。使用PECVD設備，在基板溫度為220℃且氬氣體和氮氣體的混合氛圍下進行電漿處理。
接著，在氧化物半導體膜、絕緣膜及導電膜上形成絕緣膜。作為絕緣膜，利用PECVD設備層疊形成厚度為100nm的氮化矽膜及厚度為300nm的氧氮化矽膜。
接著，在形成的絕緣膜上形成遮罩，使用該遮罩在絕緣膜中形成開口部。
接著，以填充開口部的方式形成導電膜，將該導電膜加工為島狀，由此形成將成為源極電極及汲極電極的導電膜。作為該導電膜，利用濺射裝置形成厚度為10nm的鈦膜和厚度為100nm的銅膜。
接著，在絕緣膜及導電膜上形成絕緣膜。作為絕緣膜，使用厚度為1.5μm的丙烯酸類感光樹脂膜。
藉由上述步驟，製造樣本C1至樣本C3。
[電晶體的Id-Vg特性]
接著，測量出上述製造的樣本C1至樣本C3的電晶體的Id-Vg特性。測量出通道長度L為2μm且通道寬度W為3μm的電晶體的Id-Vg特性。
另外，電晶體的Id-Vg特性的測量條件為如下：以每次增加0.25V的方式從-10V至+10V改變施加到被用作第一閘極電極的導電膜的電壓(下面也稱為閘極電 壓(Vg))、以及施加到被用作第二閘極電極的導電膜的電壓(也稱為Vbg)。將施加到被用作源極電極的導電膜的電壓(以下，也稱為源極電壓(Vs))設定為0V(comm)，將施加到被用作汲極電極的導電膜的電壓(以下，也稱為汲極電壓(Vd))設定為0.1V或20V。
圖27A、圖27B和圖27C分別示出樣本C1、樣本C2及樣本C3的Id-Vg特性結果。在圖27A至圖27C中，第一縱軸表示Id(A)，第二縱軸表示場效移動率(μFE(cm2/Vs))，橫軸表示Vg(V)。
如圖27A至圖27C所示，樣本C1至樣本C3都具有良好的電特性。關於場效移動率，樣本C3最高，按樣本C2、樣本C1的順序降低，尤其是，在樣本C3中，在Vg較低(例如，Vg為5V以下)的範圍內，其趨勢很明顯。
就是說，可以確認到：在將本發明的一個實施方式的其中具有配向性的結晶部和沒有配向性的結晶部混在一起的金屬氧化物膜用於其中形成通道的半導體層時，電晶體具有高場效移動率。尤其是，可以確認倒在閘極電壓較低的條件下，具有高場效移動率及大汲極電流。
[電晶體的通態電流及S值]
接著，對形成在樣本C1至樣本C3中的通道長度L為2μm且通道寬度W為20μm的電晶體的通態電流(on-state current)及S值進行比較。S值是指源極電極和汲極 電極之間的電流(次臨界值電流)增加一個數量級時所需的閘極電壓，S值越小，次臨界值電流相對於閘極電壓的斜率越大，開關特性就越好。
圖28A示出各樣本中的電晶體的通態電流的測量結果。在此，測量出在閘極電壓Vg為10V且汲極電壓Vd為5V時的汲極電流。圖28B示出各樣本中的電晶體的S值的測量結果。
如圖28A所示，關於通態電流，樣本C3最大，按樣本C2、樣本C1的順序減小。另外，如圖28B所示，關於S值，樣本C3最小，按樣本C2、樣本C1的順序增大。
根據以上的結果可知：藉由採用在低溫且低氧流量的條件下形成金屬氧化物膜，氧透過性得到提高，在電晶體的製程中擴散的氧量增大，因此金屬氧化物膜中及金屬氧化物膜和絕緣膜之間的介面的氧缺陷等缺陷減少。並且可知，由於這樣的效果而降低缺陷能階密度，這引起電晶體的通態電流的明顯的增高。
如此，可以將其通態電流增高的電晶體可適用於高速地對電容器進行充放電的開關，典型的是，可適用於解多工器電路等。
解多工器電路是將一個輸入信號分頻為兩個以上的信號並輸出的電路。藉由將適用這樣電晶體的解多工器電路配置在顯示裝置的信號線驅動電路和信號線之間，可以縮減在利用IC安裝信號線驅動電路時的端子個 數，因此可以實現可以進行更高速的工作且窄邊框的顯示裝置。
〈1-6.閘極偏壓-熱應力測試(GBT測試)〉
接著，對上述樣本C1至樣本C3進行可靠性評價。作為可靠性評價，利用GBT(Gate Bias Temperature)測試。
本實施方式的GBT測試的條件為如下：閘極電壓(Vg)為±30V；汲極電壓(Vd)及源極電壓(Vs)都為0V(COMMON)；應力溫度為60℃；以及應力施加時間為1小時；採用黑暗環境及光照射環境(使用白色LED照射10000 lx左右的光)的兩種環境。就是說，將電晶體的源極電極和汲極電極的電位設定為相同的電位，並且在一定的時間(在此為1小時)對閘極電極施加與源極電極及汲極電極不同的電位。
另外，將施加到閘極電極的電位比源極電極及汲極電極的電位高的情況稱為正應力，而將施加到閘極電極的電位比源極電極及汲極電極的電位低的情況稱為負應力。因此，與測量環境組合而在正GBT(黑暗)、負GBT(黑暗)、正GBT(光照射)以及負GBT(光照射)的四種條件下進行可靠性評價。另外，下面將正GBT(黑暗)表示為PBTS(Positive Bias Temperature Stress)，將負GBT(黑暗)表示為NBTS(Negative Bias Temperature Stress)，將正GBT(光照射)表示為PBITS(Positive Bias Illumination Temperature Stress)，將負GBT(光照射)表示為NBITS(Negative Bias Illumination Temperature Stress)。
圖29示出樣本C1至樣本C3的GBT測試的結果。在圖29中，縱軸表示電晶體的臨界電壓的變化量(△Vth)，橫軸表示各樣本名稱。
從圖29所示的結果可知，樣本C1至樣本C3所包括的電晶體的在GBT測試中臨界電壓的變化量(△Vth)為±2V以內。由此可知樣本C1至樣本C3所包括的電晶體具有高可靠性。
〈1-7.Id-Vd特性中的飽和特性〉
接著，對樣本C1至樣本C3的Id-Vd特性中的飽和特性進行說明。
圖30A示出樣本C1的Id-Vd特性，圖30B示出樣本C2的Id-Vd特性，圖30C示出樣本C3的Id-Vd特性。在Id-Vd特性的評價中，使用形成在樣本C1至樣本C3中的通道長度L為3μm且通道寬度W為3μm的電晶體。
由圖30A至圖30C可知，樣本C1至樣本C3的Id-Vd特性中的飽和特性高。由於Id-Vd特性中的飽和特性得到提高，例如可以適用於使用有機EL元件的顯示裝置所包括的驅動用電晶體等。
〈1-8.使用電晶體特性的淺缺陷能階的評價〉
還可以根據將金屬氧化物膜用作半導體膜的電晶體的電特性估計出金屬氧化物的淺缺陷能階(以下，也記載為sDOS)。以下，說明：評價電晶體的介面態密度，且在考慮該介面態密度和被介面能階俘獲的電子數Ntrap的情況下預測出次臨限漏電流的方法。
例如，藉由比較電晶體的汲極電流-閘極電壓(Id-Vg)特性的實測值與汲極電流-閘極電壓(Id-Vg)特性的計算值，可以評價被介面能階俘獲的電子數Ntrap。
圖31示出源極電壓Vs=0V，汲極電壓Vd=0.1V時的藉由計算得到的理想Id-Vg特性、以及電晶體的實測的Id-Vg特性。在電晶體的測量結果中，只標繪出容易測量出汲極電流Id的1×10-13A以上的值。
與藉由計算得到的理想的Id-Vg特性相比，實際測量的Id-Vg特性的相對於閘極電壓Vg的汲極電流Id的變化緩慢。這是因為電子被位於導帶底的能量(記載為Ec)附近的淺缺陷能階俘獲。在此，藉由使用費米分佈函數考慮被淺介面能階俘獲的(每單位面積或每單位能量的)電子數Ntrap，可以更嚴格地估計出介面態密度Nit。
首先，對使用圖32所示的示意性的Id-Vg特性評價被介面陷阱能階俘獲的電子數Ntrap的方法進行說明。虛線示出藉由計算得到的沒有陷阱能階的理想的Id-Vg特性。將虛線中的汲極電流從Id1變為Id2時的閘極電 壓Vg的變化稱為△Vid。另外，實線示出實測的Id-Vg特性。將實線中的汲極電流從Id1變為Id2時的閘極電壓Vg的變化稱為△Vex。將在汲極電流為Id1及Id2時要觀察的介面的電位分別稱為Φit1、Φit2，將該變化量稱為△Φit。
在圖32中，實測值的傾斜度比計算值小，由此可知△Vex常比△Vid大。此時，△Vex與△Vid之間的差異表示在淺介面能階中俘獲電子時需要的電位差。因此，可以以下述公式1表示被俘獲的電子所引起的電荷的變化量△Qtrap。
[公式1]△Q trap =-C tg (△V ex -△V id )…(1)
Ctg表示每面積的絕緣體和半導體的合成電容。可以使用被俘獲的(每單位面積或每單位能量的)電子數Ntrap以公式(2)表示△Qtrap。此外，q表示基本電荷。
Figure 111145497-A0101-12-0051-111
藉由聯立公式(1)與公式(2)，可以得到公式(3)。
Figure 111145497-A0101-12-0052-114
接著，藉由取公式(3)的極限△Φit→0，可以得到公式(4)。
Figure 111145497-A0101-12-0052-112
就是說，可以藉由使用理想的Id-Vg特性、實測的Id-Vg特性及公式(4)，可以估計出在介面被俘獲的電子數Ntrap。注意，可以藉由使用上述計算，求得汲極電流與介面處的電位的關係。
可以以公式(5)表示每單位面積和單位能量的電子數Ntrap與介面態密度Nit之間的關係。
Figure 111145497-A0101-12-0052-113
在此，f(E)表示費米分佈函數。藉由由公式(5)擬合從公式(4)得到的Ntrap，決定Nit。藉由使用設定該Nit的元件模擬器計算得到包括Id<0.1pA的傳輸特性。
接著，在圖33中，以白色圓圈示出將公式(4)適用於圖31所示的實測的Id-Vg特性，抽取Ntrap 的結果。在此，圖33中的縱軸表示離半導體導帶底Ec的費米能階Ef。從虛線可知，Ec的正下位置為極大值。當作為公式(5)中的Nit假設公式(6)中的尾端分佈時，如圖33的虛線那樣，可以以非常高的準確度擬合Ntrap，作為擬合參考值得到導帶端的缺阱密度Nta=1.67×1013cm-2/eV、以及特性衰減能量Wta=0.105eV。
Figure 111145497-A0101-12-0053-115
接著，圖34A和圖34B示出藉由將所得到的介面能階的擬合曲線回饋到使用元件模擬器的計算來倒算Id-Vg特性的結果。圖34A示出藉由在汲極電壓Vd為0.1V及1.8V時的計算得到的Id-Vg特性、以及在汲極電壓Vd為0.1V及1.8V時的電晶體的實測Id-Vg特性。圖34B是以圖34A的汲極電流Id為對數的圖表。
藉由計算得到的曲線與實測值的圖示大致一致，由此可知計算值和測量值具有高再現值。由此可知，作為計算出淺缺陷能階密度的方法，上述方法是充分妥當的。
[淺缺陷能階密度的評價結果]
接著，根據上述方法比較測量出的電特性與理想的計算值，測量出在上面製造的樣本C1至樣本C3的淺缺陷 能階密度。在淺缺陷能階密度的測量中，使用形成在樣本C1至C3中的通道長度L為6μm，通道寬度W為50μm的電晶體。
圖35示出計算出樣本C1至樣本C3的淺缺陷能階密度的結果。在樣本C1至樣本C3中，淺缺陷能階密度的峰值都小於5×1012cm-2eV-1，可知這些樣本是淺缺陷能階密度極低的樣本。金屬氧化物膜中的淺缺陷能階密度的峰值較佳為小於5×1012cm-2eV-1，更佳為小於2.5×1012cm-2eV-1，進一步較佳為小於1.5×1012cm-2eV-1。
由此可知，樣本C1至樣本C3是形成有缺陷能階密度低的金屬氧化物膜的電晶體。這有可能是因為：藉由採用在低溫且低氧流量的條件下形成的金屬氧化物膜，氧透過性得到提高，而電晶體的製程中擴散的氧量增大，因此金屬氧化物膜中、金屬氧化物膜和絕緣膜之間的介面的氧缺陷等缺陷得到降低。
〈1-9.利用CPM的金屬氧化物膜中的深缺陷能階的評價〉
以下，利用恆定光電流法(CPM：Constant Photocurrent Method)評價金屬氧化物膜中的深缺陷能階(以下，也記載為dDOS)。
CPM測量是如下方法：在各波長中，在對設置於樣本中的兩個電極之間施加電壓的狀態下以使光電流值固定的方式調整照射到端子間的樣本面的光量且根據照射光量導出吸收係數的方法。在CPM測量中，當樣本有 缺陷時，對應於存在缺陷的能階的能量(根據波長換算出)的吸收係數增加。藉由用定數乘以該吸收係數的增加值，能夠導出樣本的dDOS。
藉由從利用CPM測量得到的吸收係數的曲線去除起因於帶尾的被稱為耳巴赫帶尾(Urbach tail)的吸收係數，可以利用下述公式算出起因於缺陷能階的吸收係數。在此，α(E)表示各能量的吸收係數，αu表示耳巴赫帶尾引起的吸收係數。
Figure 111145497-A0101-12-0055-116
[CPM評價用樣本的製造]
以下，製造三個樣本(樣本D1至樣本D3)進行CPM評價。
首先，在玻璃基板上形成金屬氧化物膜。在樣本D1中，利用與上述樣本A1相同的方法形成厚度為100nm左右的金屬氧化物膜。在樣本D2中，利用與上述樣本A3相同的方法形成厚度為100nm左右的金屬氧化物膜。在樣本D3中，利用與上述樣本A6相同的方法形成厚度為100nm左右的金屬氧化物膜。
接著，利用電漿CVD法在金屬氧化物膜上層疊形成厚度為30nm左右的氧氮化矽膜、厚度為100nm左 右的氧氮化矽膜、厚度為20nm左右的氧氮化矽膜。
然後，在氮氣氛圍下，以350℃進行加熱處理1小時。
接著，形成厚度為100nm的氧化物半導體膜。作為該氧化物半導體膜採用兩層的疊層結構。在如下條件下形成厚度為10nm的第一層的氧化物半導體膜：基板溫度為170℃；將流量為200sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。在如下條件下形成厚度為90nm的第二層的氧化物半導體膜：基板溫度為170℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。
然後，在氮和氧的混合氣體氛圍下以350℃進行1小時的加熱處理。
然後，利用濕蝕刻法蝕刻並去除氧化物半導體膜。
接著，形成氧氮化矽膜。在如下條件下利用電漿CVD法形成氧氮化矽膜：作為沉積氣體使用流量為160sccm的SiH4和流量為4000sccm的N2O的混合氣體；壓力為200Pa；功率為1500W；基板溫度為220℃。氧氮化矽膜的厚度為400nm左右。
接著，利用光微影法在氧氮化矽膜中形成開口部。
接著，利用濺射法形成厚度為50nm左右的Ti膜、厚度為400nm左右的Al膜和厚度為100nm左右的Ti膜的疊層膜。然後，利用光微影法進行加工來形成電極。
然後，在氮氣氛圍下，以250℃進行加熱處理1小時。
藉由以上的製程，製造樣本D1至樣本D3。
[CPM評價結果]
圖36示出樣本D1的CPM測量結果，圖37示出樣本D2的CPM測量結果，圖38示出樣本D3的CPM測量結果。在圖36、圖37及圖38中，縱軸表示吸收係數，橫軸表示光能。圖36、圖37和圖38所示的黑色實線表示各樣本的吸收係數的曲線，虛線表示切線，灰色實線表示在光學上測量出的吸收係數。
根據圖36估計出的樣本D1的耳巴赫帶尾值為68.70meV，從吸收係數的曲線除去起因於耳巴赫帶尾的吸收係數而得到的吸收係數，即起因於深缺陷能階的吸收係數的值為1.21×10-3cm-1。根據圖37估計出的樣本D2的耳巴赫帶尾值為64.46meV，起因於深缺陷能階的吸收係數的值為1.36×10-3cm-1。根據圖38估計出的樣本D3的耳巴赫帶尾值為65.83meV，起因於深缺陷能階的吸收 係數的值為1.04×10-3cm-1。
根據以上的結果可知，用於樣本D1至樣本D3的金屬氧化物膜的深缺陷能階之間沒有明顯的差異。樣本D1至樣本D3的深缺陷能階之間沒有明顯的差異的主要原因有可能是因為：以與金屬氧化物膜接觸的方式形成氧化物絕緣膜，從該氧化物絕緣膜對金屬氧化物膜供應充分的氧，因此金屬氧化物膜中的氧缺陷被填補。
〈1-10.金屬氧化物膜的形成方法〉
以下，對本發明的一個實施方式的金屬氧化物膜的形成方法進行說明。
在包含氧的氛圍下，利用濺射法可以形成本發明的一個實施方式的金屬氧化物膜。
成膜時的基板溫度較佳為室溫以上且150℃以下，更佳為50℃以上且150℃以下，進一步較佳為100℃以上且150℃以下，典型地較佳為130℃。藉由將基板溫度設定為上述範圍，可以控制具有配向性的結晶部和沒有配向性的結晶部之間的存在比例。
成膜時的氧的流量比(氧分壓)較佳為1%以上且低於33%，更佳為5%以上且30%以下，進一步較佳為5%以上且20%以下，還較佳為5%以上且15%以下，典型地較佳為10%。藉由降低氧流量，在膜中可以包含更多的沒有配向性的結晶部。
因此，藉由將成膜時的基板溫度和成膜時的 氧流量設定為上述範圍，可以得到其中具有配向性的結晶部和沒有配向性的結晶部混在一起的金屬氧化物膜。藉由將基板溫度和氧流量設定為上述範圍，可以控制具有配向性的結晶部和沒有配向性的結晶部的存在比例。
可以用於金屬氧化物膜的形成的氧化物靶材不侷限於In-Ga-Zn類氧化物，例如可以使用In-M-Zn類氧化物(M是Al、Ga、Y或Sn)。
當使用包含具有多個晶粒的多晶氧化物的濺射靶材形成具有結晶部的金屬氧化物膜時，與使用不包含多晶氧化物的濺射靶材的情況相比，更容易得到具有結晶性的金屬氧化物膜。
以下，說明關於金屬氧化物膜的形成機制的一個考察。當濺射靶材具有多個晶粒，該晶粒具有層狀結構，在該晶粒中存在容易劈開的介面時，藉由使離子碰撞到該濺射靶材，有時晶粒劈開而得到平板狀或顆粒狀的濺射粒子。可認為：由於所得到平板狀或顆粒狀的濺射粒子沉積在基板上，而形成具有奈米晶的金屬氧化物膜。另外，可認為：藉由加熱基板，在基板表面上該奈米晶彼此的鍵合或重新排列發展，因此容易形成包含具有配向性的結晶部的金屬氧化物膜。
注意，如在本實施方式中說明，在利用濺射法形成金屬氧化物膜時可以容易控制結晶性，所以是較佳的。但是，本發明的一個實施方式的金屬氧化物膜的形成方法不侷限於此，例如可以舉出脈衝雷射沉積(PLD) 法、電漿增強化學氣相沉積(PECVD)法、熱CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸鍍法等。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法。
〈1-11.金屬氧化物膜的組成及結構〉
可以將本發明的一個實施方式的金屬氧化物膜用於電晶體等半導體裝置。以下，尤其說明具有半導體特性的金屬氧化物膜(以下，稱為氧化物半導體膜)。
首先，說明氧化物半導體膜的組成。
如上所述，氧化物半導體膜包含銦(In)、M(M表示Al、Ga、Y或Sn)、Zn(鋅)。
元素M為鋁、鎵、釔或錫，但是作為可用於元素M的元素，除了使用上述元素以外，還可以使用硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。作為元素M可以組合多個上述元素。
接著，使用圖39A至圖39C說明本發明的一個實施方式的氧化物半導體膜所包含的銦、元素M及鋅的較佳的原子個數比範圍。注意，在圖39A至圖39C中，沒有記載氧的原子個數比。將氧化物半導體膜所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖39A至圖39C中，虛線表示[In]：[M]：[Zn]= (1+α)：(1-α)：1的原子個數比(-1
Figure 111145497-A0101-12-0061-12
α
Figure 111145497-A0101-12-0061-13
1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=1：1：β的原子個數比的(β
Figure 111145497-A0101-12-0061-14
0)的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線、[In]：[M]：[Zn]=1：4：β的原子個數比的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線及[In]：[M]：[Zn]=5：1：β的原子個數比的線。
圖39A至圖39C所示的具有[In]：[M]：[Zn]=0：2：1的原子個數比或其附近值的氧化物半導體膜易具有尖晶石型結晶結構。
圖39A和圖39B示出本發明的一個實施方式的氧化物半導體膜所包含的銦、元素M及鋅的較佳的原子個數比範圍的例子。
作為一個例子，圖40示出[In]：[M]：[Zn]=1：1：1的InMZnO4的結晶結構。圖40是在從平行於b軸的方向上觀察時的InMZnO4的結晶結構。圖40所示的包含M、Zn、氧的層(以下、(M,Zn)層)中的金屬元素表示元素M或鋅。此時，元素M和鋅的比例相同。元素M和鋅可以相互置換，其排列不規則。
銦和元素M可以相互置換。因此，可以用銦取代(M,Zn)層中的元素M，將該層表示為(In,M,Zn) 層。在此情況下，具有In層：(In,M,Zn)層=1：2的層狀結構。
銦和元素M可以相互置換。因此，可以用銦取代MZnO2層中的元素M，將該層表示為InαM1-αZnO2層(0<α
Figure 111145497-A0101-12-0062-15
1)。在此情況下，具有InO2層：InαM1-αZnO2層=1：2的層狀結構。可以用元素M取代InO2層的銦，將該層表示為In1-αMαO2層(0<α
Figure 111145497-A0101-12-0062-16
1)。在此情況下，具有In1-αMαO2層：MZnO2層=1：2的層狀結構。
具有[In]：[M]：[Zn]=1：1：2的原子個數比的氧化物具有In層：(M,Zn)層=1：3的層狀結構。就是說，當[Zn]相對於[In]及[M]增大時，在氧化物晶化的情況下，相對於In層的(M,Zn)層的比例增加。
注意，在氧化物中，在In層：(M,Zn)層=1：非整數時，有時具有多種In層：(M,Zn)層=1：整數的層狀結構。例如，在[In]：[M]：[Zn]=1：1：1.5的情況下，有時具有In層：(M,Zn)層=1：2的層狀結構和In層：(M,Zn)層=1：3的層狀結構混在一起的結構。
例如，當使用濺射裝置形成氧化物半導體膜時，形成其原子個數比與靶材的原子個數比錯開的膜。尤其是，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。
有時在氧化物半導體膜中，多個相共存(例如，二相共存、三相共存等)。例如，在是[In]：[M]：[Zn]=0：2：1的原子個數比以及其附近值的原子個數比的情況下，尖晶 石型結晶結構和層狀結晶結構的二相容易共存。在是[In]：[M]：[Zn]=1：0：0的原子個數比以及其附近值的原子個數比的情況下，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在氧化物半導體膜中多個相共存時，在不同的結晶結構之間有時形成晶界(也稱為grain boundary)。
藉由增高銦含量，可以提高氧化物半導體膜的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的氧化物半導體膜中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大，由此銦含量高的氧化物半導體膜的載子移動率比銦含量低的氧化物半導體膜高。
另一方面，氧化物半導體膜的銦含量及鋅含量變低時，載子移動率變低。因此，在是[In]：[M]：[Zn]=0：1：0的原子個數比及其附近值的原子個數比(例如，圖39C中的區域C)的情況下，絕緣性變高。
因此，本發明的一個實施方式的氧化物半導體膜較佳為具有圖39A的以區域A表示的原子個數比，此時該氧化物半導體膜易具有載子移動率高且晶界少的層狀結構。
圖39B中的區域B示出[In]：[M]：[Zn]=4：2：3至4.1的原子個數比及其附近值。附近值例如包含[In]：[M]：[Zn]=5：3：4的原子個數比。具有以區域B表示的原子個數比的氧化物半導體膜尤其是具有高的結晶性及優 異的載子移動率的氧化物半導體膜。
注意，氧化物半導體膜形成層狀結構的條件不是根據原子個數比唯一決定的。根據原子個數比，形成層狀結構的難以有差異。另一方面，即使在原子個數比相同的情況下，也根據形成條件，有時具有層狀結構，有時不具有層狀結構。因此，圖示的區域是表示氧化物半導體膜具有層狀結構時的原子個數比的區域，區域A至區域C的境界不嚴格。
〈1-12.金屬氧化物膜的結構〉
接著，說明金屬氧化物膜(以下，稱為氧化物半導體)的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒 有被固定化；鍵角不固定；具有短程有序而不具有長程有序；等。
亦即，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
[CAAC-OS]
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打 亂氧化物半導體的原子排列，導致結晶性下降。
[nc-OS]
接著，對nc-OS進行說明。
說明使用XRD裝置對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，有時nc-OS的缺陷能階密度比CAAC-OS高。
[a-like OS]
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
a-like OS包含空洞或低密度區域。由於a-like OS包含空洞，所以其結構不穩定。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且低於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且低於100%。注意， 難以形成其密度低於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且低於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且低於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈1-13.將金屬氧化物膜用於電晶體的結構〉
接著，說明將金屬氧化物膜(以下，稱為氧化物半導體膜)用於電晶體的結構。
藉由將氧化物半導體膜用於電晶體，例如，與將多晶矽用於通道區域的電晶體相比，可以減少晶界中的載子散亂等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
本發明的一個實施方式的氧化物半導體膜是其中具有配向性的結晶部和沒有配向性的結晶部混在一起的膜。藉由使用這樣的具有結晶性的氧化物半導體膜，可以實現具有高場效移動率和高可靠性的電晶體。
(1-14.金屬氧化物膜的載子密度〉
以下，說明金屬氧化物膜(以下，稱為氧化物半導體膜)的載子密度。
作為給氧化物半導體膜的載子密度帶來影響的因數，可以舉出氧化物半導體膜中的氧缺陷(Vo)或氧化物半導體膜中的雜質等。
當氧化物半導體膜中的氧缺陷增多時，氫與該氧缺陷鍵合(也可以將該狀態稱為VoH)，而缺陷能階密度增高。或者，當氧化物半導體膜中的雜質增多時，起因於該雜質的增多，缺陷能階密度也增高。由此，可以藉由控制氧化物半導體膜中的缺陷能階密度，控制氧化物半導體膜的載子密度。
下面，對將氧化物半導體膜用於通道區域的電晶體進行說明。
在以抑制電晶體的臨界電壓的負向漂移或降 低電晶體的關態電流為目的的情況下，較佳為減少氧化物半導體膜的載子密度。在以降低氧化物半導體膜的載子密度為目的的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷能階密度。在本說明書等中，將雜質濃度低且缺陷能階密度低的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質的氧化物半導體膜的載子密度低於8×1015cm-3，較佳為低於1×1011cm-3，更佳為低於1×1010cm-3，且為1×10-9cm-3以上，即可。
另一方面，在以增加電晶體的通態電流或提高電晶體的場效移動率為目的的情況下，較佳為增加氧化物半導體膜的載子密度。在以增加氧化物半導體膜的載子密度為目的的情況下，稍微增加氧化物半導體膜的雜質濃度，或者稍微增高氧化物半導體膜的缺陷能階密度即可。或者，較佳為縮小氧化物半導體膜的能帶間隙即可。例如，在得到電晶體的Id-Vg特性的導通/截止比的範圍中，雜質濃度稍高或缺陷能階密度稍高的氧化物半導體膜可以被看作實質上本質。此外，因電子親和力大而能帶間隙小的熱激發電子(載子)密度增高的氧化物半導體膜可以被看作實質上本質。另外，在使用電子親和力較大的氧化物半導體膜的情況下，電晶體的臨界電壓更低。
上述載子密度增高的氧化物半導體膜稍微被n型化。因此，也可以將載子密度增高的氧化物半導體膜稱為“Slightly-n”。
實質上本質的氧化物半導體膜的載子密度較 佳為1×105cm-3以上且低於1×1018cm-3，進一步較佳為1×107cm-3以上且1×1017cm-3以下，進一步較佳為1×109cm-3以上且5×1016cm-3以下，進一步較佳為1×1010cm-3以上且1×1016cm-3以下，進一步較佳為1×1011cm-3以上且1×1015cm-3以下。
另外，藉由使用上述實質上本質的氧化物半導體膜，有時電晶體的可靠性得到提高。在此，使用圖41說明將氧化物半導體膜用於通道區域的電晶體的可靠性得到提高的理由。圖41是說明將氧化物半導體膜用於通道區域的電晶體中的能帶的圖。
在圖41中，GE表示閘極電極，GI表示閘極絕緣膜，OS表示氧化物半導體膜，SD表示源極電極或汲極電極。就是說，圖41是閘極電極、閘極絕緣膜、氧化物半導體膜、與氧化物半導體膜接觸的源極電極或汲極電極的能帶的一個例子。
在圖41中，作為閘極絕緣膜使用氧化矽膜，將In-Ga-Zn氧化物用於氧化物半導體膜的結構。有可能形成在氧化矽膜中的缺陷的遷移能階(εf)會形成在離閘極絕緣膜的導帶3.1eV的位置，將在閘極電壓(Vg)為30V時的氧化物半導體膜與氧化矽膜之間的介面處的氧化矽膜的費米能階(Ef)設定為離閘極絕緣膜的導帶3.6eV。氧化矽膜的費米能階依賴於閘極電壓而變動。例如，藉由增大閘極電壓，氧化物半導體膜與氧化矽膜之間的介面處的氧化矽膜的費米能階(Ef)變低。圖41中的 白色圓圈表示電子(載子)，圖41中的X表示氧化矽膜中的缺陷能階。
如圖41所示，在被施加閘極電壓的狀態下，例如，在載子被熱激發時，載子被缺陷能階(圖式中的X)俘獲，缺陷能階的充電狀態從正(“+”)變為中性(“0”)。就是說，當氧化矽膜的費米能階(Ef)加上述熱激發的能階的值比缺陷的遷移能階(εf)高時，氧化矽膜中的缺陷能階的充電狀態從正變為中性，電晶體的臨界電壓向正方向變動。
當使用電子親和力不同的氧化物半導體膜時，有時閘極絕緣膜與氧化物半導體膜之間的介面的費米能階的形成深度不同。當使用電子親和力較大的氧化物半導體膜時，在閘極絕緣膜和氧化物半導體之間的介面附近閘極絕緣膜的導帶移動到上方。此時，有可能形成在閘極絕緣膜中的缺陷能階(圖41中的X)向上方移動，因此與閘極絕緣膜和氧化物半導體膜之間的介面的費米能階的能量差變大。當該能量差變大時，被閘極絕緣膜俘獲的電荷變少，例如，有可能形成在上述氧化矽膜中的缺陷能階的充電狀態變化變少，而可以減少閘極偏壓熱(Gate Bias Temperature：也稱為GBT)壓力中的電晶體的臨界電壓的變動。
此外，被氧化物半導體膜的缺陷能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在缺陷能階密度高的氧化物半導體膜中形成有 通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體膜中的雜質濃度是有效的。為了降低氧化物半導體膜中的雜質濃度，較佳為還降低靠近的膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
在此，說明氧化物半導體膜中的各雜質的影響。
在氧化物半導體膜包含第14族元素之一的矽或碳時，在氧化物半導體膜中形成缺陷能階。因此，將氧化物半導體膜中的矽或碳的濃度、與氧化物半導體膜之間的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體膜包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為降低氧化物半導體膜中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物半導體膜中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體膜包含氮時，產生作為載子的電子，並載子密度增加，而氧化物半導體膜容易被n型 化。其結果，將含有氮的氧化物半導體膜用於半導體的電晶體容易成為常開啟型。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS測得的氧化物半導體膜中的氮濃度較佳為小於5×1019atoms/cm3、更佳為5×1018atoms/cm3以下，進一步較佳為1×1018atoms/cm3以下，還較佳為5×1017atoms/cm3以下。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜中的氫。明確而言，在氧化物半導體膜中，利用SIMS測得的氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質得到足夠降低的氧化物半導體膜用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
氧化物半導體膜的能隙較佳為2eV以上或2.5eV以上。
氧化物半導體膜的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且60nm以下。
在氧化物半導體膜是In-M-Zn氧化物的情況下，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：0.5、In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1、In：M：Zn=5：1：7等。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式2
〈CAC的構成〉
以下，對可用於本發明的一個實施方式的CAC(Cloud Aligned Complementary)-OS的構成進行說明。
CAC例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
例如，In-Ga-Zn氧化物(以下，也稱為IGZO)中的CAC-IGZO是指材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以 下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-IGZO是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In對元素M的原子個數比大於第二區域的In對元素M的原子個數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1
Figure 111145497-A0101-12-0075-17
x0
Figure 111145497-A0101-12-0075-18
1，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC與材料構成有關。CAC是指在包含In、Ga、Zn及O的材料構成中部分地觀察到以Ga為主要成分的奈米粒子的區域和部分地觀察到以In為主要成分的奈米粒子的區域以馬賽克狀無規律地分散的構成。因此，在CAC構成中，結晶結構是次要因素。
CAC不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
〈CAC-IGZO的分析〉
接著，說明使用各種測定方法對在基板上形成的氧化物半導體進行測定的結果。
〈〈樣本的結構及製造方法〉〉
以下，對本發明的一個實施方式的九個樣本進行說明。各樣本在形成氧化物半導體時的基板溫度及氧氣體流量比上不同。各樣本包括基板及基板上的氧化物半導體。
對各樣本的製造方法進行說明。
作為基板使用玻璃基板。使用濺射裝置在玻璃基板上作為氧化物半導體形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下：將處理室內的壓力設定為0.6Pa，作為靶材使用氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。另外，對設置在濺射裝置內的氧化物靶材供應2500W的AC功率。
在形成氧化物時採用如下條件來製造九個樣本：將基板溫度設定為不進行意圖性的加熱時的溫度(以 下，也稱為R.T.)、130℃或170℃。另外，將氧氣體對Ar和氧的混合氣體的流量比(以下，也稱為氧氣體流量比)設定為10%、30%或100%。
〈〈X射線繞射分析〉〉
在本節中，說明對九個樣本進行X射線繞射(XRD：X-ray diffraction)測定的結果。作為XRD裝置，使用布魯克(Bruker)公司製造的D8 ADVANCE。條件為如下：利用Out-of-plane法進行θ/2θ掃描，掃描範圍為15deg.至50deg.，步進寬度為0.02deg.，掃描速度為3.0deg./分。
圖88示出利用Out-of-plane法測定XRD譜的結果。在圖88中，最上行示出成膜時的基板溫度為170℃的樣本的測定結果，中間行示出成膜時的基板溫度為130℃的樣本的測定結果，最下行示出成膜時的基板溫度為R.T.的樣本的測定結果。另外，最左列示出氧氣體流量比為10%的樣本的測定結果，中間列示出氧氣體流量比為30%的樣本的測定結果，最右列示出氧氣體流量比為100%的樣本的測定結果。
圖88所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高，2θ=31°附近的峰值強度則越高。另外，已知2θ=31°附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC(c-axis aligned crystalline)-IGZO)。
另外，如圖88的XRD譜所示，成膜時的基板溫度越低或氧氣體流量比越低，峰值則越不明顯。因此，可知在成膜時的基板溫度低或氧氣體流量比低的樣本中，觀察不到測定區域的a-b面方向及c軸方向的配向。
〈〈電子顯微鏡分析〉〉
在本節中，說明對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope：高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下，也將利用HAADF-STEM取得的影像稱為TEM影像)。
說明對利用HAADF-STEM取得的平面影像(以下，也稱為平面TEM影像)及剖面影像(以下，也稱為剖面TEM影像)進行影像分析的結果。利用球面像差校正功能觀察TEM影像。在取得HAADF-STEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
圖89A為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像。圖89B為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像。
〈〈電子繞射圖案的分析〉〉
在本節中，說明藉由對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本照射束徑為1nm的電子束(也稱為奈米束)，來取得電子繞射圖案的結果。
觀察圖89A所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以固定速度照射電子束35秒種的方式進行。圖89C示出黑點a1的結果，圖89D示出黑點a2的結果，圖89E示出黑點a3的結果，圖89F示出黑點a4的結果，圖89G示出黑點a5的結果。
在圖89C、圖89D、圖89E、圖89F及圖89G中，觀察到如圓圈那樣的(環狀的)亮度高的區域。另外，在環狀區域內觀察到多個斑點。
觀察圖89B所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖89H示出黑點b1的結果，圖89I示出黑點b2的結果，圖89J示出黑點b3的結果，圖89K示出黑點b4的結果，圖89L示出黑點b5的結果。
在圖89H、圖89I、圖89J、圖89K及圖89L中，觀察到環狀的亮度高的區域。另外，在環狀區域內觀 察到多個斑點。
例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時，獲得了包含起因於InGaZnO4結晶的(009)面的斑點的繞射圖案。換言之，CAAC-OS具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時，確認到環狀繞射圖案。換言之，CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如，50nm以上)的電子束對具有微晶的氧化物半導體(nano crystalline oxide semiconductor。以下稱為nc-OS)進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另外，當使用小束徑(例如，小於50nm)的電子束對nc-OS進行奈米束電子繞射時，觀察到亮點(斑點)。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，有時在環狀區域內觀察到多個亮點。
在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本呈現與nc-OS類似的電子繞射圖案，在平面方向及剖面方向上不具有配向性。
如上所述，成膜時的基板溫度低或氧氣體流 量比低的氧化物半導體的性質與非晶結構的氧化物半導體膜及單晶結構的氧化物半導體膜都明顯不同。
〈〈元素分析〉〉
在本節中，說明使用能量色散型X射線性分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，由此進行在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線性分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
在EDX測定中，對樣本的分析目標區域的各點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施方式中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
圖90A至圖90C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面的EDX面分析影像。圖90A示出Ga原子的EDX面分析影 像(在所有的原子中Ga原子所占的比率為1.18至18.64[atomic%])。圖90B示出In原子的EDX面分析影像(在所有的原子中In原子所占的比率為9.28至33.74[atomic%])。圖90C示出Zn原子的EDX面分析影像(在所有的原子中Zn原子所占的比率為6.69至24.99[atomic%])。另外，圖90A、圖90B及圖90C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面中的相同區域。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖90A至圖90C所示的EDX面分析影像的倍率為720萬倍。
在圖90A、圖90B及圖90C所示的EDX面分析影像中，確認到明暗的相對分佈，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本中確認到各原子具有分佈。在此，著眼於圖90A、圖90B及圖90C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖90A中，在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。另外，在圖90B中，在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。
換言之，由實線圍繞的區域為In原子相對較多的區域，由虛線圍繞的區域為In原子相對較少的區域。在圖90C中，在由實線圍繞的區域內，右側是相對較 亮的區域，左側是相對較暗的區域。因此，由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，由實線圍繞的區域為Ga原子相對較少的區域，由虛線圍繞的區域為Ga原子相對較多的區域。在圖90C中，在由虛線圍繞的區域內，左上方的區域為相對較亮的區域，右下方的區域為相對較暗的區域。因此，由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖90A、圖90B及圖90C所示，In原子的分佈與Ga原子的分佈相比更均勻，以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此，以InX2ZnY2OZ2或InOX1為主要成分的區域以雲狀展開形成。
如此，可以將具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-IGZO。
CAC的結晶結構具有nc結構。在具有nc結構的CAC的電子繞射圖案中，除了起因於包含單晶、多晶或CAAC結構的IGZO的亮點(斑點)以外，還出現多個亮點(斑點)。或者，該結晶結構定義為除了出現多個亮點(斑點)之外，還出現環狀的亮度高的區域。
另外，如圖90A、圖90B及圖90C所示，以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以 上且3nm以下。在EDX面分析影像中，以各金屬元素為主要成分的區域的直徑較佳為1nm以上且2nm以下。
如上所述，CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-IGZO具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。因此，當將CAC-IGZO用於半導體元件時，起因於GaOX3等的性質及起因於InX2ZnY2OZ2或InOX1的性質的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
另外，使用CAC-IGZO的半導體元件具有高可靠性。因此，CAC-IGZO適於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施方式3
在本實施方式中，對能夠用於本發明的一個實施方式的半導體裝置的電晶體進行詳細說明。
在本實施方式中，參照圖42A至圖53C對頂閘極結構的電晶體進行說明。
〈3-1.電晶體的結構例子1〉
圖42A是電晶體100的俯視圖，圖42B是圖42A的 點劃線X1-X2間的剖面圖，圖42C是圖42A的點劃線Y1-Y2間的剖面圖。此外，在圖42A中，為了簡化起見，省略絕緣膜110等的組件。注意，有時在電晶體的俯視圖中，在後面的圖式中，與圖42A同樣地省略組件的一部分。此外，有時將點劃線X1-X2方向稱為通道長度(L)方向，將點劃線Y1-Y2方向稱為通道寬度(W)方向。
圖42A至圖42C所示的電晶體100包括基板102上的絕緣膜104、絕緣膜104上的氧化物半導體膜108、氧化物半導體膜108上的絕緣膜110、絕緣膜110上的導電膜112、絕緣膜104、氧化物半導體膜108及導電膜112上的絕緣膜116。氧化物半導體膜108包括與導電膜112重疊的通道區域108i、與絕緣膜116接觸的源極區域108s、與絕緣膜116接觸的汲極區域108d。
絕緣膜116具有氮或氫。藉由絕緣膜116與源極區域108s及汲極區域108d接觸，絕緣膜116中的氮或氫添加到源極區域108s及汲極區域108d中。源極區域108s及汲極區域108d藉由被添加氮或氫，載子密度得到提高。
電晶體100也可以包括絕緣膜116上的絕緣膜118、藉由設置在絕緣膜116、118中的開口部141a與源極區域108s電連接的導電膜120a、藉由設置在絕緣膜116、118中的開口部141b與汲極區域108d電連接的導電膜120b。
在本說明書等中，有時將絕緣膜104、絕緣膜 110、絕緣膜116、絕緣膜118分別稱為第一絕緣膜、第二絕緣膜、第三絕緣膜、第四絕緣膜。此外，導電膜112具有閘極電極的功能，導電膜120a具有源極電極的功能，導電膜120b具有汲極電極的功能。
絕緣膜110具有閘極絕緣膜的功能。此外，絕緣膜110包括過量氧區域。藉由絕緣膜110包括過量氧區域，在氧化物半導體膜108所包括的通道區域108i中能夠供應過量氧。因此，由於能夠由過量氧填補會形成在通道區域108i中的氧缺陷，所以可以提供可靠性高的半導體裝置。
此外，為了在氧化物半導體膜108中供應過量氧，也可以形成在氧化物半導體膜108的下方的絕緣膜104中包含過量氧。此時，包含在絕緣膜104中的過量氧有可能供應給氧化物半導體膜108所包括的源極區域108s及汲極區域108d。當對源極區域108s及汲極區域108d供應過量氧時，有時源極區域108s及汲極區域108d的電阻會上升。
另一方面，當形成在氧化物半導體膜108上的絕緣膜110包含過量氧時，可以只對通道區域108i選擇性地供應過量氧。或者，可以在對通道區域108i、源極區域108s及汲極區域108d供應過量氧之後，選擇性地提高源極區域108s及汲極區域108d的載子密度，可以抑制源極區域108s及汲極區域108d的電阻上升。
氧化物半導體膜108所包括的源極區域108s 及汲極區域108d分別較佳為具有形成氧缺陷的元素或與氧缺陷鍵合的元素。作為形成該氧缺陷的元素或與氧缺陷鍵合的元素，典型地可舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體元素等。此外，作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。上述形成氧缺陷的元素有時包含在絕緣膜116中。在絕緣膜116中包含上述形成氧缺陷的元素時，形成氧缺陷的元素從絕緣膜116擴散到源極區域108s及汲極區域108d。或者，也可以藉由雜質添加處理將上述形成氧缺陷的元素添加到源極區域108s及汲極區域108d中。
當雜質元素添加到氧化物半導體膜中時，氧化物半導體膜中的金屬元素與氧的鍵合被切斷而形成氧缺陷。或者，當對氧化物半導體膜添加雜質元素時，氧化物半導體膜中的與金屬元素鍵合的氧與雜質元素鍵合，氧從金屬元素脫離，而形成氧缺陷。其結果是，在氧化物半導體膜中載子密度增高且導電率得到提高。
接著，對圖42A至圖42C所示的半導體裝置的組件進行詳細說明。
[基板]
可以將具有能夠承受製程中的熱處理的程度的耐熱性的材料用於基板102。
明確而言，可以將無鹼玻璃、鈉鈣玻璃、鹼玻璃、水晶玻璃、石英或藍寶石等用於基板。另外，也可 以使用無機絕緣膜。作為該無機絕緣膜，例如可以舉出氧化矽膜、氮化矽膜、氧氮化矽膜、氧化鋁膜等。
上述無鹼玻璃的厚度例如為0.2mm以上且0.7mm以下即可。或者，藉由對無鹼玻璃進行拋光，實現上述厚度即可。
作為無鹼玻璃，可以使用第六世代(1500mm×1850mm)、第七世代(1870mm×2200mm)、第八世代(2200mm×2400mm)、第九世代(2400mm×2800mm)、第十世代(2950mm×3400mm)等面積大的玻璃基板。由此，可以製造大型顯示裝置。
另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等作為基板102。
作為基板102也可以使用金屬等無機材料。作為金屬等無機材料可以舉出不鏽鋼或鋁等。
作為基板102也可以使用樹脂、樹脂薄膜或塑膠等有機材料。作為該樹脂薄膜，可舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、聚氨酯、丙烯酸樹脂、環氧樹脂、聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)或具有矽氧烷鍵合的樹脂等。
作為基板102，也可以使用組合無機材料與有機材料的複合材料。作為該複合材料，可舉出使金屬板或薄板狀的玻璃板與樹脂薄膜貼合的材料、將纖維狀的金 屬、粒子狀的金屬、纖維狀的玻璃或粒子狀的玻璃分散在樹脂薄膜的材料或將纖維狀的樹脂、粒子狀的樹脂分散在無機材料的材料等。
基板102為至少可以支撐在其上或下形成的膜或層的構件即可，也可以是絕緣膜、半導體膜、導電膜中的一個或多個。
[第一絕緣膜]
絕緣膜104可以藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法、塗佈法等形成。絕緣膜104例如可以是氧化物絕緣膜及/或氮化物絕緣膜的單層或疊層。注意，為了提高絕緣膜104與氧化物半導體膜108的介面特性，絕緣膜104中的至少與氧化物半導體膜108接觸的區域較佳為使用氧化物絕緣膜形成。另外，藉由作為絕緣膜104使用因加熱而釋放氧的氧化物絕緣膜，可以利用加熱處理使絕緣膜104所包含的氧移動到氧化物半導體膜108中。
絕緣膜104的厚度可以為50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣膜104的厚度，可以使絕緣膜104的氧釋放量增加，而能夠減少絕緣膜104與氧化物半導體膜108之間的介面能階，並且減少包含在氧化物半導體膜108的通道區域108i中的氧缺陷。
絕緣膜104例如可以使用氧化矽、氧氮化 矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。在本實施方式中，作為絕緣膜104，使用氮化矽膜和氧氮化矽膜的疊層結構。如此，在絕緣膜104具有疊層結構時，作為下側的層使用氮化矽膜，作為上側的層使用氧氮化矽膜，由此可以對氧化物半導體膜108高效地供應氧。
[氧化物半導體膜]
作為氧化物半導體膜108可以使用實施方式1中說明的金屬氧化物膜。
由於藉由濺射法形成氧化物半導體膜108，可以提高膜密度，所以是較佳的。在藉由濺射法形成氧化物半導體膜108的情況下，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧或者稀有氣體和氧的混合氣體。另外，需要進行濺射氣體的高度純化。例如，作為用作濺射氣體，使用露點為-60℃以下，較佳為-100℃以下的高純度的氧氣體或氬氣體，由此可以儘可能地防止水分等混入氧化物半導體膜108中。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的處理室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對氧化物半導體膜108來說是雜質的水等。尤其是，在濺射裝置的待機時處理室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的 分壓為1×10-4Pa以下，較佳為5×10-5Pa以下。
[第二絕緣膜]
絕緣膜110用作電晶體100的閘極絕緣膜。此外，絕緣膜110具有對氧化物半導體膜108供應氧的功能，尤其是對通道區域108i供應氧的功能。例如，絕緣膜110可以使用氧化物絕緣膜或氮化物絕緣膜的單層或疊層形成。注意，為了提高與氧化物半導體膜108的介面特性，絕緣膜110中的至少與氧化物半導體膜108接觸的區域較佳為使用氧化物絕緣膜形成。作為絕緣膜110例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽等。
絕緣膜110的厚度可以為5nm以上且400nm以下、5nm以上且300nm以下或者10nm以上且250nm以下。
絕緣膜110的缺陷較佳為少，典型的是藉由電子自旋共振法(ESR：Electron Spin Resonance)觀察的信號較佳為少。例如，作為上述信號可舉出在g值為2.001時觀察的E’中心。此外，E’中心起因於矽的懸空鍵。作為絕緣膜110使用起因於E’中心的自旋密度為3×1017spins/cm3以下、較佳為5×1016spins/cm3以下的氧化矽膜或氧氮化矽膜即可。
在絕緣膜110中有時觀察到除了上述信號以外起因於二氧化氮(NO2)的信號。該信號因N的核自旋而分裂成三個信號，各個g值為2.037以上且2.039以下 (第一信號)、g值為2.001以上且2.003以下(第二信號)及g值為1.964以上且1.966以下(第三信號)。
例如，作為絕緣膜110較佳為使用起因於二氧化氮(NO2)的自旋密度為1×1017spins/cm3以上且低於1×1018spins/cm3的絕緣膜。
包含二氧化氮(NO2)的氮氧化物(NOx)在絕緣膜110中形成能階。該能階位於氧化物半導體膜108的能隙中。由此，當氮氧化物(NOx)擴散到絕緣膜110與氧化物半導體膜108的介面時，有時該能階在絕緣膜110一側俘獲電子。其結果是，被俘獲的電子留在絕緣膜110與氧化物半導體膜108的介面附近，由此使電晶體的臨界電壓向正方向漂移。因此，當作為絕緣膜110使用氮氧化物的含量少的膜時，可以降低電晶體的臨界電壓的漂移。
作為氮氧化物(NOx)的釋放量少的絕緣膜例如可以使用氧氮化矽膜。該氧氮化矽膜是在熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)中氨釋放量比氮氧化物(NOx)的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。此外，上述氨釋放量為TDS中的加熱處理溫度為50℃以上且650℃以下或50℃以上且550℃以下的範圍內的總量。
由於當進行加熱處理時，氮氧化物(NOx)與氨及氧起反應，所以藉由使用氨釋放量多的絕緣膜可以減少氮氧化物(NOx)。
當使用SIMS對絕緣膜110進行分析時，膜中的氮濃度較佳為6×1020atoms/cm3以下。
此外，作為絕緣膜110也可以使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿等high-k材料。藉由使用該high-k材料，可以降低電晶體的閘極漏電流。
[第三絕緣膜]
絕緣膜116包含氮或氫。此外，絕緣膜116也可以包含氟。作為絕緣膜116例如可舉出氮化物絕緣膜。該氮化物絕緣膜可以使用氮化矽、氮氧化矽、氧氮化矽、氮氟化矽、氟氮化矽等形成。絕緣膜116中的氫濃度較佳為1×1022atoms/cm3以上。此外，絕緣膜116與氧化物半導體膜108的源極區域108s及汲極區域108d接觸。因此，與絕緣膜116接觸的源極區域108s及汲極區域108d中的雜質(氮或氫)濃度變高，由此可以提高源極區域108s及汲極區域108d的載子密度。
[第四絕緣膜]
作為絕緣膜118可以使用氧化物絕緣膜。此外，作為絕緣膜118可以使用氧化物絕緣膜與氮化物絕緣膜的疊層膜。絕緣膜118例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn氧化物等。
絕緣膜118較佳為被用作來自外部的氫或水 等的障壁膜。
絕緣膜118的厚度可以為30nm以上且500nm以下或100nm以上且400nm以下。
[導電膜]
藉由利用濺射法、真空蒸鍍法、脈衝雷射沉積(PLD)法及熱CVD法等，可以形成導電膜112、120a、120b。此外，作為導電膜112、120a、120b可以使用具有導電性的金屬膜、具有反射可見光的功能的導電膜或具有使可見光透過的功能的導電膜。
具有導電性的金屬膜可以使用包含選自鋁、金、鉑、銀、銅、鉻、鉭、鈦、鉬、鎢、鎳、鐵、鈷、鈀或錳中的金屬元素的材料。或者，也可以使用包含上述金屬元素的合金。
作為上述具有導電性的金屬膜，明確而言可以使用在鈦膜上層疊銅膜的兩層結構、在氮化鈦膜上層疊銅膜的兩層結構、在氮化鉭膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜並在其上形成鈦膜的三層結構等。尤其是，藉由使用包含銅元素的導電膜，可以降低電阻，所以是較佳的。此外，作為包含銅元素的導電膜，可舉出包含銅及錳的合金膜。能夠藉由利用濕蝕刻法對該合金膜進行加工，所以是較佳的。
作為導電膜112、120a、120b，較佳為使用氮化組膜。該氮化鉭膜具有導電性且具有對銅或氫的高阻擋 性。此外，因為從氮化鉭膜本身釋放的氫少，所以可以作為與氧化物半導體膜108接觸的金屬膜或氧化物半導體膜108的附近的金屬膜最適合地使用氮化鉭膜。
作為上述具有導電性的導電膜也可以使用導電高分子或導電聚合物。
上述具有反射可見光的功能的導電膜可以使用包含選自金、銀、銅和鈀中的金屬元素的材料。尤其是，由於藉由使用包含銀元素的導電膜，可以提高對可見光的反射率，所以是較佳的。
上述具有使可見光透過的功能的導電膜可以使用包含選自銦、錫、鋅、鎵和矽中的元素的材料。明確而言，可舉出In氧化物、Zn氧化物、In-Sn氧化物(也稱為ITO)、In-Sn-Si氧化物(也稱為ITSO)、In-Zn氧化物、In-Ga-Zn氧化物等。
上述具有使可見光透過的功能的導電膜也可以使用包含石墨烯或石墨的膜。可以形成含有氧化石墨烯的膜，然後藉由使含有氧化石墨烯的膜還原來形成含有石墨烯的膜。作為還原方法，可以舉出利用加熱的方法以及利用還原劑的方法等。
可以藉由無電鍍法形成導電膜112、120a、120b。作為藉由該無電鍍法可形成的材料，例如可以使用選自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一個或多個。尤其是，由於在使用Cu或Ag時，可以降低導電膜的電阻，所以是較佳的。
當藉由無電鍍法形成導電膜時，也可以在該導電膜下形成擴散防止膜，以便防止該導電膜的構成元素擴散到外部。此外，也可以在該擴散防止膜與該導電膜之間形成能夠使導電膜生長的種子層。上述擴散防止膜例如可以利用濺射法形成。此外，該擴散防止膜例如可以使用氮化組膜或氮化鈦膜。此外，上述種子層可以利用無電鍍法形成。此外，該種子層可以使用與利用無電鍍法形成的導電膜的材料同樣的材料。
作為導電膜112，可以使用以In-Ga-Zn氧化物為代表的氧化物半導體。該氧化物半導體藉由從絕緣膜116供應氮或氫提高載子密度。換言之，氧化物半導體用作氧化物導電體(OC：Oxide Conductor)。因此，氧化物半導體可以用作閘極電極。
例如，作為導電膜112的結構可舉出氧化物導電體(OC)的單層結構、金屬膜的單層結構或氧化物導電體(OC)及金屬膜的疊層結構等。
當作為導電膜112的結構使用具有遮光性的金屬膜的單層結構或氧化物導電體(OC)及具有遮光性的金屬膜的疊層結構時，由於可以阻擋光到達形成在導電膜112的下方的通道區域108i，所以是較佳的。此外，當作為導電膜112的結構使用氧化物半導體或氧化物導電體(OC)及具有遮光性的金屬膜的疊層結構時，在氧化物半導體或氧化物導電體(OC)上形成金屬膜(例如，鈦膜、鎢膜等)，金屬膜中的構成元素擴散到氧化物半導體 或氧化物導電體(OC)一側而低電阻化、因形成金屬膜時的損傷(例如，濺射損傷等)而低電阻化或者在金屬膜中擴散氧化物半導體或氧化物導電體(OC)中的氧，由此形成氧缺陷而低電阻化。
導電膜112、120a、120b的厚度可以為30nm以上且500nm以下或100nm以上且400nm以下。
〈3-2.電晶體的結構例子2〉
接著，將參照圖43A至圖43C對與圖42A至圖42C所示的電晶體不同的結構進行說明。
圖43A是電晶體100A的俯視圖，圖43B是圖43A的點劃線X1-X2間的剖面圖，圖43C是圖43A的點劃線Y1-Y2間的剖面圖。
圖43A至圖43C所示的電晶體100A包括基板102上的導電膜106、導電膜106上的絕緣膜104、絕緣膜104上的氧化物半導體膜108、氧化物半導體膜108上的絕緣膜110、絕緣膜110上的導電膜112、絕緣膜104、氧化物半導體膜108及導電膜112上的絕緣膜116。氧化物半導體膜108包括與導電膜112重疊的通道區域108i、與絕緣膜116接觸的源極區域108s、與絕緣膜116接觸的汲極區域108d。
電晶體100A除了上述電晶體100的組件以外還包括導電膜106、開口部143。
開口部143設置在絕緣膜104、110中。此 外，導電膜106藉由開口部143與導電膜112電連接。因此，對導電膜106及導電膜112施加同一電位。此外，也可以不設置開口部143，而對導電膜106、導電膜112施加不同電位。或者，也可以不設置開口部143，且將導電膜106用作遮光膜。例如，藉由使用遮光性材料形成導電膜106，可以抑制光從下方照射到通道區域108i。
當採用電晶體100A的結構時，導電膜106具有第一閘極電極(也稱為底閘極電極)的功能，且導電膜112具有第二閘極電極(也稱為頂閘極電極)的功能。此外，絕緣膜104具有第一閘極絕緣膜的功能，且絕緣膜110具有第二閘極絕緣膜的功能。
導電膜106可以使用與上述導電膜112、120a、120b同樣的材料。尤其是，藉由導電膜106使用包含銅的材料形成，可以降低電阻，所以是較佳的。例如，較佳的是導電膜106採用在氮化鈦膜、氮化鉭膜或鎢膜上設置銅膜的疊層結構，且導電膜120a、120b採用在氮化鈦膜、氮化鉭膜或鎢膜上設置銅膜的疊層結構。此時，藉由將電晶體100A用於顯示裝置的像素電晶體和驅動電晶體中的一個或兩個，可以降低產生在導電膜106與導電膜120a之間的寄生電容以及產生在導電膜106與導電膜120b之間的寄生電容。因此，不僅將導電膜106、導電膜120a及導電膜120b用於電晶體100A的第一閘極電極、源極電極及汲極電極，而且也可以用於顯示裝置的電源供應佈線、信號供應佈線或連接佈線等。
如此，與上述電晶體100不同地，圖43A至圖43C所示的電晶體100A具有在氧化物半導體膜108的上下包括被用作閘極電極的導電膜的結構。如電晶體100A所示，在本發明的一個實施方式的半導體裝置中，也可以設置多個閘極電極。
如圖43B及圖43C所示，氧化物半導體膜108位於與被用作第一閘極電極的導電膜106及被用作第二閘極電極的導電膜112的每一個相對的位置，夾在兩個被用作閘極電極的導電膜之間。
在通道寬度方向上，導電膜112的長度比氧化物半導體膜108大，並且氧化物半導體膜108整體夾著絕緣膜110被導電膜112覆蓋。導電膜112和導電膜106在形成於絕緣膜104及絕緣膜110中的開口部143連接，因此在通道寬度方向上，氧化物半導體膜108的一個側面夾著絕緣膜110與導電膜112相對。
換言之，在電晶體100A的通道寬度方向上，導電膜106及導電膜112在形成於絕緣膜104及絕緣膜110中的開口部143連接，並夾著絕緣膜104及絕緣膜110圍繞氧化物半導體膜108。
藉由採用上述結構，可以利用被用作第一閘極電極的導電膜106及被用作第二閘極電極的導電膜112的電場電圍繞電晶體100A所包括的氧化物半導體膜108。如電晶體100A那樣，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體 膜108的電晶體的裝置結構稱為Surrounded channel(S-channel：圍繞通道)結構。
因為電晶體100A具有S-channel結構，所以可以使用導電膜106或導電膜112對氧化物半導體膜108有效地施加用來引起通道的電場。由此，電晶體100A的電流驅動能力得到提高，從而可以得到高的通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體100A微型化。另外，由於氧化物半導體膜108具有被導電膜106及導電膜112圍繞的結構，所以可以提高氧化物半導體膜108的機械強度。
在電晶體100A的通道寬度方向上，可以在氧化物半導體膜108的沒有形成開口部143的一側形成與開口部143不同的開口部。
此外，如電晶體100A那樣，在電晶體包括其間設置有半導體膜的一對閘極電極的情況下，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應固定電位Vb。另外，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應信號B。另外，也可以對一個閘極電極供應固定電位Va，並且對另一個閘極電極供應固定電位Vb。
信號A例如為用來控制導通狀態/非導通狀態的信號。信號A也可以為具有電位V1或者電位V2(V1>V2)的兩種電位的數位信號。例如，可以將電位V1設定為高電源電位且將電位V2設定為低電源電位。信 號A也可以為類比信號。
固定電位Vb例如為用來控制電晶體的臨界電壓VthA的電位。固定電位Vb可以為電位V1或者電位V2。此時，不需要另外設置用來產生固定電位Vb的電位產生電路，所以是較佳的。固定電位Vb也可以為與電位V1或者電位V2不同的電位。藉由降低固定電位Vb，有時可以提高臨界電壓VthA。其結果，有時可以降低閘極與源極之間的電壓Vgs為0V時的汲極電流，而可以降低包括電晶體的電路的洩漏電流。例如，可以使固定電位Vb低於低電源電位。另一方面，藉由提高固定電位Vb，有時可以降低臨界電壓VthA。其結果，有時可以提高閘極與源極之間的電壓Vgs為高電源電位時的汲極電流，而可以提高包括電晶體的電路的工作速度。例如，可以使固定電位Vb高於低電源電位。
信號B例如為用來控制電晶體的導通狀態/非導通狀態的信號。信號B也可以為具有電位V3或者電位V4(V3>V4)的兩種電位的數位信號。例如，可以將電位V3設定為高電源電位且將電位V4設定為低電源電位。信號B也可以為類比信號。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A相同的數位值的信號。此時，有時可以增加電晶體的通態電流，而可以提高包括電晶體的電路的工作速度。此時，信號A的電位V1及電位V2也可以與信號B的電位V3及電位V4不同。例如，當 對應於被輸入信號B的閘極的閘極絕緣膜的厚度大於對應於被輸入信號A的閘極的閘極絕緣膜時，可以使信號B的電位振幅(V3-V4)大於信號A的電位振幅(V1-V2)。由此，有時可以使信號A及信號B給電晶體的導通狀態或非導通狀態帶來的影響大致相同。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A不同的數位值的信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。例如，當電晶體為n通道電晶體時，在僅在信號A為電位V1且信號B為電位V3時該電晶體處於導通狀態的情況下或者在僅在信號A為電位V2且信號B為電位V4時該電晶體處於非導通狀態的情況下，有時可以由一個電晶體實現NAND電路或NOR電路等的功能。另外，信號B也可以為用來控制臨界電壓VthA的信號。例如，信號B也可以在包括電晶體的電路工作的期間與該電路不工作的期間具有不同電位。信號B也可以根據電路的工作模式具有不同電位。此時，信號B有可能沒有信號A那麼頻繁地切換電位。
在信號A與信號B都是類比信號的情況下，信號B也可以具有與信號A相同的電位的類比信號、用常數乘以信號A的電位而得的類比信號、或者將常數加到信號A的電位或從信號A的電位減去常數而得的類比信號等。此時，有時可以增加電晶體的通態電流，而提高包括電晶體的電路的工作速度。信號B也可以為與信號A 不同的類比信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。
信號A也可以為數位信號，信號B也可以為類比信號。或者，信號A也可以為類比信號，信號B也可以為數位信號。
當對電晶體的兩個閘極電極供應固定電位時，有時可以將電晶體用作相當於電阻元件的元件。例如，當電晶體為n通道電晶體時，藉由提高(降低)固定電位Va或固定電位Vb，有時可以降低(提高)電晶體的有效電阻。藉由提高(降低)固定電位Va和固定電位Vb，有時可以獲得比只具有一個閘極的電晶體低(高)的有效電阻。
電晶體100A的其他組件與上述電晶體100相同，並發揮相同的效果。
在電晶體100A上還可以形成絕緣膜。圖44A及圖44B示出此時的一個例子。圖44A及圖44B是電晶體100B的剖面圖。電晶體100B的俯視圖由於與圖43A所示的電晶體100A同樣，所以在此省略其說明。
圖44A及圖44B所示的電晶體100B在導電膜120a、120b、絕緣膜118上包括絕緣膜122。電晶體100B的上述以外的組件與電晶體100A相同，並且發揮同樣的效果。
絕緣膜122具有使起因於電晶體等的凹凸等平坦的功能。絕緣膜122只要具有絕緣性即可，使用無機 材料或有機材料形成。作為該無機材料，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜等。作為該有機材料，例如可以舉出丙烯酸樹脂或聚醯亞胺樹脂等感光性樹脂材料。
〈3-3.電晶體的結構例子3〉
接著，參照圖45A至圖47B對與圖43A至圖43C所示的電晶體不同的結構進行說明。
圖45A及圖45B是電晶體100C的剖面圖，圖46A及圖46B是電晶體100D的剖面圖，圖47A及圖47B是電晶體100E的剖面圖。此外，電晶體100C、電晶體100D及電晶體100E的俯視圖與圖43A所示的電晶體100A同樣，所以在此省略說明。
圖45A及圖45B所示的電晶體100C與電晶體100A的不同之處在於導電膜112的疊層結構、導電膜112的形狀及絕緣膜110的形狀。
電晶體100C的導電膜112包括絕緣膜110上的導電膜112_1、導電膜112_1上的導電膜112_2。例如，藉由作為導電膜112_1使用氧化物導電膜，可以對絕緣膜110添加過量氧。上述氧化物導電膜可以利用濺射法在含氧氣的氛圍下形成。此外，作為上述氧化物導電膜例如可以舉出包含銦和錫的氧化物、包含鎢和銦的氧化物、包含鎢和銦和鋅的氧化物、包含鈦和銦的氧化物、包含鈦和銦和錫的氧化物、包含銦和鋅的氧化物、包含矽和銦和 錫的氧化物、包含銦和鎵和鋅的氧化物等。
如圖45B所示，在開口部143中，導電膜112_2與導電膜106連接。當形成開口部143時，在形成將成為導電膜112_1的導電膜之後，形成開口部143，由此可以實現圖45B所示的形狀。當對導電膜112_1使用氧化物導電膜時，藉由採用導電膜112_2與導電膜106連接的結構，可以降低導電膜112與導電膜106的接觸電阻。
電晶體100C的導電膜112及絕緣膜110為錐形形狀。更明確而言，導電膜112的下端部形成在導電膜112的上端部的外側。此外，絕緣膜110的下端部形成在絕緣膜110的上端部的外側。另外，導電膜112的下端部形成在與絕緣膜110的上端部大致相同的位置上。
藉由電晶體100C的導電膜112及絕緣膜110形成為錐形形狀，與電晶體100A的導電膜112及絕緣膜110形成為矩形形狀的情況相比，可以提高絕緣膜116的覆蓋性，所以是較佳的。
電晶體100C的其他組件與上述電晶體100A相同，並發揮相同的效果。
圖46A及圖46B所示的電晶體100D與電晶體100A的不同之處在於導電膜112的疊層結構、導電膜112的形狀及絕緣膜110的形狀。
電晶體100D的導電膜112包括絕緣膜110上的導電膜112_1、導電膜112_1上的導電膜112_2。此外，導電膜112_1的下端部形成在導電膜112_2的上端部 的外側。例如，使用相同的遮罩對導電膜112_1、導電膜112_2、絕緣膜110進行加工，利用濕蝕刻法對導電膜112_2進行加工，利用乾蝕刻法對導電膜112_1及絕緣膜110進行加工，可以實現上述結構。
藉由採用電晶體100D的結構，有時在氧化物半導體膜108中形成區域108f。區域108f形成在通道區域108i與源極區域108s之間及通道區域108i與汲極區域108d之間。
區域108f用作高電阻區域和低電阻區域中的任何一個。高電阻區域是指具有與通道區域108i相等的電阻，且不與用作閘極電極的導電膜112重疊的區域。當區域108f為高電阻區域時，區域108f具有所謂偏置區域的功能。當區域108f具有偏置區域的功能時，為了抑制電晶體100D的通態電流的降低，在通道長度(L)方向上使區域108f設定為1μm以下，即可。
低電阻區域是指其電阻比通道區域108i低且比源極區域108s及汲極區域108d高的區域。當區域108f為低電阻區域時，區域108f具有所謂LDD(Lightly Doped Drain)區域的功能。當區域108f具有LDD區域的功能時，可以實現汲極區域的電場緩和，可以降低起因於汲極區域的電場的電晶體的臨界電壓的變動。
當區域108f為LDD區域時，例如從絕緣膜116對區域108f供應氮、氫和氟中的1個以上或者將絕緣膜110及導電膜112_1用作遮罩從導電膜112_1的上方添 加雜質元素，該雜質經過導電膜112_1及絕緣膜110添加到氧化物半導體膜108，由此可以形成區域108f。
如圖46B所示，在開口部143中，導電膜112_2與導電膜106連接。
電晶體100D的其他組件與上述電晶體100A相同，並發揮相同的效果。
圖47A及圖47B所示的電晶體100E與電晶體100A的不同之處在於導電膜112的疊層結構、導電膜112的形狀及絕緣膜110的形狀。
電晶體100E的導電膜112包括絕緣膜110上的導電膜112_1、導電膜112_1上的導電膜112_2。此外，導電膜112_1的下端部形成在導電膜112_2的下端部的外側。另外，絕緣膜110的下端部形成在導電膜112_1的下端部的外側。例如，使用相同的遮罩對導電膜112_1、導電膜112_2、絕緣膜110進行加工，利用濕蝕刻法對導電膜112_2及導電膜112_1進行加工，利用乾蝕刻法對絕緣膜110進行加工，可以實現上述結構。
此外，與電晶體100D同樣地，在電晶體100E中有時在氧化物半導體膜108中形成區域108f。區域108f形成在通道區域108i與源極區域108s之間及通道區域108i與汲極區域108d之間。
如圖47B所示，在開口部143中，導電膜112_2與導電膜106連接。
電晶體100E的其他組件與上述電晶體100A 相同，並發揮相同的效果。
〈3-4.電晶體的結構例子4〉
接著，參照圖48A至圖52B對與圖43A至圖43C所示的電晶體100A不同的結構進行說明。
圖48A及圖48B是電晶體100F的剖面圖，圖49A及圖49B是電晶體100G的剖面圖，圖50A及圖50B是電晶體100H的剖面圖，圖51A及圖51B是電晶體100J的剖面圖，圖52A及圖52B是電晶體100K的剖面圖。此外，電晶體100F、電晶體100G、電晶體100H、電晶體100J及電晶體100K的俯視圖由於與圖43A所示的電晶體100A同樣，所以在此省略說明。
電晶體100F、電晶體100G、電晶體100H、電晶體100J及電晶體100K與上述電晶體100A的不同之處在於氧化物半導體膜108的結構。其他的組件與上述電晶體100A相同，並發揮相同的效果。
圖48A及圖48B所示的電晶體100F所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_1、氧化物半導體膜108_1上的氧化物半導體膜108_2、氧化物半導體膜108_2上的氧化物半導體膜108_3。此外，通道區域108i、源極區域108s及汲極區域108d分別是氧化物半導體膜108_1、氧化物半導體膜108_2及氧化物半導體膜108_3的三層的疊層結構。
圖49A及圖49B所示的電晶體100G所包括 的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_2、氧化物半導體膜108_2上的氧化物半導體膜108_3。此外，通道區域108i、源極區域108s及汲極區域108d分別是氧化物半導體膜108_2及氧化物半導體膜108_3的兩層的疊層結構。
圖50A及圖50B所示的電晶體100H所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_1、氧化物半導體膜108_1上的氧化物半導體膜108_2。此外，通道區域108i、源極區域108s及汲極區域108d分別是氧化物半導體膜108_1及氧化物半導體膜108_2的兩層的疊層結構。
圖51A及圖51B所示的電晶體100J所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_1、氧化物半導體膜108_1上的氧化物半導體膜108_2、氧化物半導體膜108_2上的氧化物半導體膜108_3。此外，通道區域108i是氧化物半導體膜108_1、氧化物半導體膜108_2及氧化物半導體膜108_3的三層的疊層結構，源極區域108s及汲極區域108d分別是氧化物半導體膜108_1及氧化物半導體膜108_2的兩層的疊層結構。此外，在電晶體100J的通道寬度(W)方向上的剖面中，氧化物半導體膜108_3覆蓋氧化物半導體膜108_1及氧化物半導體膜108_2的側面。
圖52A及圖52B所示的電晶體100K所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體 膜108_2、氧化物半導體膜108_2上的氧化物半導體膜108_3。此外，通道區域108i是氧化物半導體膜108_2及氧化物半導體膜108_3的兩層的疊層結構，源極區域108s及汲極區域108d分別是氧化物半導體膜108_2的單層結構。此外，在電晶體100K的通道寬度(W)方向上的剖面中，氧化物半導體膜108_3覆蓋氧化物半導體膜108_2的側面。
在通道區域108i的通道寬度(W)方向的側面或其附近，由於受到加工時的損傷而容易形成缺陷(例如氧缺陷)，或者由於雜質附著等而容易被污染。因此，即使通道區域108i實質上本質，也藉由施加電場等的壓力使通道區域108i的通道寬度(W)方向的側面或其附近活化，從而容易成為低電阻(n型)區域。此外，當通道區域108i的通道寬度(W)方向的側面或其附近為n型區域時，由於該n型區域成為載子的路徑，因此有時會形成寄生通道。
在電晶體100J及電晶體100K中，使通道區域108i為疊層結構，通道區域108i的通道寬度(W)方向的側面由疊層結構中的一個層覆蓋。藉由採用該結構，可以抑制通道區域108i的側面或其附近的缺陷或者降低雜質附著在通道區域108i的側面或其附近。
[帶結構]
這裡，參照圖53A至圖53C對絕緣膜104、氧化物半 導體膜108_1、108_2、108_3及絕緣膜110的帶結構、絕緣膜104、氧化物半導體膜108_2、108_3及絕緣膜110的帶結構以及絕緣膜104、氧化物半導體膜108_1、108_2及絕緣膜110的帶結構進行說明。此外，圖53A至圖53C是通道區域108i的帶結構。
圖53A是包括絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110的疊層結構的膜厚度方向的帶結構的一個例子。此外，圖53B是包括絕緣膜104、氧化物半導體膜108_2、108_3及絕緣膜110的疊層結構的膜厚度方向的帶結構的一個例子。此外，圖53C是包括絕緣膜104、氧化物半導體膜108_1、108_2及絕緣膜110的疊層結構的膜厚度方向的帶結構的一個例子。此外，在帶結構中，為了容易理解，示出絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110的導帶底能階(Ec)。
在圖53A的帶結構中，作為絕緣膜104、110使用氧化矽膜，作為氧化物半導體膜108_1使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108_3使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖53B的帶結構中，作為絕緣膜104、110 使用氧化矽膜，作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108_3使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖53C的帶結構中，作為絕緣膜104、110使用氧化矽膜，作為氧化物半導體膜108_1使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜。
如圖53A所示，在氧化物半導體膜108_1、108_2、108_3中，導帶底能階平緩地變化。此外，如圖53B所示，在氧化物半導體膜108_2、108_3中，導帶底能階平緩地變化。此外，如圖53C所示，在氧化物半導體膜108_1、108_2中，導帶底能階平緩地變化。換言之，導帶底能階連續地變化或連續接合。為了實現這種帶結構，使在氧化物半導體膜108_1與氧化物半導體膜108_2之間的介面處或氧化物半導體膜108_2與氧化物半導體膜108_3之間的介面處不存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜108_1、108_2、108_3中形成連續接合，需要使用具備負載鎖定室的多室方式的成膜裝置(濺射裝置)在不使各膜暴露於大氣的情況下連 續地層疊。
藉由採用圖53A至圖53C所示的結構，氧化物半導體膜108_2成為井(well)，並且在使用上述疊層結構的電晶體中，通道區域形成在氧化物半導體膜108_2中。
藉由設置氧化物半導體膜108_1、108_3，可以使有可能形成在氧化物半導體膜108_2中的缺陷能階遠離氧化物半導體膜108_2。
有時與用作通道區域的氧化物半導體膜108_2的導帶底能階(Ec)相比，缺陷能階離真空能階更遠，而電子容易積累在缺陷能階中。當電子積累在缺陷能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用缺陷能階比氧化物半導體膜108_2的導帶底能階(Ec)更接近於真空能階的結構。藉由探用上述結構，電子不容易積累在缺陷能階，所以能夠增大電晶體的通態電流，並且還能夠提高場效移動率。
氧化物半導體膜108_1、108_3與氧化物半導體膜108_2相比導帶底的能階更接近於真空能階，典型的是，氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜108_1、108_3的電子親和力與氧化物半導體膜108_2的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜108_2成為主要的電流路徑。就是說，氧化物半導體膜108_2被用作通道區域，氧化物半導體膜108_1、108_3被用作氧化物絕緣膜。此外，氧化物半導體膜108_1、108_3較佳為使用形成通道區域的氧化物半導體膜108_2所包含的金屬元素中的一種以上。藉由採用上述結構，在氧化物半導體膜108_1與氧化物半導體膜108_2之間的介面處或在氧化物半導體膜108_2與氧化物半導體膜108_3之間的介面處不容易產生介面散射。由此，在該介面處載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止氧化物半導體膜108_1、108_3被用作通道區域的一部分，氧化物半導體膜108_1、108_3使用導電率足夠低的材料。因此，根據其物性及/或功能可以將氧化物半導體膜108_1、108_3稱為氧化物絕緣膜。或者，氧化物半導體膜108_1、108_3使用其電子親和力(真空能階與導帶底能階之差)低於氧化物半導體膜108_2且其導帶底能階與氧化物半導體膜108_2的導帶底能階有差異(能帶偏移(offset))的材料。此外，為了抑制產生起因於汲極電壓值的臨界電壓之間的差異，氧化物半導體膜108_1、108_3較佳為使用其導帶底能階比氧化物半導體膜108_2的導帶底能階更接近於真空能階材料。例如，氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之差較佳為0.2eV以上，更佳為0.5eV以上。
在氧化物半導體膜108_1、108_3中較佳為不具有尖晶石型結晶結構。在氧化物半導體膜108_1、108_3中具有尖晶石型結晶結構時，導電膜120a、120b的構成元素有時會在該尖晶石型結晶結構與其他區域之間的介面處擴散到氧化物半導體膜108_2中。注意，在氧化物半導體膜108_1、108_3為後面說明的CAAC-OS的情況下，阻擋導電膜120a、120b的構成元素如銅元素的性質得到提高，所以是較佳的。
另外，在本實施方式中，示出作為氧化物半導體膜108_1、108_3使用利用其金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材形成的氧化物半導體膜的結構，但是不侷限於此。例如，作為氧化物半導體膜108_1、108_3，也可以使用如下氧化物半導體膜：利用In：Ga：Zn=1：1：1[原子個數比]、In：Ga：Zn=1：1：1.2[原子個數比]、In：Ga：Zn=1：3：4[原子個數比]、In：Ga：Zn=1：3：6[原子個數比]、In：Ga：Zn=1：4：5[原子個數比]、In：Ga：Zn=1：5：6[原子個數比]或者In：Ga：Zn=1：10：1[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜。或者，作為氧化物半導體膜108_1、108_3，也可以使用利用金屬元素的原子個數比為Ga：Zn=10：1的金屬氧化物靶材形成的氧化物半導體膜。在此情況下，當作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In：Ga：Zn=1：1：1的金屬氧化物靶材形成的氧化物半導體膜，作為氧化物半導體膜108_1、108_3使用利用金屬元 素的原子個數比為Ga：Zn=10：1的金屬氧化物靶材形成的氧化物半導體膜時，可以使氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之間的差異為0.6eV以上，所以是較佳的。
當作為氧化物半導體膜108_1、108_3使用利用In：Ga：Zn=1：1：1[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜108_1、108_3中有時為In：Ga：Zn=1：β1(0<β1
Figure 111145497-A0101-12-0116-100
2)：β2(0<β2
Figure 111145497-A0101-12-0116-101
2)。另外，當作為氧化物半導體膜108_1、108_3使用利用In：Ga：Zn=1：3：4[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜108_1、108_3中有時為In：Ga：Zn=1：β3(1
Figure 111145497-A0101-12-0116-102
β3
Figure 111145497-A0101-12-0116-103
5)：β4(2
Figure 111145497-A0101-12-0116-104
β4
Figure 111145497-A0101-12-0116-105
6)。另外，當作為氧化物半導體膜108_1、108_3使用利用In：Ga：Zn=1：3：6[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜108_1、108_3中有時為In：Ga：Zn=1：β5(1
Figure 111145497-A0101-12-0116-106
β5
Figure 111145497-A0101-12-0116-107
5)：β6(4
Figure 111145497-A0101-12-0116-108
β6
Figure 111145497-A0101-12-0116-109
8)。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，對能夠用於本發明的一個實施方式的半導體裝置的電晶體進行詳細說明。
在本實施方式中，參照圖54A至圖60C對底閘極型電晶體進行說明。
〈4-1.電晶體的結構例子1〉
圖54A是電晶體300A的俯視圖，圖54B相當於沿著圖54A所示的點劃線X1-X2的剖面圖，圖54C相當於沿著圖54A所示的點劃線Y1-Y2的剖面圖。此外，在圖54A中，為了方便起見，省略電晶體300A的組件的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖54A同樣地省略組件的一部分。
圖54A至圖54C所示的電晶體300A包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的導電膜312a、氧化物半導體膜308上的導電膜312b。此外，在電晶體300A上，更明確而言，導電膜312a、312b及氧化物半導體膜308上設置有絕緣膜314、316及絕緣膜318。
在電晶體300A中，絕緣膜306、307具有電晶體300A的閘極絕緣膜的功能，絕緣膜314、316、318具有電晶體300A的保護絕緣膜的功能。此外，在電晶體300A中，導電膜304具有閘極電極的功能，導電膜312a具有源極電極的功能，導電膜312b具有汲極電極的功能。
注意，在本說明書等中，有時分別將絕緣膜306、307稱為第一絕緣膜，將絕緣膜314、316稱為第二絕緣膜，將絕緣膜318稱為第三絕緣膜。
圖54A至圖54C所示的電晶體300A是通道蝕刻型電晶體結構。本發明的一個實施方式的氧化物半導體膜能夠應用於通道蝕刻型電晶體。
〈4-2.電晶體的結構例子2〉
圖55A是電晶體300B的俯視圖，圖55B相當於圖55A所示的點劃線X1-X2的剖面圖，圖55C相當於圖55A所示的點劃線Y1-Y2的剖面圖。
圖55A至圖55C所示的電晶體300B包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的絕緣膜314、絕緣膜314上的絕緣膜316、藉由設置在絕緣膜314及絕緣膜316中的開口部341a與氧化物半導體膜308電連接的導電膜312a、藉由設置在絕緣膜314及絕緣膜316中的開口部341b與氧化物半導體膜308電連接的導電膜312b。此外，在電晶體300B上，更詳細而言，導電膜312a、312b及絕緣膜316上設置有絕緣膜318。
在電晶體300B中，絕緣膜306、307具有電晶體300B的閘極絕緣膜的功能，絕緣膜314、316具有氧化物半導體膜308的保護絕緣膜的功能，絕緣膜318具有 電晶體300B的保護絕緣膜的功能。此外，在電晶體300B中，導電膜304具有閘極電極的功能，導電膜312a具有源極電極的功能，導電膜312b具有汲極電極的功能。
圖54A至圖54C所示的電晶體300A採用通道蝕刻型結構，而圖55A至圖55C所示的電晶體300B採用通道保護型結構。本發明的一個實施方式的氧化物半導體膜也能夠應用於通道保護型電晶體。
〈4-3.電晶體的結構例子3〉
圖56A是電晶體300C的俯視圖，圖56B相當於圖56A所示的點劃線X1-X2的剖面圖，圖56C相當於圖56A所示的點劃線Y1-Y2的剖面圖。
圖56A至圖56C所示的電晶體300C與圖55A至圖55C所示的電晶體300B的不同之處在於絕緣膜314、316的形狀。明確而言，電晶體300C的絕緣膜314、316以島狀設置在氧化物半導體膜308的通道區域上。其他組件與電晶體300B相同。
〈4-4.電晶體的結構例子4〉
圖57A是電晶體300D的俯視圖，圖57B相當於圖57A所示的點劃線X1-X2的剖面圖，圖57C相當於圖57A所示的點劃線Y1-Y2的剖面圖。
圖57A至圖57C所示的電晶體300D包括基板302上的導電膜304、基板302及導電膜304上的絕緣 膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的導電膜312a、氧化物半導體膜308上的導電膜312b、氧化物半導體膜308及導電膜312a、312b上的絕緣膜314、絕緣膜314上的絕緣膜316、絕緣膜316上的絕緣膜318、絕緣膜318上的導電膜320a、320b。
在電晶體300D中，絕緣膜306、307具有電晶體300D的第一閘極絕緣膜的功能，絕緣膜314、316、318具有電晶體300D的第二閘極絕緣膜的功能。此外，在電晶體300D中，導電膜304具有第一閘極電極的功能，導電膜320a具有第二閘極電極的功能，導電膜320b具有用於顯示裝置的像素電極的功能。此外，導電膜312a具有源極電極的功能，導電膜312b具有汲極電極的功能。
如圖57C所示，導電膜320a在設置在絕緣膜306、307、314、316、318中的開口部342b、342c與導電膜304連接。因此，對導電膜320a和導電膜304施加相同的電位。
在電晶體300D中示出設置開口部342b、342c，且導電膜320a與導電膜304連接的結構，但不侷限於此。例如，也可以採用僅形成開口部342b和開口部342c中的任一個而使導電膜320a與導電膜304連接的結構，或者，不設置開口部342b和開口部342c而不使導電膜320a與導電膜304連接的結構。當採用不使導電膜 320a與導電膜304連接的結構時，可以對導電膜320a和導電膜304施加不同的電位。
導電膜320b藉由設置在絕緣膜314、316、318中的開口部342a與導電膜312b連接。
電晶體300D具有上述S-channel結構。
〈4-5.電晶體的結構例子5〉
圖54A至圖54C所示的電晶體300A所包括的氧化物半導體膜308也可以具有疊層結構。圖58A及圖58B以及圖59A及圖59B示出此時的一個例子。
圖58A及圖58B是電晶體300E的剖面圖，圖59A及圖59B是電晶體300F的剖面圖。此外，電晶體300E、300F的俯視圖與圖54A所示的電晶體300A的俯視圖相同。
圖58A及圖58B所示的電晶體300E所包括的氧化物半導體膜308包括氧化物半導體膜308_1、氧化物半導體膜308_2、氧化物半導體膜308_3。此外，圖59A及圖59B所示的電晶體300F所包括的氧化物半導體膜308包括氧化物半導體膜308_2、氧化物半導體膜308_3。
作為導電膜304、絕緣膜306、絕緣膜307、氧化物半導體膜308、氧化物半導體膜308_1、氧化物半導體膜308_2、氧化物半導體膜308_3、導電膜312a、312b、絕緣膜314、絕緣膜316、絕緣膜318及導電膜 320a、320b，可以使用與上述導電膜106、絕緣膜116、絕緣膜114、氧化物半導體膜108、氧化物半導體膜108_1、氧化物半導體膜108_2、氧化物半導體膜108_3、導電膜120a、120b、絕緣膜104、絕緣膜118、絕緣膜116及導電膜112相同的材料。
〈4-6.電晶體的結構例子6〉
圖60A是電晶體300G的俯視圖，圖60B相當於圖60A所示的點劃線X1-X2的剖面圖，圖60C相當於圖60A所示的點劃線Y1-Y2的剖面圖。
圖60A至圖60C所示的電晶體300G包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的導電膜312a、氧化物半導體膜308上的導電膜312b、氧化物半導體膜308、導電膜312a及導電膜312b上的絕緣膜314、絕緣膜314上的絕緣膜316、絕緣膜316上的導電膜320a、絕緣膜316上的導電膜320b。
絕緣膜306及絕緣膜307具有開口部351，在絕緣膜306及絕緣膜307上形成有藉由開口部351與導電膜304電連接的導電膜312c。此外，絕緣膜314及絕緣膜316包括到達導電膜312b的開口部352a、到達導電膜312c的開口部352b。
氧化物半導體膜308包括導電膜304一側的 氧化物半導體膜308_2、氧化物半導體膜308_2上的氧化物半導體膜308_3。
電晶體300G上設置有絕緣膜318。絕緣膜318以覆蓋絕緣膜316、導電膜320a及導電膜320b的方式形成。
在電晶體300G中，絕緣膜306、307具有電晶體300G的第一閘極絕緣膜的功能，絕緣膜314、316具有電晶體300G的第二閘極絕緣膜的功能，絕緣膜318具有電晶體300G的保護絕緣膜的功能。此外，在電晶體300G中，導電膜304具有第一閘極電極的功能，導電膜320a具有第二閘極電極的功能，導電膜320b具有用於顯示裝置的像素電極的功能。此外，在電晶體300G中，導電膜312a具有源極電極的功能，導電膜312b具有汲極電極的功能。此外，在電晶體300G中，導電膜312c具有連接電極的功能。
電晶體300G具有上述S-channel結構。
此外，也可以自由地組合電晶體300A至電晶體300G的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
在本實施方式中，參照圖61至圖63說明包括本發明的一個實施方式的金屬氧化物膜的半導體裝置。
〈5-1.半導體裝置的結構例子1〉
圖61是實施方式3所示的電晶體300D及實施方式2所示的電晶體100B具有疊層結構時的一個例子的通道長度(L)方向的剖面圖。
藉由電晶體300D、電晶體100B具有疊層結構，可以縮小電晶體的配置面積。
例如，藉由將圖61的結構用於顯示裝置的像素部，可以提高該顯示裝置的像素密度。例如，在顯示裝置的像素密度超過1000ppi(pixel per inch)或者顯示裝置的像素密度為2000ppi時，藉由採用如圖61所示的配置，可以提高像素的開口率。注意，ppi是指示出每英寸的像素數的單位。
此外，藉由使電晶體300D及電晶體100B為疊層結構，成為其一部分與上述結構不同的結構。
例如，在圖61中，電晶體300D的結構與上述結構在以下處不同。
圖61所示的電晶體300D在絕緣膜318與導電膜320a之間包括絕緣膜319、絕緣膜110a。
絕緣膜319可以使用絕緣膜314或絕緣膜316所示的材料。設置絕緣膜319以使氧化物半導體膜108與絕緣膜318不接觸。此外，絕緣膜110a對與絕緣膜110相同的絕緣膜進行加工來形成。此外，電晶體300D所包括的導電膜320a、電晶體100B所包括的導電膜112對相 同的導電膜進行加工來形成。
圖61所示的電晶體100B包括導電膜312c代替導電膜106。此外，圖61所示的電晶體100B包括絕緣膜314、316、318、319代替絕緣膜104。藉由使用電晶體300D所包括的絕緣膜314、316、318、319代替絕緣膜104，可以縮短電晶體的製程。
在圖61中，電晶體100B的導電膜120b與導電膜344連接。此外，導電膜344藉由設置在絕緣膜122中的開口部342與導電膜120b電連接。此外，可以對導電膜344應用能夠用於導電膜320a的材料。此外，導電膜344具有顯示裝置的像素電極的功能。
在圖61中，說明電晶體300D、電晶體100B為疊層結構的情況，但是不侷限於此。例如，也可以採用圖62及圖63所示的結構。
〈5-2.半導體裝置的結構例子2〉
圖62是電晶體950及實施方式3所示的電晶體300A為疊層結構時的一個例子的通道長度(L)方向的剖面圖。
圖62所示的電晶體950包括基板952、基板952上的絕緣膜954、絕緣膜954上的半導體膜956、半導體膜956上的絕緣膜958、絕緣膜958上的導電膜960、絕緣膜954、半導體膜956及導電膜960上的絕緣膜962、絕緣膜962上的絕緣膜964、與半導體膜956電 連接的導電膜966a、966b。此外，電晶體950上設置有絕緣膜968。
半導體膜956具有矽。尤其是，半導體膜956較佳為具有結晶矽。電晶體950是所謂使用低溫多晶矽的電晶體。例如，藉由在顯示裝置的驅動電路部中使用低溫多晶矽的電晶體，可以得到高場效移動率，所以是較佳的。此外，例如在顯示裝置的像素部中使用電晶體300A可以減低功耗，所以是較佳的。
基板952可以使用玻璃基板或塑膠基板等。此外，絕緣膜954具有電晶體950的基底絕緣膜的功能。作為絕緣膜954例如可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽等。絕緣膜958具有電晶體950的閘極絕緣膜的功能。絕緣膜958可以使用在絕緣膜954的說明中舉出的材料。導電膜960具有電晶體950的閘極電極的功能。導電膜960可以使用與上述實施方式所示的導電膜312a、312b、120a、120b等相同的材料。絕緣膜962、964、968具有電晶體950的保護絕緣膜的功能。此外，導電膜966a、966b具有電晶體950的源極電極及汲極電極的功能。導電膜966a、966b可以使用與上述實施方式所示的導電膜312a、312b、120a、120b等相同的材料。
電晶體950與電晶體300A之間設置有絕緣膜970及絕緣膜972。此外，以覆蓋電晶體300A的方式設置有絕緣膜974。絕緣膜970具有障壁膜的功能。明確而言，形成絕緣膜970以防止電晶體950所包括的雜質諸如 氫等進入電晶體300A一側。此外，絕緣膜972具有電晶體300A的基底絕緣膜的功能。
絕緣膜970例如較佳為使用氫的釋放量少且能夠抑制氫的擴散的材料。作為該材料，可以舉出氮化矽、氧化鋁等。此外，絕緣膜972例如較佳為具有過量氧。絕緣膜972可以使用絕緣膜314、316所使用的材料。
在圖62中，採用電晶體950不與電晶體300A重疊的結構，但是不侷限於此，例如也可以以電晶體950的通道區域與電晶體300A的通道區域重疊的方式配置。圖63示出此時的一個例子。圖63是電晶體950及電晶體300A為疊層結構時的一個例子的通道長度(L)方向的剖面圖。藉由採用圖63所示的結構，可以進一步縮小電晶體的配置面積。
此外，雖然未圖示，但是也可以使電晶體950及實施方式2及3所示的其他電晶體(例如，電晶體100A至電晶體100K及電晶體300B至電晶體300G)為疊層結構。
如上所述，本發明的一個實施方式的金屬氧化物膜也可以適當地使用於層疊有各種形狀的電晶體的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
在本實施方式中，使用圖64至圖71說明包括在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖64是示出顯示裝置的一個例子的俯視圖。圖64所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封劑712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封劑712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封劑712及第二基板705密封。注意，雖然在圖64中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封劑712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：軟性印刷電路板)端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、 閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)形成於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體。
另外，顯示裝置700可以包括各種元件。作為該元件，例如可以舉出電致發光(EL)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等)、發光電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤(electrowetting)元件、電漿顯示面板(PDP)、MEMS(微機電系統)、顯示器(例如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)元件、干涉調變 (IMOD)元件等)、壓電陶瓷顯示器等。
此外，作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。另外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。 另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少功耗。
此外，作為彩色化的方式，除了經過濾色片將來自上述白色光的發光的一部分轉換為紅色、綠色及藍色的方式(濾色片方式)之外，還可以使用分別使用紅色、綠色及藍色的發光的方式(三色方式)以及將來自藍色光的發光的一部分轉換為紅色或綠色的方式(顏色轉換方式或量子點方式)。
在本實施方式中，使用圖65至圖67說明作 為顯示元件使用液晶元件及EL元件的結構。圖65及圖66是沿著圖64所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖67是沿著圖64所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖65至圖67所示的共同部分，接著說明不同的部分。
〈6-1.顯示裝置的共同部分的說明〉
圖65至圖67所示的顯示裝置700包括：引線配線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引線配線部711包括信號線710。另外，像素部702包括電晶體750及電容器790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752具有與上述電晶體100B同樣的結構。電晶體750及電晶體752也可以採用使用上述實施方式所示的其他電晶體的結構。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關態電流。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得 到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容器790包括：藉由對與電晶體750所包括的用作第一閘極電極的導電膜相同的導電膜進行加工而形成的下部電極；以及藉由對與電晶體750所包括的用作源極電極及汲極電極的導電膜相同的導電膜進行加工而形成的上部電極。另外，在下部電極與上部電極之間設置有：藉由形成與電晶體750所包括的用作第一閘極絕緣膜的絕緣膜相同的絕緣膜而形成的絕緣膜；以及藉由形成與電晶體750的用作保護絕緣膜的絕緣膜相同的絕緣膜而形成的絕緣膜。就是說，電容器790具有將用作電介質膜的絕緣膜夾在一對電極之間的疊層型結構。
另外，在圖65至圖67中，在電晶體750、電晶體752及電容器790上設置有平坦化絕緣膜770。
在圖65至圖67中示出像素部702所包括的電晶體750及源極驅動電路部704所包括的電晶體752使用相同的結構的電晶體的結構，但是不侷限於此。例如，像素部702及源極驅動電路部704也可以使用不同電晶體。明確而言，可以舉出像素部702使用頂閘極型電晶 體，且源極驅動電路部704使用底閘極型電晶體的結構，或者像素部702使用底閘極型電晶體，且源極驅動電路部704使用頂閘極型電晶體的結構等。此外，也可以將上述源極驅動電路部704換稱為閘極驅動電路部。
信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。作為信號線710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜 738及彩色膜736接觸的絕緣膜734。
〈6-2.使用液晶元件的顯示裝置的結構例子〉
圖65所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774設置在第二基板705一側並被用作相對電極。圖65所示的顯示裝置700可以藉由由施加到導電膜772與導電膜774之間的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
導電膜772電連接到電晶體750所具有的被用作源極電極或汲極電極的導電膜。導電膜772形成在平坦化絕緣膜770上並被用作像素電極，亦即顯示元件的一個電極。
另外，作為導電膜772，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。
在導電膜772使用對於可見光具有反射性的導電膜時，顯示裝置700為反射型液晶顯示裝置。此外，在導電膜772使用對於可見光具有透光性的導電膜時，顯示裝置700為透射型液晶顯示裝置。
藉由改變導電膜772上的結構，可以改變液 晶元件的驅動方式。圖66示出此時的一個例子。此外，圖66所示的顯示裝置700是作為液晶元件的驅動方式使用水平電場方式(例如，FFS模式)的結構的一個例子。在圖66所示的結構的情況下，導電膜772上設置有絕緣膜773，絕緣膜773上設置有導電膜774。此時，導電膜774具有共用電極的功能，可以由隔著絕緣膜773在導電膜772與導電膜774之間產生的電場控制液晶層776的配向狀態。
注意，雖然在圖65及圖66中未圖示，但是也可以分別在導電膜772和導電膜774中的一個或兩個與液晶層776接觸的一側設置配向膜。此外，雖然在圖65及圖66中未圖示，但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範 圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。由此，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。此外，呈現藍相的液晶材料的視角依賴性小。
另外，當作為顯示元件使用液晶元件時，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，顯示裝置700也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多域垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
〈6-3.使用發光元件的顯示裝置〉
圖67所示的顯示裝置700包括發光元件782。發光元件782包括導電膜772、EL層786及導電膜788。圖67所示的顯示裝置700藉由發光元件782所包括的EL層786發光，可以顯示影像。此外，EL層786具有有機化合物或量子點等無機化合物。
作為可以用於有機化合物的材料，可以舉出螢光性材料或磷光性材料等。此外，作為可以用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。另外，也可以使用包含第12族與第16族、第13族與第15族或第14族與第16族的元素群的材料。或者，可以使用包含鎘(Cd)、硒(Se)、鋅(Zn)、硫(S)、磷(P)、銦(In)、碲(Te)、鉛(Pb)、鎵(Ga)、砷(As)、鋁(Al)等元素的量子點材料。
上述有機化合物及無機化合物例如可以利用蒸鍍法(包括真空蒸鍍法)、液滴噴射法(也稱為噴墨法)、塗佈法、凹版印刷法等方法形成。此外，作為EL層786也可以包含低分子材料、中分子材料(包括低聚物、樹枝狀聚合物)或者高分子材料。
這裡，參照圖68A至圖68D說明液滴噴射法形成EL層786的方法。圖68A至圖68D是說明EL層786的形成方法的剖面圖。
首先，在平坦化絕緣膜770上形成導電膜772，以覆蓋導電膜772的一部分的方式形成絕緣膜730(參照圖68A)。
接著，在作為絕緣膜730的開口的導電膜772的露出部利用液滴噴射裝置783噴射液滴784，來形成包含組成物的層785。液滴784是包含溶劑的組成物，附著於導電膜772上(參照圖68B)。
此外，也可以在減壓下進行噴射液滴784的製程。
接著，藉由去除包含組成物的層785中的溶劑而使其固化，形成EL層786(參照圖68C)。
作為去除溶劑的方法，可以進行乾燥製程或加熱製程。
接著，在EL層786上形成導電膜788，形成發光元件782(參照圖68D)。
如上所述，藉由利用液滴噴射法形成EL層786，可以選擇性地噴射組成物，因此可以減少材料的損失。另外，由於不需要經過用來進行形狀的加工的光微影製程等，所以可以使製程簡化，從而可以以低成本形成EL層。
另外，上述的液滴噴射法為包括如下單元的總稱，該單元為具有組成物的噴射口的噴嘴或者具有一個或多個噴嘴的頭等液滴噴射單元。
接著，參照圖69說明在液滴噴射法中利用的 液滴噴射裝置。圖69是說明液滴噴射裝置1400的示意圖。
液滴噴射裝置1400包括液滴噴射單元1403。液滴噴射單元1403包括頭1405、頭1412。
藉由由電腦1410控制與頭1405、頭1412連接的控制單元1407，可以描畫預先程式設計了的圖案。
另外，作為描畫的時機，例如可以以形成在基板1402上的標記1411為基準而進行描畫。或者，也可以以基板1402的邊緣為基準而確定基準點。在此，利用成像單元1404檢測出標記1411，將藉由影像處理單元1409轉換為數位信號的標記1411利用電腦1410識別而產生控制信號，以將該控制信號傳送至控制單元1407。
作為成像單元1404，可以利用使用電荷耦合器(CCD)、互補型金屬氧化物半導體(CMOS)的影像感測器等。另外，在基板1402上需要形成的圖案的資料存儲於存儲介質1408，可以基於該資料將控制信號傳送至控制單元1407，來分別控制液滴噴射單元1403的頭1405、頭1412等各頭。噴射的材料分別從材料供應源1413、材料供應源1414藉由管道供應到頭1405、頭1412。
頭1405的內部包括以虛線1406所示的填充液狀材料的空間及噴射口的噴嘴。在此未圖示，但是頭1412具有與頭1405相同的內部結構。藉由將頭1405的噴嘴的尺寸與頭1412的噴嘴的尺寸不同，可以使用不同 的材料同時描畫具有不同的寬度的圖案。使用一個頭可以噴射多種發光材料且描畫圖案，於是在對廣區域描畫圖案的情況下，為了提高處理量，同時使用多個噴嘴噴射同一發光材料而可以描畫圖案。在使用大型基板的情況下，頭1405和頭1412在圖69所示的箭頭的X、Y或Z的方向上自由地對基板進行掃描，可以自由地設定描畫的區域，由此可以在一個基板上描畫多個相同的圖案。
另外，可以在減壓下進行噴射組成物的製程。可以在加熱基板的狀態下噴射組成物。在噴射組成物之後，進行乾燥製程和燒成製程中的一個或兩個。乾燥製程及燒成製程都是一種加熱處理的製程，各製程的目的、溫度及時間不同。乾燥製程及燒成製程在常壓或減壓下藉由雷射的照射、快速熱退火或加熱爐的使用等進行。注意，對進行該加熱處理的時機、加熱處理的次數沒有特別的限制。為了進行良好的乾燥製程及燒成製程，其溫度依賴於基板的材料及組成物的性質。
如上所述，可以利用液滴噴射裝置形成EL層786。
再次回到圖67所示的顯示裝置700的說明。
在圖67所示的顯示裝置700中，在平坦化絕緣膜770及導電膜772上設置有絕緣膜730。絕緣膜730覆蓋導電膜772的一部分。發光元件782採用頂部發射結構。因此，導電膜788具有透光性且使EL層786發射的光透過。注意，雖然在本實施方式中例示出頂部發射結 構，但是不侷限於此。例如，也可以應用於向導電膜772一側發射光的底部發射結構或向導電膜772一側及導電膜788一側的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置上設置有彩色膜736，並在與絕緣膜730重疊的位置、引線配線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件782與絕緣膜734之間。注意，雖然例示出在圖67所示的顯示裝置700中設置彩色膜736的結構，但是並不侷限於此。例如，在藉由分別塗布來形成EL層786時，也可以採用不設置彩色膜736的結構。
〈6-4.在顯示裝置中設置輸入輸出裝置的結構例子〉
也可以在圖66及圖67所示的顯示裝置700中設置輸入輸出裝置。作為該輸入輸出裝置例如可以舉出觸控面板等。
圖70示出在圖66所示的顯示裝置700中設置觸控面板791的結構，圖71示出在圖67所示的顯示裝置700中設置觸控面板791的結構。
圖70是在圖66所示的顯示裝置700中設置觸控面板791的剖面圖，圖71是在圖67所示的顯示裝置700中設置觸控面板791的剖面圖。
首先，以下說明圖70及圖71所示的觸控面板791。
圖70及圖71所示的觸控面板791是設置在基板705與彩色膜736之間的所謂In-Cell型觸控面板。觸控面板791在形成遮光膜738及彩色膜736之前形成在基板705一側即可。
觸控面板791包括遮光膜738、絕緣膜792、電極793、電極794、絕緣膜795、電極796、絕緣膜797。例如，藉由接近手指或觸控筆等檢測物件，可以檢測出電極793與電極794的互電容的變化。
此外，在圖70及圖71所示的電晶體750的上方示出電極793、電極794的交叉部。電極796藉由設置在絕緣膜795中的開口部與夾住電極794的兩個電極793電連接。此外，在圖70及圖71中示出設置有電極796的區域設置在像素部702中的結構，但是不侷限於此，例如也可以形成在源極驅動電路部704中。
電極793及電極794設置在與遮光膜738重疊的區域。此外，如圖70所示，電極793較佳為以不與液晶元件775重疊的方式設置。此外，如圖71所示，電極793較佳為以不與發光元件782重疊的方式設置。換言之，電極793在與發光元件782及液晶元件775重疊的區域具有開口部。也就是說，電極793具有網格形狀。藉由採用這種結構，電極793可以具有不遮斷發光元件782所發射的光的結構。或者，電極793也可以具有不遮斷透過液晶元件775的光的結構。因此，由於因配置觸控面板791而導致的亮度下降極少，所以可以實現可見度高且功 耗得到降低的顯示裝置。此外，電極794也可以具有相同的結構。
電極793及電極794由於不與發光元件782重疊，所以電極793及電極794可以使用可見光的穿透率低的金屬材料。或者，電極793及電極794由於不與液晶元件775重疊，所以電極793及電極794可以使用可見光的穿透率低的金屬材料。
因此，與使用可見光的穿透率高的氧化物材料的電極相比，可以降低電極793及電極794的電阻，由此可以提高觸控面板的感測器靈敏度。
例如，電極793、794、796也可以使用導電奈米線。該奈米線的直徑平均值可以為1nm以上且100nm以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。此外，作為上述奈米線可以使用Ag奈米線、Cu奈米線、Al奈米線等金屬奈米線或碳奈米管等。例如，在作為電極793、794、796中的任一個或全部使用Ag奈米線的情況下，能夠實現89%以上的可見光穿透率及40Ω/平方以上且100Ω/平方以下的片電阻值。
雖然在圖70及圖71中示出In-Cell型觸控面板的結構，但是不侷限於此。例如，也可以採用形成在顯示裝置700上的所謂On-Cell型觸控面板或貼合於顯示裝置700而使用的所謂Out-Cell型觸控面板。
如此，本發明的一個實施方式的顯示裝置可以與各種方式的觸控面板組合而使用。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7
在本實施方式中，說明本發明的一個實施方式的半導體裝置的一個例子。在本實施方式中示出的電晶體是適用於微型化的電晶體。
〈7-1.適用於微型化的電晶體的結構例子〉
圖72A至圖72C示出電晶體200的一個例子。圖72A是電晶體200的俯視圖。注意，為了明確起見，在圖72A中省略一部分的膜。圖72B是沿著圖72A所示的點劃線X1-X2的剖面圖，圖72C是沿著Y1-Y2的剖面圖。
電晶體200包括：被用作閘極電極的導電體205(導電體205a及導電體205b)及導電體260(導電體260a及導電體260b)；被用作閘極絕緣層的絕緣體220、絕緣體222、絕緣體224及絕緣體250；具有其中形成通道的區域的氧化物半導體230；被用作源極和汲極中的一個的導電體240a；被用作源極和汲極中的另一個的導電體240b；包含過量氧的絕緣體280。
氧化物半導體230包括氧化物半導體230a、氧化物半導體230a上的氧化物半導體230b、以及氧化物半導體230b上的氧化物半導體230c。當使電晶體200導通時，電流主要流過氧化物半導體230b(形成通道)。 另一方面，在氧化物半導體230a及氧化物半導體230c中，有時在與氧化物半導體230b之間的介面附近(有時成為混合區域)電流流過，但是其他區域被用作絕緣體。
在圖72A至圖72C的結構中，被用作閘極電極的導電體260具有包括導電體260a及導電體260b的疊層結構。另外，在被用作閘極電極的導電體260上包括絕緣體270。
導電體205可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，作為導電體205，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
例如，作為導電體205a可以使用具有對氫的阻擋性的導電體的氮化鉭等，作為導電體205b可以層疊導電性高的鎢。藉由使用該組合，可以在保持作為佈線的導電性的同時抑制氫擴散到氧化物半導體230。在圖72A至圖72C中，示出導電體205a和導電體205b的兩層結構，但是也可以不侷限於此，既可以是單層又可以是三層以上的疊層結構。
絕緣體220及絕緣體224較佳為氧化矽膜或氧氮化矽膜等包含氧的絕緣體。尤其是，作為絕緣體224較佳為使用包含過量氧(含有超過化學計量組成的氧)的 絕緣體。藉由以與構成電晶體200的氧化物接觸的方式設置上述包含過量氧的絕緣體，可以填補氧化物中的氧缺陷。注意，絕緣體222及絕緣體224不一定必須要使用相同材料形成。
作為絕緣體222，例如較佳為使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體222也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。
當在絕緣體220和絕緣體224之間包括包含high-k材料的絕緣體222時，在特定條件下，絕緣體222俘獲電子，可以增大臨界電壓。就是說，絕緣體222有時帶負電。
例如，當將氧化矽用於絕緣體220及絕緣體224，將氧化鉿、氧化鋁、氧化鉭等電子俘獲能階多的材料用於絕緣體222時，在比半導體裝置的使用溫度或保存溫度高的溫度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持導電體205的電位高 於源極電極或汲極電極的電位的狀態10毫秒以上，典型是1分鐘以上，由此電子從構成電晶體200的氧化物向導電體205移動。此時，移動的電子的一部分被絕緣體222的電子俘獲能階俘獲。
在絕緣體222的電子俘獲能階俘獲所需要的電子的電晶體的臨界電壓向正一側漂移。藉由控制導電體205的電壓可以控制電子的俘獲量，由此可以控制臨界電壓。藉由採用該結構，電晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，俘獲電子的處理在電晶體的製造過程中進行即可。例如，在形成與電晶體的源極或汲極連接的導電體之後、前製程(晶圓處理)結束之後、晶圓切割製程之後或者封裝之後等發貨之前的任一個階段進行俘獲電子的處理即可。
藉由適當地調整絕緣體220、絕緣體222、絕緣體224的厚度，可以控制臨界電壓。另外，本發明的一個實施方式可以提供一種關閉狀態時的洩漏電流小的電晶體。另外，本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。另外，本發明的一個實施方式可以提供一種通態電流大的電晶體。另外，本發明的一個實施方式可以提供一種次臨界擺幅值小的電晶體。另外，本發明的一個實施方式可以提供一種可靠性高的電晶體。
氧化物半導體230a、氧化物半導體230b及氧 化物半導體230c使用In-M-Zn氧化物(M為Al、Ga、Y或Sn)等金屬氧化物形成。作為氧化物半導體230，也可以使用In-Ga氧化物、In-Zn氧化物。
作為絕緣體250，例如可以使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
另外，與絕緣體224同樣，作為絕緣體250較佳為使用含有超過化學計量組成的氧的氧化物絕緣體。藉由以與氧化物半導體230接觸的方式設置上述包含過量氧的絕緣體，可以減小氧化物半導體230中的氧缺陷。
絕緣體250可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等對於氧或氫具有阻擋性的絕緣膜。當使用這種材料形成絕緣體250時，絕緣體250被用作防止從氧化物半導體230釋放氧或從外部混入氫等雜質的層。
絕緣體250也可以具有與絕緣體220、絕緣體222及絕緣體224同樣的疊層結構。當作為絕緣體250具有在電子俘獲能階俘獲所需要的電子的絕緣體時，電晶體200的臨界電壓可以向正一側漂移。藉由採用該結構，電 晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，在圖72A至圖72C所示的半導體裝置中，可以在氧化物半導體230和導電體260之間除了絕緣體250以外還可以設置障壁膜。或者，作為氧化物半導體230c，使用具有阻擋性的材料。
例如，藉由以與氧化物半導體230接觸的方式設置包含過量氧的絕緣膜，且由障壁膜包圍這些膜，可以使氧化物為與化學計量組成大致一致的狀態或者超過化學計量組成的氧的過飽和狀態。此外，可以防止對氧化物半導體230侵入氫等雜質。
導電體240a和導電體240b中的一個被用作源極電極，另一個被用作汲極電極。
導電體240a和導電體240b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金。在圖式中，導電體240a和導電體240b具有單層結構，但是也可以採用兩層以上的疊層結構。
例如，可以層疊鈦膜和鋁膜。另外，也可以採用在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構。
例如，可以舉出：在鈦膜或氮化鈦膜上層疊鋁膜或銅膜而在其上層疊鈦膜或氮化鈦膜的三層結構、在 鉬膜或氮化鉬膜上層疊鋁膜或銅膜而在其上層疊鉬膜或氮化鉬膜的三層結構等。另外，可使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
被用作閘極電極的導電體260例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬、以上述金屬為成分的合金或組合上述金屬的合金等而形成。另外，也可以使用選自錳、鋯中的一個或多個的金屬。此外，也可以使用以摻雜有磷等雜質元素的多晶矽為代表的半導體、鎳矽化物等矽化物。
例如，可以採用在鋁膜上層疊鈦膜的兩層結構。另外，也可以採用在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構。
還有在鈦膜上層疊鋁膜，在其上層疊鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種的合金膜或氮化膜。
作為導電體260，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。另外，可以採用上述具有透光性的導電材料和上述金屬的疊層結構。
導電體260a利用熱CVD法、MOCVD法或ALD法形成。尤其是，較佳為使用原子層沉積(ALD： Atomic Layer Deposition)法形成導電體260a。藉由使用ALD法等進行形成可以減少絕緣體250所受到的電漿所導致的損傷。另外，可以提高覆蓋性，所以是較佳的。因此，可以提供一種可靠性高的電晶體200。
另外，導電體260b使用鉭、鎢、銅、鋁等導電性高的材料形成。
以覆蓋導電體260的方式形成絕緣體270，當將氧脫離的氧化物材料用於絕緣體280時，作為絕緣體270使用對氧具有阻擋性的物質，以防止由於脫離的氧導電體260氧化。
例如，作為絕緣體270可以使用氧化鋁等金屬氧化物。以防止導電體260的氧化的程度的厚度形成絕緣體270即可。例如，以1nm以上且10nm以下、較佳為3nm以上且7nm以下的厚度形成絕緣體270。
因此，可以抑制導電體260的氧化，並從絕緣體280向氧化物半導體230有效地供應脫離的氧。
在電晶體200上設置絕緣體280。作為絕緣體280較佳為使用含有超過化學計量組成的氧的絕緣體。就是說，在絕緣體280中，較佳為形成有比滿足化學計量組成的氧多的氧存在的區域(以下，也稱為過量氧區域)。尤其是，在將氧化物半導體用於電晶體200時，作為電晶體200附近的層間膜等形成具有過量氧區域的絕緣體，降低電晶體200的氧缺陷，而可以提高電晶體200的可靠性。
作為具有過剰氧區域的絕緣體，明確而言，較佳為使用由於加熱而一部分的氧脫離的氧化物材料。
例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指氧含量多於氮含量的材料，而“氮氧化矽”是指氮含量多於氧含量的材料。
覆蓋電晶體200的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
〈7-2.適用於微型化的電晶體的應用例子〉
以下，說明層疊使用其材料互不相同的電晶體的情況的例子。
圖73所示的半導體裝置包括電晶體400、電晶體200以及電容器410。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於半導體裝置(記憶體裝置)，可以長期保持存儲內容。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體裝置(記憶體裝置)，所以可以充分降低功耗。
如圖73所示，半導體裝置包括電晶體400、電晶體200以及電容器410。電晶體200設置在電晶體400的上方，在電晶體400和電晶體200的上方設置有電容器410。
電晶體400設置在基板401上，並且包括導電體406、絕緣體404、基板401的一部分的半導體區域402、被用作源極區域及汲極區域的低電阻區域408a及低電阻區域408b。
電晶體400可以為p通道電晶體或n通道電晶體。
半導體區域402的其中形成通道的區域或其附近的區域、被用作源極區域及汲極區域的低電阻區域408a及低電阻區域408b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，可以包含含有Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料。也可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體400也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域408a及低電阻區域408b中，除了適用於半導體區域402的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體406，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
藉由利用導電體的材料決定功函數，可以調 整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和埋入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
圖73所示的電晶體400是一個例子而已，不侷限於該結構，根據電路結構或驅動方法使用適當的電晶體即可。
以覆蓋電晶體400的方式依次層疊有絕緣體420、絕緣體422、絕緣體424及絕緣體426。
作為絕緣體420、絕緣體422、絕緣體424及絕緣體426，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等。
絕緣體422被用作使因設置在其下方的電晶體400等而產生的步階平坦化的平坦化膜。為了提高平坦性，也可以藉由利用化學機械拋光(CMP：Chemical Mechanical Polishing)法等的平坦化處理使絕緣體422的頂面平坦化。
作為絕緣體424，例如較佳為使用具有阻擋性的膜，以防止氫或雜質從基板401或電晶體400等擴散到設置電晶體200的區域。
例如，作為具有對氫的阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，當氫擴散到電晶體200等的具有氧化物半導體的半導體元件時，該半導體元件的特性有時降低。因此，較佳為在電晶體 200和電晶體400之間使用抑制氫的擴散的膜。抑制氫的擴散的膜具體的是氫的脫離量少的膜。
絕緣體426的介電常數較佳為比絕緣體424低。例如，絕緣體426的相對介電常數較佳為低於4，更佳為低於3。此外，例如，絕緣體424的相對介電常數較佳為絕緣體426的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以降低產生在佈線之間的寄生電容。
在絕緣體420、絕緣體422、絕緣體424及絕緣體426中埋入與電容器410或電晶體200電連接的導電體428及導電體430等。導電體428及導電體430被用作插頭或佈線。此外，在本說明書等中，佈線和電連接到該佈線的插頭也可以是一個組件。就是說，有時導電體的一部分被用作電極，或者有時導電體的一部分被用作插頭。
作為各插頭、佈線(導電體428及導電體430等)的材料可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等的導電材料的單層或疊層。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
導電體428及導電體430較佳為包括具有對氫的阻擋性的導電體。尤其是，較佳為在具有對氫的阻擋性的絕緣體424的開口部中形成具有對氫的阻擋性的導電體。由於該結構，利用障壁層可以分離電晶體400和電晶 體200，而可以抑制氫從電晶體400擴散到電晶體200。
作為具有對氫的阻擋性的導電體，例如可以使用氮化鉭等。藉由層疊氮化鉭和導電性高的鎢，可以在保持作為佈線的導電性的同時抑制從電晶體400的氫擴散。在此情況下，較佳的是，具有對氫的阻擋性的氮化鉭層與具有對氫的阻擋性的絕緣體424接觸。
在絕緣體426及導電體430上也可以設置佈線層。例如，在圖73中依次層疊有絕緣體450、絕緣體452及絕緣體454。在絕緣體450、絕緣體452及絕緣體454中形成有導電體456。導電體456被用作插頭或佈線。導電體456可以利用與導電體428及導電體430相同的材料形成。
導電體456較佳為使用鋁或銅等低電阻導電材料形成。藉由使用低電阻導電材料，可以降低佈線電阻。當作為導電體456使用銅時，較佳為層疊用來抑制銅擴散的導電體。作為抑制銅擴散的導電體，例如可以使用鉭、氮化鉭等包含鉭的合金、釕及包含釕的合金等。
例如，作為絕緣體450較佳為使用抑制銅擴散或具有對氧及氫的阻擋性的絕緣體。例如，作為抑制銅擴散的絕緣體的一個例子，可以使用氮化矽。因此，絕緣體450可以使用與絕緣體424相同的材料。
尤其是，較佳的是，以與抑制銅擴散的絕緣體450所具有的開口部接觸的方式設置抑制銅擴散的導電體，在抑制銅擴散的導電體上層疊銅。由於該結構，而可 以抑制銅擴散到佈線周圍。
在絕緣體454上依次層疊有絕緣體458、絕緣體210、絕緣體212及絕緣體214。絕緣體458、絕緣體210、絕緣體212和絕緣體214中的任一個或全部較佳為使用抑制銅擴散或具有對氧及氫的阻擋性的物質形成。
作為絕緣體458及絕緣體212，例如較佳為使用具有阻擋性的膜，以防止銅、氫或雜質從基板401或設置電晶體400的區域等擴散到設置電晶體200的區域。絕緣體458及絕緣體212可以使用與絕緣體424相同的材料。
絕緣體210可以使用與絕緣體420相同的材料。例如，作為絕緣體210，可以使用氧化矽膜或氧氮化矽膜等。
例如，作為絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧、以及導致電晶體的電特性變動的氫、水分等雜質透過膜的阻擋效果高。因此，在電晶體的製程中或製造電晶體之後，氧化鋁可以防止氫、水分等雜質混入電晶體200。另外，氧化鋁可以防止氧從構成電晶體200的氧化物釋放。因此，氧化鋁適用於電晶體200的保護膜。
在絕緣體214上形成絕緣體216。絕緣體216可以使用與絕緣體420相同的材料。例如，作為絕緣體216，可以使用氧化矽膜或氧氮化矽膜等。
在絕緣體458、絕緣體210、絕緣體212、絕緣體214及絕緣體216中埋入導電體218及構成電晶體200的導電體205等。導電體218被用作與電容器410或電晶體400電連接的插頭或佈線。導電體218可以使用與導電體428及導電體430相同的材料形成。
尤其是，與絕緣體458、絕緣體212及絕緣體214接觸的區域的導電體218較佳為抑制銅擴散或具有對氧、氫及水的阻擋性的導電體。由於該結構，可以利用抑制銅擴散或具有對氧、氫及水的阻擋性的層分離電晶體400和電晶體200。就是說，可以抑制銅從導電體456擴散，並可以抑制氫從電晶體400擴散到電晶體200。
在絕緣體214的上方設置有電晶體200及絕緣體280。圖73所示的電晶體200是一個例子而已，不侷限於該結構，根據電路結構或驅動方法使用適當的電晶體即可。
在絕緣體280上依次層疊有絕緣體282、絕緣體284及絕緣體470。在絕緣體220、絕緣體222、絕緣體224、絕緣體280、絕緣體282、絕緣體284及絕緣體470中埋入導電體244等。在電晶體200所包括的導電體240a和導電體240b等導電體上設置與上層的導電體連接的導電體245等。導電體244被用作與電容器410、電晶體200或電晶體400電連接的插頭或佈線。導電體244可以使用與導電體428及導電體430相同的材料形成。
絕緣體282和絕緣體284中的一個或兩個較 佳為使用具有對氧或氫的阻擋性的物質。因此，絕緣體282可以使用與絕緣體214相同的材料。絕緣體284可以使用與絕緣體212相同的材料。
例如，絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧、以及導致電晶體的電特性的變動的氫、水分等雜質透過膜的阻擋效果高。因此，在電晶體的製程中或製造電晶體之後，氧化鋁可以防止氫、水分等雜質混入電晶體200。另外，氧化鋁可以防止氧從構成電晶體200的氧化物釋放。因此，氧化鋁適用於電晶體200的保護膜。
作為絕緣體284較佳為使用具有阻擋性的膜，以防止氫或雜質從設置電容器410的區域擴散到設置電晶體200的區域。因此，絕緣體284可以使用與絕緣體424相同的材料。
例如，作為具有對氫的阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，當氫擴散到電晶體200等的具有氧化物半導體的半導體元件時，該半導體元件的特性有時降低。因此，較佳為在電晶體200和電晶體400之間使用抑制氫的擴散的膜。抑制氫的擴散的膜具體的是氫的脫離量少的膜。
因此，可以由絕緣體210、絕緣體212和絕緣體214的疊層結構與絕緣體282和絕緣體284的疊層結構夾住電晶體200及包含過量氧區域的絕緣體280。絕緣體 210、絕緣體212、絕緣體214、絕緣體282及絕緣體284具有抑制氧或氫及水等雜質的擴散的阻擋性。
絕緣體282及絕緣體284可以抑制從絕緣體280及電晶體200釋放的氧擴散到形成有電容器410或電晶體400的層。或者，可以抑制氫及水等雜質從絕緣體282的上方的層及絕緣體214的下方的層擴散到電晶體200。
就是說，可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物，而可以減少氧缺陷。另外，可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
在絕緣體470的上方形成有電容器410及導電體474。電容器410形成在絕緣體470上，並包括導電體462、絕緣體480、絕緣體482、絕緣體484及導電體466。導電體474被用作與電容器410、電晶體200或電晶體400電連接的插頭或佈線。
作為導電體462可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成該導電體462時，使用低電阻金屬材料的銅或鋁等即可。
導電體474可以使用與被用作電容器的電極的導電體462相同的材料形成。
在導電體474及導電體462上形成絕緣體480、絕緣體482及絕緣體484。作為絕緣體480、絕緣體482及絕緣體484例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等。在圖式中，採用三層結構，也可以採用單層、兩層或四層以上的疊層結構。
例如，較佳的是，作為絕緣體480及絕緣體482使用氧氮化矽等介電強度大的材料，作為絕緣體484使用氧化鋁等介電常數高(high-k)的材料與氧氮化矽等介電強度大的材料的疊層結構。由於該結構，電容器410包含介電常數高(high-k)的絕緣體，而可以確保充分的電容，在包括介電強度大的絕緣體時絕緣強度得到提高而可以抑制電容器410的靜電放電。
在導電體462上隔著絕緣體480、絕緣體482及絕緣體484形成導電體466。作為導電體466可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成時，使用低電阻金屬材料的銅或鋁等即可。
例如，如圖73所示，以覆蓋導電體462的頂面及側面的方式形成絕緣體480、絕緣體482及絕緣體 484。並且，隔著絕緣體480、絕緣體482及絕緣體484以覆蓋導電體462的頂面及側面的方式形成導電體466。
就是說，在導電體462的側面還形成電容，因此可以增加電容器的每投影面積的電容。因此，能夠實現半導體裝置的小面積化、高集成化以及微型化。
在導電體466及絕緣體484上形成有絕緣體460。絕緣體460可以使用與絕緣體420相同的材料形成。覆蓋電容器410的絕緣體460也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是應用例子的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式8
在本實施方式中，使用圖74A至圖74C說明包括本發明的一個實施方式的半導體裝置的顯示裝置。
〈8.顯示裝置的電路結構〉
圖74A所示的顯示裝置包括：具有像素的區域(以下稱為像素部502)；配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。此外，也可以不設置保護電路506。
驅動電路部504的一部分或全部與像素部502 較佳為形成在同一基板上。由此，可以減少構件的數量及端子的數量。當驅動電路部504的一部分或全部與像素部502不形成在同一基板上時，驅動電路部504的一部分或全部可以藉由COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出用來選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)以及供應用來驅動像素中的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507接收用來驅動移位暫存器的信號並輸出信號。例如，閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a各別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a也可以供應其他信號。
源極驅動器504b具有移位暫存器等。源極驅動器504b藉由端子部507接收用來驅動移位暫存器的信 號和從其中得出資料信號的信號(影像信號)。源極驅動器504b具有根據影像信號生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照由於起動脈衝信號、時脈信號等的輸入產生的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者，源極驅動器504b具有供應初始化信號的功能。但是，不侷限於此，源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。源極驅動器504b藉由依次使多個類比開關開啟而可以輸出對影像信號進行時間分割所得到的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
脈衝信號及資料信號分別藉由被供應掃描信號的多個掃描線GL之一及被供應資料信號的多個資料線DL之一被輸入到多個像素電路501的每一個。另外，閘極驅動器504a控制多個像素電路501的每一個中的資料信號的寫入及保持。例如，脈衝信號藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a被輸入到第m行第n列的像素電路501，資料信號根據掃描線GL_m的電位藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b被輸入到第m行第n列的像素電路501。
圖74A所示的保護電路506例如連接於作為 閘極驅動器504a和像素電路501之間的佈線的掃描線GL。或者，保護電路506連接於作為源極驅動器504b和像素電路501之間的佈線的資料線DL。或者，保護電路506可以連接於閘極驅動器504a和端子部507之間的佈線。或者，保護電路506可以連接於源極驅動器504b和端子部507之間的佈線。此外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電力、控制信號及影像信號的端子的部分。
保護電路506是在對與其連接的佈線供應一定範圍之外的電位時使該佈線與其他佈線之間導通的電路。
如圖74A所示，藉由對像素部502和驅動電路部504設置保護電路506，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的耐性。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖74A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但不侷限於此。例如，也可以只形成閘極驅動器504a並安裝形成有另外準備的源極驅動電路的基板(例如，由單晶半導體膜或多晶半導體膜形成的驅動電路基板)。
另外，圖74A所示的多個像素電路501例如可以採用圖74B所示的結構。
圖74B所示的像素電路501包括液晶元件570、電晶體550以及電容器560。可以將前面的實施方式所示的電晶體適用於電晶體550。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個供應共用電位。此外，對一個行內的像素電路501所具有的液晶元件570的一對電極之一供應的電位可以不同於對另一行內的像素電路501所具有的液晶元件570的一對電極之一供應的電位。
例如，作為包括液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB (Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接，源極電極和汲極電極中的另一個與液晶元件570的一對電極中的另一個電極電連接。電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由被開啟或關閉而控制資料信號的寫入的功能。
電容器560的一對電極中的一個電極與被供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位。電容器560具有儲存被寫入的資料的儲存電容器的功能。
例如，在包括圖74B所示的像素電路501的顯示裝置中，藉由圖74A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550開啟而寫入資料信號。
當電晶體550被關閉時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可 以顯示影像。
圖74A所示的多個像素電路501例如可以採用圖74C所示的結構。
圖74C所示的像素電路501包括電晶體552、554、電容器562以及發光元件572。可以將前面的實施方式所示的電晶體應用於電晶體552和/或電晶體554。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下，稱為資料線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下，稱為掃描線GL_m)。
電晶體552具有藉由被開啟或關閉而控制資料信號的寫入的功能。
電容器562的一對電極中的一個電極電連接於被供應電位的佈線(以下，稱為電位供應線VL_a)，另一個電極電連接於電晶體552的源極電極和汲極電極中的另一個。
電容器562具有儲存被寫入的資料的儲存電容器的功能。
電晶體554的源極電極和汲極電極中的一個電連接於電位供應線VL_a。並且，電晶體554的閘極電極電連接於電晶體552的源極電極和汲極電極中的另一個。
發光元件572的陽極和陰極中的一個電連接 於電位供應線VL_b，另一個電連接於電晶體554的源極電極和汲極電極中的另一個。
作為發光元件572，例如可以使用有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以使用由無機材料構成的無機EL元件。
此外，電位供應線VL_a和電位供應線VL_b中的一個被供應高電源電位VDD，另一個被供應低電源電位VSS。
例如，在包括圖74C所示的像素電路501的顯示裝置中，藉由圖74A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552開啟而寫入資料信號。
當電晶體552被關閉時，被寫入資料的像素電路501成為保持狀態。並且，流過電晶體554的源極電極與汲極電極之間的電流量根據寫入的資料信號的電位被控制，發光元件572以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式9
在本實施方式中，參照圖75A至圖78B對能夠應用上述實施方式所說明的電晶體的電路結構的例子進行說 明。
〈9.反相器電路的結構例子〉
圖75A示出可適用於驅動電路所包括的移位暫存器及緩衝器等的反相器的電路圖。反相器800將輸入端子IN的邏輯被反轉的信號輸出到輸出端子OUT。反相器800包括多個OS電晶體。信號SBG是能夠切換OS電晶體的電特性的信號。
圖75B是反相器800的一個例子。反相器800包括OS電晶體810及OS電晶體820。反相器800可以只使用n通道型電晶體，所以與使用CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)制造反相器(CMOS反相器)的情況相比，可以以低成本制造反相器800。
另外，包括OS電晶體的反相器800也可以設置在由Si電晶體構成的CMOS上。因為反相器800可以與CMOS電路重疊，所以可以抑制追加反相器800導致的電路面積的增大。
OS電晶體810、820包括被用作前閘極的第一閘極、被用作背閘極的第二閘極、被用作源極和汲極中的一個的第一端子以及被用作源極和汲極中的另一個的第二端子。
OS電晶體810的第一閘極與第二端子連接。OS電晶體810的第二閘極與供應信號SBG的佈線連接。 OS電晶體810的第一端子與供應電壓VDD的佈線連接。OS電晶體810的第二端子與輸出端子OUT連接。
OS電晶體820的第一閘極與輸入端子IN連接。OS電晶體820的第二閘極與輸入端子IN連接。OS電晶體820的第一端子與輸出端子OUT連接。OS電晶體820的第二端子與供應電壓VSS的佈線連接。
圖75C是用來說明反相器800的工作的時序圖。圖75C的時序圖示出輸入端子IN的信號波形、輸出端子OUT的信號波形、信號SBG的信號波形以及OS電晶體810的臨界電壓的變化。
藉由將信號SBG施加到OS電晶體810的第二閘極，可以控制OS電晶體810的臨界電壓。
信號SBG具有用來使臨界電壓向負方向漂移的電壓VBG_A以及用來使臨界電壓向正方向漂移的電壓VBG_B。藉由對第二閘極施加電壓VBG_A，可以使OS電晶體810的臨界電壓向負方向漂移而成為臨界電壓VTH_A。另外，藉由對第二閘極施加電壓VBG_B，可以使OS電晶體810的臨界電壓向正方向漂移而成為臨界電壓VTH_B。
為了使上述說明視覺化，圖76A示出電晶體的電特性之一的Id-Vg曲線。
藉由將第二閘極的電壓提高到電壓VBG_A，可以將示出上述OS電晶體810的電特性的曲線向圖76A中的以虛線840表示的曲線漂移。另外，藉由將第二閘極的電壓降低到電壓VBG_B，可以將示出上述OS電晶體810 的電特性的曲線向圖76A中的以實線841表示的曲線漂移。藉由將信號SBG切換為電壓VBG_A或電壓VBG_B，如圖76A所示，可以使OS電晶體810的臨界電壓向正方向漂移或向負方向漂移。
藉由使臨界電壓向正方向漂移而成為臨界電壓VTH_B，可以使OS電晶體810處於電流不容易流過的狀態。圖76B視覺性地示出此時的狀態。
如圖76B所示，可以使流過OS電晶體810的電流IB極小。因此，在施加到輸入端子IN的信號為高位準而OS電晶體820成為開啟狀態(ON)時，可以急劇降低輸出端子OUT的電壓。
如圖76B所示，可以使OS電晶體810處於電流不容易流過的狀態，所以可以在圖75C所示的時序圖中使輸出端子的信號波形831產生急劇的變化。因為可以減少流過供應電壓VDD的佈線與供應電壓VSS的佈線之間的貫通電流，所以可以以低功耗進行工作。
另外，藉由使臨界電壓向負方向漂移而成為臨界電壓VTH_A，可以使OS電晶體810處於電流容易流過的狀態。圖76C視覺性地示出此時的狀態。如圖76C所示，可以將此時流過的電流IA設定為至少大於電流IB的值。因此，在施加到輸入端子IN的信號為低位準而OS電晶體820成為關閉狀態(OFF)時，可以急劇提高輸出端子OUT的電壓。如圖76C所示，可以使OS電晶體810處於電流容易流過的狀態，所以可以在圖75C所示的時序 圖中使輸出端子的信號波形832產生急劇的變化。
注意，信號SBG對OS電晶體810的臨界電壓的控制較佳為在切換OS電晶體820的狀態之前，亦即在時刻T1和T2之前進行。例如，如圖75C所示，較佳為在將施加到輸入端子IN的信號切換為高位準的時刻T1之前將OS電晶體810的臨界電壓從臨界電壓VTH_A切換為臨界電壓VTH_B。另外，如圖75C所示，較佳為在將施加到輸入端子IN的信號切換為低位準的時刻T2之前將OS電晶體810的臨界電壓從臨界電壓VTH_B切換為臨界電壓VTH_A。
注意，雖然圖75C的時序圖示出根據施加到輸入端子IN的信號切換信號SBG的結構，但是也可以採用別的結構。例如，可以採用使處於浮動狀態的OS電晶體810的第二閘極保持用來控制臨界電壓的電壓的結構。圖77A示出能夠實現該結構的電路結構的一個例子。
在圖77A中，除了圖75B所示的電路結構之外還包括OS電晶體850。OS電晶體850的第一端子與OS電晶體810的第二閘極連接。OS電晶體850的第二端子與供應電壓VBG_B(或電壓VBG_A)的佈線連接。OS電晶體850的第一閘極與供應信號SF的佈線連接。OS電晶體850的第二閘極與供應電壓VBG_B(或電壓VBG_A)的佈線連接。
參照圖77B的時序圖對圖77A的工作進行說明。
在將施加到輸入端子IN的信號切換為高位準的時刻T3之前，將用來控制OS電晶體810的臨界電壓的電壓施加到OS電晶體810的第二閘極。將信號SF設定為高位準而OS電晶體850成為開啟狀態，對節點NBG施加用來控制臨界電壓的電壓VBG_B。
在節點NBG成為電壓VBG_B之後，使OS電晶體850處於關閉狀態。因為OS電晶體850的關態電流極小，所以藉由使其維持關閉狀態，可以保持節點NBG所保持的電壓VBG_B。因此，對OS電晶體850的第二閘極施加電壓VBG_B的工作的次數減少，所以可以減少改寫電壓VBG_B所需要的功耗。
注意，雖然在圖75B及圖77A的電路結構中示出藉由外部控制對OS電晶體810的第二閘極施加電壓的結構，但是也可以採用別的結構。例如，也可以採用基於施加到輸入端子IN的信號生成用來控制臨界電壓的電壓而將其施加到OS電晶體810的第二閘極的結構。圖78A示出能夠實現該結構的電路結構的一個例子。
圖78A示出在圖75B所示的電路結構中的輸入端子IN與OS電晶體810的第二閘極之間追加CMOS反相器860的結構。CMOS反相器860的輸入端子與輸入端子IN連接。CMOS反相器860的輸出端子與OS電晶體810的第二閘極連接。
參照圖78B的時序圖對圖78A的工作進行說明。圖78B的時序圖示出輸入端子IN的信號波形、輸出 端子OUT的信號波形、CMOS反相器860的輸出波形IN_B以及OS電晶體810的臨界電壓的變化。
作為使施加到輸入端子IN的信號的邏輯反轉的信號的輸出波形IN_B可以被用作用來控制OS電晶體810的臨界電壓的信號。因此，如圖76A至圖76C所說明，可以控制OS電晶體810的臨界電壓。例如，在圖78B所示的時刻T4，施加到輸入端子IN的信號為高位準而OS電晶體820成為開啟狀態。此時，輸出波形IN_B為低位準。因此，可以使OS電晶體810處於電流不容易流過的狀態，所以可以急劇降低輸出端子OUT的電壓上升。
另外，在圖78B所示的時刻T5，施加到輸入端子IN的信號為低位準而OS電晶體820成為關閉狀態。此時，輸出波形IN_B為高位準。因此，可以使OS電晶體810處於電流容易流過的狀態，所以可以急劇提高輸出端子OUT的電壓。
如上所述，在本實施方式的結構中，根據輸入端子IN的信號的邏輯而切換包括OS電晶體的反相器的背閘極的電壓。藉由採用該結構，可以控制OS電晶體的臨界電壓。藉由根據施加到輸入端子IN的信號控制OS電晶體的臨界電壓，可以使輸出端子OUT的電壓產生急劇的變化。另外，可以減少供應電源電壓的佈線之間的貫通電流。因此，可以實現低功耗化。
本實施方式可以將其至少一部分與本說明書 所記載的其他實施方式適當的組合而實施。
實施方式10
在本實施方式中，參照圖79A至圖82C對將上述實施方式所說明的包括氧化物半導體的電晶體(OS電晶體)用於多個電路的半導體裝置的例子進行說明。
〈10.半導體裝置的電路結構例子〉
圖79A是半導體裝置900的方塊圖。半導體裝置900包括電源電路901、電路902、電壓生成電路903、電路904、電壓生成電路905及電路906。
電源電路901是生成參考電位VORG的電路。電壓VORG不侷限於一個電壓，也可以為多個電壓。電壓VORG是可以基於從半導體裝置900的外部被施加的電壓V0而生成的。半導體裝置900可以基於從外部被施加的一個電源電壓而生成電壓VORG。因此，即使不從外部輸入多個電源電壓，半導體裝置900也可以工作。
電路902、904及906是基於不同的電源電壓而工作的電路。例如，電路902的電源電壓基於電壓VORG和電壓VSS(VORG>VSS)而被施加。例如，電路904的電源電壓基於電壓VPOG和電壓VSS(VPOG>VORG)而被施加。例如，電路906的電源電壓基於電壓VORG和電壓VNEG(VORG>VSS>VNEG)而被施加。另外，如果將電壓VSS設定為與接地(GND)同等的電位，可以減少電源電 路901生成的電壓的種類。
電壓生成電路903是生成電壓VPOG的電路。電壓生成電路903可以基於從電源電路901被施加的電壓VORG而生成電壓VPOG。因此，包括電路904的半導體裝置900可以基於從外部被施加的一個電源電壓而工作。
電壓生成電路905是生成電壓VNEG的電路。電壓生成電路905可以基於從電源電路901被施加的電壓VORG而生成電壓VNEG。因此，包括電路906的半導體裝置900可以基於從外部被施加的一個電源電壓而工作。
圖79B是基於電壓VPOG而工作的電路904的一個例子，圖79C是用來使電路904工作的信號波形的一個例子。
圖79B示出電晶體911。施加到電晶體911的閘極的信號例如基於電壓VPOG和電壓VSS而生成。該信號在進行使電晶體911成為導通狀態的工作時為電壓VPOG，在進行使其成為非導通狀態的工作時為電壓VSS。如圖79C所示，電壓VPOG高於電壓VORG。因此，電晶體911可以更確實地進行使源極(S)與汲極(D)之間成為導通狀態的工作。其結果，可以實現誤動作得到減少的電路904。
圖79D是基於電壓VNEG而工作的電路906的一個例子，圖79E是用來使電路906工作的信號波形的一個例子。
圖79D示出具有背閘極的電晶體912。施加 到電晶體912的閘極的信號例如基於電壓VORG和電壓VSS而生成。該信號在進行使電晶體911成為導通狀態的工作時基於電壓VORG而生成，且在進行使其成為非導通狀態的工作時基於電壓VSS而生成。另外，施加到電晶體912的背閘極的電壓基於電壓VNEG而生成。如圖79E所示，電壓VNEG低於電壓VSS(GND)。因此，可以使電晶體912的臨界電壓向正方向漂移。所以，可以更確實地使電晶體912成為非導通狀態，由此可以減少流過源極(S)與汲極(D)之間的電流。其結果，可以實現誤動作得到減少且功耗低的電路906。
另外，電壓VNEG也可以直接被施加到電晶體912的背閘極。或者，可以基於電壓VORG和電壓VNEG生成施加到電晶體912的閘極的信號，而將該信號施加到電晶體912的背閘極。
另外，圖80A和圖80B示出圖79D和圖79E的變形例子。
在圖80A所示的電路圖中，在電壓生成電路905與電路906之間包括能夠藉由控制電路921控制其導通狀態的電晶體922。電晶體922是n通道型OS電晶體。控制電路921所輸出的控制信號SBG是控制電晶體922的導通狀態的信號。另外，電路906所包括的電晶體912A、912B是與電晶體922相同的OS電晶體。
圖80B的時序圖示出控制信號SBG，並且以節點NBG的電位變化示出電晶體912A、912B的背閘極的電 位的狀態。在控制信號SBG為高位準時，電晶體922成為導通狀態，節點NBG成為電壓VNEG。然後，在控制信號SBG為低位準時，節點NBG處於電浮動狀態。因為電晶體922是OS電晶體，所以關態電流小。因此，即使節點NBG處於電浮動狀態，也可以保持被施加的電壓VNEG。
另外，圖81A示出能夠應用於上述電壓生成電路903的電路結構的一個例子。圖81A所示的電壓生成電路903是包括二極體D1至D5、電容器C1至C5及反相器INV的5級電荷泵。時脈信號CLK直接或者藉由反相器INV被施加到電容器C1至C5。當反相器INV的電源電壓基於電壓VORG和電壓VSS而被施加時，可以得到藉由時脈信號CLK升壓到電壓VORG的5倍的正電壓的電壓VPOG。注意，二極體D1至D5的正向電壓為0V。另外，藉由改變電荷泵的級數，可以得到所希望的電壓VPOG。
另外，圖81B示出能夠應用於上述電壓生成電路905的電路結構的一個例子。圖81B所示的電壓生成電路905是包括二極體D1至D5、電容器C1至C5及反相器INV的4級電荷泵。時脈信號CLK直接或者藉由反相器INV被施加到電容器C1至C5。當反相器INV的電源電壓基於電壓VORG和電壓VSS而被施加時，可以得到藉由時脈信號CLK從接地電位亦即電壓VSS降壓到電壓VORG的4倍的負電壓的電壓VNEG。注意，二極體D1至D5的正向電壓為0V。另外，藉由改變電荷泵的級數，可 以得到所希望的電壓VNEG。
注意，上述電壓生成電路903的電路結構不侷限於圖81A所示的電路圖的結構。圖82A至圖82C示出電壓生成電路903的變形例子。在圖82A至圖82C所示的電壓生成電路903A至電壓生成電路903C中，改變供應到各佈線的電壓或者改變元件的配置，由此可以實現電壓生成電路903的變形例子。
圖82A所示的電壓生成電路903A包括電晶體M1至M10、電容器C11至C14以及反相器INV1。時脈信號CLK直接或藉由反相器INV1被供應到電晶體M1至M10的閘極。可以得到藉由時脈信號CLK升壓到電壓VORG的4倍的正電壓的電壓VPOG。另外，藉由改變電荷泵的級數，可以得到所希望的電壓VPOG。在圖82A所示的電壓生成電路903A中，藉由作為電晶體M1至M10採用OS電晶體可以減少關態電流，而可以抑制保持在電容器C11至C14中的電荷的洩漏。因此，可以將電壓VORG高效地升壓到電壓VPOG。
另外，圖82B所示的電壓生成電路903B包括電晶體M11至M14、電容器C15、C16以及反相器INV2。時脈信號CLK直接或藉由反相器INV2被供應到電晶體M11至M14的閘極。可以得到藉由時脈信號CLK升壓到電壓VORG的2倍的正電壓的電壓VPOG。在圖82B所示的電壓生成電路903B中，藉由作為電晶體M11至M14採用OS電晶體可以減少關態電流，而可以抑制保持 在電容器C15、C16中的電荷的洩漏。因此，可以將電壓VORG高效地升壓到電壓VPOG。
另外，圖82C所示的電壓生成電路903C包括電感器Ind1、電晶體M15、二極體D6及電容器C17。電晶體M15的導通狀態被控制信號EN控制。可以得到藉由控制信號EN使電壓VORG升壓的電壓VPOG。因為在圖82C所示的電壓生成電路903C中使用電感器Ind1進行升壓，所以可以以高轉換效率進行升壓。
如上所述，在本實施方式的結構中，可以在半導體裝置內部生成包括在該半導體裝置中的電路所需要的電壓。因此，可以減少從半導體裝置的外部被施加的電源電壓的個數。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式11
在本實施方式中，參照圖83至圖86B對包括本發明的一個實施方式的半導體裝置的顯示模組、電子裝置進行說明。
〈11-1.顯示模組〉
圖83所示的顯示模組7000在上蓋7001與下蓋7002之間包括連接於FPC7003的觸控面板7004、連接於FPC7005的顯示面板7006、背光7007、框架7009、印刷 電路板7010、電池7011。
例如可以將本發明的一個實施方式的半導體裝置用於顯示面板7006。
上蓋7001及下蓋7002可以根據觸控面板7004及顯示面板7006的尺寸可以適當地改變形狀或尺寸。
觸控面板7004能夠是電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板7006重疊。此外，也可以使顯示面板7006的相對基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板7006的各像素內設置光感測器，而形成光學觸控面板。
背光7007具有光源7008。注意，雖然在圖83中例示出在背光7007上配置光源7008的結構，但是不侷限於此。例如，可以在背光7007的端部設置光源7008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射式面板等時，可以採用不設置背光7007的結構。
框架7009除了具有保護顯示面板7006的功能以外還具有用來遮斷因印刷電路板7010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架7009也可以具有散熱板的功能。
印刷電路板7010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用 另行設置的電池7011。當使用商業電源時，可以省略電池7011。
此外，在顯示模組7000中還可以設置偏光板、相位差板、稜鏡片等構件。
〈11-2.電子裝置1〉
此外，圖84A至圖84E示出電子裝置的一個例子。
圖84A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。另外，照相機8000安裝有可裝卸的鏡頭8006。
在此，照相機8000具有能夠從外殼8001拆卸下鏡頭8006而交換的結構，鏡頭8006和外殼也可以被形成為一體。
藉由按下快門按鈕8004，照相機8000可以進行成像。另外，顯示部8002被用作觸控面板，也可以藉由觸摸顯示部8002進行成像。
照相機8000的外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101包括嵌合到照相機8000的嵌入器 的嵌入器，可以將取景器8100安裝到照相機8000。另外，該嵌入器包括電極，可以將從照相機8000經過該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103，可以切換顯示部8102的顯示或非顯示。
本發明的一個實施方式的顯示裝置可以適用於照相機8000的顯示部8002及取景器8100的顯示部8102。
另外，在圖84A中，照相機8000與取景器8100是分開且可拆卸的電子裝置，但是也可以在照相機8000的外殼8001中內置有具備顯示裝置的取景器。
此外，圖84B是示出頭戴顯示器8200的外觀的圖。
頭戴顯示器8200包括安裝部8201、鏡頭8202、主體8203、顯示部8204以及電纜8205等。另外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資料等的影像資訊顯示到顯示部8204上。另外，藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼瞼的動作，並根據該資訊算出使用者的視點的座標，可以利用使用者的視點作為輸入方法。
另外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出 根據使用者的眼球的動作而流過電極的電流，識別使用者的視點的功能。此外，主體8203可以具有藉由檢測出流過該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外，主體8203也可以檢測出使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以對顯示部8204適用本發明的一個實施方式的顯示裝置。
圖84C、圖84D及圖84E是示出頭戴顯示器8300的外觀的圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀的固定工具8304以及一對鏡頭8305。
使用者可以藉由鏡頭8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。藉由彎曲配置顯示部8302，使用者可以感受高真實感。注意，在本實施方式中，例示出設置一個顯示部8302的結構，但是不侷限於此，例如也可以採用設置兩個顯示部8302的結構。此時，在將每個顯示部配置在使用者的每個眼睛一側時，可以進行利用視差的三維顯示等。
可以將本發明的一個實施方式的顯示裝置適用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的解析度，所以即使如圖84E那樣地使用鏡頭8305放大顯示在顯示部8302上的影 像，也可以不使使用者看到像素而可以顯示現實感更高的影像。
〈11-3.電子裝置2〉
接著，圖85A至圖85G示出與圖84A至圖84E所示的電子裝置不同的電子裝置的例子。
圖85A至圖85G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖85A至圖85G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能，進行各種資料的發送或接收的功能；讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能；等。注意，圖85A至圖85G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功 能。另外，雖然在圖85A至圖85G中未圖示，但是電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像的功能；拍攝動態影像的功能；將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖85A至圖85G所示的電子裝置。
圖85A是示出電視機9100的透視圖。可以將例如是50英寸以上或100英寸以上的大型的顯示部9001組裝到電視機9100。
圖85B是示出可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將其用作智慧手機。另外，可攜式資訊終端9101可以設置有揚聲器、連接端子、感測器等。另外，可攜式資訊終端9101可以將文字及影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖示或只稱為圖示)顯示在顯示部9001的一個面上。另外，可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外，作為資訊9051的例子，可以舉出提示收到來自電子郵件、SNS(Social Networking Services：社交網路服務)或電話等的資訊的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時 間；電量；以及天線接收強度等。或者，可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
圖85C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看這些資訊的位置。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。
圖85D是示出手錶型可攜式資訊終端9200的透視圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。另外，可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不藉由連接端子9006。
圖85E、圖85F和圖85G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外，圖85E是展開狀態的可攜式資訊終端9201的透視圖，圖85F是從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端9201的透視圖，圖85G是折疊狀態的可攜式資訊終端9201的透視圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。藉由鉸鏈9055使兩個外殼9000之間彎折，可以從可攜式資訊終端9201的展開狀態可逆性地變為折疊狀態。例如，可以以1mm以上且150mm以下的曲率半徑使可攜式資訊終端9201彎曲。
接著，圖86A和圖86B示出與圖84A至圖84E、圖85A至圖85G所示的電子裝置不同的電子裝置的例子。圖86A和圖86B是包括多個顯示面板的顯示裝置的透視圖。圖86A是多個顯示面板被捲繞時的透視圖，圖86B是展開多個顯示面板時的透視圖。
圖86A和圖86B所示的顯示裝置9500包括多個顯示面板9501、軸部9511、軸承部9512。多個顯示面板9501都包括顯示區域9502、具有透光性的區域9503。
多個顯示面板9501具有撓性。以其一部分互相重疊的方式設置相鄰的兩個顯示面板9501。例如，可以重疊相鄰的兩個顯示面板9501的各具有透光性的區域 9503。藉由使用多個顯示面板9501，可以實現螢幕大的顯示裝置。另外，根據使用情況可以捲繞顯示面板9501，所以可以實現通用性高的顯示裝置。
圖86A和圖86B示出相鄰的顯示面板9501的顯示區域9502彼此分開的情況，但是不侷限於此，例如，也可以藉由沒有間隙地重疊相鄰的顯示面板9501的顯示區域9502，實現連續的顯示區域9502。
本實施方式所示的電子裝置具有包括用來顯示某些資訊的顯示部的特徵。注意，本發明的一個實施方式的半導體裝置也可以應用於不包括顯示部的電子裝置。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施例
在本實施例中，將相當於實施方式1所示的樣本A3的金屬氧化物膜用於電晶體的半導體膜，製造包括該電晶體的顯示裝置。表2示出在本實施例中製造的顯示裝置的規格。
Figure 111145497-A0101-12-0192-7
圖87示出表2所示的規格的顯示裝置的顯示狀態的例子。如圖87所示，可以確認到在本實施例中製造的顯示裝置具有良好的顯示品質。
本實施例所示的結構可以與其他實施方式所示的結構適當地組合而使用。

Claims (6)

  1. 一種半導體裝置，包括：第一電晶體；和第二電晶體，其中，第一絕緣層設置在基板之上，包括多晶矽的第一半導體層設置在該第一絕緣層之上，第二絕緣層設置在該第一半導體層之上，第一閘極電極設置在該第二絕緣層之上，包括氧化物半導體的第二半導體層設置在該第一閘極電極之上，第三絕緣層設置在該第二半導體層之上，第二閘極電極設置在該第三絕緣層之上，第四絕緣層設置在該第二閘極電極之上，該第三絕緣層延伸超過該第二閘極電極的端部，該第四絕緣層與該第三絕緣層的頂面和該第二閘極電極的頂面接觸，該第二半導體層與作為該第二電晶體的源極和汲極之一個的第一導電層的第一側面、第二側面和頂面接觸，並且與作為該第二電晶體的該源極和該汲極的另一個的第二導電層的第一側面、第二側面和頂面接觸，該第二半導體層的區域作為該第二電晶體的通道形成區域，該第二半導體層包括多個不具有規則結晶取向的結晶 部，並且，該多個結晶部是奈米結晶。
  2. 一種半導體裝置，包括：第一電晶體；和第二電晶體，其中，第一絕緣層設置在基板之上，包括多晶矽的第一半導體層設置在該第一絕緣層之上，第二絕緣層設置在該第一半導體層之上，第一閘極電極設置在該第二絕緣層之上，包括氧化物半導體的第二半導體層設置在該第一閘極電極之上，第三絕緣層設置在該第二半導體層之上，第二閘極電極設置在該第三絕緣層之上，第四絕緣層設置在該第二閘極電極之上，該第三絕緣層延伸超過該第二閘極電極的端部，該第四絕緣層與該第三絕緣層的頂面和該第二閘極電極的頂面接觸，該第二半導體層與作為該第二電晶體的源極和汲極之一個的第一導電層的第一側面、第二側面和頂面接觸，並且與作為該第二電晶體的該源極和該汲極的另一個的第二導電層的第一側面、第二側面和頂面接觸，該第二半導體層的區域作為該第二電晶體的通道形成區域， 該第二半導體層包括多個不具有規則結晶取向的結晶部，該多個結晶部是奈米結晶，在該第二半導體層的XRD測量中，在2θ=31°附近沒有觀察到峰值，在該第二半導體層的剖面的電子繞射測量中，觀察到第一環狀繞射圖案和第二環狀繞射圖案，該第一環狀繞射圖案的半徑比該第二環狀繞射圖案的半徑小，並且，該第一環狀繞射圖案的亮度比該第二環狀繞射圖案的亮度高。
  3. 一種半導體裝置，包括：第一電晶體；和第二電晶體，其中，第一絕緣層設置在基板之上，包括多晶矽的第一半導體層設置在該第一絕緣層之上，第二絕緣層設置在該第一半導體層之上，第一閘極電極設置在該第二絕緣層之上，包括氧化物半導體的第二半導體層設置在該第一閘極電極之上，第三絕緣層設置在該第二半導體層之上，第二閘極電極設置在該第三絕緣層之上，第四絕緣層設置在該第二閘極電極之上， 該第三絕緣層延伸超過該第二閘極電極的端部，該第四絕緣層與該第三絕緣層的頂面和該第二閘極電極的頂面接觸，該第二半導體層與作為該第二電晶體的源極和汲極之一個的第一導電層的第一側面、第二側面和頂面接觸，並且與作為該第二電晶體的該源極和該汲極的另一個的第二導電層的第一側面、第二側面和頂面接觸，該第二半導體層的區域作為該第二電晶體的通道形成區域，該氧化物半導體包括銦、鎵和鋅，該第二半導體層包括多個不具有規則結晶取向的結晶部，該多個結晶部是奈米結晶，該第二半導體層的剖面的電子繞射圖案包括具有來自該多個結晶部中的一個的繞射斑點的第一區域和具有來自該多個結晶部中的另一個的繞射斑點的第二區域，透過將該第一區域中的亮度的積分強度除以該第二區域中的亮度的積分強度來獲得相對亮度，並且，該相對亮度大於1且小於或等於3。
  4. 如請求項1至3的任一者所述的半導體裝置，其中該第二半導體層設置在該第二閘極電極的底面上。
  5. 如請求項1至3的任一者所述的半導體裝置，其中該第二半導體層設置在該第一導電層之下。
  6. 如請求項1至3的任一者所述的半導體裝置，還包括：設置在該第二半導體層之下並與該第二閘極電極重疊的第三閘極電極。
TW111145497A 2016-01-18 2016-05-20 半導體裝置 TWI867375B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-006812 2016-01-18
JP2016006812 2016-01-18

Publications (2)

Publication Number Publication Date
TW202316663A TW202316663A (zh) 2023-04-16
TWI867375B true TWI867375B (zh) 2024-12-21

Family

ID=59361632

Family Applications (5)

Application Number Title Priority Date Filing Date
TW105115815A TWI747824B (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置
TW111145497A TWI867375B (zh) 2016-01-18 2016-05-20 半導體裝置
TW110108309A TWI796646B (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置
TW112149571A TWI899756B (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置
TW114117012A TW202535190A (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105115815A TWI747824B (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW110108309A TWI796646B (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置
TW112149571A TWI899756B (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置
TW114117012A TW202535190A (zh) 2016-01-18 2016-05-20 金屬氧化物膜、半導體裝置、及顯示裝置

Country Status (6)

Country Link
US (4) US10865470B2 (zh)
JP (4) JPWO2017125796A1 (zh)
KR (6) KR102700557B1 (zh)
CN (2) CN108474106B (zh)
TW (5) TWI747824B (zh)
WO (1) WO2017125796A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
CN108474106B (zh) 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
WO2018186309A1 (ja) * 2017-04-07 2018-10-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US10340387B2 (en) * 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
US11881522B2 (en) * 2018-10-05 2024-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6784870B1 (ja) * 2019-04-24 2020-11-11 日本碍子株式会社 半導体膜
TWI712001B (zh) * 2019-06-25 2020-12-01 國立臺灣師範大學 用以將選定的二維影像投影成裸視三維影像之系統
EP4055202A1 (de) * 2019-11-07 2022-09-14 Oerlikon Surface Solutions AG, Pfäffikon Verfahren zur herstellung einer beschichtung
EP3828303A1 (en) 2019-11-28 2021-06-02 Imec VZW Method for forming a film of an oxide of in, ga, and zn
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板
CN113325625B (zh) * 2021-06-24 2022-07-29 业成科技（成都）有限公司 显示面板的制备方法
US12288795B2 (en) * 2021-07-31 2025-04-29 Raytheon Company Application and method of integrated bar patterns in detector structures
JP2024048269A (ja) * 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
US20250221141A1 (en) * 2023-12-28 2025-07-03 Visera Technologies Company Ltd. Transparent electrode having optical filtering function, image sensor using the transparent electrode, and method of forming the transparent electrode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151687A1 (en) * 2012-12-03 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201529876A (zh) * 2013-12-27 2015-08-01 半導體能源研究所股份有限公司 氧化物半導體的製造方法
TW201603286A (zh) * 2014-07-15 2016-01-16 半導體能源研究所股份有限公司 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR20140003315A (ko) 2011-06-08 2014-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9496138B2 (en) * 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014021334A1 (ja) * 2012-07-30 2014-02-06 東ソー株式会社 酸化物焼結体、及びスパッタリングターゲット
TWI671910B (zh) 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI593025B (zh) * 2013-01-30 2017-07-21 半導體能源研究所股份有限公司 氧化物半導體層的處理方法
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20150034475A1 (en) 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
JP6393590B2 (ja) 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
JPWO2016139556A1 (ja) 2015-03-03 2018-01-11 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
US10139663B2 (en) 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
CN113105213A (zh) 2015-12-29 2021-07-13 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
CN108474106B (zh) * 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
JP2017222563A (ja) 2016-06-10 2017-12-21 株式会社半導体エネルギー研究所 金属酸化物
US11631582B2 (en) 2018-11-21 2023-04-18 Cubicpv Inc. Enhanced perovskite materials for photovoltaic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151687A1 (en) * 2012-12-03 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201529876A (zh) * 2013-12-27 2015-08-01 半導體能源研究所股份有限公司 氧化物半導體的製造方法
TW201603286A (zh) * 2014-07-15 2016-01-16 半導體能源研究所股份有限公司 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Also Published As

Publication number Publication date
JPWO2017125796A1 (ja) 2018-11-15
JP2025028221A (ja) 2025-02-28
KR20210035341A (ko) 2021-03-31
JP2021093539A (ja) 2021-06-17
US11352690B2 (en) 2022-06-07
CN108474106A (zh) 2018-08-31
TW202143482A (zh) 2021-11-16
US20210189547A1 (en) 2021-06-24
US10865470B2 (en) 2020-12-15
CN108474106B (zh) 2021-02-26
KR102330089B1 (ko) 2021-12-01
TWI747824B (zh) 2021-12-01
CN113224171A (zh) 2021-08-06
KR102527306B1 (ko) 2023-04-28
US12098458B2 (en) 2024-09-24
KR102700557B1 (ko) 2024-08-30
US20250011916A1 (en) 2025-01-09
TW202418580A (zh) 2024-05-01
KR20230062664A (ko) 2023-05-09
KR102233786B1 (ko) 2021-03-29
TW201727890A (zh) 2017-08-01
TWI899756B (zh) 2025-10-01
JP7607073B2 (ja) 2024-12-26
TWI796646B (zh) 2023-03-21
TW202316663A (zh) 2023-04-16
US20220259716A1 (en) 2022-08-18
KR20210144927A (ko) 2021-11-30
JP2023099586A (ja) 2023-07-13
KR102419913B1 (ko) 2022-07-12
TW202535190A (zh) 2025-09-01
US20190024227A1 (en) 2019-01-24
KR20180102094A (ko) 2018-09-14
WO2017125796A1 (ja) 2017-07-27
KR20220103192A (ko) 2022-07-21
KR20240132126A (ko) 2024-09-02

Similar Documents

Publication Publication Date Title
JP7787968B2 (ja) 半導体装置、及び有機ｅｌディスプレイ
TWI867375B (zh) 半導體裝置
CN108473334B (zh) 金属氧化物膜以及半导体装置
TWI880339B (zh) 半導體裝置及其製造方法、顯示裝置、及電子裝置
JP6970511B2 (ja) トランジスタ
TW201727725A (zh) 金屬氧化物膜及其之形成方法、以及半導體裝置