[go: up one dir, main page]

CN108474106A - 金属氧化物膜、半导体装置以及显示装置 - Google Patents

金属氧化物膜、半导体装置以及显示装置 Download PDF

Info

Publication number
CN108474106A
CN108474106A CN201680079190.8A CN201680079190A CN108474106A CN 108474106 A CN108474106 A CN 108474106A CN 201680079190 A CN201680079190 A CN 201680079190A CN 108474106 A CN108474106 A CN 108474106A
Authority
CN
China
Prior art keywords
film
transistor
oxide semiconductor
region
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680079190.8A
Other languages
English (en)
Other versions
CN108474106B (zh
Inventor
山崎舜平
肥塚纯
肥塚纯一
冈崎健
冈崎健一
津吹将志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202110149865.4A priority Critical patent/CN113224171A/zh
Publication of CN108474106A publication Critical patent/CN108474106A/zh
Application granted granted Critical
Publication of CN108474106B publication Critical patent/CN108474106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种包括结晶部的金属氧化物膜。另外，提供一种物性的稳定性高的金属氧化物膜。另外，提供一种电特性得到提高的金属氧化物膜。另外，提供一种可以提高场效应迁移率的金属氧化物膜。一种包含In、M(M为Al、Ga、Y或Sn)及Zn的金属氧化物膜，该金属氧化物膜包括第一结晶部及第二结晶部，第一结晶部具有c轴取向性，第二结晶部没有c轴取向性，第二结晶部的存在比例高于第一结晶部。

Description

金属氧化物膜、半导体装置以及显示装置
技术领域
本发明的一个方式涉及一种金属氧化物膜及其形成方法。另外，本发明的一个方式涉及一种包括该金属氧化物膜的半导体装置。另外，本发明的一个方式涉及一种包括该金属氧化物膜或该半导体装置的显示装置。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置，晶体管、半导体电路等是半导体装置的一个方式。另外，运算装置、存储装置、成像装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
背景技术
作为可用于晶体管的半导体材料，氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且使铟的比例比镓的比例高，而场效应迁移率(有时，简称为迁移率或μFE)得到提高的半导体装置。
另外，非专利文献1公开了如下内容：包含铟、镓及锌的氧化物半导体具有以In1- xGa1+xO3(ZnO)m(x是满足-1≤x≤1的值，m为自然数)表示的同系物相(homologous phase)。此外，非专利文献1公开了同系物相的固溶区域(solid solution range)。例如，m＝1的情况下的同系物相的固溶区域在x为-0.33至0.08的范围内，并且m＝2的情况下的同系物相的固溶区域在x为-0.68至0.32的范围内。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
[非专利文献]
[非专利文献1]M.Nakamura,N.Kimizuka,and T.Mohri,“The Phase Relationsin the In2O3-Ga2ZnO4-ZnO System at 1350℃”,J.Solid State Chem.,1991,Vol.93,pp.298-315
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种包括结晶部的金属氧化物膜。另外，本发明的一个方式的目的之一是提供一种物性的稳定性高的金属氧化物膜。另外，本发明的一个方式的目的之一是提供一种电特性得到提高的金属氧化物膜。另外，本发明的一个方式的目的之一是提供一种可以提高场效应迁移率的金属氧化物膜。另外，本发明的一个方式的目的之一是提供一种新颖的金属氧化物膜。另外，本发明的一个方式的目的之一是提供一种包含金属氧化物膜的可靠性高的半导体装置。
另外，本发明的一个方式的目的之一是提供一种可以以低温形成且物性的稳定性高的金属氧化物膜。另外，本发明的一个方式的目的之一是提供一种可以以低温形成且可靠性高的半导体装置。
另外，本发明的一个方式的目的之一是提供一种包含金属氧化物膜并具有柔性的装置。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。可以从说明书、附图、权利要求书等的记载得知并抽取上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包含In、M(M为Al、Ga、Y或Sn)和Zn的金属氧化物膜，该金属氧化物膜包括：第一结晶部以及第二结晶部，第一结晶部具有c轴取向性，并且第二结晶部没有c轴取向性。
另外，本发明的另一个方式是一种包含In、M(M为Al、Ga、Y或Sn)和Zn的金属氧化物膜，该金属氧化物膜包括：第一结晶部以及第二结晶部，第一结晶部具有c轴取向性，第二结晶部没有c轴取向性，第二结晶部的存在比例高于第一结晶部。
另外，本发明的另一个方式是一种包含In、M(M为Al、Ga、Y或Sn)和Zn的金属氧化物膜，该金属氧化物膜包括：第一结晶部以及第二结晶部，第一结晶部具有c轴取向性，第二结晶部没有c轴取向性，在对截面进行电子衍射测量，观察金属氧化物膜的电子衍射图案的情况下，电子衍射图案包括具有起因于第一结晶部的衍射斑点的第一区域、具有起因于第二结晶部的衍射斑点的第二区域，并且，第一区域中的亮度的积分强度比第二区域中的亮度的积分强度大。
在上述方式中，第一区域中的亮度的积分强度优选比第二区域中的亮度的积分强度大1倍且为40倍以下，更优选大1倍且为10倍以下，进一步优选大1倍且为3倍以下。
在上述方式中，金属氧化物膜优选包括浅缺陷态密度的峰值小于5×1012cm-2eV-1的区域。
在上述方式中，优选的是，金属氧化物膜的In、M和Zn的原子个数比为In:M:Zn＝4:2:3附近，并且在In、M和Zn的原子个数的总和中In的原子个数比为4的情况下，M的原子个数比为1.5以上且2.5以下，Zn的原子个数比为2以上且4以下。
另外，本发明的另一个方式是一种半导体装置，该半导体装置包括半导体膜、栅极绝缘膜和栅电极，半导体膜包括上述金属氧化物膜。
另外，本发明的另一个方式是一种包括上述方式中的任一个所述的金属氧化物膜或上述方式的半导体装置的显示装置。
发明效果
根据本发明的一个方式，可以提供一种包括结晶部的金属氧化物膜。另外，根据本发明的一个方式，可以提供一种物性的稳定性高的金属氧化物膜。另外，根据本发明的一个方式，可以提供一种新颖的金属氧化物膜。另外，根据本发明的一个方式，可以提供一种包含金属氧化物膜的可靠性高的半导体装置。
另外，根据本发明的一个方式，可以提供一种可以以低温形成且物性的稳定性高的金属氧化物膜。另外，根据本发明的一个方式，可以提供一种可以以低温形成且可靠性高的半导体装置。
另外，根据本发明的一个方式，可以提供一种包含金属氧化物膜并具有柔性的装置。
附图简要说明
图1A至图1C示出金属氧化物膜的截面TEM图像及截面HR-TEM图像；
图2A至图2C示出金属氧化物膜的截面TEM图像及截面HR-TEM图像；
图3A至图3C示出金属氧化物膜的截面TEM图像及截面HR-TEM图像；
图4A至图4C示出金属氧化物膜的截面TEM图像及截面HR-TEM图像；
图5A至图5C示出金属氧化物膜的截面TEM图像及截面HR-TEM图像；
图6A至图6C示出金属氧化物膜的截面TEM图像及截面HR-TEM图像；
图7A至图7C示出金属氧化物膜的XRD测量结果及电子衍射图案；
图8A至图8C示出金属氧化物膜的XRD测量结果及电子衍射图案；
图9A至图9C示出金属氧化物膜的XRD测量结果及电子衍射图案；
图10A至图10C示出金属氧化物膜的XRD测量结果及电子衍射图案；
图11A至图11C示出金属氧化物膜的XRD测量结果及电子衍射图案；
图12A至图12C示出金属氧化物膜的XRD测量结果及电子衍射图案；
图13A和图13B示出电子衍射图案；
图14说明电子衍射图案的线轮廓；
图15示出电子衍射图案的线轮廓、线轮廓的相对亮度R及光谱的半宽度的示意图；
图16A1、图16A2、图16B1和图16B2示出电子衍射图案及亮度分布；
图17A1、图17A2、图17B1和图17B2示出电子衍射图案及亮度分布；
图18A1、图18A2、图18B1和图18B2示出电子衍射图案及亮度分布；
图19示出根据金属氧化物膜的电子衍射图案估计出的相对亮度；
图20A和图20B示出金属氧化物膜的截面TEM图像以及图像分析之后的截面TEM图像；
图21A和图21B示出金属氧化物膜的截面TEM图像以及图像分析之后的截面TEM图像；
图22A和图22B示出金属氧化物膜的截面TEM图像以及图像分析之后的截面TEM图像；
图23A和图23B示出金属氧化物膜的截面TEM图像以及图像分析之后的截面TEM图像；
图24A和图24B示出金属氧化物膜的截面TEM图像以及图像分析之后的截面TEM图像；
图25A和图25B示出金属氧化物膜的截面TEM图像以及图像分析之后的截面TEM图像；
图26A至图26C示出金属氧化物膜的SIMS测量结果；
图27A至图27C示出晶体管的Id-Vg特性；
图28A和图28B分别示出晶体管的通态电流及S值；
图29示出晶体管的GBT测试结果；
图30A至图30C示出晶体管的Id-Vd特性；
图31示出Id-Vg特性；
图32示出Id-Vg特性；
图33示出界面态密度的计算结果；
图34A和图34B示出Id-Vg特性；
图35示出缺陷态密度的计算结果；
图36示出CPM的测量结果；
图37示出CPM的测量结果；
图38示出CPM的测量结果；
图39A至图39C示出氧化物半导体膜的原子个数比的范围；
图40说明InMZnO4的结晶；
图41说明将氧化物半导体膜用于沟道区域的晶体管的能带；
图42A至图42C是说明半导体装置的俯视图及截面图；
图43A至图43C是说明半导体装置的俯视图及截面图；
图44A和图44B是说明半导体装置的截面图；
图45A和图45B是说明半导体装置的截面图；
图46A和图46B是说明半导体装置的截面图；
图47A和图47B是说明半导体装置的截面图；
图48A和图48B是说明半导体装置的截面图；
图49A和图49B是说明半导体装置的截面图；
图50A和图50B是说明半导体装置的截面图；
图51A和图51B是说明半导体装置的截面图；
图52A和图52B是说明半导体装置的截面图；
图53A至图53C说明带结构；
图54A至图54C是说明半导体装置的俯视图及截面图；
图55A至图55C是说明半导体装置的俯视图及截面图；
图56A至图56C是说明半导体装置的俯视图及截面图；
图57A至图57C是说明半导体装置的俯视图及截面图；
图58A和图58B是说明半导体装置的截面图；
图59A和图59B是说明半导体装置的截面图；
图60A至图60C是说明半导体装置的俯视图及截面图；
图61说明半导体装置的截面；
图62说明半导体装置的截面；
图63说明半导体装置的截面；
图64是示出显示装置的一个方式的俯视图；
图65是示出显示装置的一个方式的截面图；
图66是示出显示装置的一个方式的截面图；
图67是示出显示装置的一个方式的截面图；
图68A至图68D是说明EL层的制造方法的截面图；
图69是说明液滴喷射装置的示意图；
图70是示出显示装置的一个方式的截面图；
图71是示出显示装置的一个方式的截面图；
图72A至图72C说明半导体装置的俯视图及截面图；
图73说明半导体装置的截面；
图74A至图74C是说明显示装置的方框图及电路图；
图75A至图75C是用来说明本发明的一个方式的电路图及时序图；
图76A至图76C是用来说明本发明的一个方式的图表及电路图；
图77A和图77B是用来说明本发明的一个方式的电路图及时序图；
图78A和图78B是用来说明本发明的一个方式的电路图及时序图；
图79A至图79E是用来说明本发明的一个方式的方框图、电路图及波形图；
图80A和图80B是用来说明本发明的一个方式的电路图及时序图；
图81A和图81B是用来说明本发明的一个方式的电路图；
图82A至图82C是用来说明本发明的一个方式的电路图；
图83说明显示模块；
图84A至图84E说明电子设备；
图85A至图85G说明电子设备；
图86A和图86B是说明显示装置的俯视图；
图87示出实施例中的显示装置的显示例子；
图88为说明样品的XRD谱的测定结果的图；
图89A至图89L为说明样品的TEM图像及电子衍射图案的图；
图90A至图90C为说明样品的EDX面分析图像的图。
实施发明的方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，源极和漏极可以相互调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授收，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流(off-state current)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时是指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指：当Vgs为预定的值时的关闭状态；当Vgs为预定的范围内的值时的关闭状态；或者当Vgs为能够获得充分低的关态电流的值时的关闭状态等。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在使该晶体管的漏极电流成为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流。另外，有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，关态电流的单位有时以具有电流/长度的次元的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示在室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示在保证包括该晶体管的半导体装置等的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds时或者包括该晶体管的半导体装置等所使用的Vds时的关态电流。“晶体管的关态电流为I以下”有时是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保证包括该晶体管的半导体装置的可靠性的Vds或包括该晶体管的半导体装置等被使用的Vds下存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，晶体管的阈值电压有时是指：在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根，而标绘出的曲线(Vg-√Id特性)中，在将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
注意，在本说明书等中，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。此外，“半导体”与“绝缘体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书等所记载的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书等所记载的“绝缘体”换称为“半导体”。或者，有时可以将本说明书等所记载的“绝缘体”换称为“半绝缘体”。
另外，在本说明书等中，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。此外，“半导体”和“导电体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。同样地，有时可以将本说明书所记载的“导电体”换称为“半导体”。
注意，在本说明书等中，半导体的杂质是指构成半导体膜的主要成分之外的元素。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，有可能在半导体中形成DOS(Density of State：态密度)，载流子迁移率有可能降低或结晶性有可能降低。在半导体包含氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，有氢(包含于水中)、锂、钠、硅、硼、磷、碳、氮等。在是氧化物半导体的情况下，有时例如由于氢等杂质的混入导致氧缺陷的产生。此外，当半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
实施方式1
<1-1.金属氧化物膜的结构>
本发明的一个方式是包括两种结晶部的金属氧化物膜。结晶部之一种(也称为第一结晶部)是在膜厚度方向(也称为与膜面方向、被形成膜的表面或膜表面垂直的方向)上具有取向性的结晶部，即具有c轴取向性的结晶部。结晶部之另一种(也称为第二结晶部)是没有c轴取向性而在各种方向上取向的结晶部。在本发明的一个方式的金属氧化物膜中，这种两种结晶部混在一起。
注意，以下，为了简单起见，将具有c轴取向性的结晶部和没有c轴取向性的结晶部分别称为第一结晶部和第二结晶部进行说明，但是，有时这些结晶部的结晶性和结晶的大小等没有特别的差异而不能区别。就是说，在本发明的一个方式的金属氧化物膜中，有时可以无区别地描述这些结晶部。
例如，本发明的一个方式的金属氧化物膜包括多个结晶部，存在于膜中的结晶部中的至少一个具有c轴取向性，即可。存在于膜中的结晶部中的没有c轴取向性的结晶部的存在比例也可以比具有c轴取向性的结晶部高。例如，当利用透射电子显微镜观察本发明的一个方式的金属氧化物膜的膜厚度方向的截面时，观察到多个结晶部，其中没有c轴取向性的第二结晶部有时比具有c轴取向性的第一结晶部多。换言之，在本发明的一个方式的金属氧化物膜中，没有c轴取向性的第二结晶部的存在比例较高。
通过使金属氧化物膜中的没有c轴取向性的第二结晶部的存在比例较高，发挥如下良好的效果。
当在金属氧化物膜附近有充分的氧供应源时，没有c轴取向性的第二结晶部有可能被用作氧的扩散路径。因此，当在金属氧化物膜附近有充分的氧供应源时，可以将氧经过没有c轴取向性的第二结晶部供应到具有c轴取向性的第一结晶部。因此，可以减少金属氧化物膜中的氧缺陷量。通过将这种金属氧化物膜适用于晶体管的半导体膜，可以得到高可靠性和高场效应迁移率。
在第一结晶部中，特定的结晶面在膜厚度方向上具有取向性。因此，当在大致垂直于膜的顶面的方向上对包括第一结晶部的金属氧化物膜进行X射线衍射(XRD：X-rayDiffraction)测量时，在指定的衍射角(2θ)处观察到来源于该第一结晶部的衍射峰值。另一方面，即使金属氧化物膜包括第一结晶部,也由于支撑衬底所导致的X射线的散乱或背景噪声的上升而有时观察不到充分的衍射峰值。根据金属氧化物膜中的第一结晶部的存在比例而衍射峰值的高度(强度)变大，这有可能用于推测金属氧化物膜的结晶性的指标。
另外，作为金属氧化物膜的结晶性的评价方法之一，可以举出电子衍射法。例如，当对截面进行电子衍射测量，观察本发明的一个方式的金属氧化物膜的电子衍射图案时，观察到具有起因于第一结晶部的衍射斑点的第一区域、以及具有起因于第二结晶部的衍射斑点的第二区域。
具有起因于第一结晶部的衍射斑点的第一区域来源于具有c轴取向部的结晶部。另一方面，具有起因于第二结晶部的衍射斑点的第二区域来源于没有取向性的结晶部或在所有方向上无序地取向的结晶部。因此，有时，根据用于电子衍射的电子束径，即观察区域的面积，观察到不同的图案。在本说明书等中，将以1nmΦ以上且100nmΦ以下的电子束径进行测量的电子衍射称为纳米束电子衍射(NBED：Nano Beam Electron Diffraction)。
注意，也可以利用与NBED不同的方法评价本发明的一个方式的金属氧化物膜的结晶性。作为金属氧化物膜的结晶性的评价方法的例子，可以举出电子衍射、X射线衍射、中子衍射等。在电子衍射中，除了上述NBED以外，还可以适当地使用透射电子显微镜(TEM：Transmission Electron Microscopy)、扫描型电子显微镜(SEM：Scanning ElectronMicroscopy)、会聚束电子衍射(CBED：Convergent Beam Electron Diffraction)、选区电子衍射(SAED：Selected Area Electron Diffraction)等。
在NBED中，在电子束径较大的条件(例如，25nmΦ以上且100nmΦ以下或50nmΦ以上且100nmΦ以下)下的纳米束电子衍射图案中，观察到环状的图案。该环状的图案有时在径向方向上有亮度分布。另一方面，在NBED中，在电子束径较小的条件(例如，1nmΦ以上且10nmΦ以下)下的电子衍射图案中，有时在上述环状的图案位置上观察到分布在圆周方向(也称为θ方向)上的多个斑点。就是说，在电子束径较大的条件下观察到的环状的图案是由上述多个斑点的集合体形成的。
<1-2.金属氧化物膜的结晶性的评价>
以下，制造其条件互不相同的六个形成有金属氧化物膜的样品(样品A1至样品A6)，对其结晶性进行评价。首先，说明样品A1至样品A6的制造方法。
[样品A1]
样品A1是在玻璃衬底上形成有厚度为100nm左右的金属氧化物膜的样品。该金属氧化物膜包含铟、镓及锌。样品A1的金属氧化物膜的形成条件为如下：将衬底加热为170℃；将流量为140sccm的氩气体和流量为60sccm的氧气体导入溅射装置的处理室中；将压力设定为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。有时将相对于气体流量整体的氧流量的比例记载为氧流量比。样品A1的制造条件下的氧流量比为30％。
[样品A2]
样品A2是在玻璃衬底上形成有厚度为100nm左右的金属氧化物膜的样品。样品A2的金属氧化物膜的形成条件为如下：将衬底加热为170℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中。样品A2的制造条件下的氧流量比为10％。氧流量比以外的条件与上述样品A1的条件相同。
[样品A3]
样品A3是在玻璃衬底上形成有厚度为100nm左右的金属氧化物膜的样品。样品A3的金属氧化物膜的形成条件为如下：将衬底加热为130℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中。样品A3的制造条件下的氧流量比为10％。衬底温度和氧流量比以外的条件与上述样品A1的条件相同。
[样品A4]
样品A4是在玻璃衬底上形成有厚度为100nm左右的金属氧化物膜的样品。样品A4中的金属氧化物膜的形成条件为如下：将衬底加热为100℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中。样品A4的制造条件下的氧流量比为10％。衬底温度和氧流量比以外的条件与上述样品A1的条件相同。
[样品A5]
样品A5是在玻璃衬底上形成有厚度为100nm左右的金属氧化物膜的样品。样品A5中的金属氧化物膜的形成条件为如下：将衬底加热为70℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中。样品A5的制造条件下的氧流量比为10％。衬底温度和氧流量比以外的条件与上述样品A1的条件相同。
[样品A6]
样品A6是在玻璃衬底上形成有厚度为100nm左右的金属氧化物膜的样品。样品A6中的金属氧化物膜的形成条件为如下：衬底温度为室温(例如是20℃以上且30℃以下。在表1中，将室温记载为R.T.)；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中。样品A6的制造条件下的氧流量比为10％。衬底温度和氧流量比以外的条件与上述样品A1的条件相同。
表1示出样品A1至样品A6的制造条件。
[表1]
靶材[原子个数比] 衬底温度[℃] 压力[Pa] 氧流量比[％]
样品A1 In:Ga:Zn＝4:2:4.1 170 0.6 30
样品A2 In:Ga:Zn＝4:2:4.1 170 0.6 10
样品A3 In:Ga:Zn＝4:2:4.1 130 0.6 10
样品A4 In:Ga:Zn＝4:2:4.1 100 0.6 10
样品A5 In:Ga:Zn＝4:2:4.1 70 0.6 10
样品A6 In:Ga:Zn＝4:2:4.1 R.T. 0.6 10
接着，对上述制造的样品A1至样品A6的结晶性进行评价。在本实施方式中，通过进行截面TEM观察、XRD测量及电子衍射，评价结晶性。
[截面TEM观察]
图1A至图6C示出样品A1至样品A6的截面TEM观察结果。注意，图1A和图1B是样品A1的截面TEM图像，图2A和图2B是样品A2的截面TEM图像，图3A和图3B是样品A3的截面TEM图像，图4A和图4B是样品A4的截面TEM图像，图5A和图5B是样品A5的截面TEM图像，图6A和图6B是样品A6的截面TEM图像。
图1C是样品A1的截面的高分辨率透射电子显微镜(HR-TEM：High Resolution-TEM)图像，图2C是样品A2的截面HR-TEM图像，图3C是样品A3的截面HR-TEM图像，图4C是样品A4的截面HR-TEM图像，图5C是样品A5的截面HR-TEM图像，图6C是样品A6的截面HR-TEM图像。在进行截面HR-TEM图像观察时，可以利用球面像差校正(Spherical AberrationCorrector)功能。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等观察Cs校正高分辨率TEM图像。
如图1A至图5C所示，在样品A1至样品A5中，观察到原子在膜厚度方向上排列为层状的结晶部。尤其是，在HR-TEM图像中，容易观察到原子排列为层状的结晶部。如图6A至图6C所示，在样品A6中，难以观察到原子在膜厚度方向上排列为层状的样子。样品A1中的原子在膜厚度方向上排列为层状的区域的比例最高，按样品A2、样品A3、样品A4、样品A5的顺序原子在膜厚度方向上排列为层状的区域的比例似乎低。
[XRD测量]
接着，对各样品的XRD测量结果进行说明。
图7A示出样品A1的XRD测量结果，图8A示出样品A2的XRD测量结果，图9A示出样品A3的XRD测量结果，图10A示出样品A4的XRD测量结果，图11A示出样品A5的XRD测量结果，图12A示出样品A6的XRD测量结果。
在XRD测量中，使用out-of-plane法之一的粉末法(也称为θ-2θ法)。θ-2θ法是如下方法：在改变X射线的入射角的同时，使与X射线源对置地设置的检测器的角度与入射角相同，来测量出X射线衍射强度的方法。另外，也可以使用out-of-plane法之一的GIXRD(Grazing-Incidence XRD：掠入射XRD)法(也称为薄膜法或Seemann-Bohlin(西曼-波林)法)，其中以从膜表面0.40°左右的角度使X射线入射，改变检测器的角度来测量出X射线衍射强度。在图7A、图8A、图9A、图10A、图11A及图12A中，纵轴以任意单位表示衍射强度，横轴表示角度2θ。
如图7A、图8A、图9A及图10A所示，在样品A1至样品A4中，观察到2θ＝31°附近的衍射强度的峰值。另一方面，如图11A及图12A所示，在样品A5及样品A6中，难以观察到2θ＝31°附近的衍射强度的峰值，或者2θ＝31°附近的衍射强度的峰值极小或者没有2θ＝31°附近的衍射强度的峰值。
观察到衍射强度的峰值的衍射角(2θ＝31°附近)与单晶InGaZnO4的结构模型中的(009)面的衍射角一致。由于观察到上述峰值，而可以确认到样品A1至样品A4具有其c轴在膜厚度方向上取向的结晶部(以下，也称为具有c轴取向性的结晶部或第一结晶部)。另外，根据强度比较可知，样品A1的具有c轴取向性的结晶部的存在比例最高，按样品A2、样品A3、样品A4的顺序具有c轴取向性的结晶部的存在比例降低。关于样品A5及样品A6，根据XRD测量难以判断是否包括具有c轴取向性的结晶部。
根据该结果可知：成膜时的衬底温度越高或成膜时的氧流量比越大，具有c轴取向性的结晶部的存在比例越高。
[电子衍射]
接着，说明对样品A1至样品A6进行电子衍射测量的结果。在电子衍射测量中，取得以垂直于各样品的截面的方式入射电子束时的电子衍射图案。作为电子束径，采用1nmΦ及100nmΦ。
在电子衍射中，除了在入射的电子束径较大的情况以外，还在样品的厚度较大的情况下，电子衍射图案具有纵深方向的信息。因此，通过减小电子束径及样品的纵深方向的厚度，可以得到局部区域的信息。另一方面，在样品的纵深方向的厚度过小的情况(例如，样品的纵深方向的厚度为5nm以下)下，只能得到极微小的区域的信息。因此，在结晶存在于极微小的区域时，所得到的电子衍射图案有时与单晶的电子衍射图案相同。当极微小的区域的分析不是目的时，优选将样品的纵深方向的厚度例如设定为10nm以上且100nm以下，典型的是，设定为10nm以上且50nm以下。
图7B和图7C示出样品A1的电子衍射图案，图8B和图8C示出样品A2的电子衍射图案，图9B和图9C示出样品A3的电子衍射图案，图10B和图10C示出样品A4的电子衍射图案，图11B和图11C示出样品A5的电子衍射图案，图12B和图12C示出样品A6的电子衍射图案。
图7B和图7C、图8B和图8C、图9B和图9C、图10B和图10C、图11B和图11C、图12B和图12C所示的电子衍射图案是为了明确起见电子衍射图案而调整了对比度的图像数据。在图7B和图7C、图8B和图8C、图9B和图9C、图10B和图10C、图11B和图11C、图12B和图12C中，中央的最亮的亮点是起因于入射的电子束的，是电子衍射图案的中心(也称为直接斑点或透过波)。
另外，如图7B所示，在入射的电子束径为1nmΦ时，观察到分布为圆周状的多个斑点，由此可知在样品A1的金属氧化物膜中，多个极微小且面方位在各种方向取向的结晶部混在一起。如图7C所示，在入射的电子束径为100nmΦ时，可以确认到来自该多个结晶部的衍射斑点连接而其亮度被平均化，形成环状的衍射图案。另外，在图7C中，观察到其半径互不相同的两个环状衍射图案。在此，按半径小的顺序将这些衍射图案称为第一环、第二环。可以确认到第一环的亮度比第二环高。另外，在与第一环重叠的位置上确认到亮度高的两个斑点(第一区域)。
该第一区域和第一环的中心之间的在径向方向上的距离与单晶InGaZnO4的结构模型中的(009)面的衍射斑点和其中心之间的在径向方向上的距离大致一致。第一区域是起因于c轴取向性的衍射斑点。
如图7C所示，观察到环状的衍射图案，由此可以换称为：在样品A1的金属氧化物膜中，存在在各种方向上取向的结晶部(以下，也称为没有c轴取向性的结晶部或第二结晶部)。
由于两个第一区域以相对于电子衍射图案的中心点对称的方式配置，并且其亮度大致相同，因此可以推测两个第一区域具有双重对称性。另外，如上所述，两个第一区域是起因于c轴取向性的衍射斑点，连接两个第一区域与中心的直线的方向与结晶部的c轴的方向一致。因为在图7C中，上下方向是膜厚度方向，所以可知在样品A1的金属氧化物膜中，存在其c轴在膜厚度方向上取向的结晶部。
如此，可以确认到样品A1的金属氧化物膜是其中具有c轴取向性的结晶部和没有c轴取向性的结晶部混在一起的膜。
图8B和图8C、图9B和图9C、图10B和图10C、图11B和图11C、图12B和图12C所示的电子衍射图案中的结果与图7B和图7C所示的电子衍射图案大致相同。但是，关于起因于c轴取向性的两个斑点(第一区域)的亮度，样品A1最高，按样品A2、样品A3、样品A4、样品A5、样品A6的顺序降低，可知样品A1的具有c轴取向性的结晶部的存在比例最高，按样品A2、样品A3、样品A4、样品A5、样品A6的顺序具有c轴取向性的结晶部的存在比例降低。
[金属氧化物膜的结晶性的定量化方法]
接着，使用图13A至图15说明金属氧化物膜的结晶性的定量化方法的一个例子。
首先，准备电子衍射图案(参照图13A)。
图13A是在使用100nm的电子束径对厚度为100nm的金属氧化物膜进行测量时的电子衍射图案，图13B是对图13A所示的电子衍射图案进行对比调整之后的电子衍射图案。
在图13B中，在直接斑点的上下观察到两个明显的斑点(第一区域)。这两个斑点(第一区域)是与InGaZnO4的结构模型中的(00l)面相对应的衍射斑点，即起因于具有c轴取向性的结晶部。另一方面，除了上述第一区域以外，在第一区域的大致同心圆上观察到彼此重叠的亮度较低的环状图案(第二区域)。该环状的图案是由于电子束径为100nm而起因于没有c轴取向性的结晶部(第二结晶部)的结构的斑点被平均化而成的。
在此，在电子衍射图案中，以重叠的方式观察到具有起因于具有c轴取向性的结晶部的衍射斑点的第一区域、具有起因于第二结晶部的衍射斑点的第二区域。因此，通过取得包括第一区域的线轮廓以及包括第二区域的线轮廓并进行比较，可以进行金属氧化物膜的结晶性的定量化。
首先，使用图14说明包括第一区域的线轮廓以及包括第二区域的线轮廓。
图14是在对InGaZnO4的结构模型中的(100)面照射电子束时得到的电子衍射的模拟图案中附上区域A-A’、区域B-B’及区域C-C’的辅助线的图。
图14所示的区域A-A’包括经过起因于具有c轴取向性的第一结晶部的两个衍射斑点和直接斑点的直线。图14所示的区域B-B’及区域C-C’都包括经过没有观察到起因于具有c轴取向性的第一结晶部的衍射斑点的区域和直接斑点的直线。区域A-A’和区域B-B’相交时的角度或区域A-A’和区域C-C’相交时的角度为34°附近，具体而言，30°以上且38°以下，优选为32°以上且36°以下，更优选为33°以上且35°以下，即可。
按照金属氧化物膜的结构，线轮廓呈现图15所示的趋势。图15示出各结构的线轮廓的概念图、相对亮度R、以及根据电子衍射图案可以得到的起因于c轴取向性的光谱的半宽度(FWHM：Full Width at Half Maximum(半高全宽))。
图15所示的相对亮度R是指区域A-A’中的亮度的积分强度除以区域B-B’中的亮度的积分强度或区域C-C’中的亮度的积分强度而得到的值。区域A-A’、区域B-B’及区域C-C’中的亮度的积分强度是指除去出现在中央位置的直接斑点以及起因于该直接斑点的背景噪声得到的值。
通过计算出相对亮度R，可以定量地规定c轴取向性的强度。例如，如图15所示，在单晶金属氧化物膜中，区域A-A’的起因于具有c轴取向性的第一结晶部的衍射斑点的峰值强度大，在区域B-B’及区域C-C’中观察不到起因于具有c轴取向性的第一结晶部的衍射斑点，因此，相对亮度R极高，为大于1。另外，关于相对亮度R，单晶的金属氧化物的相对亮度最高，按只有CAAC(后面将说明CAAC的详细)、CAAC+nanocrystal、nanocrystal金属氧化物膜、amorphous金属氧化物膜的顺序降低。尤其是，没有特定的取向性的nanocrystal金属氧化物膜及amorphous金属氧化物膜的相对亮度R为1。
在结晶的周期性较高的结构中，起因于具有c轴取向性的第一结晶部的光谱强度变大，且该光谱的半宽度也变小。因此，单晶金属氧化物膜半宽度最小，按只有CAAC、CAAC+nanocrystal、nanocrystal金属氧化物膜的顺序半宽度增大，amorphous金属氧化物膜的半宽度非常大，所以具有被称为光晕的分布。
[利用线轮廓的分析]
如上所述，第一区域的亮度的积分强度与第二区域的亮度的积分强度之间的强度比是对具有取向性的结晶部的存在比例的推测来说是重要的信息。
于是，利用线轮廓对上述样品A1至样品A6的电子衍射图案进行分析。
图16A1、图16A2示出利用线轮廓的样品A1分析结果，图16B1、图16B2示出利用线轮廓的样品A2分析结果，图17A1、图17A2示出利用线轮廓的样品A3分析结果，图17B1、图17B2示出利用线轮廓的样品A4分析结果，图18A1、图18A2示出利用线轮廓的样品A5分析结果，图18B1、图18B2示出利用线轮廓的样品A6分析结果。
图16A1是对图7C所示的电子衍射图案附上区域A-A’、区域B-B’及区域C-C’的电子衍射图案，图16B1是对图8C所示的电子衍射图案附上区域A-A’、区域B-B’及区域C-C’的电子衍射图案，图17A1是对图9C所示的电子衍射图案附上区域A-A’、区域B-B’及区域C-C’的电子衍射图案，图17B1是对图10C所示的电子衍射图案附上区域A-A’、区域B-B’及区域C-C’的电子衍射图案，图18A1是对图11C所示的电子衍射图案附上区域A-A’、区域B-B’及区域C-C’的电子衍射图案，图18B1是对图12C所示的电子衍射图案附上区域A-A’、区域B-B’及区域C-C’的电子衍射图案。
可以以出现在电子衍射图案的中心位置的直接斑点的亮度进行归一化来求得区域A-A’、区域B-B’及区域C-C’。另外，由此可以进行各样品的相对比较。
另外，当算出亮度分布时，通过减去起因于来自样品的非弹性散射等的亮度成分作为背景噪声，可以进行准确度更高的比较。在此，起因于非弹性散射的亮度成分呈现在径向方向上极宽的分布，因此也可以以直线近似算出背景噪声的亮度。例如，可以减去位于沿着对象的峰值的两侧的曲线划的直线的低亮度一侧的区域作为背景噪声。
在此，根据利用上述方法减去背景噪声的数据计算出区域A-A’、区域B-B’及区域C-C’中的亮度的积分强度。并且，求得区域A-A’的亮度的积分强度除以区域B-B’的亮度的积分强度或区域C-C’的亮度的积分强度的值，作为相对亮度R。
图19示出样品A1至样品A6的相对亮度R。在图19中，利用图16A2、图16B2、图17A2、图17B2、图18A2和图18B2所示的亮度分布中的位于直接斑点之左右的峰值，求得区域A-A’的亮度的积分强度除以区域B-B’的亮度的积分强度的值、以及区域A-A’的亮度的积分强度除以区域C-C’的亮度的积分强度的值。
如图19所示，样品A1至样品A6的相对亮度R为如下。
·样品A1的相对亮度R＝25.00
·样品A2的相对亮度R＝9.55
·样品A3的相对亮度R＝3.04
·样品A4的相对亮度R＝1.60
·样品A5的相对亮度R＝1.32
·样品A6的相对亮度R＝1.05
注意，上述相对亮度R是4个位置上的亮度的平均值。如此，样品A1的相对亮度R最高，按样品A2、样品A3、样品A4、样品A5、样品A6的顺序相对亮度R降低。
在将本发明的一个方式的金属氧化物膜用于晶体管的被形成沟道的半导体膜时，优选使用其相对亮度R大于1且为40以下、优选大于1且为10以下、更优选大于1且为3以下的金属氧化物膜。通过将这种金属氧化物膜用于半导体膜，可以同时实现电特性高的稳定性以及栅极电压较低的区域中的高场效应迁移率。
<1-3.结晶部的存在比例>
通过分析截面TEM图像，可以估计出金属氧化物膜中的结晶部的存在比例。
首先，说明图像分析的方法。作为图像分析的方法，对以高分辨率成像的TEM图像进行二维快速傅里叶变换(FFT：Fast Fourier Transform)处理而得到FFT图像。对所得到的FFT图像以残留具有周期性的范围并除去其他范围的方式进行掩模处理。然后，对进行了掩模处理的FFT图像进行二维快速傅立叶逆变换(IFFT：Inverse Fast FourierTransform)处理而取得FFT滤波图像。
由此，可以得到仅抽出结晶部的实空间图像。在此，根据残留的图像的面积的比例可以估计出结晶部的存在比例。另外，通过从用于计算的区域的面积(也称为原来的图像的面积)减去残留的图像的面积，可以估计出结晶部以外的部分的存在比例。
图20A示出样品A1的截面TEM图像，图20B示出在对样品A1的截面TEM图像进行图像分析之后得到的图像。图21A示出样品A2的截面TEM图像，图21B示出在对样品A2的截面TEM图像进行图像分析之后得到的图像。图22A示出样品A3的截面TEM图像，图22B示出在对样品A3的截面TEM图像进行图像分析之后得到的图像。图23A示出样品A4的截面TEM图像，图23B示出在对样品A4的截面TEM图像进行图像分析之后得到的图像。图24A示出样品A5的截面TEM图像，图24B示出在对样品A5的截面TEM图像进行图像分析之后得到的图像。图25A示出样品A6的截面TEM图像，图25B示出在对样品A6的截面TEM图像进行图像分析后得到的图像。
在图像分析后得到的图像中，金属氧化物膜中的表示为白色的区域对应于包括具有取向性的结晶部的区域，表示为黑色的区域对应于包括没有取向性的结晶部或在各种方向上取向的结晶部的区域。
根据图20B所示的结果，样品A1中的除包括具有取向性的结晶部的区域以外的部分的比例为43.1％左右。根据图21B所示的结果，样品A2中的除包括具有取向性的结晶部的区域以外的部分的比例为47.1％左右。根据图22B所示的结果，样品A3中的除包括具有取向性的结晶部的区域以外的部分的比例为61.7％左右。根据图23B所示的结果，样品A4中的除包括具有取向性的结晶部的区域以外的面积的比例为76.5％左右。根据图24B所示的结果，样品A5中的除包括具有取向性的结晶部的区域以外的部分的比例为82.0％左右。根据图25B所示的结果，样品A6中的除包括具有取向性的结晶部的区域以外的部分的比例为89.5％左右。
当这样估计出的金属氧化物膜中的除具有取向性的结晶部以外的部分的比例为5％以上且低于40％时，其金属氧化物膜是具有极高的结晶性的膜，不容易形成氧缺陷，其电特性非常稳定，所以是优选的。另一方面，当金属氧化物膜中的除具有取向性的结晶部以外的部分的比例为40％以上且低于100％，优选为60％以上且90％以下时，在该金属氧化物膜中，具有取向性的结晶部和没有取向性的结晶部以适当的比例混在一起，所以可以同时实现电特性的稳定化和高迁移率化。
在此，可以将在截面TEM图像或根据截面TEM图像的图像分析等明显地确认的结晶部以外的区域称为Lateral Growth Buffer Region(LGBR)。
<1-4.向金属氧化物膜的氧扩散>
以下，对评价向金属氧化物膜的氧的扩散的容易性的结果进行说明。
在此，制造以下的三个样品(样品B1至样品B3)。
[样品B1]
首先，利用与上述样品A1相同的方法在玻璃衬底上形成厚度为50nm左右的金属氧化物膜。接着，利用等离子体CVD法在金属氧化物膜上层叠形成厚度为30nm左右的氧氮化硅膜、厚度为100nm左右的氧氮化硅膜、厚度为20nm左右的氧氮化硅膜。注意，在以下的说明中，有时将金属氧化物膜和氧氮化硅膜分别记载为OS和GI。
接着，在氮气气氛下，以350℃进行加热处理1小时。
接着，利用溅射法形成厚度为5nm的In-Sn-Si氧化物膜。
接着，对氧氮化硅膜进行氧添加处理。在如下条件下进行氧添加处理：使用灰化装置；衬底温度为40℃；将流量为150sccm的氧气体(16O)和流量为100sccm的氧气体(18O)导入处理室内；将压力设定为15Pa；以及以对衬底一侧施加偏压的方式对设置于灰化装置内的平行板电极之间供应4500W的RF功率600秒。因为氧氮化硅膜以主要成分的水平包含氧气体(16O)，所以为了准确地测量出由于氧添加处理添加的氧量，利用氧气体(18O)。
接着，利用等离子体CVD法形成厚度为100nm左右的氮化硅膜。
[样品B2]
样品B2是以其金属氧化物膜的成膜条件与样品B1不同的方式制造的样品。在样品B2中，利用以与上述样品A3相同的方法形成厚度为50nm左右的金属氧化物膜。
[样品B3]
样品B3是以其金属氧化物膜的成膜条件与样品B1不同的方式制造的样品。在样品B3中，利用以与上述样品A6相同的方法形成厚度为50nm左右的金属氧化物膜。
通过以上的工序，制造样品B1至样品B3。
[SIMS分析]
利用SIMS(Secondary Ion Mass Spectrometry)分析测量出样品B1至样品B3的18O浓度。在SIMS分析中，采用如下三个条件：对上述制造的样品B1至样品B3不进行加热的条件；在氮气气氛下，以350℃对样品B1至样品B3进行加热处理1小时的条件；以及在氮气气氛下，以450℃对样品B1至样品B3进行加热处理1小时的条件。
图26A至图26C示出SIMS测量结果。图26A至图26C示出包括GI及OS的区域的分析结果。图26A至图26C示出从衬底一侧(也称为SSDP(Substrate Side Depth Profile)-SIMS)进行分析的结果。
在图26A至图26C中，灰色虚线是不进行加热处理的条件的分布，黑色虚线是进行350℃的加热处理的条件的分布，黑色实线是进行450℃的加热处理的条件的分布。
在样品B1至样品B3的每一个中，可以确认到18O扩散到GI中且18O扩散到OS中。另外，可以确认到：在样品B3中的18O扩散位置最深，按样品B2、样品B1的顺序18O扩散的位置从深到浅。另外，可以确认到：通过进行350℃及450℃的加热处理，18O扩散到更深的位置上。
根据以上的结果可以确认到：其中具有取向性的结晶部和没有取向性的结晶部混在一起且具有取向性的结晶部的存在比例低的金属氧化物膜是氧容易透过的膜，换言之，氧容易扩散的膜。另外，可以确认到：通过进行350℃或450℃的加热处理，GI膜中的氧扩散到OS中。
以上的结果表示：具有取向性的结晶部的存在比例(密度)越高，在厚度方向上氧越不容易扩散，并且该密度越低在厚度方向上氧越容易扩散。关于金属氧化物膜中的氧的扩散容易性，可以进行如下的考察。
在其中具有取向性的结晶部和没有取向性的极微小的结晶部混在一起的金属氧化物膜中，在截面观察图像中可以明显地确认的结晶部以外的区域(LGBR)会成为氧容易扩散的区域，即成为氧的扩散路径。因此，可认为：在金属氧化物膜附近具有充分的氧供应源的情况下，氧经过LGBR容易扩散到具有取向性的结晶部，因此可以减少膜中的氧缺陷量。
例如，通过以与金属氧化物膜接触的方式设置容易释放氧的氧化膜并进行加热处理，从该氧化膜释放的氧由于LGBR而在金属氧化物膜的厚度方向上扩散。并且，氧有可能经过LGBR从横方向扩散到具有取向性的结晶部。由此，充分的氧扩散到金属氧化物膜中的具有取向性的结晶部以及除此之外的区域，而可以有效地减少膜中的氧缺陷。
例如，在金属氧化物膜中存在不与金属原子键合的氢原子的情况下，有时该氢原子和氧原子键合，形成OH并被固定化。于是，以低温进行成膜来形成一定量(例如，1×1017cm-3左右)的氢原子被金属氧化物膜中的氧缺陷(Vo)俘获的状态(也称为VoH)，由此抑制OH的形成。另外，因为VoH产生载流子，所以处于一定量的载流子存在于金属氧化物膜中的状态。由此，可以形成载流子密度得到提高的金属氧化物膜。在成膜时，氧缺陷也同时形成，但是，如上所述，经过LGBR导入氧可以减少上述氧缺陷。通过这样的方法，可以形成载流子密度较高且氧缺陷充分减少了的金属氧化物膜。
另外，因为具有取向性的结晶部以外的区域在成膜时构成没有取向性的极微小的结晶部，所以在金属氧化物膜中观察不到明显的晶界。该极微小的结晶部位于具有取向性的多个结晶部之间。该极微小的结晶部由于成膜时的热而在横方向上生成，由此与相邻的具有取向性的结晶部键合。该极微小的结晶部还被用作产生载流子的区域。由此可认为：通过将具有这样结构的金属氧化物膜适用于晶体管，可以显著地提高晶体管的场效应迁移率。
另外，优选的是，在形成金属氧化物膜，在其上形成氧化硅膜等氧化物绝缘膜之后，在氧气气氛下进行等离子体处理。由于这样的处理，除了可以对膜中供应氧以外，还可以降低氢浓度。例如，在等离子体处理中，有时残留在处理室内的氟也同时掺杂到金属氧化物膜中。该氟以带负电荷的氟原子的状态存在，由于库仑力而与带正电荷的氢原子键合，形成HF。在该等离子体处理中，HF释放到金属氧化物膜的外部，其结果是，可以降低金属氧化物膜中的氢浓度。另外，在等离子体处理中，有时氧原子和氢键合成H2O而释放到膜的外部。
另外，考虑在金属氧化物膜上层叠氧化硅膜(或氧氮化硅膜)的结构。氧化硅膜中的氟有可能与膜中的氢键合并以电中性的HF的状态存在，因此不影响到金属氧化物膜的电特性。有时产生Si-F键合，这也是电中性的。氧化硅膜中的HF被认为不影响到氧的扩散。
可认为：由于以上的机理而减少金属氧化物膜中的氧缺陷，且减少膜中的不与金属原子键合的氢，因此可以提高可靠性。另外，可以认为在金属氧化物膜的载流子浓度为一定程度以上时，电特性得到提高。
<1-5.晶体管的电特性>
以下，说明制造包含上述样品A1、样品A3及样品A6的金属氧化物膜的晶体管，对其电特性进行测量的结果。
作为晶体管的结构采用在实施方式2中例示出的图44A和图44B的结构。在此，制造其半导体膜的形成条件互不相同的样品C1至样品C3。
样品C1至样品C3是形成有如下尺寸互不相同的5种晶体管的样品：沟道长度L为2μm，沟道宽度W为3μm的晶体管；沟道长度L为2μm，沟道宽度W为20μm的晶体管；沟道长度L为3μm，沟道宽度W为50μm的晶体管；沟道长度L为3μm，沟道宽度W为3μm的晶体管；以及沟道长度L为6μm，沟道宽度W为50μm的晶体管。
[晶体管的制造]
首先，使用溅射装置在玻璃衬底上形成厚度为10nm的钛膜和厚度为100nm的铜膜。接着，利用光刻法对该导电膜进行加工。
接着，在衬底及导电膜上层叠形成四个绝缘膜。在真空中，利用等离子体增强化学气相沉积(PECVD)装置，连续地形成绝缘膜。作为绝缘膜从底部依次使用厚度为50nm的氮化硅膜、厚度为300nm的氮化硅膜、厚度为50nm的氮化硅膜、厚度为50nm的氧氮化硅膜。
接着，在绝缘膜上形成氧化物半导体膜，将该氧化物半导体膜加工为岛状，由此形成半导体层。作为氧化物半导体膜，形成厚度为40nm的氧化物半导体膜。
在样品C1中，用于氧化物半导体膜的金属氧化物膜的形成条件与样品A1相同。就是说，形成条件为如下：衬底温度为170℃；将流量为140sccm的氩气体和流量为60sccm的氧气体导入溅射装置的处理室中；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。氧流量比为30％。厚度为40nm左右。
在样品C2中，用于氧化物半导体膜的金属氧化物膜的形成条件与样品A3相同。就是说，形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。氧流量比为10％。厚度为40nm左右。
在样品C3中，用于氧化物半导体膜的金属氧化物膜的形成条件与样品A6相同。就是说，形成条件为如下：衬底温度为室温(R.T.)；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。氧流量比为10％。厚度为40nm左右。
接着，在绝缘膜及半导体层上形成绝缘膜。作为绝缘膜，利用PECVD装置形成厚度为150nm的氧氮化硅膜。
接着，进行加热处理。作为该加热处理，在氮和氧的混合气体气氛下以350℃进行1小时的加热处理。
接着，在绝缘膜的所希望的区域中形成开口部。作为开口部的形成方法，使用干蚀刻法。
接着，以覆盖开口部的方式在绝缘膜上形成厚度为100nm的氧化物半导体膜，将该氧化物半导体膜加工为岛状，由此形成导电膜。在形成导电膜之后，连续地对与导电膜的下侧接触的绝缘膜进行加工，由此形成绝缘膜。
作为导电膜，依次形成厚度为10nm的氧化物半导体膜、厚度为50nm的氮化钛膜、厚度为100nm的铜膜。氧化物半导体膜的形成条件为如下：衬底温度为170℃；将流量为200sccm的氧气体导入溅射装置的处理室中；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。利用溅射装置形成氮化钛膜和铜膜。
接着，从氧化物半导体膜、绝缘膜及导电膜上进行等离子体处理。使用PECVD装置，在衬底温度为220℃且氩气体和氮气体的混合气氛下进行等离子体处理。
接着，在氧化物半导体膜、绝缘膜及导电膜上形成绝缘膜。作为绝缘膜，利用PECVD装置层叠形成厚度为100nm的氮化硅膜及厚度为300nm的氧氮化硅膜。
接着，在形成的绝缘膜上形成掩模，使用该掩模在绝缘膜中形成开口部。
接着，以填充开口部的方式形成导电膜，将该导电膜加工为岛状，由此形成将成为源电极及漏电极的导电膜。作为该导电膜，利用溅射装置形成厚度为10nm的钛膜和厚度为100nm的铜膜。
接着，在绝缘膜及导电膜上形成绝缘膜。作为绝缘膜，使用厚度为1.5μm的丙烯酸类感光树脂膜。
通过上述步骤，制造样品C1至样品C3。
[晶体管的Id-Vg特性]
接着，测量出上述制造的样品C1至样品C3的晶体管的Id-Vg特性。测量出沟道长度L为2μm且沟道宽度W为3μm的晶体管的Id-Vg特性。
另外，晶体管的Id-Vg特性的测量条件为如下：以每次增加0.25V的方式从-10V至+10V改变施加到被用作第一栅电极的导电膜的电压(下面也称为栅极电压(Vg))、以及施加到被用作第二栅电极的导电膜的电压(也称为Vbg)。将施加到被用作源电极的导电膜的电压(以下，也称为源极电压(Vs))设定为0V(comm)，将施加到被用作漏电极的导电膜的电压(以下，也称为漏极电压(Vd))设定为0.1V或20V。
图27A、图27B和图27C分别示出样品C1、样品C2及样品C3的Id-Vg特性结果。在图27A至图27C中，第一纵轴表示Id(A)，第二纵轴表示场效应迁移率(μFE(cm2/Vs))，横轴表示Vg(V)。
如图27A至图27C所示，样品C1至样品C3都具有良好的电特性。关于场效应迁移率，样品C3最高，按样品C2、样品C1的顺序降低，尤其是，在样品C3中，在Vg较低(例如，Vg为5V以下)的范围内，其趋势很明显。
就是说，可以确认到：在将本发明的一个方式的其中具有取向性的结晶部和没有取向性的结晶部混在一起的金属氧化物膜用于其中形成沟道的半导体层时，晶体管具有高场效应迁移率。尤其是，可以确认倒在栅极电压较低的条件下，具有高场效应迁移率及大漏极电流。
[晶体管的通态电流及S值]
接着，对形成在样品C1至样品C3中的沟道长度L为2μm且沟道宽度W为20μm的晶体管的通态电流(on-state current)及S值进行比较。S值是指源电极和漏电极之间的电流(亚阈值电流)增加一个数量级时所需的栅极电压，S值越小，亚阈值电流相对于栅极电压的斜率越大，开关特性就越好。
图28A示出各样品中的晶体管的通态电流的测量结果。在此，测量出在栅极电压Vg为10V且漏极电压Vd为5V时的漏极电流。图28B示出各样品中的晶体管的S值的测量结果。
如图28A所示，关于通态电流，样品C3最大，按样品C2、样品C1的顺序减小。另外，如图28B所示，关于S值，样品C3最小，按样品C2、样品C1的顺序增大。
根据以上的结果可知：通过采用在低温且低氧流量的条件下形成金属氧化物膜，氧透过性得到提高，在晶体管的制造工序中扩散的氧量增大，因此金属氧化物膜中及金属氧化物膜和绝缘膜之间的界面的氧缺陷等缺陷减少。并且可知，由于这样的效果而降低缺陷态密度，这引起晶体管的通态电流的明显的增高。
如此，可以将其通态电流增高的晶体管可适用于高速地对电容器进行充放电的开关，典型的是，可适用于解复用器电路等。
解复用器电路是将一个输入信号分频为两个以上的信号并输出的电路。通过将适用这样晶体管的解复用器电路配置在显示装置的信号线驱动电路和信号线之间，可以缩减在利用IC安装信号线驱动电路时的端子个数，因此可以实现可以进行更高速的工作且窄边框的显示装置。
<1-6.栅极偏压-热应力测试(GBT测试)>
接着，对上述样品C1至样品C3进行可靠性评价。作为可靠性评价，利用GBT(Gate BiasTemperature)测试。
本实施方式的GBT测试的条件为如下：栅极电压(Vg)为±30V；漏极电压(Vd)及源极电压(Vs)都为0V(COMMON)；应力温度为60℃；以及应力施加时间为1小时；采用黑暗环境及光照射环境(使用白色LED照射10000lx左右的光)的两种环境。就是说，将晶体管的源电极和漏电极的电位设定为相同的电位，并且在一定的时间(在此为1小时)对栅电极施加与源电极及漏电极不同的电位。
另外，将施加到栅电极的电位比源电极及漏电极的电位高的情况称为正应力，而将施加到栅电极的电位比源电极及漏电极的电位低的情况称为负应力。因此，与测量环境组合而在正GBT(黑暗)、负GBT(黑暗)、正GBT(光照射)以及负GBT(光照射)的四种条件下进行可靠性评价。另外，下面将正GBT(黑暗)表示为PBTS(Positive Bias TemperatureStress)，将负GBT(黑暗)表示为NBTS(Negative Bias Temperature Stress)，将正GBT(光照射)表示为PBITS(Positive Bias Illumination Temperature Stress)，将负GBT(光照射)表示为NBITS(Negative Bias Illumination Temperature Stress)。
图29示出样品C1至样品C3的GBT测试的结果。在图29中，纵轴表示晶体管的阈值电压的变化量(ΔVth)，横轴表示各样品名称。
从图29所示的结果可知，样品C1至样品C3所包括的晶体管的在GBT测试中阈值电压的变化量(ΔVth)为±2V以内。由此可知样品C1至样品C3所包括的晶体管具有高可靠性。
<1-7.Id-Vd特性中的饱和特性>
接着，对样品C1至样品C3的Id-Vd特性中的饱和特性进行说明。
图30A示出样品C1的Id-Vd特性，图30B示出样品C2的Id-Vd特性，图30C示出样品C3的Id-Vd特性。在Id-Vd特性的评价中，使用形成在样品C1至样品C3中的沟道长度L为3μm且沟道宽度W为3μm的晶体管。
由图30A至图30C可知，样品C1至样品C3的Id-Vd特性中的饱和特性高。由于Id-Vd特性中的饱和特性得到提高，例如可以适用于使用有机EL元件的显示装置所包括的驱动用晶体管等。
<1-8.使用晶体管特性的浅缺陷能级的评价>
还可以根据将金属氧化物膜用作半导体膜的晶体管的电特性估计出金属氧化物的浅缺陷能级(以下，也记载为sDOS)。以下，说明：评价晶体管的界面态密度，且在考虑该界面态密度和被界面能级俘获的电子数Ntrap的情况下预测出亚阈值泄漏电流的方法。
例如，通过比较晶体管的漏极电流-栅极电压(Id-Vg)特性的实测值与漏极电流-栅极电压(Id-Vg)特性的计算值，可以评价被界面能级俘获的电子数Ntrap。
图31示出源极电压Vs＝0V，漏极电压Vd＝0.1V时的通过计算得到的理想Id-Vg特性、以及晶体管的实测的Id-Vg特性。在晶体管的测量结果中，只标绘出容易测量出漏极电流Id的1×10-13A以上的值。
与通过计算得到的理想的Id-Vg特性相比，实际测量的Id-Vg特性的相对于栅极电压Vg的漏极电流Id的变化缓慢。这是因为电子被位于导带底的能量(记载为Ec)附近的浅缺陷能级俘获。在此，通过使用费米分布函数考虑被浅界面能级俘获的(每单位面积或每单位能量的)电子数Ntrap，可以更严格地估计出界面态密度Nit。
首先，对使用图32所示的示意性的Id-Vg特性评价被界面陷阱能级俘获的电子数Ntrap的方法进行说明。虚线示出通过计算得到的没有陷阱能级的理想的Id-Vg特性。将虚线中的漏极电流从Id1变为Id2时的栅极电压Vg的变化称为ΔVid。另外，实线示出实测的Id-Vg特性。将实线中的漏极电流从Id1变为Id2时的栅极电压Vg的变化称为ΔVex。将在漏极电流为Id1及Id2时要观察的界面的电位分别称为φit1、φit2，将该变化量称为Δφit。
在图32中，实测值的倾斜度比计算值小，由此可知ΔVex常比ΔVid大。此时，ΔVex与ΔVid之间的差异表示在浅界面能级中俘获电子时需要的电位差。因此，可以以下述公式1表示被俘获的电子所引起的电荷的变化量ΔQtrap。
[公式1]
ΔQtrap＝-Ctg(ΔVex-ΔVid) …(1)
Ctg表示每面积的绝缘体和半导体的合成电容。可以使用被俘获的(每单位面积或每单位能量的)电子数Ntrap以公式(2)表示ΔQtrap。此外，q表示元电荷。
[公式2]
ΔQtrap＝-qNtrapΔφit …(2)
通过联立公式(1)与公式(2)，可以得到公式(3)。
[公式3]
-Ctg(ΔVex-ΔVid)＝-qNtrapΔφit …(3)
接着，通过取公式(3)的极限Δφit→0，可以得到公式(4)。
[公式4]
就是说，可以通过使用理想的Id-Vg特性、实测的Id-Vg特性及公式(4)，可以估计出在界面被俘获的电子数Ntrap。注意，可以通过使用上述计算，求得漏极电流与界面处的电位的关系。
可以以公式(5)表示每单位面积和单位能量的电子数Ntrap与界面态密度Nit之间的关系。
[公式5]
在此，f(E)表示费米分布函数。通过由公式(5)拟合从公式(4)得到的Ntrap，决定Nit。通过使用设定该Nit的器件仿真器计算得到包括Id＜0.1pA的传输特性。
接着，在图33中，以白色圆圈示出将公式(4)适用于图31所示的实测的Id-Vg特性，抽取Ntrap的结果。在此，图33中的纵轴表示离半导体导带底Ec的费米能级Ef。从虚线可知，Ec的正下位置为极大值。当作为公式(5)中的Nit假设公式(6)中的尾端分布时，如图33的虚线那样，可以以非常高的准确度拟合Ntrap，作为拟合参考值得到导带端的陷阱密度Nta＝1.67×1013cm-2/eV、以及特性衰减能量Wta＝0.105eV。
[公式6]
接着，图34A和图34B示出通过将所得到的界面能级的拟合曲线反馈到使用器件仿真器的计算来倒算Id-Vg特性的结果。图34A示出通过在漏极电压Vd为0.1V及1.8V时的计算得到的Id-Vg特性、以及在漏极电压Vd为0.1V及1.8V时的晶体管的实测Id-Vg特性。图34B是以图34A的漏极电流Id为对数的图表。
通过计算得到的曲线与实测值的图标大致一致，由此可知计算值和测量值具有高再现值。由此可知，作为计算出浅缺陷态密度的方法，上述方法是充分妥当的。
[浅缺陷态密度的评价结果]
接着，根据上述方法比较测量出的电特性与理想的计算值，测量出在上面制造的样品C1至样品C3的浅缺陷态密度。在浅缺陷态密度的测量中，使用形成在样品C1至C3中的沟道长度L为6μm，沟道宽度W为50μm的晶体管。
图35示出计算出样品C1至样品C3的浅缺陷态密度的结果。在样品C1至样品C3中，浅缺陷态密度的峰值都小于5×1012cm-2eV-1，可知这些样品是浅缺陷态密度极低的样品。金属氧化物膜中的浅缺陷态密度的峰值优选小于5×1012cm-2eV-1，更优选小于2.5×1012cm-2eV-1，进一步优选小于1.5×1012cm-2eV-1。
由此可知，样品C1至样品C3是形成有缺陷态密度低的金属氧化物膜的晶体管。这有可能是因为：通过采用在低温且低氧流量的条件下形成的金属氧化物膜，氧透过性得到提高，而晶体管的制造工序中扩散的氧量增大，因此金属氧化物膜中、金属氧化物膜和绝缘膜之间的界面的氧缺陷等缺陷得到降低。
<1-9.利用CPM的金属氧化物膜中的深缺陷能级的评价〉
以下，利用恒定光电流法(CPM：Constant Photocurrent Method)评价金属氧化物膜中的深缺陷能级(以下，也记载为dDOS)。
CPM测量是如下方法：在各波长中，在对设置于样品中的两个电极之间施加电压的状态下以使光电流值固定的方式调整照射到端子间的样品面的光量且根据照射光量导出吸收系数的方法。在CPM测量中，当样品有缺陷时，对应于存在缺陷的能级的能量(根据波长换算出)的吸收系数增加。通过用定数乘以该吸收系数的增加值，能够导出样品的dDOS。
通过从利用CPM测量得到的吸收系数的曲线去除起因于带尾的被称为乌尔巴赫带尾(Urbach tail)的吸收系数，可以利用下述公式算出起因于缺陷能级的吸收系数。在此，α(E)表示各能量的吸收系数，αu表示乌尔巴赫带尾引起的吸收系数。
[公式7]
[CPM评价用样品的制造]
以下，制造三个样品(样品D1至样品D3)进行CPM评价。
首先，在玻璃衬底上形成金属氧化物膜。在样品D1中，利用与上述样品A1相同的方法形成厚度为100nm左右的金属氧化物膜。在样品D2中，利用与上述样品A3相同的方法形成厚度为100nm左右的金属氧化物膜。在样品D3中，利用与上述样品A6相同的方法形成厚度为100nm左右的金属氧化物膜。
接着，利用等离子体CVD法在金属氧化物膜上层叠形成厚度为30nm左右的氧氮化硅膜、厚度为100nm左右的氧氮化硅膜、厚度为20nm左右的氧氮化硅膜。
然后，在氮气气氛下，以350℃进行加热处理1小时。
接着，形成厚度为100nm的氧化物半导体膜。作为该氧化物半导体膜采用两层的叠层结构。在如下条件下形成厚度为10nm的第一层的氧化物半导体膜：衬底温度为170℃；将流量为200sccm的氧气体导入溅射装置的处理室中；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。在如下条件下形成厚度为90nm的第二层的氧化物半导体膜：衬底温度为170℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。
然后，在氮和氧的混合气体气氛下以350℃进行1小时的加热处理。
然后，利用湿蚀刻法蚀刻并去除氧化物半导体膜。
接着，形成氧氮化硅膜。在如下条件下利用等离子体CVD法形成氧氮化硅膜：作为成膜气体使用流量为160sccm的SiH4和流量为4000sccm的N2O的混合气体；压力为200Pa；功率为1500W；衬底温度为220℃。氧氮化硅膜的厚度为400nm左右。
接着，利用光刻法在氧氮化硅膜中形成开口部。
接着，利用溅射法形成厚度为50nm左右的Ti膜、厚度为400nm左右的Al膜和厚度为100nm左右的Ti膜的叠层膜。然后，利用光刻法进行加工来形成电极。
然后，在氮气气氛下，以250℃进行加热处理1小时。
通过以上的工序，制造样品D1至样品D3。
[CPM评价结果]
图36示出样品D1的CPM测量结果，图37示出样品D2的CPM测量结果，图38示出样品D3的CPM测量结果。在图36、图37及图38中，纵轴表示吸收系数，横轴表示光能。图36、图37和图38所示的黑色实线表示各样品的吸收系数的曲线，虚线表示切线，灰色实线表示在光学上测量出的吸收系数。
根据图36估计出的样品D1的乌尔巴赫带尾值为68.70meV，从吸收系数的曲线除去起因于乌尔巴赫带尾的吸收系数而得到的吸收系数，即起因于深缺陷能级的吸收系数的值为1.21×10-3cm-1。根据图37估计出的样品D2的乌尔巴赫带尾值为64.46meV，起因于深缺陷能级的吸收系数的值为1.36×10-3cm-1。根据图38估计出的样品D3的乌尔巴赫带尾值为65.83meV，起因于深缺陷能级的吸收系数的值为1.04×10-3cm-1。
根据以上的结果可知，用于样品D1至样品D3的金属氧化物膜的深缺陷能级之间没有明显的差异。样品D1至样品D3的深缺陷能级之间没有明显的差异的主要原因有可能是因为：以与金属氧化物膜接触的方式形成氧化物绝缘膜，从该氧化物绝缘膜对金属氧化物膜供应充分的氧，因此金属氧化物膜中的氧缺陷被填补。
〈1-10.金属氧化物膜的形成方法〉
以下，对本发明的一个方式的金属氧化物膜的形成方法进行说明。
在包含氧的气氛下，利用溅射法可以形成本发明的一个方式的金属氧化物膜。
成膜时的衬底温度优选为室温以上且150℃以下，更优选为50℃以上且150℃以下，进一步优选为100℃以上且150℃以下，典型地优选为130℃。通过将衬底温度设定为上述范围，可以控制具有取向性的结晶部和没有取向性的结晶部之间的存在比例。
成膜时的氧的流量比(氧分压)优选为1％以上且低于33％，更优选为5％以上且30％以下，进一步优选为5％以上且20％以下，还优选为5％以上且15％以下，典型地优选为10％。通过降低氧流量，在膜中可以包含更多的没有取向性的结晶部。
因此，通过将成膜时的衬底温度和成膜时的氧流量设定为上述范围，可以得到其中具有取向性的结晶部和没有取向性的结晶部混在一起的金属氧化物膜。通过将衬底温度和氧流量设定为上述范围，可以控制具有取向性的结晶部和没有取向性的结晶部的存在比例。
可以用于金属氧化物膜的形成的氧化物靶材不局限于In-Ga-Zn类氧化物，例如可以使用In-M-Zn类氧化物(M是Al、Ga、Y或Sn)。
当使用包含具有多个晶粒的多晶氧化物的溅射靶材形成具有结晶部的金属氧化物膜时，与使用不包含多晶氧化物的溅射靶材的情况相比，更容易得到具有结晶性的金属氧化物膜。
以下，说明关于金属氧化物膜的形成机理的一个考察。当溅射靶材具有多个晶粒，该晶粒具有层状结构，在该晶粒中存在容易劈开的界面时，通过使离子碰撞到该溅射靶材，有时晶粒劈开而得到平板状或颗粒状的溅射粒子。可认为：由于所得到平板状或颗粒状的溅射粒子沉积在衬底上，而形成具有纳米晶的金属氧化物膜。另外，可认为：通过加热衬底，在衬底表面上该纳米晶彼此的键合或重新排列发展，因此容易形成包含具有取向性的结晶部的金属氧化物膜。
注意，如在本实施方式中说明，在利用溅射法形成金属氧化物膜时可以容易控制结晶性，所以是优选的。但是，本发明的一个方式的金属氧化物膜的形成方法不局限于此，例如可以举出脉冲激光沉积(PLD)法、等离子体增强化学气相沉积(PECVD)法、热CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸镀法等。作为热CVD法的例子，可以举出MOCVD(Metal Organic Chemical Vapor Deposition：有机金属化学气相沉积)法。
〈1-11.金属氧化物膜的组成及结构〉
可以将本发明的一个方式的金属氧化物膜用于晶体管等半导体装置。以下，尤其说明具有半导体特性的金属氧化物膜(以下，称为氧化物半导体膜)。
首先，说明氧化物半导体膜的组成。
如上所述，氧化物半导体膜包含铟(In)、M(M表示Al、Ga、Y或Sn)、Zn(锌)。
元素M为铝、镓、钇或锡，但是作为可用于元素M的元素，除了使用上述元素以外，还可以使用硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。作为元素M可以组合多个上述元素。
接着，使用图39A至图39C说明本发明的一个方式的氧化物半导体膜所包含的铟、元素M及锌的优选的原子个数比范围。注意，在图39A至图39C中，没有记载氧的原子个数比。将氧化物半导体膜所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
在图39A至图39C中，虚线表示[In]:[M]:[Zn]＝(1+α):(1-α):1的原子个数比(-1≤α≤1)的线、[In]:[M]:[Zn]＝(1+α):(1-α):2的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):3的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):4的原子个数比的线及[In]:[M]:[Zn]＝(1+α):(1-α):5的原子个数比的线。
点划线表示[In]:[M]:[Zn]＝1:1:β的原子个数比的(β≥0)的线、[In]:[M]:[Zn]＝1:2:β的原子个数比的线、[In]:[M]:[Zn]＝1:3:β的原子个数比的线、[In]:[M]:[Zn]＝1:4:β的原子个数比的线、[In]:[M]:[Zn]＝2:1:β的原子个数比的线及[In]:[M]:[Zn]＝5:1:β的原子个数比的线。
图39A至图39C所示的具有[In]:[M]:[Zn]＝0:2:1的原子个数比或其附近值的氧化物半导体膜易具有尖晶石型结晶结构。
图39A和图39B示出本发明的一个方式的氧化物半导体膜所包含的铟、元素M及锌的优选的原子个数比范围的例子。
作为一个例子，图40示出[In]:[M]:[Zn]＝1:1:1的InMZnO4的结晶结构。图40是在从平行于b轴的方向上观察时的InMZnO4的结晶结构。图40所示的包含M、Zn、氧的层(以下、(M,Zn)层)中的金属元素表示元素M或锌。此时，元素M和锌的比例相同。元素M和锌可以相互置换，其排列不规则。
铟和元素M可以相互置换。因此，可以用铟取代(M,Zn)层中的元素M，将该层表示为(In,M,Zn)层。在此情况下，具有In层:(In,M,Zn)层＝1:2的层状结构。
铟和元素M可以相互置换。因此，可以用铟取代MZnO2层中的元素M，将该层表示为InαM1-αZnO2层(0＜α≤1)。在此情况下，具有InO2层:InαM1-αZnO2层＝1:2的层状结构。可以用元素M取代InO2层的铟，将该层表示为In1-αMαO2层(0＜α≤1)。在此情况下，具有In1-αMαO2层:MZnO2层＝1:2的层状结构。
具有[In]:[M]:[Zn]＝1:1:2的原子个数比的氧化物具有In层:(M,Zn)层＝1:3的层状结构。就是说，当[Zn]相对于[In]及[M]增大时，在氧化物晶化的情况下，相对于In层的(M,Zn)层的比例增加。
注意，在氧化物中，在In层:(M,Zn)层＝1:非整数时，有时具有多种In层:(M,Zn)层＝1:整数的层状结构。例如，在[In]:[M]:[Zn]＝1:1:1.5的情况下，有时具有In层:(M,Zn)层＝1:2的层状结构和In层:(M,Zn)层＝1:3的层状结构混在一起的结构。
例如，当使用溅射装置形成氧化物半导体膜时，形成其原子个数比与靶材的原子个数比错开的膜。尤其是，根据成膜时的衬底温度，有时膜的[Zn]小于靶材的[Zn]。
有时在氧化物半导体膜中，多个相共存(例如，二相共存、三相共存等)。例如，在是[In]:[M]:[Zn]＝0:2:1的原子个数比以及其附近值的原子个数比的情况下，尖晶石型结晶结构和层状结晶结构的二相容易共存。在是[In]:[M]:[Zn]＝1:0:0的原子个数比以及其附近值的原子个数比的情况下，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在氧化物半导体膜中多个相共存时，在不同的结晶结构之间有时形成晶界(也称为grainboundary)。
通过增高铟含量，可以提高氧化物半导体膜的载流子迁移率(电子迁移率)。这是因为：在包含铟、元素M及锌的氧化物半导体膜中，重金属的s轨道主要有助于载流子传导，通过增高铟含量，s轨道重叠的区域变大，由此铟含量高的氧化物半导体膜的载流子迁移率比铟含量低的氧化物半导体膜高。
另一方面，氧化物半导体膜的铟含量及锌含量变低时，载流子迁移率变低。因此，在是[In]:[M]:[Zn]＝0:1:0的原子个数比及其附近值的原子个数比(例如，图39C中的区域C)的情况下，绝缘性变高。
因此，本发明的一个方式的氧化物半导体膜优选具有图39A的以区域A表示的原子个数比，此时该氧化物半导体膜易具有载流子迁移率高且晶界少的层状结构。
图39B中的区域B示出[In]:[M]:[Zn]＝4:2:3至4.1的原子个数比及其附近值。附近值例如包含[In]:[M]:[Zn]＝5:3:4的原子个数比。具有以区域B表示的原子个数比的氧化物半导体膜尤其是具有高的结晶性及优异的载流子迁移率的氧化物半导体膜。
注意，氧化物半导体膜形成层状结构的条件不是根据原子个数比唯一决定的。根据原子个数比，形成层状结构的难以有差异。另一方面，即使在原子个数比相同的情况下，也根据形成条件，有时具有层状结构，有时不具有层状结构。因此，图示的区域是表示氧化物半导体膜具有层状结构时的原子个数比的区域，区域A至区域C的境界不严格。
〈1-12.金属氧化物膜的结构>
接着，说明金属氧化物膜(以下，称为氧化物半导体)的结构。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-likeoxide semiconductor)及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体，有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
一般而言，非晶结构具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序而不具有长程有序；等。
即，不能将稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面，a-like OS不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上，a-like OS在物性上接近于非晶氧化物半导体。
[CAAC-OS]
首先，说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
[nc-OS]
接着，对nc-OS进行说明。
说明使用XRD装置对nc-OS进行分析的情况。例如，当利用out-of-plane法分析nc-OS的结构时，不出现表示取向性的峰值。换言之，nc-OS的结晶不具有取向性。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以，有时nc-OS的缺陷态密度比CAAC-OS高。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
a-like OS包含空洞或低密度区域。由于a-like OS包含空洞，所以其结构不稳定。
此外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，a-likeOS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且低于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且低于100％。注意，难以形成其密度低于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm3以上且低于5.9g/cm3。另外，例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且低于6.3g/cm3。
注意，当不存在相同组成的单晶氧化物半导体时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出相当于所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。
<1-13.将金属氧化物膜用于晶体管的结构>
接着，说明将金属氧化物膜(以下，称为氧化物半导体膜)用于晶体管的结构。
通过将氧化物半导体膜用于晶体管，例如，与将多晶硅用于沟道区域的晶体管相比，可以减少晶界中的载流子散乱等，因此可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
本发明的一个方式的氧化物半导体膜是其中具有取向性的结晶部和没有取向性的结晶部混在一起的膜。通过使用这样的具有结晶性的氧化物半导体膜，可以实现具有高场效应迁移率和高可靠性的晶体管。
<1-14.金属氧化物膜的载流子密度>
以下，说明金属氧化物膜(以下，称为氧化物半导体膜)的载流子密度。
作为给氧化物半导体膜的载流子密度带来影响的因子，可以举出氧化物半导体膜中的氧缺陷(Vo)或氧化物半导体膜中的杂质等。
当氧化物半导体膜中的氧缺陷增多时，氢与该氧缺陷键合(也可以将该状态称为VoH)，而缺陷态密度增高。或者，当氧化物半导体膜中的杂质增多时，起因于该杂质的增多，缺陷态密度也增高。由此，可以通过控制氧化物半导体膜中的缺陷态密度，控制氧化物半导体膜的载流子密度。
下面，对将氧化物半导体膜用于沟道区域的晶体管进行说明。
在以抑制晶体管的阈值电压的负向漂移或降低晶体管的关态电流为目的的情况下，优选减少氧化物半导体膜的载流子密度。在以降低氧化物半导体膜的载流子密度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征的氧化物半导体膜的载流子密度低于8×1015cm-3，优选低于1×1011cm-3，更优选低于1×1010cm-3，且为1×10-9cm-3以上，即可。
另一方面，在以增加晶体管的通态电流或提高晶体管的场效应迁移率为目的的情况下，优选增加氧化物半导体膜的载流子密度。在以增加氧化物半导体膜的载流子密度为目的的情况下，稍微增加氧化物半导体膜的杂质浓度，或者稍微增高氧化物半导体膜的缺陷态密度即可。或者，优选缩小氧化物半导体膜的带隙即可。例如，在得到晶体管的Id-Vg特性的导通/截止比的范围中，杂质浓度稍高或缺陷态密度稍高的氧化物半导体膜可以被看作实质上本征。此外，因电子亲和力大而带隙小的热激发电子(载流子)密度增高的氧化物半导体膜可以被看作实质上本征。另外，在使用电子亲和力较大的氧化物半导体膜的情况下，晶体管的阈值电压更低。
上述载流子密度增高的氧化物半导体膜稍微被n型化。因此，也可以将载流子密度增高的氧化物半导体膜称为“Slightly-n”。
实质上本征的氧化物半导体膜的载流子密度优选为1×105cm-3以上且低于1×1018cm-3，进一步优选为1×107cm-3以上且1×1017cm-3以下，进一步优选为1×109cm-3以上且5×1016cm-3以下，进一步优选为1×1010cm-3以上且1×1016cm-3以下，进一步优选为1×1011cm-3以上且1×1015cm-3以下。
另外，通过使用上述实质上本征的氧化物半导体膜，有时晶体管的可靠性得到提高。在此，使用图41说明将氧化物半导体膜用于沟道区域的晶体管的可靠性得到提高的理由。图41是说明将氧化物半导体膜用于沟道区域的晶体管中的能带的图。
在图41中，GE表示栅电极，GI表示栅极绝缘膜，OS表示氧化物半导体膜，SD表示源电极或漏电极。就是说，图41是栅电极、栅极绝缘膜、氧化物半导体膜、与氧化物半导体膜接触的源电极或漏电极的能带的一个例子。
在图41中，作为栅极绝缘膜使用氧化硅膜，将In-Ga-Zn氧化物用于氧化物半导体膜的结构。有可能形成在氧化硅膜中的缺陷的迁移能级(εf)会形成在离栅极绝缘膜的导带3.1eV的位置，将在栅极电压(Vg)为30V时的氧化物半导体膜与氧化硅膜之间的界面处的氧化硅膜的费米能级(Ef)设定为离栅极绝缘膜的导带3.6eV。氧化硅膜的费米能级依赖于栅极电压而变动。例如，通过增大栅极电压，氧化物半导体膜与氧化硅膜之间的界面处的氧化硅膜的费米能级(Ef)变低。图41中的白色圆圈表示电子(载流子)，图41中的X表示氧化硅膜中的缺陷能级。
如图41所示，在被施加栅极电压的状态下，例如，在载流子被热激发时，载流子被缺陷能级(附图中的X)俘获，缺陷能级的荷电状态从正(“+”)变为中性(“0”)。就是说，当氧化硅膜的费米能级(Ef)加上述热激发的能级的值比缺陷的迁移能级(εf)高时，氧化硅膜中的缺陷能级的荷电状态从正变为中性，晶体管的阈值电压向正方向变动。
当使用电子亲和势不同的氧化物半导体膜时，有时栅极绝缘膜与氧化物半导体膜之间的界面的费米能级的形成深度不同。当使用电子亲和势较大的氧化物半导体膜时，在栅极绝缘膜和氧化物半导体之间的界面附近栅极绝缘膜的导带移动到上方。此时，有可能形成在栅极绝缘膜中的缺陷能级(图41中的X)向上方移动，因此与栅极绝缘膜和氧化物半导体膜之间的界面的费米能级的能量差变大。当该能量差变大时，被栅极绝缘膜俘获的电荷变少，例如，有可能形成在上述氧化硅膜中的缺陷能级的荷电状态变化变少，而可以减少栅极偏压热(Gate Bias Temperature：也称为GBT)压力中的晶体管的阈值电压的变动。
此外，被氧化物半导体膜的缺陷能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在缺陷态密度高的氧化物半导体膜中形成有沟道区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体膜中的杂质浓度是有效的。为了降低氧化物半导体膜中的杂质浓度，优选还降低靠近的膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
在此，说明氧化物半导体膜中的各杂质的影响。
在氧化物半导体膜包含第14族元素之一的硅或碳时，在氧化物半导体膜中形成缺陷能级。因此，将氧化物半导体膜中的硅或碳的浓度、与氧化物半导体膜之间的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当氧化物半导体膜包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选降低氧化物半导体膜中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的氧化物半导体膜中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体膜包含氮时，产生作为载流子的电子，并载流子密度增加，而氧化物半导体膜容易被n型化。其结果，将含有氮的氧化物半导体膜用于半导体的晶体管容易成为常开启型。因此，优选尽可能地减少氧化物半导体膜中的氮，例如，利用SIMS测得的氧化物半导体膜中的氮浓度优选小于5×1019atoms/cm3、更优选为5×1018atoms/cm3以下，进一步优选为1×1018atoms/cm3以下，还优选为5×1017atoms/cm3以下。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体膜中的氢。具体而言，在氧化物半导体膜中，利用SIMS测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质得到足够降低的氧化物半导体膜用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
氧化物半导体膜的能隙优选为2eV以上或2.5eV以上。
氧化物半导体膜的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且60nm以下。
在氧化物半导体膜是In-M-Zn氧化物的情况下，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选为In:M:Zn＝1:1:0.5、In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:1.5、In:M:Zn＝2:1:2.3、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:7等。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
实施方式2
<CAC的构成>
以下，对可用于本发明的一个方式的CAC(Cloud Aligned Complementary)-OS的构成进行说明。
CAC例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克(mosaic)状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
例如，In-Ga-Zn氧化物(以下，也称为IGZO)中的CAC-IGZO是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-IGZO是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In对元素M的原子个数比大于第二区域的In对元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC与材料构成有关。CAC是指在包含In、Ga、Zn及O的材料构成中部分地观察到以Ga为主要成分的纳米粒子的区域和部分地观察到以In为主要成分的纳米粒子的区域以马赛克状无规律地分散的构成。因此，在CAC构成中，结晶结构是次要因素。
CAC不包含组成不同的二种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
<CAC-IGZO的分析>
接着，说明使用各种测定方法对在衬底上形成的氧化物半导体进行测定的结果。
《样品的结构及制造方法》
以下，对本发明的一个方式的九个样品进行说明。各样品在形成氧化物半导体时的衬底温度及氧气体流量比上不同。各样品包括衬底及衬底上的氧化物半导体。
对各样品的制造方法进行说明。
作为衬底使用玻璃衬底。使用溅射装置在玻璃衬底上作为氧化物半导体形成厚度为100nm的In-Ga-Zn氧化物。成膜条件为如下：将处理室内的压力设定为0.6Pa，作为靶材使用氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])。另外，对设置在溅射装置内的氧化物靶材供应2500W的AC功率。
在形成氧化物时采用如下条件来制造九个样品：将衬底温度设定为不进行意图性的加热时的温度(以下，也称为R.T.)、130℃或170℃。另外，将氧气体对Ar和氧的混合气体的流量比(以下，也称为氧气体流量比)设定为10％、30％或100％。
《X射线衍射分析》
在本节中，说明对九个样品进行X射线衍射(XRD：X-ray diffraction)测定的结果。作为XRD装置，使用Bruker公司制造的D8ADVANCE。条件为如下：利用Out-of-plane法进行θ/2θ扫描，扫描范围为15deg.至50deg.，步进宽度为0.02deg.，扫描速度为3.0deg./分。
图88示出利用Out-of-plane法测定XRD谱的结果。在图88中，最上行示出成膜时的衬底温度为170℃的样品的测定结果，中间行示出成膜时的衬底温度为130℃的样品的测定结果，最下行示出成膜时的衬底温度为R.T.的样品的测定结果。另外，最左列示出氧气体流量比为10％的样品的测定结果，中间列示出氧气体流量比为30％的样品的测定结果，最右列示出氧气体流量比为100％的样品的测定结果。
图88所示的XRD谱示出成膜时的衬底温度越高或成膜时的氧气体流量比越高，2θ＝31°附近的峰值强度则越高。另外，已知2θ＝31°附近的峰值来源于在大致垂直于被形成面或顶面的方向上具有c轴取向性的结晶性IGZO化合物(也称为CAAC(c-axis alignedcrystalline)-IGZO)。
另外，如图88的XRD谱所示，成膜时的衬底温度越低或氧气体流量比越低，峰值则越不明显。因此，可知在成膜时的衬底温度低或氧气体流量比低的样品中，观察不到测定区域的a-b面方向及c轴方向的取向。
《电子显微镜分析》
在本节中，说明对在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品利用HAADF(High-Angle Annular Dark Field：高角度环形暗场)-STEM(ScanningTransmission Electron Microscope：扫描透射电子显微镜)进行观察及分析的结果(以下，也将利用HAADF-STEM取得的图像称为TEM图像)。
说明对利用HAADF-STEM取得的平面图像(以下，也称为平面TEM图像)及截面图像(以下，也称为截面TEM图像)进行图像分析的结果。利用球面像差校正功能观察TEM图像。在取得HAADF-STEM图像时，使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F，将加速电压设定为200kV，照射束径大致为0.1nmφ的电子束。
图89A为在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的平面TEM图像。图89B为在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的截面TEM图像。
《电子衍射图案的分析》
在本节中，说明通过对在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品照射束径为1nm的电子束(也称为纳米束)，来取得电子衍射图案的结果。
观察图89A所示的在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的平面TEM图像中的黑点a1、黑点a2、黑点a3、黑点a4及黑点a5的电子衍射图案。电子衍射图案的观察以固定速度照射电子束35秒钟的方式进行。图89C示出黑点a1的结果，图89D示出黑点a2的结果，图89E示出黑点a3的结果，图89F示出黑点a4的结果，图89G示出黑点a5的结果。
在图89C、图89D、图89E、图89F及图89G中，观察到如圆圈那样的(环状的)亮度高的区域。另外，在环状区域内观察到多个斑点。
观察图89B所示的在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的截面TEM图像中的黑点b1、黑点b2、黑点b3、黑点b4及黑点b5的电子衍射图案。图89H示出黑点b1的结果，图89I示出黑点b2的结果，图89J示出黑点b3的结果，图89K示出黑点b4的结果，图89L示出黑点b5的结果。
在图89H、图89I、图89J、图89K及图89L中，观察到环状的亮度高的区域。另外，在环状区域内观察到多个斑点。
例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时，获得了包含起因于InGaZnO4结晶的(009)面的斑点的衍射图案。换言之，CAAC-OS具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面，当对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时，确认到环状衍射图案。换言之，CAAC-OS不具有a轴取向性及b轴取向性。
当使用大束径(例如，50nm以上)的电子束对具有微晶的氧化物半导体(nanocrystalline oxide semiconductor。以下称为nc-OS)进行电子衍射时，观察到类似光晕图案的衍射图案。另外，当使用小束径(例如，小于50nm)的电子束对nc-OS进行纳米束电子衍射时，观察到亮点(斑点)。另外，在nc-OS的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)亮度高的区域。而且，有时在环状区域内观察到多个亮点。
在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的电子衍射图案具有环状的亮度高的区域且在该环状区域内出现多个亮点。因此，在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品呈现与nc-OS类似的电子衍射图案，在平面方向及截面方向上不具有取向性。
如上所述，成膜时的衬底温度低或氧气体流量比低的氧化物半导体的性质与非晶结构的氧化物半导体膜及单晶结构的氧化物半导体膜都明显不同。
《元素分析》
在本节中，说明使用能量分散型X射线分析法(EDX：Energy Dispersive X-rayspectroscopy)取得EDX面分析图像且进行评价，由此进行在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的元素分析的结果。在EDX测定中，作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。在检测从样品发射的X射线时，使用硅漂移探测器。
在EDX测定中，对样品的分析对象区域的各点照射电子束，并测定此时发生的样品的特性X射线的能量及发生次数，获得对应于各点的EDX谱。在本实施方式中，各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁，并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤，可以获得示出各原子的比率分布的EDX面分析图像。
图90示出在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的截面的EDX面分析图像。图90A示出Ga原子的EDX面分析图像(在所有的原子中Ga原子所占的比率为1.18至18.64[atomic％])。图90B示出In原子的EDX面分析图像(在所有的原子中In原子所占的比率为9.28至33.74[atomic％])。图90C示出Zn原子的EDX面分析图像(在所有的原子中Zn原子所占的比率为6.69至24.99[atomic％])。另外，图90A、图90B及图90C示出在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品的截面中的相同区域。在EDX面分析图像中，由明暗表示元素的比率：该区域内的测定元素越多该区域越亮，测定元素越少该区域就越暗。图90A所示的EDX面分析图像的倍率为720万倍。
在图90A、图90B及图90C所示的EDX面分析图像中，确认到明暗的相对分布，在成膜时的衬底温度为R.T.且氧气体流量比为10％的条件下制造的样品中确认到各原子具有分布。在此，着眼于图90A、图90B及图90C所示的由实线围绕的区域及由虚线围绕的区域。
在图90A中，在由实线围绕的区域内相对较暗的区域较多，在由虚线围绕的区域内相对较亮的区域较多。另外，在图90B中，在由实线围绕的区域内相对较亮的区域较多，在由虚线围绕的区域内相对较暗的区域较多。
换言之，由实线围绕的区域为In原子相对较多的区域，由虚线围绕的区域为In原子相对较少的区域。在图90C中，在由实线围绕的区域内，右侧是相对较亮的区域，左侧是相对较暗的区域。因此，由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
另外，由实线围绕的区域为Ga原子相对较少的区域，由虚线围绕的区域为Ga原子相对较多的区域。在图90C中，在由虚线围绕的区域内，左上方的区域为相对较亮的区域，右下方的区域为相对较暗的区域。因此，由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
如图90A、图90B及图90C所示，In原子的分布与Ga原子的分布相比更均匀，以InOX1为主要成分的区域看起来像是通过以InX2ZnY2OZ2为主要成分的区域互相连接的。如此，以InX2ZnY2OZ2或InOX1为主要成分的区域以云状展开形成。
如此，可以将具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成的In-Ga-Zn氧化物称为CAC-IGZO。
CAC的结晶结构具有nc结构。在具有nc结构的CAC的电子衍射图案中，除了起因于包含单晶、多晶或CAAC结构的IGZO的亮点(斑点)以外，还出现多个亮点(斑点)。或者，该结晶结构定义为除了出现多个亮点(斑点)之外，还出现环状的亮度高的区域。
另外，如图90A、图90B及图90C所示，以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域的尺寸为0.5nm以上且10nm以下或者1nm以上且3nm以下。在EDX面分析图像中，以各金属元素为主要成分的区域的直径优选为1nm以上且2nm以下。
如上所述，CAC-IGZO的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-IGZO具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。因此，当将CAC-IGZO用于半导体元件时，起因于GaOX3等的性质及起因于InX2ZnY2OZ2或InOX1的性质的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-IGZO的半导体元件具有高可靠性。因此，CAC-IGZO适于显示器等各种半导体装置。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
实施方式3
在本实施方式中，对能够用于本发明的一个方式的半导体装置的晶体管进行详细说明。
在本实施方式中，参照图42A至图53C对顶栅结构的晶体管进行说明。
<3-1.晶体管的结构例子1>
图42A是晶体管100的俯视图，图42B是图42A的点划线X1-X2间的截面图，图42C是图42A的点划线Y1-Y2间的截面图。此外，在图42A中，为了简化起见，省略绝缘膜110等的构成要素。注意，有时在晶体管的俯视图中，在后面的附图中，与图42A同样地省略构成要素的一部分。此外，有时将点划线X1-X2方向称为沟道长度(L)方向，将点划线Y1-Y2方向称为沟道宽度(W)方向。
图42A至图42C所示的晶体管100包括衬底102上的绝缘膜104、绝缘膜104上的氧化物半导体膜108、氧化物半导体膜108上的绝缘膜110、绝缘膜110上的导电膜112、绝缘膜104、氧化物半导体膜108及导电膜112上的绝缘膜116。氧化物半导体膜108包括与导电膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s、与绝缘膜116接触的漏区域108d。
绝缘膜116具有氮或氢。通过绝缘膜116与源区域108s及漏区域108d接触，绝缘膜116中的氮或氢添加到源区域108s及漏区域108d中。源区域108s及漏区域108d通过被添加氮或氢，载流子密度得到提高。
晶体管100也可以包括绝缘膜116上的绝缘膜118、通过设置在绝缘膜116、118中的开口部141a与源区域108s电连接的导电膜120a、通过设置在绝缘膜116、118中的开口部141b与漏区域108d电连接的导电膜120b。
在本说明书等中，有时将绝缘膜104、绝缘膜110、绝缘膜116、绝缘膜118分别称为第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜。此外，导电膜112具有栅电极的功能，导电膜120a具有源电极的功能，导电膜120b具有漏电极的功能。
绝缘膜110具有栅极绝缘膜的功能。此外，绝缘膜110包括过剩氧区域。通过绝缘膜110包括过剩氧区域，在氧化物半导体膜108所包括的沟道区域108i中能够供应过剩氧。因此，由于能够由过剩氧填补会形成在沟道区域108i中的氧缺陷，所以可以提供可靠性高的半导体装置。
此外，为了在氧化物半导体膜108中供应过剩氧，也可以形成在氧化物半导体膜108的下方的绝缘膜104中包含过剩氧。此时，包含在绝缘膜104中的过剩氧有可能供应给氧化物半导体膜108所包括的源区域108s及漏区域108d。当对源区域108s及漏区域108d供应过剩氧时，有时源区域108s及漏区域108d的电阻会上升。
另一方面，当形成在氧化物半导体膜108上的绝缘膜110包含过剩氧时，可以只对沟道区域108i选择性地供应过剩氧。或者，可以在对沟道区域108i、源区域108s及漏区域108d供应过剩氧之后，选择性地提高源区域108s及漏区域108d的载流子密度，可以抑制源区域108s及漏区域108d的电阻上升。
氧化物半导体膜108所包括的源区域108s及漏区域108d分别优选具有形成氧缺陷的元素或与氧缺陷键合的元素。作为形成该氧缺陷的元素或与氧缺陷键合的元素，典型地可举出氢、硼、碳、氮、氟、磷、硫、氯、钛、稀有气体元素等。此外，作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。上述形成氧缺陷的元素有时包含在绝缘膜116中。在绝缘膜116中包含上述形成氧缺陷的元素时，形成氧缺陷的元素从绝缘膜116扩散到源区域108s及漏区域108d。或者，也可以通过杂质添加处理将上述形成氧缺陷的元素添加到源区域108s及漏区域108d中。
当杂质元素添加到氧化物半导体膜中时，氧化物半导体膜中的金属元素与氧的键合被切断而形成氧缺陷。或者，当对氧化物半导体膜添加杂质元素时，氧化物半导体膜中的与金属元素键合的氧与杂质元素键合，氧从金属元素脱离，而形成氧缺陷。其结果是，在氧化物半导体膜中载流子密度增高且导电率得到提高。
接着，对图42A至图42C所示的半导体装置的构成要素进行详细说明。
[衬底]
可以将具有能够承受制造工序中的热处理的程度的耐热性的材料用于衬底102。
具体而言，可以将无碱玻璃、钠钙玻璃、碱玻璃、水晶玻璃、石英或蓝宝石等用于衬底。另外，也可以使用无机绝缘膜。作为该无机绝缘膜，例如可以举出氧化硅膜、氮化硅膜、氧氮化硅膜、氧化铝膜等。
上述无碱玻璃的厚度例如为0.2mm以上且0.7mm以下即可。或者，通过对无碱玻璃进行抛光，实现上述厚度即可。
作为无碱玻璃，可以使用第六世代(1500mm×1850mm)、第七世代(1870mm×2200mm)、第八世代(2200mm×2400mm)、第九世代(2400mm×2800mm)、第十世代(2950mm×3400mm)等面积大的玻璃衬底。由此，可以制造大型显示装置。
另外，还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI衬底等作为衬底102。
作为衬底102也可以使用金属等无机材料。作为金属等无机材料可以举出不锈钢或铝等。
作为衬底102也可以使用树脂、树脂薄膜或塑料等有机材料。作为该树脂薄膜，可举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、聚氨酯、丙烯酸树脂、环氧树脂、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)或具有硅氧烷键合的树脂等。
作为衬底102，也可以使用组合无机材料与有机材料的复合材料。作为该复合材料，可举出使金属板或薄板状的玻璃板与树脂薄膜贴合的材料、将纤维状的金属、粒子状的金属、纤维状的玻璃或粒子状的玻璃分散在树脂薄膜的材料或将纤维状的树脂、粒子状的树脂分散在无机材料的材料等。
衬底102为至少可以支撑在其上或下形成的膜或层的构件即可，也可以是绝缘膜、半导体膜、导电膜中的一个或多个。
[第一绝缘膜]
绝缘膜104可以通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法、涂敷法等形成。绝缘膜104例如可以是氧化物绝缘膜及/或氮化物绝缘膜的单层或叠层。注意，为了提高绝缘膜104与氧化物半导体膜108的界面特性，绝缘膜104中的至少与氧化物半导体膜108接触的区域优选使用氧化物绝缘膜形成。另外，通过作为绝缘膜104使用因加热而释放氧的氧化物绝缘膜，可以利用加热处理使绝缘膜104所包含的氧移动到氧化物半导体膜108中。
绝缘膜104的厚度可以为50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。通过增加绝缘膜104的厚度，可以使绝缘膜104的氧释放量增加，而能够减少绝缘膜104与氧化物半导体膜108之间的界面能级，并且减少包含在氧化物半导体膜108的沟道区域108i中的氧缺陷。
绝缘膜104例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等，并且以叠层或单层设置。在本实施方式中，作为绝缘膜104，使用氮化硅膜和氧氮化硅膜的叠层结构。如此，在绝缘膜104具有叠层结构时，作为下侧的层使用氮化硅膜，作为上侧的层使用氧氮化硅膜，由此可以对氧化物半导体膜108高效地供应氧。
[氧化物半导体膜]
作为氧化物半导体膜108可以使用实施方式1中说明的金属氧化物膜。
由于通过溅射法形成氧化物半导体膜108，可以提高膜密度，所以是优选的。在通过溅射法形成氧化物半导体膜108的情况下，作为溅射气体，适当地使用稀有气体(典型的是氩)、氧或者稀有气体和氧的混合气体。另外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体，使用露点为-60℃以下，优选为-100℃以下的高纯度的氧气体或氩气体，由此可以尽可能地防止水分等混入氧化物半导体膜108中。
另外，在通过溅射法形成氧化物半导体膜108的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对氧化物半导体膜108来说是杂质的水等。尤其是，在溅射装置的待机时处理室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压为1×10-4Pa以下，优选为5×10-5Pa以下。
[第二绝缘膜]
绝缘膜110用作晶体管100的栅极绝缘膜。此外，绝缘膜110具有对氧化物半导体膜108供应氧的功能，尤其是对沟道区域108i供应氧的功能。例如，绝缘膜110可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意，为了提高与氧化物半导体膜108的界面特性，绝缘膜110中的至少与氧化物半导体膜108接触的区域优选使用氧化物绝缘膜形成。作为绝缘膜110例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅等。
绝缘膜110的厚度可以为5nm以上且400nm以下、5nm以上且300nm以下或者10nm以上且250nm以下。
绝缘膜110的缺陷优选少，典型的是通过电子自旋共振法(ESR：Electron SpinResonance)观察的信号优选少。例如，作为上述信号可举出在g值为2.001时观察的E’中心。此外，E’中心起因于硅的悬空键。作为绝缘膜110使用起因于E’中心的自旋密度为3×1017spins/cm3以下、优选为5×1016spins/cm3以下的氧化硅膜或氧氮化硅膜即可。
在绝缘膜110中有时观察到除了上述信号以外起因于二氧化氮(NO2)的信号。该信号因N的核自旋而分裂成三个信号，各个g值为2.037以上且2.039以下(第一信号)、g值为2.001以上且2.003以下(第二信号)及g值为1.964以上且1.966以下(第三信号)。
例如，作为绝缘膜110优选使用起因于二氧化氮(NO2)的自旋密度为1×1017spins/cm3以上且低于1×1018spins/cm3的绝缘膜。
二氧化氮(NO2)等氮氧化物(NOx)在绝缘膜110中形成能级。该能级位于氧化物半导体膜108的能隙中。由此，当氮氧化物(NOx)扩散到绝缘膜110与氧化物半导体膜108的界面时，有时该能级在绝缘膜110一侧俘获电子。其结果是，被俘获的电子留在绝缘膜110与氧化物半导体膜108的界面附近，由此使晶体管的阈值电压向正方向漂移。因此，当作为绝缘膜110使用氮氧化物的含量少的膜时，可以降低晶体管的阈值电压的漂移。
作为氮氧化物(NOx)的释放量少的绝缘膜例如可以使用氧氮化硅膜。该氧氮化硅膜是在热脱附谱分析法(TDS:Thermal Desorption Spectroscopy)中氨释放量比氮氧化物(NOx)的释放量多的膜，典型的是氨释放量为1×1018个/cm3以上且5×1019个/cm3以下。此外，上述氨释放量为TDS中的加热处理温度为50℃以上且650℃以下或50℃以上且550℃以下的范围内的总量。
由于当进行加热处理时，氮氧化物(NOx)与氨及氧起反应，所以通过使用氨释放量多的绝缘膜可以减少氮氧化物(NOx)。
当使用SIMS对绝缘膜110进行分析时，膜中的氮浓度优选为6×1020atoms/cm3以下。
此外，作为绝缘膜110也可以使用硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪等high-k材料。通过使用该high-k材料，可以降低晶体管的栅极漏电流。
[第三绝缘膜]
绝缘膜116包含氮或氢。此外，绝缘膜116也可以包含氟。作为绝缘膜116例如可举出氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氧氮化硅、氮氟化硅、氟氮化硅等形成。绝缘膜116中的氢浓度优选为1×1022atoms/cm3以上。此外，绝缘膜116与氧化物半导体膜108的源区域108s及漏区域108d接触。因此，与绝缘膜116接触的源区域108s及漏区域108d中的杂质(氮或氢)浓度变高，由此可以提高源区域108s及漏区域108d的载流子密度。
[第四绝缘膜]
作为绝缘膜118可以使用氧化物绝缘膜。此外，作为绝缘膜118可以使用氧化物绝缘膜与氮化物绝缘膜的叠层膜。绝缘膜118例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等。
绝缘膜118优选被用作来自外部的氢或水等的阻挡膜。
绝缘膜118的厚度可以为30nm以上且500nm以下或100nm以上且400nm以下。
[导电膜]
通过利用溅射法、真空蒸镀法、脉冲激光沉积(PLD)法及热CVD法等，可以形成导电膜112、120a、120b。此外，作为导电膜112、120a、120b可以使用具有导电性的金属膜、具有反射可见光的功能的导电膜或具有使可见光透过的功能的导电膜。
具有导电性的金属膜可以使用包含选自铝、金、铂、银、铜、铬、钽、钛、钼、钨、镍、铁、钴、钯或锰中的金属元素的材料。或者，也可以使用包含上述金属元素的合金。
作为上述具有导电性的金属膜，具体而言可以使用在钛膜上层叠铜膜的两层结构、在氮化钛膜上层叠铜膜的两层结构、在氮化钽膜上层叠铜膜的两层结构、在钛膜上层叠铜膜并在其上形成钛膜的三层结构等。尤其是，通过使用包含铜元素的导电膜，可以降低电阻，所以是优选的。此外，作为包含铜元素的导电膜，可举出包含铜及锰的合金膜。能够通过利用湿蚀刻法对该合金膜进行加工，所以是优选的。
作为导电膜112、120a、120b，优选使用氮化钽膜。该氮化钽膜具有导电性且具有对铜或氢的高阻挡性。此外，因为从氮化钽膜本身释放的氢少，所以可以作为与氧化物半导体膜108接触的金属膜或氧化物半导体膜108的附近的金属膜最适合地使用氮化钽膜。
作为上述具有导电性的导电膜也可以使用导电高分子或导电聚合物。
上述具有反射可见光的功能的导电膜可以使用包含选自金、银、铜和钯中的金属元素的材料。尤其是，由于通过使用包含银元素的导电膜，可以提高对可见光的反射率，所以是优选的。
上述具有使可见光透过的功能的导电膜可以使用包含选自铟、锡、锌、镓和硅中的元素的材料。具体而言，可举出In氧化物、Zn氧化物、In-Sn氧化物(也称为ITO)、In-Sn-Si氧化物(也称为ITSO)、In-Zn氧化物、In-Ga-Zn氧化物等。
上述具有使可见光透过的功能的导电膜也可以使用包含石墨烯或石墨的膜。可以形成含有氧化石墨烯的膜，然后通过使含有氧化石墨烯的膜还原来形成含有石墨烯的膜。作为还原方法，可以举出利用加热的方法以及利用还原剂的方法等。
可以通过无电镀法形成导电膜112、120a、120b。作为通过该无电镀法可形成的材料，例如可以使用选自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一个或多个。尤其是，由于在使用Cu或Ag时，可以降低导电膜的电阻，所以是优选的。
当通过无电镀法形成导电膜时，也可以在该导电膜下形成扩散防止膜，以便防止该导电膜的构成元素扩散到外部。此外，也可以在该扩散防止膜与该导电膜之间形成能够使导电膜生长的种子层。上述扩散防止膜例如可以利用溅射法形成。此外，该扩散防止膜例如可以使用氮化钽膜或氮化钛膜。此外，上述种子层可以利用无电镀法形成。此外，该种子层可以使用与利用无电镀法形成的导电膜的材料同样的材料。
作为导电膜112，可以使用以In-Ga-Zn氧化物为代表的氧化物半导体。该氧化物半导体通过从绝缘膜116供应氮或氢提高载流子密度。换言之，氧化物半导体用作氧化物导电体(OC：Oxide Conductor)。因此，氧化物半导体可以用作栅电极。
例如，作为导电膜112的结构可举出氧化物导电体(OC)的单层结构、金属膜的单层结构或氧化物导电体(OC)及金属膜的叠层结构等。
当作为导电膜112的结构使用具有遮光性的金属膜的单层结构或氧化物导电体(OC)及具有遮光性的金属膜的叠层结构时，由于可以阻挡光到达形成在导电膜112的下方的沟道区域108i，所以是优选的。此外，当作为导电膜112的结构使用氧化物半导体或氧化物导电体(OC)及具有遮光性的金属膜的叠层结构时，在氧化物半导体或氧化物导电体(OC)上形成金属膜(例如，钛膜、钨膜等)，金属膜中的构成元素扩散到氧化物半导体或氧化物导电体(OC)一侧而低电阻化、因形成金属膜时的损伤(例如，溅射损伤等)而低电阻化或者在金属膜中扩散氧化物半导体或氧化物导电体(OC)中的氧，由此形成氧缺陷而低电阻化。
导电膜112、120a、120b的厚度可以为30nm以上且500nm以下或100nm以上且400nm以下。
<3-2.晶体管的结构例子2>
接着，将参照图43A至图43C对与图42A至图42C所示的晶体管不同的结构进行说明。
图43A是晶体管100A的俯视图，图43B是图43A的点划线X1-X2间的截面图，图43C是图43A的点划线Y1-Y2间的截面图。
图43A至图43C所示的晶体管100A包括衬底102上的导电膜106、导电膜106上的绝缘膜104、绝缘膜104上的氧化物半导体膜108、氧化物半导体膜108上的绝缘膜110、绝缘膜110上的导电膜112、绝缘膜104、氧化物半导体膜108及导电膜112上的绝缘膜116。氧化物半导体膜108包括与导电膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s、与绝缘膜116接触的漏区域108d。
晶体管100A除了上述晶体管100的构成要素以外还包括导电膜106、开口部143。
开口部143设置在绝缘膜104、110中。此外，导电膜106通过开口部143与导电膜112电连接。因此，对导电膜106及导电膜112施加同一电位。此外，也可以不设置开口部143，而对导电膜106、导电膜112施加不同电位。或者，也可以不设置开口部143，且将导电膜106用作遮光膜。例如，通过使用遮光性材料形成导电膜106，可以抑制光从下方照射到沟道区域108i。
当采用晶体管100A的结构时，导电膜106具有第一栅电极(也称为底栅电极)的功能，且导电膜112具有第二栅电极(也称为顶栅电极)的功能。此外，绝缘膜104具有第一栅极绝缘膜的功能，且绝缘膜110具有第二栅极绝缘膜的功能。
导电膜106可以使用与上述导电膜112、120a、120b同样的材料。尤其是，通过导电膜106使用包含铜的材料形成，可以降低电阻，所以是优选的。例如，优选的是导电膜106采用在氮化钛膜、氮化钽膜或钨膜上设置铜膜的叠层结构，且导电膜120a、120b采用在氮化钛膜、氮化钽膜或钨膜上设置铜膜的叠层结构。此时，通过将晶体管100A用于显示装置的像素晶体管和驱动晶体管中的一个或两个，可以降低产生在导电膜106与导电膜120a之间的寄生电容以及产生在导电膜106与导电膜120b之间的寄生电容。因此，不仅将导电膜106、导电膜120a及导电膜120b用于晶体管100A的第一栅电极、源电极及漏电极，而且也可以用于显示装置的电源供应布线、信号供应布线或连接布线等。
如此，与上述晶体管100不同地，图43A至图43C所示的晶体管100A具有在氧化物半导体膜108的上下包括被用作栅电极的导电膜的结构。如晶体管100A所示，在本发明的一个方式的半导体装置中，也可以设置多个栅电极。
如图43B及图43C所示，氧化物半导体膜108位于与被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112的每一个相对的位置，夹在两个被用作栅电极的导电膜之间。
在沟道宽度方向上，导电膜112的长度比氧化物半导体膜108大，并且氧化物半导体膜108整体夹着绝缘膜110被导电膜112覆盖。导电膜112和导电膜106在形成于绝缘膜104及绝缘膜110中的开口部143连接，因此在沟道宽度方向上，氧化物半导体膜108的一个侧面夹着绝缘膜110与导电膜112相对。
换言之，在晶体管100A的沟道宽度方向上，导电膜106及导电膜112在形成于绝缘膜104及绝缘膜110中的开口部143连接，并夹着绝缘膜104及绝缘膜110围绕氧化物半导体膜108。
通过采用上述结构，可以利用被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112的电场电围绕晶体管100A所包括的氧化物半导体膜108。如晶体管100A那样，可以将利用第一栅电极及第二栅电极的电场电围绕形成有沟道区域的氧化物半导体膜108的晶体管的装置结构称为Surrounded channel(S-channel：围绕沟道)结构。
因为晶体管100A具有S-channel结构，所以可以使用导电膜106或导电膜112对氧化物半导体膜108有效地施加用来引起沟道的电场。由此，晶体管100A的电流驱动能力得到提高，从而可以得到高的通态电流特性。此外，由于可以增加通态电流，所以可以使晶体管100A微型化。另外，由于氧化物半导体膜108具有被导电膜106及导电膜112围绕的结构，所以可以提高氧化物半导体膜108的机械强度。
在晶体管100A的沟道宽度方向上，可以在氧化物半导体膜108的没有形成开口部143的一侧形成与开口部143不同的开口部。
此外，如晶体管100A那样，在晶体管包括其间设置有半导体膜的一对栅电极的情况下，也可以对一个栅电极供应信号A，并且对另一个栅电极供应固定电位Vb。另外，也可以对一个栅电极供应信号A，并且对另一个栅电极供应信号B。另外，也可以对一个栅电极供应固定电位Va，并且对另一个栅电极供应固定电位Vb。
信号A例如为用来控制导通状态/非导通状态的信号。信号A也可以为具有电位V1或者电位V2(V1＞V2)的两种电位的数字信号。例如，可以将电位V1设定为高电源电位且将电位V2设定为低电源电位。信号A也可以为模拟信号。
固定电位Vb例如为用来控制晶体管的阈值电压VthA的电位。固定电位Vb可以为电位V1或者电位V2。此时，不需要另外设置用来产生固定电位Vb的电位产生电路，所以是优选的。固定电位Vb也可以为与电位V1或者电位V2不同的电位。通过降低固定电位Vb，有时可以提高阈值电压VthA。其结果，有时可以降低栅极与源极之间的电压Vgs为0V时的漏极电流，而可以降低包括晶体管的电路的泄漏电流。例如，可以使固定电位Vb低于低电源电位。另一方面，通过提高固定电位Vb，有时可以降低阈值电压VthA。其结果，有时可以提高栅极与源极之间的电压Vgs为高电源电位时的漏极电流，而可以提高包括晶体管的电路的工作速度。例如，可以使固定电位Vb高于低电源电位。
信号B例如为用来控制晶体管的导通状态/非导通状态的信号。信号B也可以为具有电位V3或者电位V4(V3＞V4)的两种电位的数字信号。例如，可以将电位V3设定为高电源电位且将电位V4设定为低电源电位。信号B也可以为模拟信号。
在信号A与信号B都是数字信号的情况下，信号B也可以为具有与信号A相同的数字值的信号。此时，有时可以增加晶体管的通态电流，而可以提高包括晶体管的电路的工作速度。此时，信号A的电位V1及电位V2也可以与信号B的电位V3及电位V4不同。例如，当对应于被输入信号B的栅极的栅极绝缘膜的厚度大于对应于被输入信号A的栅极的栅极绝缘膜时，可以使信号B的电位振幅(V3-V4)大于信号A的电位振幅(V1-V2)。由此，有时可以使信号A及信号B给晶体管的导通状态或非导通状态带来的影响大致相同。
在信号A与信号B都是数字信号的情况下，信号B也可以为具有与信号A不同的数字值的信号。此时，有时可以分别利用信号A及信号B控制晶体管，而可以实现更高的功能。例如，当晶体管为n沟道晶体管时，在仅在信号A为电位V1且信号B为电位V3时该晶体管处于导通状态的情况下或者在仅在信号A为电位V2且信号B为电位V4时该晶体管处于非导通状态的情况下，有时可以由一个晶体管实现NAND电路或NOR电路等的功能。另外，信号B也可以为用来控制阈值电压VthA的信号。例如，信号B也可以在包括晶体管的电路工作的期间与该电路不工作的期间具有不同电位。信号B也可以根据电路的工作模式具有不同电位。此时，信号B有可能没有信号A那么频繁地切换电位。
在信号A与信号B都是模拟信号的情况下，信号B也可以具有与信号A相同的电位的模拟信号、用常数乘以信号A的电位而得的模拟信号、或者将常数加到信号A的电位或从信号A的电位减去常数而得的模拟信号等。此时，有时可以增加晶体管的通态电流，而提高包括晶体管的电路的工作速度。信号B也可以为与信号A不同的模拟信号。此时，有时可以分别利用信号A及信号B控制晶体管，而可以实现更高的功能。
信号A也可以为数字信号，信号B也可以为模拟信号。或者，信号A也可以为模拟信号，信号B也可以为数字信号。
当对晶体管的两个栅电极供应固定电位时，有时可以将晶体管用作相当于电阻元件的元件。例如，当晶体管为n沟道晶体管时，通过提高(降低)固定电位Va或固定电位Vb，有时可以降低(提高)晶体管的实效电阻。通过提高(降低)固定电位Va和固定电位Vb，有时可以获得比只具有一个栅极的晶体管低(高)的实效电阻。
晶体管100A的其他构成要素与上述晶体管100相同，并发挥相同的效果。
在晶体管100A上还可以形成绝缘膜。图44A及图44B示出此时的一个例子。图44A及图44B是晶体管100B的截面图。晶体管100B的俯视图由于与图43A所示的晶体管100A同样，所以在此省略其说明。
图44A及图44B所示的晶体管100B在导电膜120a、120b、绝缘膜118上包括绝缘膜122。晶体管100B的上述以外的构成要素与晶体管100A相同，并且发挥同样的效果。
绝缘膜122具有使起因于晶体管等的凹凸等平坦的功能。绝缘膜122只要具有绝缘性即可，使用无机材料或有机材料形成。作为该无机材料，可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氮化铝膜等。作为该有机材料，例如可以举出丙烯酸树脂或聚酰亚胺树脂等感光性树脂材料。
<3-3.晶体管的结构例子3>
接着，参照图45A至图47B对与图43A至图43C所示的晶体管不同的结构进行说明。
图45A及图45B是晶体管100C的截面图，图46A及图46B是晶体管100D的截面图，图47A及图47B是晶体管100E的截面图。此外，晶体管100C、晶体管100D及晶体管100E的俯视图与图43A所示的晶体管100A同样，所以在此省略说明。
图45A及图45B所示的晶体管100C与晶体管100A的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管100C的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。例如，通过作为导电膜112_1使用氧化物导电膜，可以对绝缘膜110添加过剩氧。上述氧化物导电膜可以利用溅射法在含氧气的气氛下形成。此外，作为上述氧化物导电膜例如可以举出包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等。
如图45B所示，在开口部143中，导电膜112_2与导电膜106连接。当形成开口部143时，在形成将成为导电膜112_1的导电膜之后，形成开口部143，由此可以实现图45B所示的形状。当对导电膜112_1使用氧化物导电膜时，通过采用导电膜112_2与导电膜106连接的结构，可以降低导电膜112与导电膜106的接触电阻。
晶体管100C的导电膜112及绝缘膜110为锥形形状。更具体而言，导电膜112的下端部形成在导电膜112的上端部的外侧。此外，绝缘膜110的下端部形成在绝缘膜110的上端部的外侧。另外，导电膜112的下端部形成在与绝缘膜110的上端部大致相同的位置上。
通过晶体管100C的导电膜112及绝缘膜110形成为锥形形状，与晶体管100A的导电膜112及绝缘膜110形成为矩形形状的情况相比，可以提高绝缘膜116的覆盖性，所以是优选的。
晶体管100C的其他构成要素与上述晶体管100A相同，并发挥相同的效果。
图46A及图46B所示的晶体管100D与晶体管100A的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管100D的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。此外，导电膜112_1的下端部形成在导电膜112_2的上端部的外侧。例如，使用相同的掩模对导电膜112_1、导电膜112_2、绝缘膜110进行加工，利用湿蚀刻法对导电膜112_2进行加工，利用干蚀刻法对导电膜112_1及绝缘膜110进行加工，可以实现上述结构。
通过采用晶体管100D的结构，有时在氧化物半导体膜108中形成区域108f。区域108f形成在沟道区域108i与源区域108s之间及沟道区域108i与漏区域108d之间。
区域108f用作高电阻区域和低电阻区域中的任何一个。高电阻区域是指具有与沟道区域108i相等的电阻，且不与用作栅电极的导电膜112重叠的区域。当区域108f为高电阻区域时，区域108f具有所谓偏置区域的功能。当区域108f具有偏置区域的功能时，为了抑制晶体管100D的通态电流的降低，在沟道长度(L)方向上使区域108f设定为1μm以下，即可。
低电阻区域是指其电阻比沟道区域108i低且比源区域108s及漏区域108d高的区域。当区域108f为低电阻区域时，区域108f具有所谓LDD(Lightly Doped Drain)区域的功能。当区域108f具有LDD区域的功能时，可以实现漏区域的电场缓和，可以降低起因于漏区域的电场的晶体管的阈值电压的变动。
当区域108f为LDD区域时，例如从绝缘膜116对区域108f供应氮、氢和氟中的1个以上或者将绝缘膜110及导电膜112_1用作掩模从导电膜112_1的上方添加杂质元素，该杂质经过导电膜112_1及绝缘膜110添加到氧化物半导体膜108，由此可以形成区域108f。
如图46B所示，在开口部143中，导电膜112_2与导电膜106连接。
晶体管100D的其他构成要素与上述晶体管100A相同，并发挥相同的效果。
图47A及图47B所示的晶体管100E与晶体管100A的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管100E的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。此外，导电膜112_1的下端部形成在导电膜112_2的下端部的外侧。另外，绝缘膜110的下端部形成在导电膜112_1的下端部的外侧。例如，使用相同的掩模对导电膜112_1、导电膜112_2、绝缘膜110进行加工，利用湿蚀刻法对导电膜112_2及导电膜112_1进行加工，利用干蚀刻法对绝缘膜110进行加工，可以实现上述结构。
此外，与晶体管100D同样地，在晶体管100E中有时在氧化物半导体膜108中形成区域108f。区域108f形成在沟道区域108i与源区域108s之间及沟道区域108i与漏区域108d之间。
如图47B所示，在开口部143中，导电膜112_2与导电膜106连接。
晶体管100E的其他构成要素与上述晶体管100A相同，并发挥相同的效果。
<3-4.晶体管的结构例子4>
接着，参照图48A至图52B对与图43A至图43C所示的晶体管100A不同的结构进行说明。
图48A及图48B是晶体管100F的截面图，图49A及图49B是晶体管100G的截面图，图50A及图50B是晶体管100H的截面图，图51A及图51B是晶体管100J的截面图，图52A及图52B是晶体管100K的截面图。此外，晶体管100F、晶体管100G、晶体管100H、晶体管100J及晶体管100K的俯视图由于与图43A所示的晶体管100A同样，所以在此省略说明。
晶体管100F、晶体管100G、晶体管100H、晶体管100J及晶体管100K与上述晶体管100A的不同之处在于氧化物半导体膜108的结构。其他的构成要素与上述晶体管100A相同，并发挥相同的效果。
图48A及图48B所示的晶体管100F所包括的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_1、氧化物半导体膜108_1上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。此外，沟道区域108i、源区域108s及漏区域108d分别是氧化物半导体膜108_1、氧化物半导体膜108_2及氧化物半导体膜108_3的三层的叠层结构。
图49A及图49B所示的晶体管100G所包括的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。此外，沟道区域108i、源区域108s及漏区域108d分别是氧化物半导体膜108_2及氧化物半导体膜108_3的两层的叠层结构。
图50A及图50B所示的晶体管100H所包括的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_1、氧化物半导体膜108_1上的氧化物半导体膜108_2。此外，沟道区域108i、源区域108s及漏区域108d分别是氧化物半导体膜108_1及氧化物半导体膜108_2的两层的叠层结构。
图51A及图51B所示的晶体管100J所包括的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_1、氧化物半导体膜108_1上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。此外，沟道区域108i是氧化物半导体膜108_1、氧化物半导体膜108_2及氧化物半导体膜108_3的三层的叠层结构，源区域108s及漏区域108d分别是氧化物半导体膜108_1及氧化物半导体膜108_2的两层的叠层结构。此外，在晶体管100J的沟道宽度(W)方向上的截面中，氧化物半导体膜108_3覆盖氧化物半导体膜108_1及氧化物半导体膜108_2的侧面。
图52A及图52B所示的晶体管100K所包括的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。此外，沟道区域108i是氧化物半导体膜108_2及氧化物半导体膜108_3的两层的叠层结构，源区域108s及漏区域108d分别是氧化物半导体膜108_2的单层结构。此外，在晶体管100K的沟道宽度(W)方向上的截面中，氧化物半导体膜108_3覆盖氧化物半导体膜108_2的侧面。
在沟道区域108i的沟道宽度(W)方向的侧面或其附近，由于受到加工时的损伤而容易形成缺陷(例如氧缺陷)，或者由于杂质附着等而容易被污染。因此，即使沟道区域108i实质上本征，也通过施加电场等的压力使沟道区域108i的沟道宽度(W)方向的侧面或其附近活化，从而容易成为低电阻(n型)区域。此外，当沟道区域108i的沟道宽度(W)方向的侧面或其附近为n型区域时，由于该n型区域成为载流子的路径，因此有时会形成寄生沟道。
在晶体管100J及晶体管100K中，使沟道区域108i为叠层结构，沟道区域108i的沟道宽度(W)方向的侧面由叠层结构中的一个层覆盖。通过采用该结构，可以抑制沟道区域108i的侧面或其附近的缺陷或者降低杂质附着在沟道区域108i的侧面或其附近。
[带结构]
这里，参照图53A至图53C对绝缘膜104、氧化物半导体膜108_1、108_2、108_3及绝缘膜110的带结构、绝缘膜104、氧化物半导体膜108_2、108_3及绝缘膜110的带结构以及绝缘膜104、氧化物半导体膜108_1、108_2及绝缘膜110的带结构进行说明。此外，图53A至图53C是沟道区域108i的带结构。
图53A是包括绝缘膜104、氧化物半导体膜108_1、108_2、108_3及绝缘膜110的叠层结构的膜厚度方向的带结构的一个例子。此外，图53B是包括绝缘膜104、氧化物半导体膜108_2、108_3及绝缘膜110的叠层结构的膜厚度方向的带结构的一个例子。此外，图53C是包括绝缘膜104、氧化物半导体膜108_1、108_2及绝缘膜110的叠层结构的膜厚度方向的带结构的一个例子。此外，在带结构中，为了容易理解，示出绝缘膜104、氧化物半导体膜108_1、108_2、108_3及绝缘膜110的导带底能级(Ec)。
在图53A的带结构中，作为绝缘膜104、110使用氧化硅膜，作为氧化物半导体膜108_1使用利用金属元素的原子个数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108_2使用利用金属元素的原子个数比为In:Ga:Zn＝4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108_3使用利用金属元素的原子个数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜。
在图53B的带结构中，作为绝缘膜104、110使用氧化硅膜，作为氧化物半导体膜108_2使用利用金属元素的原子个数比为In:Ga:Zn＝4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108_3使用利用金属元素的原子个数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜。
在图53C的带结构中，作为绝缘膜104、110使用氧化硅膜，作为氧化物半导体膜108_1使用利用金属元素的原子个数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108_2使用利用金属元素的原子个数比为In:Ga:Zn＝4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜。
如图53A所示，在氧化物半导体膜108_1、108_2、108_3中，导带底能级平缓地变化。此外，如图53B所示，在氧化物半导体膜108_2、108_3中，导带底能级平缓地变化。此外，如图53C所示，在氧化物半导体膜108_1、108_2中，导带底能级平缓地变化。换言之，导带底能级连续地变化或连续接合。为了实现这种带结构，使在氧化物半导体膜108_1与氧化物半导体膜108_2之间的界面处或氧化物半导体膜108_2与氧化物半导体膜108_3之间的界面处不存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜108_1、108_2、108_3中形成连续接合，需要使用具备装载闭锁室的多室方式的成膜装置(溅射装置)在不使各膜暴露于大气的情况下连续地层叠。
通过采用图53A至图53C所示的结构，氧化物半导体膜108_2成为阱(well)，并且在使用上述叠层结构的晶体管中，沟道区域形成在氧化物半导体膜108_2中。
通过设置氧化物半导体膜108_1、108_3，可以使有可能形成在氧化物半导体膜108_2中的缺陷能级远离氧化物半导体膜108_2。
有时与用作沟道区域的氧化物半导体膜108_2的导带底能级(Ec)相比，缺陷能级离真空能级更远，而电子容易积累在缺陷能级中。当电子积累在缺陷能级中时，成为负固定电荷，导致晶体管的阈值电压向正方向漂移。因此，优选采用缺陷能级比氧化物半导体膜108_2的导带底能级(Ec)更接近于真空能级的结构。通过采用上述结构，电子不容易积累在缺陷能级，所以能够增大晶体管的通态电流，并且还能够提高场效应迁移率。
氧化物半导体膜108_1、108_3与氧化物半导体膜108_2相比导带底的能级更接近于真空能级，典型的是，氧化物半导体膜108_2的导带底能级与氧化物半导体膜108_1、108_3的导带底能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，氧化物半导体膜108_1、108_3的电子亲和势与氧化物半导体膜108_2的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
通过具有上述结构，氧化物半导体膜108_2成为主要的电流路径。就是说，氧化物半导体膜108_2被用作沟道区域，氧化物半导体膜108_1、108_3被用作氧化物绝缘膜。此外，氧化物半导体膜108_1、108_3优选使用形成沟道区域的氧化物半导体膜108_2所包含的金属元素中的一种以上。通过采用上述结构，在氧化物半导体膜108_1与氧化物半导体膜108_2之间的界面处或在氧化物半导体膜108_2与氧化物半导体膜108_3之间的界面处不容易产生界面散射。由此，在该界面处载流子的移动不被阻碍，因此晶体管的场效应迁移率得到提高。
注意，为了防止氧化物半导体膜108_1、108_3被用作沟道区域的一部分，氧化物半导体膜108_1、108_3使用导电率足够低的材料。因此，根据其物性及/或功能可以将氧化物半导体膜108_1、108_3称为氧化物绝缘膜。或者，氧化物半导体膜108_1、108_3使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜108_2且其导带底能级与氧化物半导体膜108_2的导带底能级有差异(能带偏移(offset))的材料。此外，为了抑制产生起因于漏电压值的阈值电压之间的差异，氧化物半导体膜108_1、108_3优选使用其导带底能级比氧化物半导体膜108_2的导带底能级更接近于真空能级材料。例如，氧化物半导体膜108_2的导带底能级与氧化物半导体膜108_1、108_3的导带底能级之差优选为0.2eV以上，更优选为0.5eV以上。
在氧化物半导体膜108_1、108_3中优选不具有尖晶石型结晶结构。在氧化物半导体膜108_1、108_3中具有尖晶石型结晶结构时，导电膜120a、120b的构成元素有时会在该尖晶石型结晶结构与其他区域之间的界面处扩散到氧化物半导体膜108_2中。注意，在氧化物半导体膜108_1、108_3为后面说明的CAAC-OS的情况下，阻挡导电膜120a、120b的构成元素如铜元素的性质得到提高，所以是优选的。
另外，在本实施方式中，示出作为氧化物半导体膜108_1、108_3使用利用其金属元素的原子个数比为In:Ga:Zn＝1:3:2的金属氧化物靶材形成的氧化物半导体膜的结构，但是不局限于此。例如，作为氧化物半导体膜108_1、108_3，也可以使用如下氧化物半导体膜：利用In:Ga:Zn＝1:1:1[原子个数比]、In:Ga:Zn＝1:1:1.2[原子个数比]、In:Ga:Zn＝1:3:4[原子个数比]、In:Ga:Zn＝1:3:6[原子个数比]、In:Ga:Zn＝1:4:5[原子个数比]、In:Ga:Zn＝1:5:6[原子个数比]或者In:Ga:Zn＝1:10:1[原子个数比]的金属氧化物靶材形成的氧化物半导体膜。或者，作为氧化物半导体膜108_1、108_3，也可以使用利用金属元素的原子个数比为Ga:Zn＝10：1的金属氧化物靶材形成的氧化物半导体膜。在此情况下，当作为氧化物半导体膜108_2使用利用金属元素的原子个数比为In:Ga:Zn＝1:1:1的金属氧化物靶材形成的氧化物半导体膜，作为氧化物半导体膜108_1、108_3使用利用金属元素的原子个数比为Ga：Zn＝10:1的金属氧化物靶材形成的氧化物半导体膜时，可以使氧化物半导体膜108_2的导带底能级与氧化物半导体膜108_1、108_3的导带底能级之间的差异为0.6eV以上，所以是优选的。
当作为氧化物半导体膜108_1、108_3使用利用In:Ga:Zn＝1:1:1[原子个数比]的金属氧化物靶材形成的氧化物半导体膜时，在氧化物半导体膜108_1、108_3中有时为In:Ga:Zn＝1:β1(0＜β1≤2):β2(0＜β2≤2)。另外，当作为氧化物半导体膜108_1、108_3使用利用In:Ga:Zn＝1:3:4[原子个数比]的金属氧化物靶材形成的氧化物半导体膜时，在氧化物半导体膜108_1、108_3中有时为In:Ga:Zn＝1:β3(1≤β3≤5):β4(2≤β4≤6)。另外，当作为氧化物半导体膜108_1、108_3使用利用In:Ga:Zn＝1:3:6[原子个数比]的金属氧化物靶材形成的氧化物半导体膜时，在氧化物半导体膜108_1、108_3中有时为In:Ga:Zn＝1:β5(1≤β5≤5):β6(4≤β6≤8)。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式4
在本实施方式中，对能够用于本发明的一个方式的半导体装置的晶体管进行详细说明。
在本实施方式中，参照图54A至图60C对底栅型晶体管进行说明。
〈4-1.晶体管的结构例子1〉
图54A是晶体管300A的俯视图，图54B相当于沿着图54A所示的点划线X1-X2的截面图，图54C相当于沿着图54A所示的点划线Y1-Y2的截面图。此外，在图54A中，为了方便起见，省略晶体管300A的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)而进行图示。此外，有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。注意，有时在后面的晶体管的俯视图中也与图54A同样地省略构成要素的一部分。
图54A至图54C所示的晶体管300A包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的氧化物半导体膜308、氧化物半导体膜308上的导电膜312a、氧化物半导体膜308上的导电膜312b。此外，在晶体管300A上，更具体而言，导电膜312a、312b及氧化物半导体膜308上设置有绝缘膜314、316及绝缘膜318。
在晶体管300A中，绝缘膜306、307具有晶体管300A的栅极绝缘膜的功能，绝缘膜314、316、318具有晶体管300A的保护绝缘膜的功能。此外，在晶体管300A中，导电膜304具有栅电极的功能，导电膜312a具有源电极的功能，导电膜312b具有漏电极的功能。
注意，在本说明书等中，有时分别将绝缘膜306、307称为第一绝缘膜，将绝缘膜314、316称为第二绝缘膜，将绝缘膜318称为第三绝缘膜。
图54A至图54C所示的晶体管300A是沟道蚀刻型晶体管结构。本发明的一个方式的氧化物半导体膜能够应用于沟道蚀刻型晶体管。
〈4-2.晶体管的结构例子2>
图55A是晶体管300B的俯视图，图55B相当于图55A所示的点划线X1-X2的截面图，图55C相当于图55A所示的点划线Y1-Y2的截面图。
图55A至图55C所示的晶体管300B包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的氧化物半导体膜308、氧化物半导体膜308上的绝缘膜314、绝缘膜314上的绝缘膜316、通过设置在绝缘膜314及绝缘膜316中的开口部341a与氧化物半导体膜308电连接的导电膜312a、通过设置在绝缘膜314及绝缘膜316中的开口部341b与氧化物半导体膜308电连接的导电膜312b。此外，在晶体管300B上，更详细而言，导电膜312a、312b及绝缘膜316上设置有绝缘膜318。
在晶体管300B中，绝缘膜306、307具有晶体管300B的栅极绝缘膜的功能，绝缘膜314、316具有氧化物半导体膜308的保护绝缘膜的功能，绝缘膜318具有晶体管300B的保护绝缘膜的功能。此外，在晶体管300B中，导电膜304具有栅电极的功能，导电膜312a具有源电极的功能，导电膜312b具有漏电极的功能。
图54A至图54C所示的晶体管300A采用沟道蚀刻型结构，而图55A至图55C所示的晶体管300B采用沟道保护型结构。本发明的一个方式的氧化物半导体膜也能够应用于沟道保护型晶体管。
<4-3.晶体管的结构例子3>
图56A是晶体管300C的俯视图，图56B相当于图56A所示的点划线X1-X2的截面图，图56C相当于图56A所示的点划线Y1-Y2的截面图。
图56A至图56C所示的晶体管300C与图55A至图55C所示的晶体管300B的不同之处在于绝缘膜314、316的形状。具体而言，晶体管300C的绝缘膜314、316以岛状设置在氧化物半导体膜308的沟道区域上。其他构成要素与晶体管300B相同。
<4-4.晶体管的结构例子4>
图57A是晶体管300D的俯视图，图57B相当于图57A所示的点划线X1-X2的截面图，图57C相当于图57A所示的点划线Y1-Y2的截面图。
图57A至图57C所示的晶体管300D包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的氧化物半导体膜308、氧化物半导体膜308上的导电膜312a、氧化物半导体膜308上的导电膜312b、氧化物半导体膜308及导电膜312a、312b上的绝缘膜314、绝缘膜314上的绝缘膜316、绝缘膜316上的绝缘膜318、绝缘膜318上的导电膜320a、320b。
在晶体管300D中，绝缘膜306、307具有晶体管300D的第一栅极绝缘膜的功能，绝缘膜314、316、318具有晶体管300D的第二栅极绝缘膜的功能。此外，在晶体管300D中，导电膜304具有第一栅电极的功能，导电膜320a具有第二栅电极的功能，导电膜320b具有用于显示装置的像素电极的功能。此外，导电膜312a具有源电极的功能，导电膜312b具有漏电极的功能。
如图57C所示，导电膜320a在设置在绝缘膜306、307、314、316、318中的开口部342b、342c与导电膜304连接。因此，对导电膜320a和导电膜304施加相同的电位。
在晶体管300D中示出设置开口部342b、342c，且导电膜320a与导电膜304连接的结构，但不局限于此。例如，也可以采用仅形成开口部342b和开口部342c中的任一个而使导电膜320a与导电膜304连接的结构，或者，不设置开口部342b和开口部342c而不使导电膜320a与导电膜304连接的结构。当采用不使导电膜320a与导电膜304连接的结构时，可以对导电膜320a和导电膜304施加不同的电位。
导电膜320b通过设置在绝缘膜314、316、318中的开口部342a与导电膜312b连接。
晶体管300D具有上述S-channel结构。
〈4-5.晶体管的结构例子5〉
图54A至图54C所示的晶体管300A所包括的氧化物半导体膜308也可以具有叠层结构。图58A及图58B以及图59A及图59B示出此时的一个例子。
图58A及图58B是晶体管300E的截面图，图59A及图59B是晶体管300F的截面图。此外，晶体管300E、300F的俯视图与图54A所示的晶体管300A的俯视图相同。
图58A及图58B所示的晶体管300E所包括的氧化物半导体膜308包括氧化物半导体膜308_1、氧化物半导体膜308_2、氧化物半导体膜308_3。此外，图59A及图59B所示的晶体管300F所包括的氧化物半导体膜308包括氧化物半导体膜308_2、氧化物半导体膜308_3。
作为导电膜304、绝缘膜306、绝缘膜307、氧化物半导体膜308、氧化物半导体膜308_1、氧化物半导体膜308_2、氧化物半导体膜308_3、导电膜312a、312b、绝缘膜314、绝缘膜316、绝缘膜318及导电膜320a、320b，可以使用与上述导电膜106、绝缘膜116、绝缘膜114、氧化物半导体膜108、氧化物半导体膜108_1、氧化物半导体膜108_2、氧化物半导体膜108_3、导电膜120a、120b、绝缘膜104、绝缘膜118、绝缘膜116及导电膜112相同的材料。
〈4-6.晶体管的结构例子6〉
图60A是晶体管300G的俯视图，图60B相当于图60A所示的点划线X1-X2的截面图，图60C相当于图60A所示的点划线Y1-Y2的截面图。
图60A至图60C所示的晶体管300G包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的氧化物半导体膜308、氧化物半导体膜308上的导电膜312a、氧化物半导体膜308上的导电膜312b、氧化物半导体膜308、导电膜312a及导电膜312b上的绝缘膜314、绝缘膜314上的绝缘膜316、绝缘膜316上的导电膜320a、绝缘膜316上的导电膜320b。
绝缘膜306及绝缘膜307具有开口部351，在绝缘膜306及绝缘膜307上形成有通过开口部351与导电膜304电连接的导电膜312c。此外，绝缘膜314及绝缘膜316包括到达导电膜312b的开口部352a、到达导电膜312c的开口部352b。
氧化物半导体膜308包括导电膜304一侧的氧化物半导体膜308_2、氧化物半导体膜308_2上的氧化物半导体膜308_3。
晶体管300G上设置有绝缘膜318。绝缘膜318以覆盖绝缘膜316、导电膜320a及导电膜320b的方式形成。
在晶体管300G中，绝缘膜306、307具有晶体管300G的第一栅极绝缘膜的功能，绝缘膜314、316具有晶体管300G的第二栅极绝缘膜的功能，绝缘膜318具有晶体管300G的保护绝缘膜的功能。此外，在晶体管300G中，导电膜304具有第一栅电极的功能，导电膜320a具有第二栅电极的功能，导电膜320b具有用于显示装置的像素电极的功能。此外，在晶体管300G中，导电膜312a具有源电极的功能，导电膜312b具有漏电极的功能。此外，在晶体管300G中，导电膜312c具有连接电极的功能。
晶体管300G具有上述S-channel结构。
此外，也可以自由地组合晶体管300A至晶体管300G的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式5
在本实施方式中，参照图61至图63说明包括本发明的一个方式的金属氧化物膜的半导体装置。
〈5-1.半导体装置的结构例子1〉
图61是实施方式3所示的晶体管300D及实施方式2所示的晶体管100B具有叠层结构时的一个例子的沟道长度(L)方向的截面图。
通过晶体管300D、晶体管100B具有叠层结构，可以缩小晶体管的配置面积。
例如，通过将图61的结构用于显示装置的像素部，可以提高该显示装置的像素密度。例如，在显示装置的像素密度超过1000ppi(pixel per inch)或者显示装置的像素密度为2000ppi时，通过采用如图61所示的配置，可以提高像素的开口率。注意，ppi是指示出每英寸的像素数的单位。
此外，通过使晶体管300D及晶体管100B为叠层结构，成为其一部分与上述结构不同的结构。
例如，在图61中，晶体管300D的结构与上述结构在以下处不同。
图61所示的晶体管300D在绝缘膜318与导电膜320a之间包括绝缘膜319、绝缘膜110a。
绝缘膜319可以使用绝缘膜314或绝缘膜316所示的材料。设置绝缘膜319以使氧化物半导体膜108与绝缘膜318不接触。此外，绝缘膜110a对与绝缘膜110相同的绝缘膜进行加工来形成。此外，晶体管300D所包括的导电膜320a、晶体管100B所包括的导电膜112对相同的导电膜进行加工来形成。
图61所示的晶体管100B包括导电膜312c代替导电膜106。此外，图61所示的晶体管100B包括绝缘膜314、316、318、319代替绝缘膜104。通过使用晶体管300D所包括的绝缘膜314、316、318、319代替绝缘膜104，可以缩短晶体管的制造工序。
在图61中，晶体管100B的导电膜120b与导电膜344连接。此外，导电膜344通过设置在绝缘膜122中的开口部342与导电膜120b电连接。此外，可以对导电膜344应用能够用于导电膜320a的材料。此外，导电膜344具有显示装置的像素电极的功能。
在图61中，说明晶体管300D、晶体管100B为叠层结构的情况，但是不局限于此。例如，也可以采用图62及图63所示的结构。
<5-2.半导体装置的结构例子2〉
图62是晶体管950及实施方式3所示的晶体管300A为叠层结构时的一个例子的沟道长度(L)方向的截面图。
图62所示的晶体管950包括衬底952、衬底952上的绝缘膜954、绝缘膜954上的半导体膜956、半导体膜956上的绝缘膜958、绝缘膜958上的导电膜960、绝缘膜954、半导体膜956及导电膜960上的绝缘膜962、绝缘膜962上的绝缘膜964、与半导体膜956电连接的导电膜966a、966b。此外，晶体管950上设置有绝缘膜968。
半导体膜956具有硅。尤其是，半导体膜956优选具有结晶硅。晶体管950是所谓使用低温多晶硅的晶体管。例如，通过在显示装置的驱动电路部中使用低温多晶硅的晶体管，可以得到高场效应迁移率，所以是优选的。此外，例如在显示装置的像素部中使用晶体管300A可以减低功耗，所以是优选的。
衬底952可以使用玻璃衬底或塑料衬底等。此外，绝缘膜954具有晶体管950的基底绝缘膜的功能。作为绝缘膜954例如可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅等。绝缘膜958具有晶体管950的栅极绝缘膜的功能。绝缘膜958可以使用在绝缘膜954的说明中举出的材料。导电膜960具有晶体管950的栅电极的功能。导电膜960可以使用与上述实施方式所示的导电膜312a、312b、120a、120b等相同的材料。绝缘膜962、964、968具有晶体管950的保护绝缘膜的功能。此外，导电膜966a、966b具有晶体管950的源电极及漏电极的功能。导电膜966a、966b可以使用与上述实施方式所示的导电膜312a、312b、120a、120b等相同的材料。
晶体管950与晶体管300A之间设置有绝缘膜970及绝缘膜972。此外，以覆盖晶体管300A的方式设置有绝缘膜974。绝缘膜970具有阻挡膜的功能。具体而言，形成绝缘膜970以防止晶体管950所包括的杂质诸如氢等进入晶体管300A一侧。此外，绝缘膜972具有晶体管300A的基底绝缘膜的功能。
绝缘膜970例如优选使用氢的释放量少且能够抑制氢的扩散的材料。作为该材料，可以举出氮化硅、氧化铝等。此外，绝缘膜972例如优选具有过剩氧。绝缘膜972可以使用绝缘膜314、316所使用的材料。
在图62中，采用晶体管950不与晶体管300A重叠的结构，但是不局限于此，例如也可以以晶体管950的沟道区域与晶体管300A的沟道区域重叠的方式配置。图63示出此时的一个例子。图63是晶体管950及晶体管300A为叠层结构时的一个例子的沟道长度(L)方向的截面图。通过采用图63所示的结构，可以进一步缩小晶体管的配置面积。
此外，虽然未图示，但是也可以使晶体管950及实施方式2及3所示的其他晶体管(例如，晶体管100A至100K及晶体管300B至300G)为叠层结构。
如上所述，本发明的一个方式的金属氧化物膜也可以适当地使用于层叠有各种形状的晶体管的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式6
在本实施方式中，使用图64至图71说明包括在前面的实施方式中例示的晶体管的显示装置的一个例子。
图64是示出显示装置的一个例子的俯视图。图64所示的显示装置700包括：设置在第一衬底701上的像素部702；设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。注意，由密封剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意，虽然在图64中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
另外，在显示装置700中，在第一衬底701上的不由密封剂712围绕的区域中设置有分别电连接于像素部702、源极驱动电路部704及栅极驱动电路部706的FPC(Flexibleprinted circuit：柔性印刷电路)端子部708。另外，FPC端子部708连接于FPC716，并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外，像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与信号线710连接。由FPC716供应的各种信号等是通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708的。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另外，作为显示装置700，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子，但是并不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例如，由单晶半导体膜、多晶半导体膜形成的驱动电路衬底)形成于第一衬底701的结构。另外，对另行形成的驱动电路衬底的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶封装)方法、引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管。
另外，显示装置700可以包括各种元件。作为该元件，例如可以举出电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED等)、发光晶体管(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水元件、电泳元件、电湿润(electrowetting)元件、等离子体显示面板(PDP)、MEMS(微电子机械系统)、显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制(IMOD)元件等)、压电陶瓷显示器等。
此外，作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display、表面传导电子发射显示器)等。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水元件或电泳元件的显示装置的一个例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有反射电极的功能，即可。例如，使像素电极的一部分或全部包含铝、银等，即可。并且，此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫描方式等。另外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个颜色要素，并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，为了将白色光(W)用于背光(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示，也可以使用着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、G、B、Y、W。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
此外，作为彩色化的方式，除了经过滤色片将来自上述白色光的发光的一部分转换为红色、绿色及蓝色的方式(滤色片方式)之外，还可以使用分别使用红色、绿色及蓝色的发光的方式(三色方式)以及将来自蓝色光的发光的一部分转换为红色或绿色的方式(颜色转换方式或量子点方式)。
在本实施方式中，使用图65至图67说明作为显示元件使用液晶元件及EL元件的结构。图65及图66是沿着图64所示的点划线Q-R的截面图，作为显示元件使用液晶元件的结构。另外，图67是沿着图64所示的点划线Q-R的截面图，作为显示元件使用EL元件的结构。
下面，首先说明图65至图67所示的共同部分，接着说明不同的部分。
〈6-1.显示装置的共同部分的说明〉
图65至图67所示的显示装置700包括：引绕布线部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
晶体管750及晶体管752具有与上述晶体管100B同样的结构。晶体管750及晶体管752也可以采用使用上述实施方式所示的其他晶体管的结构。
在本实施方式中使用的晶体管包括高度纯化且氧缺陷的形成被抑制的氧化物半导体膜。该晶体管可以降低关态电流。因此，可以延长图像信号等电信号的保持时间，在开启电源的状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，由此可以发挥抑制功耗的效果。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速驱动的晶体管提供高品质的图像。
电容器790包括：通过对与晶体管750所包括的用作第一栅电极的导电膜相同的导电膜进行加工而形成的下部电极；以及通过对与晶体管750所包括的用作源电极及漏电极的导电膜相同的导电膜进行加工而形成的上部电极。另外，在下部电极与上部电极之间设置有：通过形成与晶体管750所包括的用作第一栅极绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜；以及通过形成与晶体管750的用作保护绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜。就是说，电容器790具有将用作电介质膜的绝缘膜夹在一对电极之间的叠层型结构。
另外，在图65至图67中，在晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
在图65至图67中示出像素部702所包括的晶体管750及源极驱动电路部704所包括的晶体管752使用相同的结构的晶体管的结构，但是不局限于此。例如，像素部702及源极驱动电路部704也可以使用不同晶体管。具体而言，可以举出像素部702使用顶栅极型晶体管，且源极驱动电路部704使用底栅极型晶体管的结构，或者像素部702使用底栅极型晶体管，且源极驱动电路部704使用顶栅极型晶体管的结构等。此外，也可以将上述源极驱动电路部704换称为栅极驱动电路部。
信号线710与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。作为信号线710，例如，当使用包含铜元素的材料时，起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外，连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用具有柔性的衬底。作为该具有柔性的衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状的间隔物，用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cellgap))。另外，作为结构体778，也可以使用球状的间隔物。
另外，在第二衬底705一侧，设置有用作黑矩阵的遮光膜738、用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
<6-2.使用液晶元件的显示装置的结构例子>
图65所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705一侧并被用作对置电极。图65所示的显示装置700可以通过由施加到导电膜772与导电膜774之间的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772电连接到晶体管750所具有的被用作源电极或漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。
另外，作为导电膜772，可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如，优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。作为对可见光具有反射性的导电膜，例如，优选使用包含铝或银的材料。
在导电膜772使用对于可见光具有反射性的导电膜时，显示装置700为反射型液晶显示装置。此外，在导电膜772使用对于可见光具有透光性的导电膜时，显示装置700为透射型液晶显示装置。
通过改变导电膜772上的结构，可以改变液晶元件的驱动方式。图66示出此时的一个例子。此外，图66所示的显示装置700是作为液晶元件的驱动方式使用水平电场方式(例如，FFS模式)的结构的一个例子。在图66所示的结构的情况下，导电膜772上设置有绝缘膜773，绝缘膜773上设置有导电膜774。此时，导电膜774具有公共电极的功能，可以由隔着绝缘膜773在导电膜772与导电膜774之间产生的电场控制液晶层776的取向状态。
注意，虽然在图65及图66中未图示，但是也可以分别在导电膜772和导电膜774中的一个或两个与液晶层776接触的一侧设置取向膜。此外，虽然在图65及图66中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。由此，包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式以及AFLC(AntiFerroelectricLiquid Crystal：反铁电性液晶)模式等。
另外，显示装置700也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式，可以举出几个例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多畴垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。
<6-3.使用发光元件的显示装置>
图67所示的显示装置700包括发光元件782。发光元件782包括导电膜772、EL层786及导电膜788。图67所示的显示装置700通过发光元件782所包括的EL层786发光，可以显示图像。此外，EL层786具有有机化合物或量子点等无机化合物。
作为可以用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可以用于量子点的材料，可以举出胶状量子点、合金型量子点、核壳(Core Shell)型量子点、核型量子点等。另外，也可以使用包含第12族与第16族、第13族与第15族或第14族与第16族的元素群的材料。或者，可以使用包含镉(Cd)、硒(Se)、锌(Zn)、硫(S)、磷(P)、铟(In)、碲(Te)、铅(Pb)、镓(Ga)、砷(As)、铝(Al)等元素的量子点材料。
上述有机化合物及无机化合物例如可以利用蒸镀法(包括真空蒸镀法)、液滴喷射法(也称为喷墨法)、涂敷法、凹版印刷法等方法形成。此外，作为EL层786也可以包含低分子材料、中分子材料(包括低聚物、树枝状聚合物)或者高分子材料。
这里，参照图68A至图68D说明液滴喷射法形成EL层786的方法。图68A至图68D是说明EL层786的形成方法的截面图。
首先，在平坦化绝缘膜770上形成导电膜772，以覆盖导电膜772的一部分的方式形成绝缘膜730(参照图68A)。
接着，在作为绝缘膜730的开口的导电膜772的露出部利用液滴喷射装置783喷射液滴784，来形成包含组成物的层785。液滴784是包含溶剂的组成物，附着于导电膜772上(参照图68B)。
此外，也可以在减压下进行喷射液滴784的工序。
接着，通过去除包含组成物的层785中的溶剂而使其固化，形成EL层786(参照图68C)。
作为去除溶剂的方法，可以进行干燥工序或加热工序。
接着，在EL层786上形成导电膜788，形成发光元件782(参照图68D)。
如上所述，通过利用液滴喷射法形成EL层786，可以选择性地喷射组成物，因此可以减少材料的损失。另外，由于不需要经过用来进行形状的加工的光刻工序等，所以可以使工序简化，从而可以实现低成本化。
另外，上述的液滴喷射法为包括如下单元的总称，该单元为具有组成物的喷射口的喷嘴或者具有一个或多个喷嘴的头等液滴喷射单元。
接着，参照图69说明在液滴喷射法中利用的液滴喷射装置。图69是说明液滴喷射装置1400的示意图。
液滴喷射装置1400包括液滴喷射单元1403。液滴喷射单元1403包括头1405、头1412。
通过由计算机1410控制与头1405、头1412连接的控制单元1407，可以描画预先编程了的图案。
另外，作为描画的时机，例如可以以形成在衬底1402上的标记1411为基准而进行描画。或者，也可以以衬底1402的边缘为基准而确定基准点。在此，利用成像单元1404检测出标记1411，将通过图像处理单元1409转换为数字信号的标记1411利用计算机1410识别而产生控制信号，以将该控制信号传送至控制单元1407。
作为成像单元1404，可以利用使用电荷耦合器(CCD)、互补型金属氧化物半导体(CMOS)的图像传感器等。另外，在衬底1402上需要形成的图案的数据存储于存储媒体1408，可以基于该数据将控制信号传送至控制单元1407，来分别控制液滴喷射单元1403的头1405、头1412等各头。喷射的材料分别从材料供应源1413、材料供应源1414通过管道供应到头1405、头1412。
头1405的内部包括以虚线1406所示的填充液状材料的空间及喷射口的喷嘴。在此未图示，但是头1412具有与头1405相同的内部结构。通过将头1405的喷嘴的尺寸与头1412的喷嘴的尺寸不同，可以使用不同的材料同时描画具有不同的宽度的图案。使用一个头可以喷射多种发光材料且描画图案，于是在对广区域描画图案的情况下，为了提高处理量，同时使用多个喷嘴喷射同一发光材料而可以描画图案。在使用大型衬底的情况下，头1405和头1412在图69所示的箭头的X、Y或Z的方向上自由地对衬底进行扫描，可以自由地设定描画的区域，由此可以在一个衬底上描画多个相同的图案。
另外，可以在减压下进行喷射组成物的工序。可以在加热衬底的状态下喷射组成物。在喷射组成物之后，进行干燥工序和烧成工序中的一个或两个。干燥工序及烧成工序都是一种加热处理的工序，各工序的目的、温度及时间不同。干燥工序及烧成工序在常压或减压下通过激光的照射、快速热退火或加热炉的使用等进行。注意，对进行该加热处理的时机、加热处理的次数没有特别的限制。为了进行良好的干燥工序及烧成工序，其温度依赖于衬底的材料及组成物的性质。
如上所述，可以利用液滴喷射装置形成EL层786。
再次回到图67所示的显示装置700的说明。
在图67所示的显示装置700中，在平坦化绝缘膜770及导电膜772上设置有绝缘膜730。绝缘膜730覆盖导电膜772的一部分。发光元件782采用顶部发射结构。因此，导电膜788具有透光性且使EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用于向导电膜772一侧发射光的底部发射结构或向导电膜772一侧及导电膜788一侧的双方发射光的双面发射结构。
另外，在与发光元件782重叠的位置上设置有着色膜736，并在与绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中设置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间。注意，虽然例示出在图67所示的显示装置700中设置着色膜736的结构，但是并不局限于此。例如，在通过分别涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
<6-4.在显示装置中设置输入输出装置的结构例子>
也可以在图66及图67所示的显示装置700中设置输入输出装置。作为该输入输出装置例如可以举出触摸屏等。
图70示出在图66所示的显示装置700中设置触摸屏791的结构，图71示出在图67所示的显示装置700中设置触摸屏791的结构。
图70是在图66所示的显示装置700中设置触摸屏791的截面图，图71是在图67所示的显示装置700中设置触摸屏791的截面图。
首先，以下说明图70及图71所示的触摸屏791。
图70及图71所示的触摸屏791是设置在衬底705与着色膜736之间的所谓In-Cell型触摸屏。触摸屏791在形成遮光膜738及着色膜736之前形成在衬底705一侧即可。
触摸屏791包括遮光膜738、绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，通过接近手指或触屏笔等检测对象，可以检测出电极793与电极794的互电容的变化。
此外，在图70及图71所示的晶体管750的上方示出电极793、电极794的交叉部。电极796通过设置在绝缘膜795中的开口部与夹住电极794的两个电极793电连接。此外，在图70及图71中示出设置有电极796的区域设置在像素部702中的结构，但是不局限于此，例如也可以形成在源极驱动电路部704中。
电极793及电极794设置在与遮光膜738重叠的区域。此外，如图70所示，电极793优选以不与液晶元件775重叠的方式设置。此外，如图71所示，电极793优选以不与发光元件782重叠的方式设置。换言之，电极793在与发光元件782及液晶元件775重叠的区域具有开口部。也就是说，电极793具有网格形状。通过采用这种结构，电极793可以具有不遮断发光元件782所发射的光的结构。或者，电极793也可以具有不遮断透过液晶元件775的光的结构。因此，由于因配置触摸屏791而导致的亮度下降极少，所以可以实现可见度高且功耗得到降低的显示装置。此外，电极794也可以具有相同的结构。
电极793及电极794由于不与发光元件782重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。或者，电极793及电极794由于不与液晶元件775重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。
因此，与使用可见光的透过率高的氧化物材料的电极相比，可以降低电极793及电极794的电阻，由此可以提高触摸屏的传感器灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的直径平均值可以为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。此外，作为上述纳米线可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管等。例如，在作为电极793、794、796中的任一个或全部使用Ag纳米线的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻值。
虽然在图70及图71中示出In-Cell型触摸屏的结构，但是不局限于此。例如，也可以采用形成在显示装置700上的所谓On-Cell型触摸屏或贴合于显示装置700而使用的所谓Out-Cell型触摸屏。
如此，本发明的一个方式的显示装置可以与各种方式的触摸屏组合而使用。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式7
在本实施方式中，说明本发明的一个方式的半导体装置的一个例子。在本实施方式中示出的晶体管是适用于微型化的晶体管。
<7-1.适用于微型化的晶体管的结构例子>
图72A至图72C示出晶体管200的一个例子。图72A是晶体管200的俯视图。注意，为了明确起见，在图72A中省略一部分的膜。图72B是沿着图72A所示的点划线X1-X2的截面图，图72C是沿着Y1-Y2的截面图。
晶体管200包括：被用作栅电极的导电体205(导电体205a及导电体205b)及导电体260(导电体260a及导电体260b)；被用作栅极绝缘层的绝缘体220、绝缘体222、绝缘体224及绝缘体250；具有其中形成沟道的区域的氧化物半导体230；被用作源极和漏极中的一个的导电体240a；被用作源极和漏极中的另一个的导电体240b；包含过剩氧的绝缘体280。
氧化物半导体230包括氧化物半导体230a、氧化物半导体230a上的氧化物半导体230b、以及氧化物半导体230b上的氧化物半导体230c。当使晶体管200导通时，电流主要流过氧化物半导体230b(形成沟道)。另一方面，在氧化物半导体230a及氧化物半导体230c中，有时在与氧化物半导体230b之间的界面附近(有时成为混合区域)电流流过，但是其他区域被用作绝缘体。
在图72A至图72C的结构中，被用作栅电极的导电体260具有包括导电体260a及导电体260b的叠层结构。另外，在被用作栅电极的导电体260上包括绝缘体270。
导电体205可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。或者，作为导电体205，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
例如，作为导电体205a可以使用具有对氢的阻挡性的导电体的氮化钽等，作为导电体205b可以层叠导电性高的钨。通过使用该组合，可以在保持作为布线的导电性的同时抑制氢扩散到氧化物半导体230。在图72A至图72C中，示出导电体205a和导电体205b的两层结构，但是也可以不局限于此，既可以是单层又可以是三层以上的叠层结构。
绝缘体220及绝缘体224优选为氧化硅膜或氧氮化硅膜等包含氧的绝缘体。尤其是，作为绝缘体224优选使用包含过剩氧(含有超过化学计量组成的氧)的绝缘体。通过以与构成晶体管200的氧化物接触的方式设置上述包含过剩氧的绝缘体，可以填补氧化物中的氧缺陷。注意，绝缘体222及绝缘体224不一定必须要使用相同材料形成。
作为绝缘体222，例如优选使用包含氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体222也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
当在绝缘体220和绝缘体224之间包括包含high-k材料的绝缘体222时，在特定条件下，绝缘体222俘获电子，可以增大阈值电压。就是说，绝缘体222有时带负电。
例如，当将氧化硅用于绝缘体220及绝缘体224，将氧化铪、氧化铝、氧化钽等电子俘获能级多的材料用于绝缘体222时，在比半导体装置的使用温度或保存温度高的温度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持导电体205的电位高于源电极或漏电极的电位的状态10毫秒以上，典型是1分钟以上，由此电子从构成晶体管200的氧化物向导电体205移动。此时，移动的电子的一部分被绝缘体222的电子俘获能级俘获。
在绝缘体222的电子俘获能级俘获所需要的电子的晶体管的阈值电压向正一侧漂移。通过控制导电体205的电压可以控制电子的俘获量，由此可以控制阈值电压。通过采用该结构，晶体管200成为在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
另外，俘获电子的处理在晶体管的制造过程中进行即可。例如，在形成与晶体管的源极或漏极连接的导电体之后、前工序(薄片处理)结束之后、薄片切割工序之后或者封装之后等发货之前的任一个阶段进行俘获电子的处理即可。
通过适当地调整绝缘体220、绝缘体222、绝缘体224的厚度，可以控制阈值电压。另外，本发明的一个方式可以提供一种关闭状态时的泄漏电流小的晶体管。另外，本发明的一个方式可以提供一种具有稳定的电特性的晶体管。另外，本发明的一个方式可以提供一种通态电流大的晶体管。另外，本发明的一个方式可以提供一种亚阈值摆幅值小的晶体管。另外，本发明的一个方式可以提供一种可靠性高的晶体管。
氧化物半导体230a、氧化物半导体230b及氧化物半导体230c使用In-M-Zn氧化物(M为Al、Ga、Y或Sn)等金属氧化物形成。作为氧化物半导体230，也可以使用In-Ga氧化物、In-Zn氧化物。
作为绝缘体250，例如可以使用包含氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
另外，与绝缘体224同样，作为绝缘体250优选使用含有超过化学计量组成的氧的氧化物绝缘体。通过以与氧化物半导体230接触的方式设置上述包含过剩氧的绝缘体，可以减小氧化物半导体230中的氧缺陷。
绝缘体250可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等对于氧或氢具有阻挡性的绝缘膜。当使用这种材料形成绝缘体250时，绝缘体250被用作防止从氧化物半导体230释放氧或从外部混入氢等杂质的层。
绝缘体250也可以具有与绝缘体220、绝缘体222及绝缘体224同样的叠层结构。当作为绝缘体250具有在电子俘获能级俘获所需要的电子的绝缘体时，晶体管200的阈值电压可以向正一侧漂移。通过采用该结构，晶体管200成为在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
另外，在图72A至图72C所示的半导体装置中，可以在氧化物半导体230和导电体260之间除了绝缘体250以外还可以设置阻挡膜。或者，作为氧化物半导体230c，使用具有阻挡性的材料。
例如，通过以与氧化物半导体230接触的方式设置包含过剩氧的绝缘膜，且由阻挡膜包围这些膜，可以使氧化物为与化学计量组成大致一致的状态或者超过化学计量组成的氧的过饱和状态。此外，可以防止对氧化物半导体230侵入氢等杂质。
导电体240a和导电体240b中的一个被用作源电极，另一个被用作漏电极。
导电体240a和导电体240b可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以这些元素为主要成分的合金。在附图中，导电体240a和导电体240b具有单层结构，但是也可以采用两层以上的叠层结构。
例如，可以层叠钛膜和铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
例如，可以举出：在钛膜或氮化钛膜上层叠铝膜或铜膜而在其上层叠钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而在其上层叠钼膜或氮化钼膜的三层结构等。另外，可使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
被用作栅电极的导电体260例如可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属、以上述金属为成分的合金或组合上述金属的合金等而形成。另外，也可以使用选自锰、锆中的一个或多个的金属。此外，也可以使用以掺杂有磷等杂质元素的多晶硅为代表的半导体、镍硅化物等硅化物。
例如，可以采用在铝膜上层叠钛膜的两层结构。另外，也可以采用在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构。
还有在钛膜上层叠铝膜，在其上层叠钛膜的三层结构等。此外，也可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种的合金膜或氮化膜。
作为导电体260，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。另外，可以采用上述具有透光性的导电材料和上述金属的叠层结构。
导电体260a利用热CVD法、MOCVD法或ALD法形成。尤其是，优选使用原子层沉积(ALD：Atomic Layer Deposition)法形成导电体260a。通过使用ALD法等进行形成可以减少绝缘体250所受到的等离子体所导致的损伤。另外，可以提高覆盖性，所以是优选的。因此，可以提供一种可靠性高的晶体管200。
另外，导电体260b使用钽、钨、铜、铝等导电性高的材料形成。
以覆盖导电体260的方式形成绝缘体270，当将氧脱离的氧化物材料用于绝缘体280时，作为绝缘体270使用对氧具有阻挡性的物质，以防止由于脱离的氧导电体260氧化。
例如，作为绝缘体270可以使用氧化铝等金属氧化物。以防止导电体260的氧化的程度的厚度形成绝缘体270即可。例如，以1nm以上且10nm以下、优选为3nm以上且7nm以下的厚度形成绝缘体270。
因此，可以抑制导电体260的氧化，并从绝缘体280向氧化物半导体230有效地供应脱离的氧。
在晶体管200上设置绝缘体280。作为绝缘体280优选使用含有超过化学计量组成的氧的绝缘体。就是说，在绝缘体280中，优选形成有比满足化学计量组成的氧多的氧存在的区域(以下，也称为过剩氧区域)。尤其是，在将氧化物半导体用于晶体管200时，作为晶体管200附近的层间膜等形成具有过剩氧区域的绝缘体，降低晶体管200的氧缺陷，而可以提高晶体管200的可靠性。
作为具有过剩氧区域的绝缘体，具体而言，优选使用由于加热而一部分的氧脱离的氧化物材料。
例如，作为这种材料，优选使用包含氧化硅或氧氮化硅的材料。另外，也可以使用金属氧化物。注意，在本说明书中，“氧氮化硅”是指氧含量多于氮含量的材料，而“氮氧化硅”是指氮含量多于氧含量的材料。
覆盖晶体管200的绝缘体280也可以被用作覆盖其下方的凹凸形状的平坦化膜。
〈7-2.适用于微型化的晶体管的应用例子>
以下，说明层叠使用其材料互不相同的晶体管的情况的例子。
图73所示的半导体装置包括晶体管400、晶体管200以及电容器410。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将该晶体管用于半导体装置(存储装置)，可以长期保持存储内容。换言之，因为可以形成不需要刷新工作或刷新工作的频度极低的半导体装置(存储装置)，所以可以充分降低功耗。
如图73所示，半导体装置包括晶体管400、晶体管200以及电容器410。晶体管200设置在晶体管400的上方，在晶体管400和晶体管200的上方设置有电容器410。
晶体管400设置在衬底401上，并且包括导电体406、绝缘体404、衬底401的一部分的半导体区域402、被用作源区域及漏区域的低电阻区域408a及低电阻区域408b。
晶体管400可以为p沟道晶体管或n沟道晶体管。
半导体区域402的其中形成沟道的区域或其附近的区域、被用作源区域及漏区域的低电阻区域408a及低电阻区域408b等优选包含硅类半导体等半导体，更优选包含单晶硅。另外，可以包含含有Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料。也可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管400也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域408a及低电阻区域408b中，除了适用于半导体区域402的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体406，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
通过利用导电体的材料决定功函数，可以调整阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
图73所示的晶体管400是一个例子而已，不局限于该结构，根据电路结构或驱动方法使用适当的晶体管即可。
以覆盖晶体管400的方式依次层叠有绝缘体420、绝缘体422、绝缘体424及绝缘体426。
作为绝缘体420、绝缘体422、绝缘体424及绝缘体426，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等。
绝缘体422被用作使因设置在其下方的晶体管400等而产生的台阶平坦化的平坦化膜。为了提高平坦性，也可以通过利用化学机械抛光(CMP：Chemical MechanicalPolishing)法等的平坦化处理使绝缘体422的顶面平坦化。
作为绝缘体424，例如优选使用具有阻挡性的膜，以防止氢或杂质从衬底401或晶体管400等扩散到设置晶体管200的区域。
例如，作为具有对氢的阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，当氢扩散到晶体管200等的具有氧化物半导体的半导体元件时，该半导体元件的特性有时降低。因此，优选在晶体管200和晶体管400之间使用抑制氢的扩散的膜。抑制氢的扩散的膜具体的是氢的脱离量少的膜。
绝缘体426的介电常数优选比绝缘体424低。例如，绝缘体426的相对介电常数优选低于4，更优选低于3。此外，例如，绝缘体424的相对介电常数优选为绝缘体426的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以降低产生在布线之间的寄生电容。
在绝缘体420、绝缘体422、绝缘体424及绝缘体426中埋入与电容器410或晶体管200电连接的导电体428及导电体430等。导电体428及导电体430被用作插头或布线。此外，在本说明书等中，布线和电连接到该布线的插头也可以是一个构成要素。就是说，有时导电体的一部分被用作电极，或者有时导电体的一部分被用作插头。
作为各插头、布线(导电体428及导电体430等)的材料可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等的导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
导电体428及导电体430优选包括具有对氢的阻挡性的导电体。尤其是，优选在具有对氢的阻挡性的绝缘体424的开口部中形成具有对氢的阻挡性的导电体。由于该结构，利用阻挡层可以分离晶体管400和晶体管200，而可以抑制氢从晶体管400扩散到晶体管200。
作为具有对氢的阻挡性的导电体，例如可以使用氮化钽等。通过层叠氮化钽和导电性高的钨，可以在保持作为布线的导电性的同时抑制从晶体管400的氢扩散。在此情况下，优选的是，具有对氢的阻挡性的氮化钽层与具有对氢的阻挡性的绝缘体424接触。
在绝缘体426及导电体430上也可以设置布线层。例如，在图73中依次层叠有绝缘体450、绝缘体452及绝缘体454。在绝缘体450、绝缘体452及绝缘体454中形成有导电体456。导电体456被用作插头或布线。导电体456可以利用与导电体428及导电体430相同的材料形成。
导电体456优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料，可以降低布线电阻。当作为导电体456使用铜时，优选层叠用来抑制铜扩散的导电体。作为抑制铜扩散的导电体，例如可以使用钽、氮化钽等包含钽的合金、钌及包含钌的合金等。
例如，作为绝缘体450优选使用抑制铜扩散或具有对氧及氢的阻挡性的绝缘体。例如，作为抑制铜扩散的绝缘体的一个例子，可以使用氮化硅。因此，绝缘体450可以使用与绝缘体424相同的材料。
尤其是，优选的是，以与抑制铜扩散的绝缘体450所具有的开口部接触的方式设置抑制铜扩散的导电体，在抑制铜扩散的导电体上层叠铜。由于该结构，而可以抑制铜扩散到布线周围。
在绝缘体454上依次层叠有绝缘体458、绝缘体210、绝缘体212及绝缘体214。绝缘体458、绝缘体210、绝缘体212和绝缘体214中的任一个或全部优选使用抑制铜扩散或具有对氧及氢的阻挡性的物质形成。
作为绝缘体458及绝缘体212，例如优选使用具有阻挡性的膜，以防止铜、氢或杂质从衬底401或设置晶体管400的区域等扩散到设置晶体管200的区域。绝缘体458及绝缘体212可以使用与绝缘体424相同的材料。
绝缘体210可以使用与绝缘体420相同的材料。例如，作为绝缘体210，可以使用氧化硅膜或氧氮化硅膜等。
例如，作为绝缘体214优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧、以及导致晶体管的电特性变动的氢、水分等杂质透过膜的阻挡效果高。因此，在晶体管的制造工序中或制造晶体管之后，氧化铝可以防止氢、水分等杂质混入晶体管200。另外，氧化铝可以防止氧从构成晶体管200的氧化物释放。因此，氧化铝适用于晶体管200的保护膜。
在绝缘体214上形成绝缘体216。绝缘体216可以使用与绝缘体420相同的材料。例如，作为绝缘体216，可以使用氧化硅膜或氧氮化硅膜等。
在绝缘体458、绝缘体210、绝缘体212、绝缘体214及绝缘体216中埋入导电体218及构成晶体管200的导电体205等。导电体218被用作与电容器410或晶体管400电连接的插头或布线。导电体218可以使用与导电体428及导电体430相同的材料形成。
尤其是，与绝缘体458、绝缘体212及绝缘体214接触的区域的导电体218优选为抑制铜扩散或具有对氧、氢及水的阻挡性的导电体。由于该结构，可以利用抑制铜扩散或具有对氧、氢及水的阻挡性的层分离晶体管400和晶体管200。就是说，可以抑制铜从导电体456扩散，并可以抑制氢从晶体管400扩散到晶体管200。
在绝缘体214的上方设置有晶体管200及绝缘体280。图73所示的晶体管200是一个例子而已，不局限于该结构，根据电路结构或驱动方法使用适当的晶体管即可。
在绝缘体280上依次层叠有绝缘体282、绝缘体284及绝缘体470。在绝缘体220、绝缘体222、绝缘体224、绝缘体280、绝缘体282、绝缘体284及绝缘体470中埋入导电体244等。在晶体管200所包括的导电体240a和导电体240b等导电体上设置与上层的导电体连接的导电体245等。导电体244被用作与电容器410、晶体管200或晶体管400电连接的插头或布线。导电体244可以使用与导电体428及导电体430相同的材料形成。
绝缘体282和绝缘体284中的一个或两个优选使用具有对氧或氢的阻挡性的物质。因此，绝缘体282可以使用与绝缘体214相同的材料。绝缘体284可以使用与绝缘体212相同的材料。
例如，绝缘体282优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧、以及导致晶体管的电特性的变动的氢、水分等杂质透过膜的阻挡效果高。因此，在晶体管的制造工序中或制造晶体管之后，氧化铝可以防止氢、水分等杂质混入晶体管200。另外，氧化铝可以防止氧从构成晶体管200的氧化物释放。因此，氧化铝适用于晶体管200的保护膜。
作为绝缘体284优选使用具有阻挡性的膜，以防止氢或杂质从设置电容器410的区域扩散到设置晶体管200的区域。因此，绝缘体284可以使用与绝缘体424相同的材料。
例如，作为具有对氢的阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，当氢扩散到晶体管200等的具有氧化物半导体的半导体元件时，该半导体元件的特性有时降低。因此，优选在晶体管200和晶体管400之间使用抑制氢的扩散的膜。抑制氢的扩散的膜具体的是氢的脱离量少的膜。
因此，可以由绝缘体210、绝缘体212和绝缘体214的叠层结构与绝缘体282和绝缘体284的叠层结构夹住晶体管200及包含过剩氧区域的绝缘体280。绝缘体210、绝缘体212、绝缘体214、绝缘体282及绝缘体284具有抑制氧或氢及水等杂质的扩散的阻挡性。
绝缘体282及绝缘体284可以抑制从绝缘体280及晶体管200释放的氧扩散到形成有电容器410或晶体管400的层。或者，可以抑制氢及水等杂质从绝缘体282的上方的层及绝缘体214的下方的层扩散到晶体管200。
就是说，可以将氧从绝缘体280的过剩氧区域高效地供应到晶体管200中的其中形成沟道的氧化物，而可以减少氧缺陷。另外，可以防止由于杂质而在晶体管200中的其中形成沟道的氧化物中形成氧缺陷。因此，可以将晶体管200中的其中形成沟道的氧化物形成为缺陷态密度低且特性稳定的氧化物半导体。就是说，在抑制晶体管200的电特性变动的同时，可以提高可靠性。
在绝缘体470的上方形成有电容器410及导电体474。电容器410形成在绝缘体470上，并包括导电体462、绝缘体480、绝缘体482、绝缘体484及导电体466。导电体474被用作与电容器410、晶体管200或晶体管400电连接的插头或布线。
作为导电体462可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他结构同时形成该导电体462时，使用低电阻金属材料的铜或铝等即可。
导电体474可以使用与被用作电容器的电极的导电体462相同的材料形成。
在导电体474及导电体462上形成绝缘体480、绝缘体482及绝缘体484。作为绝缘体480、绝缘体482及绝缘体484例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等。在附图中，采用三层结构，也可以采用单层、两层或四层以上的叠层结构。
例如，优选的是，作为绝缘体480及绝缘体482使用氧氮化硅等介电强度大的材料，作为绝缘体484使用氧化铝等介电常数高(high-k)的材料与氧氮化硅等介电强度大的材料的叠层结构。由于该结构，电容器410包含介电常数高(high-k)的绝缘体，而可以确保充分的电容，在包括介电强度大的绝缘体时绝缘强度得到提高而可以抑制电容器410的静电放电。
在导电体462上隔着绝缘体480、绝缘体482及绝缘体484形成导电体466。作为导电体466可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他结构同时形成时，使用低电阻金属材料的铜或铝等即可。
例如，如图73所示，以覆盖导电体462的顶面及侧面的方式形成绝缘体480、绝缘体482及绝缘体484。并且，隔着绝缘体480、绝缘体482及绝缘体484以覆盖导电体462的顶面及侧面的方式形成导电体466。
就是说，在导电体462的侧面还形成电容，因此可以增加电容器的每投影面积的电容。因此，能够实现半导体装置的小面积化、高集成化以及微型化。
在导电体466及绝缘体484上形成有绝缘体460。绝缘体460可以使用与绝缘体420相同的材料形成。覆盖电容器410的绝缘体460也可以被用作覆盖其下方的凹凸形状的平坦化膜。
以上是应用例子的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式8
在本实施方式中，使用图74A至图74C说明包括本发明的一个方式的半导体装置的显示装置。
<8.显示装置的电路结构>
图74A所示的显示装置包括：具有像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以不设置保护电路506。
驱动电路部504的一部分或全部与像素部502优选形成在同一衬底上。由此，可以减少构件的数量及端子的数量。当驱动电路部504的一部分或全部与像素部502不形成在同一衬底上时，驱动电路部504的一部分或全部可以通过COG或TAB(Tape AutomatedBonding：卷带自动结合)安装。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电路501)，驱动电路部504包括输出用来选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)以及供应用来驱动像素中的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a被输入起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a，并通过多个栅极驱动器504a各别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有供应初始化信号的功能。但是，不局限于此，栅极驱动器504a也可以供应其他信号。
源极驱动器504b具有移位寄存器等。源极驱动器504b通过端子部507接收用来驱动移位寄存器的信号和从其中得出数据信号的信号(图像信号)。源极驱动器504b具有根据图像信号生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有依照由于起始脉冲信号、时钟信号等的输入产生的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有供应初始化信号的功能。但是，不局限于此，源极驱动器504b可以供应其他信号。
源极驱动器504b例如使用多个模拟开关等来构成。源极驱动器504b通过依次使多个模拟开关开启而可以输出对图像信号进行时间分割所得到的信号作为数据信号。此外，也可以使用移位寄存器等构成源极驱动器504b。
脉冲信号及数据信号分别通过被供应扫描信号的多个扫描线GL之一及被供应数据信号的多个数据线DL之一被输入到多个像素电路501的每一个。另外，栅极驱动器504a控制多个像素电路501的每一个中的数据信号的写入及保持。例如，脉冲信号通过扫描线GL_m(m是X以下的自然数)从栅极驱动器504a被输入到第m行第n列的像素电路501，数据信号根据扫描线GL_m的电位通过数据线DL_n(n是Y以下的自然数)从源极驱动器504b被输入到第m行第n列的像素电路501。
图74A所示的保护电路506例如连接于作为栅极驱动器504a和像素电路501之间的布线的扫描线GL。或者，保护电路506连接于作为源极驱动器504b和像素电路501之间的布线的数据线DL。或者，保护电路506可以连接于栅极驱动器504a和端子部507之间的布线。或者，保护电路506可以连接于源极驱动器504b和端子部507之间的布线。此外，端子部507是指设置有用来从外部的电路对显示装置输入电力、控制信号及图像信号的端子的部分。
保护电路506是在对与其连接的布线供应一定范围之外的电位时使该布线与其他布线之间导通的电路。
如图74A所示，通过对像素部502和驱动电路部504设置保护电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的耐性。但是，保护电路506的结构不局限于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采用将端子部507与保护电路506连接的结构。
另外，虽然在图74A中示出由栅极驱动器504a和源极驱动器504b形成驱动电路部504的例子，但不局限于此。例如，也可以只形成栅极驱动器504a并安装另外准备的形成有源极驱动电路的衬底(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路衬底)。
另外，图74A所示的多个像素电路501例如可以采用图74B所示的结构。
图74B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。可以将前面的实施方式所示的晶体管适用于晶体管550。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应公共电位。此外，对一个行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位可以不同于对另一行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位。
例如，作为包括液晶元件570的显示装置的驱动方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式；OCB(Optically Compensated Birefringence：光学补偿弯曲)模式；FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式；AFLC(AntiFerroelectric LiquidCrystal：反铁电液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS模式；FFS模式或TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ECB(ElectricallyControlled Birefringence：电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络液晶)模式、宾主模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源电极和漏电极中的另一个与液晶元件570的一对电极中的另一个电极电连接。晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过被开启或关闭而控制数据信号的写入的功能。
电容器560的一对电极中的一个电极与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个电极与液晶元件570的一对电极中的另一个电极电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位。电容器560具有储存被写入的数据的存储电容器的功能。
例如，在包括图74B所示的像素电路501的显示装置中，通过图74A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管550开启而写入数据信号。
当晶体管550被关闭时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述步骤，可以显示图像。
图74A所示的多个像素电路501例如可以采用图74C所示的结构。
图74C所示的像素电路501包括晶体管552、554、电容器562以及发光元件572。可以将前面的实施方式所示的晶体管应用于晶体管552和/或晶体管554。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(以下，称为数据线DL_n)。并且，晶体管552的栅电极电连接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552具有通过被开启或关闭而控制数据信号的写入的功能。
电容器562的一对电极中的一个电极电连接于被供应电位的布线(以下，称为电位供应线VL_a)，另一个电极电连接于晶体管552的源电极和漏电极中的另一个。
电容器562具有储存被写入的数据的存储电容器的功能。
晶体管554的源电极和漏电极中的一个电连接于电位供应线VL_a。并且，晶体管554的栅电极电连接于晶体管552的源电极和漏电极中的另一个。
发光元件572的阳极和阴极中的一个电连接于电位供应线VL_b，另一个电连接于晶体管554的源电极和漏电极中的另一个。
作为发光元件572，例如可以使用有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以使用由无机材料构成的无机EL元件。
此外，电位供应线VL_a和电位供应线VL_b中的一个被供应高电源电位VDD，另一个被供应低电源电位VSS。
例如，在包括图74C所示的像素电路501的显示装置中，通过图74A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管552开启而写入数据信号。
当晶体管552被关闭时，被写入数据的像素电路501成为保持状态。并且，流过晶体管554的源电极与漏电极之间的电流量根据写入的数据信号的电位被控制，发光元件572以对应于流过的电流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
实施方式9
在本实施方式中，参照图75A至图78B对能够应用上述实施方式所说明的晶体管的电路结构的例子进行说明。
<9.反相器电路的结构例子>
图75A示出可适用于驱动电路所包括的移位寄存器及缓冲器等的反相器的电路图。反相器800将输入端子IN的逻辑被反转的信号输出到输出端子OUT。反相器800包括多个OS晶体管。信号SBG是能够切换OS晶体管的电特性的信号。
图75B是反相器800的一个例子。反相器800包括OS晶体管810及OS晶体管820。反相器800可以只使用n沟道型晶体管，所以与使用CMOS(Complementary Metal OxideSemiconductor：互补金属氧化物半导体)制造反相器(CMOS反相器)的情况相比，可以以低成本制造反相器800。
另外，包括OS晶体管的反相器800也可以设置在由Si晶体管构成的CMOS上。因为反相器800可以与CMOS电路重叠，所以可以抑制追加反相器800导致的电路面积的增大。
OS晶体管810、820包括被用作前栅极的第一栅极、被用作背栅极的第二栅极、被用作源极和漏极中的一个的第一端子以及被用作源极和漏极中的另一个的第二端子。
OS晶体管810的第一栅极与第二端子连接。OS晶体管810的第二栅极与供应信号SBG的布线连接。OS晶体管810的第一端子与供应电压VDD的布线连接。OS晶体管810的第二端子与输出端子OUT连接。
OS晶体管820的第一栅极与输入端子IN连接。OS晶体管820的第二栅极与输入端子IN连接。OS晶体管820的第一端子与输出端子OUT连接。OS晶体管820的第二端子与供应电压VSS的布线连接。
图75C是用来说明反相器800的工作的时序图。图75C的时序图示出输入端子IN的信号波形、输出端子OUT的信号波形、信号SBG的信号波形以及OS晶体管810的阈值电压的变化。
通过将信号SBG施加到OS晶体管810的第二栅极，可以控制OS晶体管810的阈值电压。
信号SBG具有用来使阈值电压向负方向漂移的电压VBG_A以及用来使阈值电压向正方向漂移的电压VBG_B。通过对第二栅极施加电压VBG_A，可以使OS晶体管810的阈值电压向负方向漂移而成为阈值电压VTH_A。另外，通过对第二栅极施加电压VBG_B，可以使OS晶体管810的阈值电压向正方向漂移而成为阈值电压VTH_B。
为了使上述说明可视化，图76A示出晶体管的电特性之一的Id-Vg曲线。
通过将第二栅极的电压提高到电压VBG_A，可以将示出上述OS晶体管810的电特性的曲线向图76A中的以虚线840表示的曲线漂移。另外，通过将第二栅极的电压降低到电压VBG_B，可以将示出上述OS晶体管810的电特性的曲线向图76A中的以实线841表示的曲线漂移。通过将信号SBG切换为电压VBG_A或电压VBG_B，如图76A所示，可以使OS晶体管810的阈值电压向正方向漂移或向负方向漂移。
通过使阈值电压向正方向漂移而成为阈值电压VTH_B，可以使OS晶体管810处于电流不容易流过的状态。图76B视觉性地示出此时的状态。
如图76B所示，可以使流过OS晶体管810的电流IB极小。因此，在施加到输入端子IN的信号为高电平而OS晶体管820成为开启状态(ON)时，可以急剧降低输出端子OUT的电压。
如图76B所示，可以使OS晶体管810处于电流不容易流过的状态，所以可以在图75C所示的时序图中使输出端子的信号波形831产生急剧的变化。因为可以减少流过供应电压VDD的布线与供应电压VSS的布线之间的贯通电流，所以可以以低功耗进行工作。
另外，通过使阈值电压向负方向漂移而成为阈值电压VTH_A，可以使OS晶体管810处于电流容易流过的状态。图76C视觉性地示出此时的状态。如图76C所示，可以将此时流过的电流IA设定为至少大于电流IB的值。因此，在施加到输入端子IN的信号为低电平而OS晶体管820成为关闭状态(OFF)时，可以急剧提高输出端子OUT的电压。如图76C所示，可以使OS晶体管810处于电流容易流过的状态，所以可以在图75C所示的时序图中使输出端子的信号波形832产生急剧的变化。
注意，信号SBG对OS晶体管810的阈值电压的控制优选在切换OS晶体管820的状态之前，即在时刻T1和T2之前进行。例如，如图75C所示，优选在将施加到输入端子IN的信号切换为高电平的时刻T1之前将OS晶体管810的阈值电压从阈值电压VTH_A切换为阈值电压VTH_B。另外，如图75C所示，优选在将施加到输入端子IN的信号切换为低电平的时刻T2之前将OS晶体管810的阈值电压从阈值电压VTH_B切换为阈值电压VTH_A。
注意，虽然图75C的时序图示出根据施加到输入端子IN的信号切换信号SBG的结构，但是也可以采用别的结构。例如，可以采用使处于浮动状态的OS晶体管810的第二栅极保持用来控制阈值电压的电压的结构。图77A示出能够实现该结构的电路结构的一个例子。
在图77A中，除了图75B所示的电路结构之外还包括OS晶体管850。OS晶体管850的第一端子与OS晶体管810的第二栅极连接。OS晶体管850的第二端子与供应电压VBG_B(或电压VBG_A)的布线连接。OS晶体管850的第一栅极与供应信号SF的布线连接。OS晶体管850的第二栅极与供应电压VBG_B(或电压VBG_A)的布线连接。
参照图77B的时序图对图77A的工作进行说明。
在将施加到输入端子IN的信号切换为高电平的时刻T3之前，将用来控制OS晶体管810的阈值电压的电压施加到OS晶体管810的第二栅极。将信号SF设定为高电平而OS晶体管850成为开启状态，对节点NBG施加用来控制阈值电压的电压VBG_B。
在节点NBG成为电压VBG_B之后，使OS晶体管850处于关闭状态。因为OS晶体管850的关态电流极小，所以通过使其维持关闭状态，可以保持节点NBG所保持的电压VBG_B。因此，对OS晶体管850的第二栅极施加电压VBG_B的工作的次数减少，所以可以减少改写电压VBG_B所需要的功耗。
注意，虽然在图75B及图77A的电路结构中示出通过外部控制对OS晶体管810的第二栅极施加电压的结构，但是也可以采用别的结构。例如，也可以采用基于施加到输入端子IN的信号生成用来控制阈值电压的电压而将其施加到OS晶体管810的第二栅极的结构。图78A示出能够实现该结构的电路结构的一个例子。
图78A示出在图75B所示的电路结构中的输入端子IN与OS晶体管810的第二栅极之间追加CMOS反相器860的结构。CMOS反相器860的输入端子与输入端子IN连接。CMOS反相器860的输出端子与OS晶体管810的第二栅极连接。
参照图78B的时序图对图78A的工作进行说明。图78B的时序图示出输入端子IN的信号波形、输出端子OUT的信号波形、CMOS反相器860的输出波形IN_B以及OS晶体管810的阈值电压的变化。
作为使施加到输入端子IN的信号的逻辑反转的信号的输出波形IN_B可以被用作用来控制OS晶体管810的阈值电压的信号。因此，如图76A至图76C所说明，可以控制OS晶体管810的阈值电压。例如，在图78B所示的时刻T4，施加到输入端子IN的信号为高电平而OS晶体管820成为开启状态。此时，输出波形IN_B为低电平。因此，可以使OS晶体管810处于电流不容易流过的状态，所以可以急剧降低输出端子OUT的电压上升。
另外，在图78B所示的时刻T5，施加到输入端子IN的信号为低电平而OS晶体管820成为关闭状态。此时，输出波形IN_B为高电平。因此，可以使OS晶体管810处于电流容易流过的状态，所以可以急剧提高输出端子OUT的电压。
如上所述，在本实施方式的结构中，根据输入端子IN的信号的逻辑而切换包括OS晶体管的反相器的背栅极的电压。通过采用该结构，可以控制OS晶体管的阈值电压。通过根据施加到输入端子IN的信号控制OS晶体管的阈值电压，可以使输出端子OUT的电压产生急剧的变化。另外，可以减少供应电源电压的布线之间的贯通电流。因此，可以实现低功耗化。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
实施方式10
在本实施方式中，参照图79A至图82C对将上述实施方式所说明的包括氧化物半导体的晶体管(OS晶体管)用于多个电路的半导体装置的例子进行说明。
<10.半导体装置的电路结构例子>
图79A是半导体装置900的方框图。半导体装置900包括电源电路901、电路902、电压生成电路903、电路904、电压生成电路905及电路906。
电源电路901是生成基准电位VORG的电路。电压VORG不局限于一个电压，也可以为多个电压。电压VORG是可以基于从半导体装置900的外部被施加的电压V0而生成的。半导体装置900可以基于从外部被施加的一个电源电压而生成电压VORG。因此，即使不从外部输入多个电源电压，半导体装置900也可以工作。
电路902、904及906是基于不同的电源电压而工作的电路。例如，电路902的电源电压基于电压VORG和电压VSS(VORG＞VSS)而被施加。例如，电路904的电源电压基于电压VPOG和电压VSS(VPOG＞VORG)而被施加。例如，电路906的电源电压基于电压VORG和电压VNEG(VORG＞VSS＞VNEG)而被施加。另外，如果将电压VSS设定为与接地(GND)同等的电位，可以减少电源电路901生成的电压的种类。
电压生成电路903是生成电压VPOG的电路。电压生成电路903可以基于从电源电路901被施加的电压VORG而生成电压VPOG。因此，包括电路904的半导体装置900可以基于从外部被施加的一个电源电压而工作。
电压生成电路905是生成电压VNEG的电路。电压生成电路905可以基于从电源电路901被施加的电压VORG而生成电压VNEG。因此，包括电路906的半导体装置900可以基于从外部被施加的一个电源电压而工作。
图79B是基于电压VPOG而工作的电路904的一个例子，图79C是用来使电路904工作的信号波形的一个例子。
图79B示出晶体管911。施加到晶体管911的栅极的信号例如基于电压VPOG和电压VSS而生成。该信号在进行使晶体管911成为导通状态的工作时为电压VPOG，在进行使其成为非导通状态的工作时为电压VSS。如图79C所示，电压VPOG高于电压VORG。因此，晶体管911可以更确实地进行使源极(S)与漏极(D)之间成为导通状态的工作。其结果，可以实现误动作得到减少的电路904。
图79D是基于电压VNEG而工作的电路906的一个例子，图79E是用来使电路906工作的信号波形的一个例子。
图79D示出具有背栅极的晶体管912。施加到晶体管912的栅极的信号例如基于电压VORG和电压VSS而生成。该信号在进行使晶体管911成为导通状态的工作时基于电压VORG而生成，且在进行使其成为非导通状态的工作时基于电压VSS而生成。另外，施加到晶体管912的背栅极的电压基于电压VNEG而生成。如图79E所示，电压VNEG低于电压VSS(GND)。因此，可以使晶体管912的阈值电压向正方向漂移。所以，可以更确实地使晶体管912成为非导通状态，由此可以减少流过源极(S)与漏极(D)之间的电流。其结果，可以实现误动作得到减少且功耗低的电路906。
另外，电压VNEG也可以直接被施加到晶体管912的背栅极。或者，可以基于电压VORG和电压VNEG生成施加到晶体管912的栅极的信号，而将该信号施加到晶体管912的背栅极。
另外，图80A和图80B示出图79D和图79E的变形例子。
在图80A所示的电路图中，在电压生成电路905与电路906之间包括能够通过控制电路921控制其导通状态的晶体管922。晶体管922是n沟道型OS晶体管。控制电路921所输出的控制信号SBG是控制晶体管922的导通状态的信号。另外，电路906所包括的晶体管912A、912B是与晶体管922相同的OS晶体管。
图80B的时序图示出控制信号SBG，并且以节点NBG的电位变化示出晶体管912A、912B的背栅极的电位的状态。在控制信号SBG为高电平时，晶体管922成为导通状态，节点NBG成为电压VNEG。然后，在控制信号SBG为低电平时，节点NBG处于电浮动状态。因为晶体管922是OS晶体管，所以关态电流小。因此，即使节点NBG处于电浮动状态，也可以保持被施加的电压VNEG。
另外，图81A示出能够应用于上述电压生成电路903的电路结构的一个例子。图81A所示的电压生成电路903是包括二极管D1至D5、电容器C1至C5及反相器INV的5级电荷泵。时钟信号CLK直接或者通过反相器INV被施加到电容器C1至C5。当反相器INV的电源电压基于电压VORG和电压VSS而被施加时，可以得到通过时钟信号CLK升压到电压VORG的5倍的正电压的电压VPOG。注意，二极管D1至D5的正向电压为0V。另外，通过改变电荷泵的级数，可以得到所希望的电压VPOG。
另外，图81B示出能够应用于上述电压生成电路905的电路结构的一个例子。图81B所示的电压生成电路905是包括二极管D1至D5、电容器C1至C5及反相器INV的4级电荷泵。时钟信号CLK直接或者通过反相器INV被施加到电容器C1至C5。当反相器INV的电源电压基于电压VORG和电压VSS而被施加时，可以得到通过时钟信号CLK从接地电位即电压VSS降压到电压VORG的4倍的负电压的电压VNEG。注意，二极管D1至D5的正向电压为0V。另外，通过改变电荷泵的级数，可以得到所希望的电压VNEG。
注意，上述电压生成电路903的电路结构不局限于图81A所示的电路图的结构。图82A至图82C示出电压生成电路903的变形例子。在图82A至图82C所示的电压生成电路903A至903C中，改变供应到各布线的电压或者改变元件的配置，由此可以实现电压生成电路903的变形例子。
图82A所示的电压生成电路903A包括晶体管M1至M10、电容器C11至C14以及反相器INV1。时钟信号CLK直接或通过反相器INV1被供应到晶体管M1至M10的栅极。可以得到通过时钟信号CLK升压到电压VORG的4倍的正电压的电压VPOG。另外，通过改变电荷泵的级数，可以得到所希望的电压VPOG。在图82A所示的电压生成电路903A中，通过作为晶体管M1至M10采用OS晶体管可以减少关态电流，而可以抑制保持在电容器C11至C14中的电荷的泄漏。因此，可以将电压VORG高效地升压到电压VPOG。
另外，图82B所示的电压生成电路903B包括晶体管M11至M14、电容器C15、C16以及反相器INV2。时钟信号CLK直接或通过反相器INV2被供应到晶体管M11至M14的栅极。可以得到通过时钟信号CLK升压到电压VORG的2倍的正电压的电压VPOG。在图82B所示的电压生成电路903B中，通过作为晶体管M11至M14采用OS晶体管可以减少关态电流，而可以抑制保持在电容器C15、C16中的电荷的泄漏。因此，可以将电压VORG高效地升压到电压VPOG。
另外，图82C所示的电压生成电路903C包括电感器Ind1、晶体管M15、二极管D6及电容器C17。晶体管M15的导通状态被控制信号EN控制。可以得到通过控制信号EN使电压VORG升压的电压VPOG。因为在图82C所示的电压生成电路903C中使用电感器Ind1进行升压，所以可以以高转换效率进行升压。
如上所述，在本实施方式的结构中，可以在半导体装置内部生成包括在该半导体装置中的电路所需要的电压。因此，可以减少从半导体装置的外部被施加的电源电压的个数。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
实施方式11
在本实施方式中，参照图83至图86B对包括本发明的一个方式的半导体装置的显示模块、电子设备进行说明。
<11-1.显示模块>
图83所示的显示模块7000在上盖7001与下盖7002之间包括连接于FPC7003的触摸屏7004、连接于FPC7005的显示面板7006、背光7007、框架7009、印刷电路板7010、电池7011。
例如可以将本发明的一个方式的半导体装置用于显示面板7006。
上盖7001及下盖7002根据触摸屏7004及显示面板7006的尺寸可以适当地改变形状或尺寸。
触摸屏7004能够是电阻膜式触摸屏或电容式触摸屏，并且能够被形成为与显示面板7006重叠。此外，也可以使显示面板7006的对置衬底(密封衬底)具有触摸屏的功能。另外，也可以在显示面板7006的各像素内设置光传感器，而形成光学触摸屏。
背光7007具有光源7008。注意，虽然在图83中例示出在背光7007上配置光源7008的结构，但是不局限于此。例如，可以在背光7007的端部设置光源7008，并使用光扩散板。当使用有机EL元件等自发光型发光元件时，或者当使用反射式面板等时，可以采用不设置背光7007的结构。
框架7009除了具有保护显示面板7006的功能以外还具有用来遮断因印刷电路板7010的工作而产生的电磁波的电磁屏蔽的功能。此外，框架7009也可以具有散热板的功能。
印刷电路板7010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，既可以采用外部的商业电源，又可以采用另行设置的电池7011。当使用商业电源时，可以省略电池7011。
此外，在显示模块7000中还可以设置偏振片、相位差板、棱镜片等构件。
<11-2.电子设备1>
此外，图84A至图84E示出电子设备的一个例子。
图84A是安装有取景器8100的照相机8000的外观图。
照相机8000包括框体8001、显示部8002、操作按钮8003、快门按钮8004等。另外，照相机8000安装有可装卸的镜头8006。
在此，照相机8000具有能够从框体8001拆卸下镜头8006而交换的结构，镜头8006和框体也可以被形成为一体。
通过按下快门按钮8004，照相机8000可以进行成像。另外，显示部8002被用作触摸屏，也可以通过触摸显示部8002进行成像。
照相机8000的框体8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括框体8101、显示部8102以及按钮8103等。
框体8101包括嵌合到照相机8000的嵌入器的嵌入器，可以将取景器8100安装到照相机8000。另外，该嵌入器包括电极，可以将从照相机8000经过该电极接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮。通过利用按钮8103，可以切换显示部8102的显示或非显示。
本发明的一个方式的显示装置可以适用于照相机8000的显示部8002及取景器8100的显示部8102。
另外，在图84A中，照相机8000与取景器8100是分开且可拆卸的电子设备，但是也可以在照相机8000的框体8001中内置有具备显示装置的取景器。
此外，图84B是示出头戴显示器8200的外观的图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。另外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将所接收的图像数据等的图像信息显示到显示部8204上。另外，通过利用设置在主体8203中的相机捕捉使用者的眼球及眼睑的动作，并根据该信息算出使用者的视点的坐标，可以利用使用者的视点作为输入方法。
另外，也可以对安装部8201的被使用者接触的位置设置多个电极。主体8203也可以具有通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的视点的功能。此外，主体8203可以具有通过检测出流过该电极的电流来监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能。另外，主体8203也可以检测出使用者的头部的动作等，并与使用者的头部的动作等同步地使显示在显示部8204上的图像变化。
可以对显示部8204适用本发明的一个方式的显示装置。
图84C、图84D及图84E是示出头戴显示器8300的外观的图。头戴显示器8300包括框体8301、显示部8302、带状的固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，弯曲配置显示部8302。通过弯曲配置显示部8302，使用者可以感受高真实感。注意，在本实施方式中，例示出设置一个显示部8302的结构，但是不局限于此，例如也可以采用设置两个显示部8302的结构。此时，在将每个显示部配置在使用者的每个眼睛一侧时，可以进行利用视差的三维显示等。
可以将本发明的一个方式的显示装置适用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率，所以即使如图84E那样地使用透镜8305放大显示在显示部8302上的映像，也可以不使使用者看到像素而可以显示现实感更高的映像。
<11-3.电子设备2>
接着，图85A至图85G示出与图84A至图84E所示的电子设备不同的电子设备的例子。
图85A至图85G所示的电子设备包括框体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图85A至图85G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图85A至图85G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。另外，虽然在图85A至图85G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图85A至图85G所示的电子设备。
图85A是示出电视装置9100的透视图。可以将例如是50英寸以上或100英寸以上的大型的显示部9001组装到电视装置9100。
图85B是示出便携式信息终端9101的透视图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将其用作智能手机。另外，便携式信息终端9101可以设置有扬声器、连接端子、传感器等。另外，便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的例子，可以举出提示收到来自电子邮件、SNS(Social Networking Services：社交网络服务)或电话等的信息的显示；电子邮件或SNS等的标题；电子邮件或SNS等的发送者姓名；日期；时间；电量；以及天线接收强度等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图85C是示出便携式信息终端9102的透视图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图85D是示出手表型便携式信息终端9200的透视图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。另外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图85E、图85F和图85G是示出能够折叠的便携式信息终端9201的透视图。另外，图85E是展开状态的便携式信息终端9201的透视图，图85F是从展开状态和折叠状态中的一个状态变为另一个状态的中途的状态的便携式信息终端9201的透视图，图85G是折叠状态的便携式信息终端9201的透视图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性强。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个框体9000来支撑。通过铰链9055使两个框体9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
接着，图86A和图86B示出与图84A至图84E、图85A至图85G所示的电子设备不同的电子设备的例子。图86A和图86B是包括多个显示面板的显示装置的透视图。图86A是多个显示面板被卷绕时的透视图，图86B是展开多个显示面板时的透视图。
图86A和图86B所示的显示装置9500包括多个显示面板9501、轴部9511、轴承部9512。多个显示面板9501都包括显示区域9502、具有透光性的区域9503。
多个显示面板9501具有柔性。以其一部分互相重叠的方式设置相邻的两个显示面板9501。例如，可以重叠相邻的两个显示面板9501的各具有透光性的区域9503。通过使用多个显示面板9501，可以实现屏幕大的显示装置。另外，根据使用情况可以卷绕显示面板9501，所以可以实现通用性高的显示装置。
图86A和图86B示出相邻的显示面板9501的显示区域9502彼此分开的情况，但是不局限于此，例如，也可以通过没有间隙地重叠相邻的显示面板9501的显示区域9502，实现连续的显示区域9502。
本实施方式所示的电子设备具有包括用来显示某些信息的显示部的特征。注意，本发明的一个方式的半导体装置也可以应用于不包括显示部的电子设备。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
实施例
在本实施例中，将相当于实施方式1所示的样品A3的金属氧化物膜用于晶体管的半导体膜，制造包括该晶体管的显示装置。表2示出在本实施例中制造的显示装置的规格。
[表2]
图87示出表2所示的规格的显示装置的显示状态的例子。如图87所示，可以确认到在本实施例中制造的显示装置具有良好的显示质量。
本实施例所示的结构可以与其他实施方式所示的结构适当地组合而使用。
符号说明
100 晶体管
100A 晶体管
100B 晶体管
100C 晶体管
100D 晶体管
100E 晶体管
100F 晶体管
100G 晶体管
100H 晶体管
100J 晶体管
100K 晶体管
102 衬底
104 绝缘膜
106 导电膜
108 氧化物半导体膜
108_1 氧化物半导体膜
108_2 氧化物半导体膜
108_3 氧化物半导体膜
108d 漏区域
108f 区域
108i 沟道区域
108s 源区域
110 绝缘膜
110a 绝缘膜
112 导电膜
112_1 导电膜
112_2 导电膜
114 绝缘膜
116 绝缘膜
118 绝缘膜
120a 导电膜
120b 导电膜
122 绝缘膜
141a 开口部
141b 开口部
143 开口部
200 晶体管
205 导电体
205a 导电体
205b 导电体
210 绝缘体
212 绝缘体
214 绝缘体
216 绝缘体
218 导电体
220 绝缘体
222 绝缘体
224 绝缘体
230 氧化物半导体
230a 氧化物半导体
230b 氧化物半导体
230c 氧化物半导体
240a 导电体
240b 导电体
244 导电体
245 导电体
250 绝缘体
260 导电体
260a 导电体
260b 导电体
270 绝缘体
280 绝缘体
282 绝缘体
284 绝缘体
300A 晶体管
300B 晶体管
300C 晶体管
300D 晶体管
300E 晶体管
300F 晶体管
300G 晶体管
302 衬底
304 导电膜
306 绝缘膜
307 绝缘膜
308 氧化物半导体膜
308_1 氧化物半导体膜
308_2 氧化物半导体膜
308_3 氧化物半导体膜
312a 导电膜
312b 导电膜
312c 导电膜
314 绝缘膜
316 绝缘膜
318 绝缘膜
319 绝缘膜
320a 导电膜
320b 导电膜
341a 开口部
341b 开口部
342 开口部
342a 开口部
342b 开口部
342c 开口部
344 导电膜
351 开口部
352a 开口部
352b 开口部
400 晶体管
401 衬底
402 半导体区域
404 绝缘体
406 导电体
408a 低电阻区域
408b 低电阻区域
410 电容器
420 绝缘体
422 绝缘体
424 绝缘体
426 绝缘体
428 导电体
430 导电体
450 绝缘体
452 绝缘体
454 绝缘体
456 导电体
458 绝缘体
460 绝缘体
462 导电体
466 导电体
470 绝缘体
474 导电体
480 绝缘体
482 绝缘体
484 绝缘体
501 像素电路
502 像素部
504 驱动电路部
504a 栅极驱动器
504b 源极驱动器
506 保护电路
507 端子部
550 晶体管
552 晶体管
554 晶体管
560 电容器
562 电容器
570 液晶元件
572 发光元件
700 显示装置
701 衬底
702 像素部
704 源极驱动电路部
705 衬底
706 栅极驱动电路部
708 FPC端子部
710 信号线
711 布线部
712 密封剂
716 FPC
730 绝缘膜
732 密封膜
734 绝缘膜
736 着色膜
738 遮光膜
750 晶体管
752 晶体管
760 连接电极
770 平坦化绝缘膜
772 导电膜
773 绝缘膜
774 导电膜
775 液晶元件
776 液晶层
778 结构体
780 各向异性导电膜
782 发光元件
783 液滴喷射装置
784 液滴
785 层
786 EL层
788 导电膜
790 电容器
791 触摸屏
792 绝缘膜
793 电极
794 电极
795 绝缘膜
796 电极
797 绝缘膜
800 反相器
810 OS晶体管
820 OS晶体管
831 信号波形
832 信号波形
840 虚线
841 实线
850 OS晶体管
860 CMOS反相器
900 半导体装置
901 电源电路
902 电路
903 电压生成电路
903A 电压生成电路
903B 电压生成电路
903C 电压生成电路
904 电路
905 电压生成电路
906 电路
911 晶体管
912 晶体管
912A 晶体管
912B 晶体管
921 控制电路
922 晶体管
950 晶体管
952 衬底
954 绝缘膜
956 半导体膜
958 绝缘膜
960 导电膜
962 绝缘膜
964 绝缘膜
966a 导电膜
966b 导电膜
968 绝缘膜
970 绝缘膜
972 绝缘膜
974 绝缘膜
1400 液滴喷射装置
1402 衬底
1403 液滴喷射手段
1404 成像手段
1405 头
1406 虚线
1407 控制手段
1408 存储媒体
1409 图像处理手段
1410 计算机
1411 标记
1412 头
1413 材料供应源
1414 材料供应源
7000 显示模块
7001 上盖
7002 下盖
7003 FPC
7004 触摸屏
7005 FPC
7006 显示面板
7007 背光
7008 光源
7009 框架
7010 印刷电路板
7011 电池
8000 照相机
8001 框体
8002 显示部
8003 操作按钮
8004 快门按钮
8006 镜头
8100 取景器
8101 框体
8102 显示部
8103 按钮
8200 头戴显示器
8201 安装部
8202 透镜
8203 主体
8204 显示部
8205 电缆
8206 电池
8300 头戴显示器
8301 框体
8302 显示部
8304 固定工具
8305 透镜
9000 框体
9001 显示部
9003 扬声器
9005 操作键
9006 连接端子
9007 传感器
9008 麦克风
9050 操作按钮
9051 信息
9052 信息
9053 信息
9054 信息
9055 铰链部
9100 电视装置
9101 便携式信息终端
9102 便携式信息终端
9200 便携式信息终端
9201 便携式信息终端
9500 显示装置
9501 显示面板
9502 显示区域
9503 区域
9511 轴部
9512 轴承部

Claims (10)

1.一种包含In、M(M为Al、Ga、Y或Sn)和Zn的金属氧化物膜，包括：
第一结晶部；以及
第二结晶部，
其中，所述第一结晶部具有c轴取向性，
并且，所述第二结晶部没有c轴取向性。
2.一种包含In、M(M为Al、Ga、Y或Sn)和Zn的金属氧化物膜，包括：
第一结晶部；以及
第二结晶部，
其中，所述第一结晶部具有c轴取向性，
所述第二结晶部没有c轴取向性，
所述第二结晶部的存在比例高于所述第一结晶部。
3.一种包含In、M(M为Al、Ga、Y或Sn)和Zn的金属氧化物膜，包括：
第一结晶部；以及
第二结晶部，
其中，所述第一结晶部具有c轴取向性，
所述第二结晶部没有c轴取向性，
在对截面进行电子衍射测量，观察所述金属氧化物膜的电子衍射图案的情况下，所述电子衍射图案包括：
具有起因于所述第一结晶部的衍射斑点的第一区域；以及
具有起因于所述第二结晶部的衍射斑点的第二区域，
并且，所述第一区域中的亮度的积分强度比所述第二区域中的亮度的积分强度大。
4.根据权利要求3所述的金属氧化物膜，
其中所述第一区域中的所述亮度的积分强度比所述第二区域中的所述亮度的积分强度大1倍且为40倍以下。
5.根据权利要求3所述的金属氧化物膜，
其中所述第一区域中的所述亮度的积分强度比所述第二区域中的所述亮度的积分强度大1倍且为10倍以下。
6.根据权利要求3所述的金属氧化物膜，
其中所述第一区域中的所述亮度的积分强度与所述第二区域中的所述亮度的积分强度的所述强度比大于1倍且为3倍以下。
7.根据权利要求3所述的金属氧化物膜，
所述金属氧化物膜具有浅缺陷态密度的峰值小于5×1012cm-2eV-1的区域。
8.根据权利要求3所述的金属氧化物膜，
其中所述金属氧化物膜的所述In、所述M和所述Zn的原子个数比为In:M:Zn＝4:2:3附近，
并且在所述In、M和Zn的原子个数的总和中所述In的原子个数比为4的情况下，所述M的原子个数比为1.5以上且2.5以下，所述Zn的原子个数比为2以上且4以下。
9.一种半导体装置，包括：
半导体膜；
栅极绝缘膜；以及
栅电极，
其中，所述半导体膜包括权利要求3所述的金属氧化物膜。
10.一种包括权利要求3所述的金属氧化物膜的显示装置。
CN201680079190.8A 2016-01-18 2016-05-19 金属氧化物膜、半导体装置以及显示装置 Active CN108474106B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110149865.4A CN113224171A (zh) 2016-01-18 2016-05-19 金属氧化物膜、半导体装置以及显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016006812 2016-01-18
JP2016-006812 2016-01-18
PCT/IB2016/052929 WO2017125796A1 (ja) 2016-01-18 2016-05-19 金属酸化物膜、半導体装置、及び表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110149865.4A Division CN113224171A (zh) 2016-01-18 2016-05-19 金属氧化物膜、半导体装置以及显示装置

Publications (2)

Publication Number Publication Date
CN108474106A true CN108474106A (zh) 2018-08-31
CN108474106B CN108474106B (zh) 2021-02-26

Family

ID=59361632

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680079190.8A Active CN108474106B (zh) 2016-01-18 2016-05-19 金属氧化物膜、半导体装置以及显示装置
CN202110149865.4A Pending CN113224171A (zh) 2016-01-18 2016-05-19 金属氧化物膜、半导体装置以及显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110149865.4A Pending CN113224171A (zh) 2016-01-18 2016-05-19 金属氧化物膜、半导体装置以及显示装置

Country Status (6)

Country Link
US (4) US10865470B2 (zh)
JP (4) JPWO2017125796A1 (zh)
KR (5) KR102330089B1 (zh)
CN (2) CN108474106B (zh)
TW (5) TWI867375B (zh)
WO (1) WO2017125796A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN108474106B (zh) * 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
CN110462841B (zh) * 2017-04-07 2023-06-02 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
US10340387B2 (en) * 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
JP7355752B2 (ja) * 2018-10-05 2023-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN113677833B (zh) * 2019-04-24 2024-08-23 日本碍子株式会社 半导体膜
TWI712001B (zh) * 2019-06-25 2020-12-01 國立臺灣師範大學 用以將選定的二維影像投影成裸視三維影像之系統
CN114651083A (zh) * 2019-11-07 2022-06-21 欧瑞康表面处理解决方案股份公司普费菲孔 涂层制造方法
EP3828303A1 (en) 2019-11-28 2021-06-02 Imec VZW Method for forming a film of an oxide of in, ga, and zn
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板
CN113325625B (zh) * 2021-06-24 2022-07-29 业成科技（成都）有限公司 显示面板的制备方法
US12288795B2 (en) * 2021-07-31 2025-04-29 Raytheon Company Application and method of integrated bar patterns in detector structures
JP2024048269A (ja) * 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
US20250221141A1 (en) * 2023-12-28 2025-07-03 Visera Technologies Company Ltd. Transparent electrode having optical filtering function, image sensor using the transparent electrode, and method of forming the transparent electrode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103124805A (zh) * 2011-06-08 2013-05-29 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
CN103238217A (zh) * 2010-12-02 2013-08-07 株式会社神户制钢所 配线结构和溅射靶材
TW201410904A (zh) * 2012-07-30 2014-03-16 東曹股份有限公司 氧化物燒結體、濺鍍靶及其製造方法
CN103824886A (zh) * 2012-11-16 2014-05-28 株式会社半导体能源研究所 半导体装置
US20150034947A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
TW201529876A (zh) * 2013-12-27 2015-08-01 半導體能源研究所股份有限公司 氧化物半導體的製造方法

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9496138B2 (en) * 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593025B (zh) * 2013-01-30 2017-07-21 半導體能源研究所股份有限公司 氧化物半導體層的處理方法
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6393590B2 (ja) 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
US9780226B2 (en) * 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
KR20220069118A (ko) 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2016139556A1 (ja) 2015-03-03 2016-09-09 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
US10139663B2 (en) 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
CN108473334B (zh) 2015-12-29 2021-03-12 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
CN108474106B (zh) * 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
JP2017222563A (ja) 2016-06-10 2017-12-21 株式会社半導体エネルギー研究所 金属酸化物
US11631582B2 (en) 2018-11-21 2023-04-18 Cubicpv Inc. Enhanced perovskite materials for photovoltaic devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103238217A (zh) * 2010-12-02 2013-08-07 株式会社神户制钢所 配线结构和溅射靶材
CN103124805A (zh) * 2011-06-08 2013-05-29 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
TW201410904A (zh) * 2012-07-30 2014-03-16 東曹股份有限公司 氧化物燒結體、濺鍍靶及其製造方法
CN103824886A (zh) * 2012-11-16 2014-05-28 株式会社半导体能源研究所 半导体装置
US20150034947A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
TW201529876A (zh) * 2013-12-27 2015-08-01 半導體能源研究所股份有限公司 氧化物半導體的製造方法

Also Published As

Publication number Publication date
KR102233786B1 (ko) 2021-03-29
US12098458B2 (en) 2024-09-24
KR102330089B1 (ko) 2021-12-01
US20190024227A1 (en) 2019-01-24
TWI747824B (zh) 2021-12-01
CN113224171A (zh) 2021-08-06
TW202316663A (zh) 2023-04-16
KR20240132126A (ko) 2024-09-02
TW201727890A (zh) 2017-08-01
WO2017125796A1 (ja) 2017-07-27
TWI899756B (zh) 2025-10-01
TW202418580A (zh) 2024-05-01
JP7607073B2 (ja) 2024-12-26
JP2023099586A (ja) 2023-07-13
KR20220103192A (ko) 2022-07-21
US11352690B2 (en) 2022-06-07
TWI867375B (zh) 2024-12-21
US20250011916A1 (en) 2025-01-09
US20210189547A1 (en) 2021-06-24
KR20230062664A (ko) 2023-05-09
JP2021093539A (ja) 2021-06-17
TW202143482A (zh) 2021-11-16
KR102419913B1 (ko) 2022-07-12
US20220259716A1 (en) 2022-08-18
CN108474106B (zh) 2021-02-26
KR20210035341A (ko) 2021-03-31
JPWO2017125796A1 (ja) 2018-11-15
KR102700557B1 (ko) 2024-08-30
JP2025028221A (ja) 2025-02-28
KR20210144927A (ko) 2021-11-30
TW202535190A (zh) 2025-09-01
US10865470B2 (en) 2020-12-15
KR20180102094A (ko) 2018-09-14
TWI796646B (zh) 2023-03-21
KR102527306B1 (ko) 2023-04-28

Similar Documents

Publication Publication Date Title
JP7377245B2 (ja) トランジスタ
JP7607073B2 (ja) トランジスタ
US10886143B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
CN109121438B (zh) 半导体装置以及包括该半导体装置的显示装置
JP2018006729A (ja) 半導体装置
TWI755370B (zh) 氧化物半導體膜，半導體裝置，及顯示裝置
KR102927164B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant