[go: up one dir, main page]

TWI866762B - 微細線路結構及其製造方法 - Google Patents

微細線路結構及其製造方法 Download PDF

Info

Publication number
TWI866762B
TWI866762B TW113103414A TW113103414A TWI866762B TW I866762 B TWI866762 B TW I866762B TW 113103414 A TW113103414 A TW 113103414A TW 113103414 A TW113103414 A TW 113103414A TW I866762 B TWI866762 B TW I866762B
Authority
TW
Taiwan
Prior art keywords
circuit
circuit pattern
layer
patterns
etching
Prior art date
Application number
TW113103414A
Other languages
English (en)
Other versions
TW202531804A (zh
Inventor
林定皓
張喬政
張謙為
Original Assignee
景碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 景碩科技股份有限公司 filed Critical 景碩科技股份有限公司
Priority to TW113103414A priority Critical patent/TWI866762B/zh
Priority to US18/671,338 priority patent/US20250247954A1/en
Application granted granted Critical
Publication of TWI866762B publication Critical patent/TWI866762B/zh
Publication of TW202531804A publication Critical patent/TW202531804A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一種微細線路結構,包含線路基板、線路圖案層及固定層。線路基板的第一表面具有複數個凹陷部。線路圖案層形成於線路基板的第一表面上,線路圖案層包含複數個線路圖案,且線路基板之間的間隙小於10μm,且各線路圖案位於凹陷部的兩個之間。固定層形成於線路基板的第一表面,以及線路圖案之間,其中線路圖案的第二表面,暴露出於固定層的第三表面。藉由在線路圖案之間設置凹陷部,能去除殘留的金屬物質,避免導通造成的短路,以及電子遷移的問題。

Description

微細線路結構及其製造方法
本發明涉及電路板製作領域,尤其是一種細線路結構及其製造方法。
隨著晶圓製程技術的演進,相對使晶圓佈線密度、傳輸速率及訊號干擾等效能需求提高,使得終端得晶片尺寸縮減,也連帶使得晶片接腳的間距縮減。連帶地,電路板產業,也朝向電路尺寸細化、線路多層化、立體堆疊化的方向發展。
由於在線路基板上,製程階段/或最終階段裸露出的電路圖案,在尺寸縮減後,因為與基板接觸面積小,容易受到外力而造成歪斜、甚至崩落(Peeling)的狀況,而影響了最終產品的電性。另外,由於尺寸縮減,在蝕刻、清洗的控制也需要更加精細。目前在製作上,仍發現可能局部區域有微細的粒子殘留,這可能造成線路之間的微短路或者是電子遷移現象(electro-migration)。
為了解決先前技術所面臨的問題,在此提供一種微細線路結構。在一些實施例中,微細線路結構包含線路基板、線路圖案層及固定層。線路基板的第一表面具有複數個凹陷部。線路圖案層形成於線路基板的第一表面上,線路圖案層包含複數個線路圖案,且線路圖案之間的間隙小於10μm,且各線路圖案位於凹陷部的兩個之間。固定層形成於線路基板的第一表面,以及線路圖案之間,其中線路圖案的第二表面,暴露出於固定層的第三表面。
在一些實施例中,各線路圖案的寬度小於10μm。
在一些實施例中,固定層係選自熱固膠、光固膠或防焊漆所構成的群組。
在一些實施例中,線路圖案的第二表面與固定層的第三表面共平面。
在一些實施例中,線路圖案突出於與固定層的第三表面。
在此,還提供一種微細線路結構的製作方法。在一些實施例中,微細線路結構的製作方法,包含:提供線路基板;形成線路圖案層於線路基板的第一表面,線路圖案層包含複數個線路圖案,且線路圖案之間的間隙小於10μm;在線路圖案之間進行蝕刻,移除第一表面的一部分,而在線路圖案的兩個之間形成凹陷部;塗佈固化材料於線路基板及線路圖案層上,固化材料填入線路圖案之間及凹陷部中;以及移除部分的固化材料,而形成固定層,使得線路圖案的第二表面,暴露出於固定層的第三表面。
在一些實施例中,各線路圖案的寬度小於10μm。
在一些實施例中,固定層係選自熱固膠、光固膠或防焊漆所構成的群組。
在一些實施例中,線路圖案的第二表面與固定層的第三表面共平面。
在一些實施例中,線路圖案突出於與固定層的第三表面。
在一些實施例中,蝕刻係選自雷射蝕刻、電漿蝕刻、電子束蝕刻及化學蝕刻所構成之群組。
在一些實施例中,移除部分的固化材料的步驟係選自研磨、電漿蝕刻、雷射蝕刻及化學蝕刻的所構成的群組。
如同前述實施例所述,透過在線路圖案之間形成凹陷部,清除殘留的金屬粒子或金屬膜,而避免發生微短路的現象,進一步透過凹陷部的結構限制電子遷移。
應當理解的是,元件被稱為「設置」於另一元件時,可以表示元件是直接位另一元件上,或者也可以存在中間元件,透過中間元件連接元件與另一元件。相反地,當元件被稱為「直接設置在另一元件上」或「直接設置到另一元件」時,可以理解的是,此時明確定義了不存在中間元件。
另外,術語「第一」、「第二」、「第三」這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開,而非表示其必然的先後順序。此外,諸如「下」和「上」的相對術語可在本文中用於描述一個元件與另一元件的關係,應當理解,相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如,如果一個附圖中的裝置翻轉,則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。此僅表示相對的方位關係,而非絕對的方位關係。
圖1為微細線路結構第一實施例的剖視示意圖。如圖1所示,在一些實施例中,微細線路結構1包含線路基板10、線路圖案層20及固定層30。線路基板10可以是製程中基板的一部分,也可以是整體的電路基板,雖然圖中未示出,但可以理解的是,可以包含內層的多層電路。線路基板10的第一表面10A具有複數個凹陷部11。凹陷部11可以由雷射蝕刻、電漿蝕刻、或電子束蝕等乾蝕刻方式,或是針對化學性質,使用基板材料而不破壞線路圖案21以化學蝕刻來形成。其目的是清除殘留的金屬粒子或金屬膜,而避免微短路的現象,並透過凹陷的結構限制電子遷移。
線路圖案層20形成於線路基板10的第一表面10A上,線路圖案層20包含複數個線路圖案21,且線路圖案21之間的間隙G小於10μm,且各線路圖案21位於凹陷部11的兩個之間。更詳細地,在一些實施例中,線路圖案21的寬度小於10μm。在此,線路圖案21可以是整體結構的內層線路,也可以是最外層的電路,例如,金手指接點、焊墊等。
固定層30形成於線路基板10的第一表面10A上,以及線路圖案21之間,填滿凹陷部11。透過固定層30能夠穩固線路圖案21,避免傾倒,或是在後續的加工中脫落(peeling)。在此,各線路圖案21的第二表面21A,暴露出於固定層30的第三表面30A。在第一實施例中,線路圖案21的第二表面21A與固定層30的第三表面30A共平面,也就是呈現線路鑲埋的形式。更詳細地,在一些實施例中,固定層30可以是熱固膠、光固膠或防焊漆。
圖2為微細線路結構第二實施例的剖視示意圖。如圖2所示,同時參照圖1,與第一實施例不同之處在於,第二實施例的線路圖案21突出於與固定層30的第三表面30A。換言之,呈現一半埋設固定的形式。
圖3A至圖3D為微細線路結構的製作方法的逐步剖面示意圖。如圖3A所示,首先,提供線路基板10;接著,形成線路圖案層20於線路基板10的第一表面10A,線路圖案層20包含複數個線路圖案21,且線路圖案21之間的間隙小於10μm。在一些實施例中,線路圖案21的寬度小於10μm。
如圖3B所示,在線路圖案21之間進行蝕刻,移除第一表面10A的一部分,而在線路圖案21的兩個之間形成凹陷部11。在此,蝕刻的技術可以包含乾蝕刻或濕蝕刻技術。例如,乾蝕刻可以利用雷射蝕刻、電漿蝕刻或電子束蝕刻,藉由高能量去除殘留的金屬膜或金屬粒子。而濕蝕刻則針對化學性質的不同,蝕刻線路基板10,同時移除其上的金屬膜或金屬粒子。藉由移除部分的第一表面10A,而形成凹陷部11,進一步限制了電子的遷移。接著,如圖3C所示,塗佈固化材料30’於線路基板10及線路圖案層20上,固化材料30’填入線路圖案21之間及凹陷部11中。在此,固化材料30’可以完整的覆蓋線路基板10及線路圖案層20的上表面。在此,固化材料30’可以是熱固膠、光固膠或防焊漆。
如圖3D及圖3E所示,在固化材料30’固化後,移除部分的固化材料30’,而形成固定層30,使得線路圖案21的第二表面21A,暴露出於固定層30的第三表面30A。在此,可以利用研磨、電漿蝕刻、或是化學蝕刻的除膠方式,對整個固化材料30’加以減薄來製作,而形成如圖1及圖3D的結構。也可以先以研磨減薄,再以電漿或雷射移除線路圖案21之間的材料,而使得線路圖案21突出於與固定層30的第三表面30A,而形成圖2及圖3E的結構。
綜上所述,透過在線路圖案之間形成凹陷部11,清除殘留的金屬粒子或金屬膜,而避免與線路圖案21導通而產生微短路的現象,進一步透過凹陷部11的結構限制電子遷移。
雖然本發明的技術內容已經以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神所作些許之更動與潤飾,皆應涵蓋於本發明的範疇內,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1:微細線路結構 10:線路基板 10A:第一表面 11:凹陷部 20:線路圖案層 21:線路圖案 21A:第二表面 30:固定層 30A:第三表面 30’:固化材料 G:間隙
圖1為微細線路結構第一實施例的剖視示意圖。 圖2為微細線路結構第二實施例的剖視示意圖。 圖3A至圖3E為微細線路結構的製作方法的逐步剖面示意圖。
1:微細線路結構
10:線路基板
10A:第一表面
11:凹陷部
20:線路圖案層
21:線路圖案
21A:第二表面
30:固定層
30A:第三表面
G:間隙

Claims (10)

  1. 一種微細線路結構,包含:一線路基板,該線路基板的一第一表面具有複數個凹陷部;一線路圖案層,形成於該線路基板的該第一表面上,該線路圖案層包含複數個線路圖案,且該線路圖案之間的間隙小於10μm、各該線路圖案的寬度小於10μm,且各該線路圖案位於該等凹陷部的兩個之間;以及一固定層,形成於該線路基板的該第一表面,以及該等線路圖案之間,其中該線路圖案的一第二表面,暴露出於該固定層的一第三表面。
  2. 如請求項1所述之微細線路結構,其中該固定層係選自一熱固膠、一光固膠或一防焊漆所構成的群組。
  3. 如請求項1所述之微細線路結構,其中該等線路圖案的該第二表面與該固定層的該第三表面共平面。
  4. 如請求項1所述之微細線路結構,其中該等線路圖案突出於與該固定層的該第三表面。
  5. 一種微細線路結構的製作方法,包含:提供一線路基板;形成一線路圖案層於該線路基板的一第一表面,該線路圖案層包含複數個線路圖案,且該等線路圖案之間的間隙小於10μm,且各該線路圖案的寬度小於10μm;在該等線路圖案之間進行一蝕刻,移除該第一表面的一部分,而在該等線路圖案的兩個之間形成一凹陷部;塗佈一固化材料於該線路基板及該線路圖案層上,該固化材料田入該 等線路圖案之間及該凹陷部中;以及移除部分的固化材料,而形成一固定層,使得該線路圖案的一第二表面,暴露出於該固定層的一第三表面。
  6. 如請求項5所述之微細線路結構的製作方法,其中該固定層係選自一熱固膠、一光固膠或一防焊漆所構成的群組。
  7. 如請求項5所述之微細線路結構的製作方法,其中該等該線路圖案的該第二表面與該固定層的該第三表面共平面。
  8. 如請求項5所述之微細線路結構的製作方法,其中該等該線路圖案突出於與該固定層的該第三表面。
  9. 如請求項5所述之微細線路結構的製作方法,其中該蝕刻係選自一雷射蝕刻、一電漿蝕刻或一電子束蝕刻、及一化學蝕刻所構成之群組。
  10. 如請求項5所述之微細線路結構的製作方法,其中該移除部分的固化材料的步驟透係選自研磨、電漿蝕刻、雷射蝕刻或一化學蝕刻的所構成的群組。
TW113103414A 2024-01-29 2024-01-29 微細線路結構及其製造方法 TWI866762B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113103414A TWI866762B (zh) 2024-01-29 2024-01-29 微細線路結構及其製造方法
US18/671,338 US20250247954A1 (en) 2024-01-29 2024-05-22 Micro circuit structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113103414A TWI866762B (zh) 2024-01-29 2024-01-29 微細線路結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI866762B true TWI866762B (zh) 2024-12-11
TW202531804A TW202531804A (zh) 2025-08-01

Family

ID=94769330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113103414A TWI866762B (zh) 2024-01-29 2024-01-29 微細線路結構及其製造方法

Country Status (2)

Country Link
US (1) US20250247954A1 (zh)
TW (1) TWI866762B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201841234A (zh) * 2016-10-05 2018-11-16 國立大學法人北陸先端科學技術大學院大學 複合構件及其製造方法
US11864348B2 (en) * 2014-03-08 2024-01-02 Gerald Ho Kim Heat sink with protrusions on multiple sides thereof and apparatus using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11864348B2 (en) * 2014-03-08 2024-01-02 Gerald Ho Kim Heat sink with protrusions on multiple sides thereof and apparatus using the same
TW201841234A (zh) * 2016-10-05 2018-11-16 國立大學法人北陸先端科學技術大學院大學 複合構件及其製造方法

Also Published As

Publication number Publication date
TW202531804A (zh) 2025-08-01
US20250247954A1 (en) 2025-07-31

Similar Documents

Publication Publication Date Title
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
US10643936B2 (en) Package substrate and package structure
US20050142835A1 (en) Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
CN107393899B (zh) 芯片封装基板
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
TWI500090B (zh) 半導體封裝件之製法
JP2010263000A (ja) 電子部品製造方法
TWI642145B (zh) 半導體封裝基板及其製造方法
TWI866762B (zh) 微細線路結構及其製造方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
US7566648B2 (en) Method of making solder pad
US20120107745A1 (en) Via structure in multi-layer substrate and manufacturing method thereof
CN120390348A (zh) 微细线路结构及其制造方法
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
TWI411072B (zh) 晶片級封裝基板及其製法
KR101060791B1 (ko) 솔더 범프 제조방법
KR102557466B1 (ko) 리드 프레임 및 리드 프레임의 제조방법
JPH07176565A (ja) 配線基板およびその製造方法
CN222300659U (zh) 封装基板
TWI781885B (zh) 半導體封裝件之製法及其所用之載板與製法
US20240162128A1 (en) Methods of fabricating semiconductor package
TWI845178B (zh) 電路板結構及其形成方法
CN223181138U (zh) 半导体衬底的无源器件及半导体器件
KR102111730B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR100335875B1 (ko) 범프 접합용 배선판, 상기 배선판을 이용하여 조립한 반도체 소자 및 범프 접합용 배선판의 제조 방법