TWI845178B - 電路板結構及其形成方法 - Google Patents

Abstract

本揭露提供一種電路板結構，包括：第一絕緣層，在其上具有多個凸塊；第二絕緣層，設置於第一絕緣層上；垂直導電部件，包括在第一絕緣層中垂直延伸的第一導孔及第二導孔；以及電子元件，設置於第二絕緣層中且被凸塊圍繞，且電子元件與第一導孔電性連接。

Description

電路板結構及其形成方法

本發明是關於電路板結構，特別是關於包括多個凸塊的電路板結構。

電子產品根據所需的功能而配置電路基板以承載晶片。由於電子產品不斷縮小，在產品微縮化的過程中，具有在基板上承載多種晶片的趨勢以對應各種產品功能的要求。然而電路基板在單位面積上能用於承載晶片的空間有限，使得目前的技術傾向將晶片埋入基板內。現有的這樣的技術可以被分類為三種發展面向：1. 載板內置入晶片數目的多寡、2. 置入孔形狀的設計、3. 內埋元件基板的相關製作方法。上述置入孔形狀的設計可以包括對位設計、增加晶片與置入孔之間的信賴度的設計、以及基於高功率需求而在置入孔附近置入金屬遮蔽的設計等。上述內埋元件的基板製作方法可以包括在增層時使用離型膜、以雷射法形成開孔、或以光敏化介電層製作凹槽等。

在常見的內埋元件的基板製作方法中，在對核心層進行通孔電鍍製程後，在核心層兩側形成包括增層電路的絕緣層。由於在絕緣層的後續用於放置晶片的區域下方設置有銅墊，可以在銅墊正上方進行雷射加工以形成置晶凹槽，有利於後續置入電子元件並製作對外連接的線路。

然而，這種方法有許多常見的問題。舉例而言，由於需要預留金屬銅墊以控制晶片置入空間的深度，相當耗費版面的空間。此外，除非製造裝置有特殊電感功能用以偵測金屬線路，否則使用銑刀（router）形成凹槽時難以控制加工深度。再者，如果使用離型膜控制晶片置入空間的深度，基板可能會在離型膜剝離的部分產生翹曲。即使這個問題能夠透過引入支撐板來克服，但仍有置入晶片的對位問題需克服。

一種電路板結構，包括：第一絕緣層，在其上具有多個凸塊；第二絕緣層，設置於第一絕緣層上；垂直導電部件，包括在第一絕緣層中垂直延伸的第一導孔及第二導孔；以及電子元件，設置於第二絕緣層中且被凸塊圍繞，且電子元件與第一導孔電性連接。

一種電路板結構的形成方法，包括：在具有多個凹槽的模具層的至少一側形成在其上具有多個凸塊的第一絕緣層；在第一絕緣層中形成垂直導電部件，其中垂直導電部件包括在第一絕緣層中垂直延伸的第一導孔及第二導孔；從模具層剝離第一絕緣層；形成與第一導孔電性連接且被凸塊圍繞的電子元件；以及在第一絕緣層上形成包繞電子元件的第二絕緣層。

以下的揭示內容提供許多不同的實施例或範例，以展示本發明實施例的不同部件。以下將揭示本說明書各部件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。例如，若是本說明書以下的發明內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。此外，本揭露說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述配置之間的關係。

再者，為了方便描述圖式中一元件或部件與另一（些）元件或部件的關係，可使用空間相對用語，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時（例如，旋轉90度或者其他方位），則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

以下敘述一些本發明實施例，在這些實施例中所述的多個階段之前、期間以及/或之後，可提供額外的步驟。一些所述階段在不同實施例中可被替換或刪去。電路板裝置結構可增加額外部件。一些所述部件在不同實施例中可被替換或刪去。儘管所討論的一些實施例以特定順序的步驟執行，這些步驟仍可以另一合乎邏輯的順序執行。

此處所使用的用語「實質上（substantially）」，表示一給定量的數值可基於目標電路板裝置相關的特定技術節點而改變。在一些實施例中，基於特定的技術節點，用語「實質上地」可表示一給定量的數值在例如目標（或期望）值之±5%的範圍。

本揭露提供一種在絕緣層上包括多個凸塊的電路板結構及其形成方法。藉由在具有多個凹槽的模具層的至少一側形成絕緣層，能夠直接在從模具層剝離後的絕緣層的多個凸塊之間形成用於放置電子元件的元件凹槽。相較於在圖案化銅墊上進行雷射加工的傳統製程，由於本揭露的元件凹槽的輪廓對應模具層的輪廓，能夠透過模具層的設計輕易地控制元件凹槽的形狀及深度，藉此以較低的製造成本製造埋入式電子元件的電路板結構。此外，絕緣凸塊的設置有利於放置電子元件時的對位，使得電子元件的晶片不易受到損傷。

以下將參照第1~13圖以說明電路板結構的形成方法。

參照第1圖，首先提供具有多個凹槽100R的模具層100。多個凹槽100R可以在模具層100的表面呈週期性或非週期性分布。凹槽100R可以設置於模具層100的單面或雙面。凹槽100R可以具有各種剖面形狀，例如矩形、梯形、具有弧面的形狀等。由於後續形成的絕緣層上的凸塊（例如第3圖所示的凸塊104B）的輪廓可以實質上對應凹槽100R的輪廓，通常知識者可以根據設計需求或待放置的電子元件的形狀設計凹槽100R的形狀。凹槽100R的尺寸可以在約1mm與5mm之間，且鄰近的凹槽100R之間的距離可以在約5μm與100μm之間。模具層100的材料可以包括例如不鏽鋼、陶瓷、塑膠、其他適合的材料、或前述之組合。

接著參照第2圖，可以在模具層100上形成離型膜102。在一些實施例中，如第2圖所示，離型膜102是順應性地（conformally）設置於模具層的表面上。因此，離型膜102的上表面也可以呈現凹槽100R的輪廓的形狀。離型膜102的材料可以包括例如聚對二甲苯、光阻、其他適合的材料、或前述之組合。

接著參照第3圖，在具有多個凹槽100R的模具層100的至少一側形成在其上具有多個凸塊104B的第一絕緣層104。在一些實施例中，在模具層100上並未形成有離型膜102且直接在模具層100上形成第一絕緣層104。在一些實施例中，第一絕緣層104被形成於模具層100的兩側。如第3圖所示，凸塊104B的輪廓可以對應凹槽100R的輪廓。如第3圖所示，凸塊104B可以具有梯形的剖面。

第一絕緣層104的材料可以包括介電材料，例如膠片（PrePreg）、感光型介電材料（photoimageable dielectric，PID）、感光性聚合體（例如苯並環丁烯，（Benzocyclobutene））、ABF膜（Ajinomoto build-up film）、背膠銅箔（resin coated cooper foil，RCC）、玻璃纖維樹脂複合材料、其他適合的材料、或前述之組合。第一絕緣層104的形成方法可以包括例如熱壓合、液態塗佈製程、物理氣相沉積（physical vapor deposition，PVD）製程、化學氣相沉積（chemical vapor deposition，CVD）製程、原子層沉積（atomic layer deposition，ALD）製程、其他適合的沉積製程、或前述之組合。

接著參照第4、5圖，在第一絕緣層104中形成垂直導電部件110V。在一些實施例中，垂直導電部件110V是在從模具層100剝離第一絕緣層104（例如第8圖所示之後續的剝離製程）之前形成於第一絕緣層104中。如第4圖所示，垂直導電部件110V的形成可以包括對第一絕緣層104進行加工以形成貫穿第一絕緣層104的多個第一開口106。在一些實施例中，第一開口106的底部露出模具層100或離型膜102。用於形成第一開口106的方法可以包括雷射加工、銑刀製程、其他適合的方法、或前述之組合。

參照第5圖，垂直導電部件110V的形成可以更包括在第一開口106內沉積導電材料以形成垂直導電部件110V。上述導電材料可以包括例如銅（Cu）、錫（Sn）、鎳（Ni）、銀（Ag）、金（Au）、鈦（Ti）、鉬（Mo）、鎢（W）、鋁（Al）、其他適合的導電材料、或前述之組合。用於沉積導電材料的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、電鍍、其他適合的製程、或前述之組合。在一些實施例中，導電部件110V的形成包括先在第一開口106中沉積晶種層（seed layer），接著在晶種層上沉積導電材料。上述晶種層的材料包括鈦（Ti）、銅（Cu）、其他適合的導電材料、或前述之組合。

在一些實施例中，在沉積上述導電材料之前以及沉積上述晶種層之後，在第一絕緣層104上形成遮罩層108。舉例而言，遮罩層108可以包括光阻，例如正型光阻或負型光阻。在一些實施例中，遮罩層108可以包括硬遮罩，且可由氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、類似的材料或前述之組合形成。遮罩層108可以是單層或多層結構。形成遮罩層108的方法可以包括沉積製程、微影製程等。

藉由形成部分覆蓋第一絕緣層104的遮罩層108，可以在沉積用於垂直導電部件110V的導電材料的同時形成與遮罩層108相鄰的線路層110。線路層110可以在平行於第一絕緣層104的頂表面的方向上延伸。線路層110可以包括導電材料，例如Cu、Sn、Ni、Ag、Au、Ti、Mo、W、其他適合的導電材料、或前述之組合。在一些實施例中，垂直導電部件110V及線路層110包括相同的導電材料。

在形成填充第一開口106的垂直導電部件110V之後，為了得到良好的表面，可以進行例如化學機械研磨（chemical mechanical polishing，CMP）製程的平坦化製程，使得後續的線路結構形成於良好的表面上。在一些實施例中，在進行平坦化製程之後，垂直導電部件110V、遮罩層108、及線路層110的頂表面實質上等高。然而，在一些其他的實施例中，也可以在進行平坦化製程後移除遮罩層108，並且進行晶種層及/或線路層110的蝕刻直到露出第一絕緣層104的頂表面，如第6圖所示。

接著參照第6圖，在一些實施例中，移除遮罩層108以露出第一絕緣層104的頂表面。遮罩層108及晶種層的移除是利用蝕刻製程來進行，例如乾式或濕式蝕刻製程或前述之組合。在一些實施例中，上述移除是利用濕式蝕刻製程來進行，所使用的蝕刻劑包括氫氟酸（HF）、硝酸（HNO ₃）、硫酸（H ₂SO ₄）、磷酸（H ₃PO ₄）、鹽酸（HCl）、氨（NH ₃）、其他適合的蝕刻劑、或前述之組合。

在一些實施例中，如第7圖所示，在形成垂直導電部件110V之後以及從模具層100剝離第一絕緣層104之前，在第一絕緣層104上形成額外的絕緣層104’。在一些實施例中，在額外的絕緣層104’中形成電性連接到垂直導電部件110V之額外的導電部件112V。額外的絕緣層104’及額外的導電部件112V的材料及形成方法可以分別與第一絕緣層104及垂直導電部件110V類似，在此為了簡化起見而省略其描述。在一些實施例中，在形成額外的絕緣層104’之後且在形成額外的導電部件112V之前，在額外的絕緣層104’的頂表面上形成保護層112以在額外的絕緣層104’上露出用於形成額外的導電部件112V的位置。保護層112的材料可以是綠漆或絕緣膜。

應理解的是，儘管在第7圖中僅繪示出上下各一層的額外的絕緣層104’以及額外的導電部件112V，本揭露並未限定額外的絕緣層104’以及額外的導電部件112V的層的數目，通常知識者可以根據設計需求對此進行調整。

接著參照第8圖，可以從模具層100及離型膜102剝離第一絕緣層104。在一些實施例中，在從模具層100剝離後的第一絕緣層104上具有殘留的離型膜102(未顯示)，且可利用電漿處理等蝕刻方式移除。在從模具層100剝離後的第一絕緣層104具有被凸塊104B圍繞的元件安裝部104M。第一絕緣層104可以在元件安裝部104M依模具層100的設計具有不同的粗糙表面。垂直導電部件110V可以包括在第一絕緣層104中垂直延伸的第一導孔110VA及第二導孔110VB，且第一導孔110VA可以在元件安裝部104M的底部露出。在一些實施例中，第二導孔110VB在第一絕緣層104的元件安裝部104M以外的區域露出。

以下參照第14A及14B圖以說明凸塊104B與元件安裝部104M之間的位置關係。第14A及14B圖是根據本揭露的一些實施例，繪示出顯示多個凸塊104B在第一絕緣層104的頂表面的配置的俯視圖。應理解的是，為了簡化起見，在第14A及14B圖中並未顯示從第一絕緣層104的頂表面露出的垂直導電部件110V。在俯視圖中，各個凸塊104B可以具有各種剖面設計，本揭露並未特別限定凸塊104B在俯視圖中的剖面形狀，只要凸塊104B能夠圍繞出用於放置電子元件的空間即可。舉例而言，如第14A圖所示，多個凸塊104B的剖面可以是多個矩形，且多個凸塊104B可以圍繞後續用於放置電子元件的元件安裝部104M。在其他的實施例中，如第14B圖所示，多個凸塊104B的剖面可以是兩個長條形，且兩個凸塊104B可以圍繞後續用於放置電子元件的元件安裝部104M。

接著參照第9圖，可以形成與第一導孔110VA電性連接且被凸塊104B圍繞的電子元件114。在一些實施例中，電子元件114被放置於元件安裝部104M中。電子元件114可以包括電性連接部116，使得電子元件114與第一導孔110VA直接接觸。電子元件114可以包括發光二極體、雷射元件、電容、其他適合的主動、被動電子元件、或前述之組合。電性連接部116可以包括焊接材料，例如Cu、Sn、Ni、Ag、Au、Ti、Mo、W、其他適合的導電材料、或前述之組合。電性連接部116可以更包括上述焊接材料的金屬粒子與有機材料的混合物。此外，如第9圖所示，第一導孔110VA及第二導孔110VB可以具有往電子元件114的方向逐漸減少的直徑，藉此增加單位面積內的接點數。

接著參照第10圖，可以在第一絕緣層104上形成包繞電子元件114的第二絕緣層118。第一絕緣層104的多個凸塊104B及第二絕緣層118的多個頂表面可以共平面。第二絕緣層118的材料及形成方法可以與第一絕緣層104類似，在此為了簡化起見而省略其詳細描述。在一些實施例中，第一絕緣層104及第二絕緣層118包括相同的材料，且在第一絕緣層104與第二絕緣層118之間具有界面痕跡。舉例而言，上述界面痕跡可以藉由光學顯微鏡、電子顯微鏡等裝置觀察。

在一些實施例中，先沉積用於第二絕緣層118的絕緣材料，再進行例如化學機械研磨（CMP）製程的平坦化製程，使得電子元件114的頂表面露出。在其他實施例中，也可以利用回蝕製程使電子元件114的頂表面露出。在一些實施例中，在進行平坦化製程及/或回蝕製程之後，電子元件114、凸塊104B、及第二絕緣層118的頂表面實質上等高。舉例而言，在一實施例中進行平坦化製程及/或回蝕製程以移除位於電子元件114上方的用於第二絕緣層118的絕緣材料，藉此露出電子元件114的頂表面。

接著，參照第11及12圖，可以在第二絕緣層118中設置與第二導孔110VB電性連接的第三導孔124V。如第11圖所示，可以對第二絕緣層118進行加工以形成貫穿第二絕緣層118的多個第二開口122。在一些實施例中，在形成第二開口122之後，在第一絕緣層104的凸塊104B以及第二絕緣層118上方形成遮罩層120。遮罩層120的材料及形成方法可以與遮罩層108類似，在此為了簡化起見而省略其詳細描述。

接著，如第12圖所示，可以在第二開口122內沉積導電材料以形成電性連接到第二導孔110VB的第三導孔124V。第三導孔124V的材料及形成方法可以與垂直導電部件110V類似，在此為了簡化起見而省略其詳細描述。在一些實施例中，如第12圖所示，第三導孔124V具有往第二導孔110VB的方向逐漸減少的直徑。上述導電材料可以在遮罩層120之間成為線路層124。如第12圖所示，在一些實施例中，部分的線路層124覆蓋電子元件114的頂表面，藉此能夠幫助電子元件114的散熱。在形成第三導孔124V之後，可以移除遮罩層120。遮罩層120的移除方法可以與遮罩層108類似，在此為了簡化起見而省略其詳細描述。

接著參照第13圖，可以在線路層124之間形成保護層126，藉此保護印刷電路板上的電路，且避免上述電路因刮傷造成短路或斷路。保護層126可以是例如綠漆的阻焊層，且保護層126的材料可以包括酚醛系樹脂、丙烯酸系樹脂、光感測劑、環氧樹脂、其他適合的材料、或前述之組合。在一些實施例中，保護層126的厚度大於線路層124的厚度。在保護層126的多個部分之間露出的線路層124可以用於電性連接到其他的電路板、電子元件、半導體結構、或前述之組合。舉例而言，在一個特定的實施例中，可以以焊接材料（例如錫）將線路層124接合到外部的電路結構。應理解的是，通常知識者可以根據設計需求調整線路層124與外部電性連接的方式以及對象，本揭露並未特別限定。

在一些實施例中，如第15圖所示，在第一絕緣層104中設置多個對準部件126M，且對準部件126M在凸塊104B的頂表面露出。第16A及16B圖進一步顯示出對準部件126M在凸塊104B的頂表面露出的位置。藉由在第一絕緣層104中設置對準部件126M，有利於放置電子元件114時的對位，使得電子元件114的晶片不易受到損傷。對準部件126M的材料可以包括具有圖案的絕緣膜、其他適合的材料、或前述之組合。在一些實施例中，對準部件126M包括與保護層126相同或類似的材料。在一些實施例中，對準部件126M的形成包括在凸塊104B中形成凹槽，接著在形成保護層126的同時，可以使形成保護層126的材料流進凹槽中以增加保護層126與絕緣凸塊104B的結合力。

綜上所述，本揭露提供一種在絕緣層上包括多個凸塊的電路板結構及其形成方法。藉由在具有多個凹槽的模具層的至少一側形成絕緣層，能夠直接在從模具層剝離後的絕緣層的多個凸塊之間形成用於放置電子元件的元件凹槽。相較於在圖案化銅墊上進行雷射加工的傳統製程，由於本揭露的元件凹槽的輪廓對應模具層的輪廓，能夠透過模具層的設計輕易地控制元件凹槽的形狀及深度，藉此以較低的製造成本製造埋入電子元件的電路板結構。此外，絕緣凸塊的設置有利於放置電子元件時的對位，使得電子元件的晶片不易受到損傷。

以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

100:模具層

100R:凹槽

102:離型膜

104:第一絕緣層

104B:凸塊

104M:元件安裝部

104’:額外的絕緣層

106:第一開口

108,120:遮罩層

110,124:線路層

110V:垂直導電部件

110VA:第一導孔

110VB:第二導孔

112V:額外的導電部件

114:電子元件

116:電性連接部

118:第二絕緣層

122:第二開口

124V:第三導孔

112,126:保護層

126M:對準部件

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1~13圖是根據本揭露的一些實施例，繪示出在電路板結構的製造過程的各個階段的剖面圖。 第14A及14B圖是根據本揭露的一些實施例，繪示出顯示多個凸塊在第一絕緣層的頂表面的配置的俯視圖。 第15圖是根據本揭露的一些實施例，繪示出包括對準部件的電路板結構的剖面圖。 第16A及16B圖是根據本揭露的一些實施例，繪示出顯示多個凸塊及對準部件在第一絕緣層的頂表面的配置的俯視圖。

104:第一絕緣層

104B:凸塊

104’:額外的絕緣層

110,124:線路層

110V:垂直導電部件

110VA:第一導孔

110VB:第二導孔

112V:額外的導電部件

114:電子元件

116:電性連接部

118:第二絕緣層

124V:第三導孔

112,126:保護層

Claims (18)

1. 一種電路板結構，包括：一第一絕緣層，在其上具有多個凸塊；一第二絕緣層，設置於該第一絕緣層上；一垂直導電部件，包括在該第一絕緣層中垂直延伸的一第一導孔及一第二導孔；一電子元件，設置於該第二絕緣層中且被該些凸塊圍繞，且該電子元件與該第一導孔電性連接；以及多個對準部件，不連續地嵌入於該些凸塊中，其中該些對準部件在該些凸塊的多個頂表面露出。
2. 如請求項1之電路板結構，其中該第一導孔及該第二導孔具有往該電子元件的方向逐漸減少的直徑。
3. 如請求項1之電路板結構，更包括一第三導孔，設置於該第二絕緣層中，且該第三導孔與該第二導孔電性連接。
4. 如請求項3之電路板結構，其中該第三導孔具有往該第二導孔的方向逐漸減少的直徑。
5. 如請求項1之電路板結構，其中該電子元件與該第一導孔直接接觸。
6. 如請求項1之電路板結構，其中該第一絕緣層及該第二絕緣層包括相同的材料，且在該第一絕緣層與該第二絕緣層之間具有一界面痕跡。
7. 如請求項1之電路板結構，其中該第一絕緣層的該些凸塊及該第二絕緣層的多個頂表面共平面。
8. 如請求項1之電路板結構，其中該些凸塊具有梯形的剖面。
9. 一種電路板結構的形成方法，包括：在具有多個凹槽的一模具層的至少一側形成在其上具有多個凸塊的第一絕緣層；在該第一絕緣層中形成一垂直導電部件，其中該垂直導電部件包括在該第一絕緣層中垂直延伸的一第一導孔及一第二導孔；從該模具層剝離該第一絕緣層；在該些凸塊中不連續地嵌入多個對準部件，其中該些對準部件在該些凸塊的多個頂表面露出；形成與該第一導孔電性連接且被該些凸塊圍繞的一電子元件；以及在該第一絕緣層上形成包繞該電子元件的一第二絕緣層。
10. 如請求項9之電路板結構的形成方法，其中該第一絕緣層被形成於該模具層的兩側。
11. 如請求項9之電路板結構的形成方法，其中該垂直導電部件是在剝離該第一絕緣層之前形成於該第一絕緣層中。
12. 如請求項9之電路板結構的形成方法，其中該垂直導電部件的形成包括： 對該第一絕緣層進行加工以形成貫穿該第一絕緣層的多個第一開口；以及在該些第一開口內沉積導電材料以形成該第一導孔及該第二導孔。
13. 如請求項9之電路板結構的形成方法，其中在形成該垂直導電部件之後以及從該模具層剝離該第一絕緣層之前，在該第一絕緣層上形成一額外的絕緣層。
14. 如請求項13之電路板結構的形成方法，更包括：在該額外的絕緣層中形成電性連接到該垂直導電部件之額外的導電部件。
15. 如請求項9之電路板結構的形成方法，其中在從該模具層剝離該第一絕緣層之後，該第一絕緣層具有被該些凸塊圍繞的一元件安裝部，且該電子元件被放置於該元件安裝部中。
16. 如請求項9之電路板結構的形成方法，更包括：對該第二絕緣層進行加工以形成貫穿該第二絕緣層的多個第二開口；以及在該些第二開口內沉積導電材料以形成電性連接到該第二導孔的一第三導孔。
17. 如請求項9之電路板結構的形成方法，更包括：在該模具層上形成一離型膜；以及從該模具層及該離型膜剝離該第一絕緣層。
18. 如請求項9之電路板結構的形成方法，其中該些凸塊的輪廓對應該些凹槽的輪廓。

Images