TWI866741B - 用於先進finfet互連之自對準微影-蝕刻-微影-蝕刻心軸切割製程 - Google Patents

Abstract

本發明提供一種製造一半導體裝置之方法，其包括設置具有一介電堆疊及定位於該介電堆疊上之一心軸層的一半導體結構。將犧牲心軸特徵之一陣列圖案化至該心軸層中及該介電堆疊之一絕緣層之頂部上。鄰近於該等犧牲心軸特徵中之一者而形成一自對準非心軸切口。移除該等犧牲心軸特徵。在複數個溝槽中之一或多者中形成一或多個自對準心軸切口。在該絕緣層之頂部上形成非心軸開口。將連續性線開口蝕刻至該介電堆疊中，其中該非心軸切口中斷該等連續性線開口中之一第一者，且該心軸切口經安置以中斷該等連續性線開口中之一第二者。在該等連續性線開口中形成金屬線，惟安置有該非心軸切口及該心軸切口之位置除外。

Description

用於先進FINFET互連之自對準微影-蝕刻-微影-蝕刻心軸切割製程

本揭示大體上係關於半導體裝置製造，且更尤其，係關於一種用於先進FINFET互連之自對準微影-蝕刻-微影-蝕刻(SALELE)心軸切割製程。

在半導體裝置製造中，自對準多重圖案化製程正在被用作製造製程之實際解決方案。舉例而言，後段製程(BEOL)互連結構可用於連接已在前段製程(FEOL)處理期間製造於基板上之裝置結構。用於形成BEOL互連結構之自對準圖案化製程涉及充當建立特徵節距之犧牲特徵的線性心軸。非心軸線經配置為鄰近於心軸之側壁形成之側壁間隔件之間的線性空間。在心軸經拉動以界定心軸線之後，側壁間隔件被用作蝕刻遮罩，以將基於心軸線及非心軸線之圖案蝕刻至下伏硬遮罩中。該圖案隨後自硬遮罩轉印至層間介電層，以界定其中形成有BEOL互連結構之導線的溝槽。

心軸切口可形成於心軸中。非心軸切口可沿著非心軸線形成，且可包括用於形成側壁間隔件之間隔件材料的部分。心軸切口及非心軸切口包括於經轉印至硬遮罩且隨後自硬遮罩轉印以在層間介電層中形成 溝槽的圖案中。

一般而言，實施例提供一種在心軸拉動製程之後形成心軸切口特徵之製程及裝置。非心軸切口可在心軸拉動之前形成。應瞭解，心軸切口及非心軸切口為自對準的，但由於在間隔件沉積之後執行心軸切割，因此可控制關鍵尺寸之變化(若不消除)。舉例而言，可不必執行間隔件夾斷製程。實情為，可使用自對準技術來圖案化心軸切口區段及非心軸切口區段。因此，連續性線與切口之間的節距間隔變得(例如，經安置為)更均勻地間隔。

根據本揭示之一實施例，提供一種製造一半導體裝置之方法。該方法包括設置具有一介電堆疊及定位於該介電堆疊上之一心軸層的一半導體結構。將犧牲心軸特徵之一陣列圖案化至該心軸層中及該介電堆疊之一絕緣層之頂部上。鄰近於該等犧牲心軸特徵中之一者而形成一自對準非心軸切口。移除該等犧牲心軸特徵。該等犧牲心軸特徵之移除產生複數個溝槽。在該等犧牲心軸特徵之移除之後在該複數個溝槽中之一者中形成自對準心軸切口。在該絕緣層之頂部上形成非心軸開口。將連續性線開口蝕刻至該介電堆疊中。該非心軸切口經安置以中斷該等連續性線開口中之一第一者。該自對準心軸切口經安置以中斷該等連續性線開口中之一第二者。在該等連續性線開口中形成金屬線，惟安置有該自對準非心軸切口及該自對準心軸切口之位置除外。

在一個實施例中，心軸間隔件形成為在該等犧牲心軸特徵之側壁上自對準。心軸間隔件之厚度易於控制且不受由夾斷引起之變化影響。因此，間隔件壁之邊緣變得更加一致。

根據本揭示之另一實施例，提供一種半導體晶片裝置。該半導體裝置包括一基板。一介電互連層定位於該基板之頂部上。複數個金屬線定位於該介電互連層中。一自對準心軸切口存在於該等金屬線中之至少一者中。一自對準非心軸切口存在於該等金屬線中之至少一者中。

在一個實施例中，該複數個金屬線之間的間隔均勻地分佈。均勻間隔避免金屬線與該等線中之切口之間的無意橋接。

根據本揭示之另一實施例，提供一種半導體裝置互連層。該半導體裝置互連層包括一介電基板。一第一金屬線在該介電基板之一第一方向上延伸。一第二金屬線在該第一方向上延伸。該第二金屬線與該第一金屬線平行。一第一介電區位於該第一金屬線與該第二金屬線之間的一第一空間中。一自對準心軸切口存在於該第一金屬線中。一非心軸切口存在於該第二金屬線中。

在一個實施例中，該第一介電區及該第二介電區相對於該第一金屬線及該第二金屬線自對準。此特徵避免在切口與金屬線之間的間隔件厚度不一致且任意時可能出現的節距擺動(pitch walking)。

根據本揭示之一實施例，提供一種製造一半導體裝置之方法。該方法包括設置具有一介電堆疊、該介電堆疊中之一互連層及定位於該介電堆疊上之一心軸層的一半導體結構。將心軸之一陣列圖案化至該心軸層中及該介電堆疊之一絕緣層之頂部上。鄰近於該等心軸中之一者而形成一自對準非心軸切口。移除該等心軸，此產生複數個平行溝槽。在該複數個平行溝槽中之一者中形成一自對準心軸切口。在該絕緣層之頂部上形成非心軸開口。該等非心軸開口平行於該複數個溝槽。在該互連層中形成連續性線。該等連續性線形成於該複數個平行溝槽中及該等非心軸開口 中。該等連續性線中之一第一者包括該非心軸切口。該等連續性線中之一第二者包括該心軸切口。

在一個實施例中，該心軸切口定位成與該非心軸切口交錯。當在心軸拉動之前及之後形成切口時，具有一致關鍵尺寸之交錯切口變為可能的。當製造尺度未來在七奈米或更小範圍內執行時，嘗試使用夾斷方法交錯切割通常產生切口之關鍵尺寸之變化。

本文中所描述之技術可以多種方式實施。下文參考以下諸圖提供實例實施。

105:基板

110:互連層

115:第一絕緣層

120:間隔件層

125:第二絕緣層

130:介電層

132:犧牲心軸特徵

132C:中心犧牲心軸特徵

132L:左側犧牲心軸特徵

132R:右側犧牲心軸特徵

135:氧化物擴散層

138:間隔件材料

140:遮蔽列

142:心軸間隔件

145:臨時絕緣層

150:蝕刻遮罩

152:溝槽

155:預留位置材料

156:中心溝槽

160:可流動二氧化矽

162:溝槽

165:預留位置材料

170:非心軸切口

175:金屬線

185:心軸切口

圖式屬於說明性實施例。其並不繪示所有實施例。可另外或替代地使用其他實施例。可省略可能顯而易見或不必要之細節以節省空間或用於更有效圖示。一些實施例可在具有額外組件或步驟之情況下及/或在不具有所繪示之所有組件或步驟之情況下進行實踐。當相同數字出現於不同圖式中時，其係指相同或類似組件或步驟。

圖1A為與本揭示之實施例一致之用於半導體裝置之起始膜沉積形成的橫截面示意圖。

圖1B為圖1A之形成的俯視圖。

圖2A為與本揭示之實施例一致之心軸形成微影製程的橫截面示意圖。

圖2B為圖2A之形成的俯視圖。

圖3A為與本揭示之實施例一致之心軸蝕刻製程的橫截面示意圖。

圖3B為圖3A之形成的俯視圖。

圖4A為與本揭示之實施例一致之間隔件膜沉積製程的橫截面示意圖。

圖4B為圖4A之形成的俯視圖。

圖5A為與本揭示之實施例一致之間隔件回蝕製程的橫截面示意圖。

圖5B為圖5A之形成的俯視圖。

圖6A為與本揭示之實施例一致之使用微影回蝕製程為NMN切口遮蔽圖5A中之形成的橫截面示意圖。

圖6B為圖6A之形成的俯視圖。

圖7A為與本揭示之實施例一致之用於NMN切口之填充製程的橫截面示意圖。

圖7B為圖7A之形成的俯視圖。

圖8A為與本揭示之實施例一致之在應用化學氣相沉積製程之後圖7A中之形成的橫截面示意圖。

圖8B為圖7A之形成的俯視圖。

圖9A為與本揭示之實施例一致之在應用心軸拉動製程之後圖8A中之形成的橫截面示意圖。

圖9B為圖9A之形成的俯視圖。

圖10A為與本揭示之實施例一致之使用微影回蝕製程為心軸切口遮蔽圖9A中之形成的橫截面示意圖。

圖10B為圖10A之形成的俯視圖。

圖11A為與本揭示之實施例一致之填充圖10A中之心軸切口的橫截面示意圖。

圖11B為圖11A之形成的俯視圖。

圖12A為與本揭示之實施例一致之遮蔽圖11A中之形成的橫截面示意圖。

圖12B為圖12A之形成的俯視圖。

圖13A為展示與本揭示之實施例一致之在圖12A中之形成上移除遮罩的橫截面示意圖。

圖13B為圖13A之形成的俯視圖。

圖14A為展示與本揭示之實施例一致之在反應性離子蝕刻製程之後圖13A中之形成的橫截面示意圖。

圖14B為圖14A之形成的俯視圖。

圖15A為展示與本揭示之實施例一致之在層間介電蝕刻製程之後圖14A中之形成的橫截面示意圖。

圖15B為圖15A之形成的俯視圖。

圖16A為展示與本揭示之實施例一致之在遮罩移除製程之後圖15A中之形成的橫截面示意圖。

圖16B為圖16A之形成的俯視圖。

圖17A為展示與本揭示之實施例一致之在電鍍製程之後圖16A中之形成的橫截面示意圖。

圖17B為圖17A之形成的俯視圖。

概述

在習知多重圖案化製程中，在不同特徵位置處控制心軸尺寸可能係一個挑戰。隨著製造技術移至7奈米尺度，跨越晶圓均勻地控制 心軸特徵及非心軸特徵之能力變得高度依賴於控制心軸切口之關鍵尺寸及提供均勻間隔。間隔件特徵通常用於在心軸線與非心軸線之間界定空間。

若心軸切口之關鍵尺寸過大，則切口無法由間隔件完全夾斷。該結果可能產生特徵之間的非心軸線橋。然而，為了防止特徵之間的關鍵尺寸節距變化(亦稱為「節距擺動」)，任意地調整間隔件厚度並非可靠的解決方案。若心軸切口之關鍵尺寸過小，則無法圖案化切口之關鍵尺寸。心軸圖案之缺失亦可能產生心軸線橋問題。隨著圖案化之尺度變得較小，心軸切口之關鍵尺寸及間隔件厚度可易於在跨越整個晶圓之晶粒上圖案化的每一結構處變化。固有切口(孔)之關鍵尺寸之變化可能在形成均勻圖案化特徵方面造成進一步的挑戰。

一般而言，本揭示描述一種用於提供半導體裝置之製程，該製程包括在執行心軸拉動之前及之後將基於柱之心軸切口形成為非心軸特徵。該製程避免在習知執行之心軸切割步驟中使用心軸之間的間隔件材料之夾斷的需求。因此，心軸切口及非心軸切口可為自對準的，此在切口與互連件之間的間隔方面提供較佳一致性。另外，避免在夾斷期間出現之諸如間隔件材料中之刻痕的缺陷。間隔件材料使鄰近結構之非預期橋接出現缺口。

出於簡潔起見，可或可不在本文中詳細地描述與半導體裝置及積體電路(IC)相關之習知技術。此外，本文中所描述之各種任務及製程步驟可併入至具有本文中未詳細描述之額外步驟或功能性的更全面的程序或製程中。特別地，製造半導體裝置及基於半導體之IC的各種步驟為熟知的，且因此，出於簡潔起見，許多習知步驟將僅在本文中簡要地提及或將在不提供熟知製程細節之情況下完全省略。

在以下詳細描述中，藉助於實例來闡述眾多特定細節以便提供對相關教示內容之透徹理解。然而，應顯而易見，可在不具有此類細節之情況下實踐本發明教示內容。在其他情況下，已在相對較高水平下描述熟知方法、程序、組件及/或電路系統而無細節，以免不必要地混淆本發明教示內容之態樣。

在一個態樣中，參考所描述之諸圖之方向來使用空間相關術語，諸如「前方」、「後方」、「頂部」、「底部」、「在......之下」、「下方」、「下部」、「上方」、「上部」、「側」、「左側」、「右側」及類似者。由於本揭示之實施例之組件可以多個不同定向定位，因此方向性術語出於說明之目的來使用且決不為限制性的。因此，應理解，除諸圖中所描繪之方向以外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同方向。舉例而言，若將諸圖中之裝置翻轉，則描述為「在」其他元件或特徵「下方」或「之下」的元件將接著定向為「在」其他元件或特徵「上方」。因此，例如，術語「下方」可涵蓋上方以及下方的兩種定向。類似地，描述為「在」另一元件之「頂部上」的元件可意謂該元件定位於上方且不必與下伏元件直接接觸。裝置可以其他方式定向(旋轉90度或在其他方向上檢視或參考)，且本文中所使用之空間相對描述詞應相應地進行解譯。

如本文中所使用，術語「側向」、「平坦」及「水平」描述平行於晶片或基板之第一表面之定向。在本文中之揭示內容中，「第一表面」可為半導體裝置之頂部層，在該頂部層處，個別電路裝置在半導體材料中經圖案化。

如本文中所使用，術語「豎直」描述垂直於晶片、晶片載 體、晶片基板或半導體本體之第一表面配置的定向。

如本文中所使用，術語「耦接」及/或「電耦接」不意欲意謂元件必須直接耦接在一起--可在「經耦接」或「經電耦接」元件之間設置介入元件。相反地，若元件稱為「直接連接」或「直接耦接」至另一元件，則不存在介入元件。術語「電連接」係指電連接在一起之元件之間的低歐姆電連接。片語「電連接」未必意謂元件必須直接實體地接觸-可在「經連接」或「經電連接」元件之間設置介入元件。

儘管本文中可使用術語第一、第二等來描述各種元件，但此等元件不應受此等術語限制。此等術語僅用於將一個元件與另一元件區分開。舉例而言，在不脫離實例實施例之範疇之情況下，第一元件可稱為第二元件，且類似地，第二元件可稱為第一元件。將元件描述為「第一」或「第二」等亦未必意謂該等元件中之任一者皆存在次序或優先級。如本文中所使用，術語「及/或」包括相關聯列舉項目中之一或多者中的任一者及所有組合。

本文中參考作為理想化或簡化實施例(及中間結構)之示意性圖示的橫截面圖示來描述實例實施例。因而，可預期由於例如製造技術及/或容限引起之圖示之形狀的變化。因此，諸圖中所繪示之區本質上為示意性的，且其形狀未必繪示裝置之區之實際形狀且不限制範疇。應瞭解，本揭示所附之諸圖及/或圖式為例示性的、非限制性的，且未必按比例繪製。

應理解，在不脫離由申請專利範圍界定之精神及範疇的情況下，可使用其他實施例，且可進行結構或邏輯改變。實施例之描述並非限制性的。特別地，下文中所描述之實施例之元件可與不同實施例之元件 組合。

定義

心軸：形成於基板上之線性或脊狀突出部。在本揭示中，心軸界定線中之一者，在該等線上，在下伏層中形成互連件。

互連件：將兩個或更多個電路元件(諸如電晶體)電連接在一起之結構。

自對準：一結構相對於與另一結構對準之圖案化。

連續性線：金屬或其他導電跡線或互連件。

不連續性：連續性線之斷裂或中斷。

犧牲：形成為將被移除以界定新特徵或不同特徵之預留位置特徵的結構。

基板：對基板之參考可指將支撐結構提供至基板材料中或基板材料之頂部上之特徵的材料。如下文所使用，在所展示之實施例中可能存在多於一個基板。此外，由於以下實施例通常以橫截面展示，因此應理解，具有經圖案化特徵之層的基板在視圖中可能不可見，以便突顯該層之該等特徵。

實例製造方法

在下文中，製程描述一種形成半導體裝置之通用方法，該方法在心軸拉動製程之前/之後使用基於柱之心軸切口作為非心軸切口。本文中在下文所描述之裝置之製造可包含例如促進在半導電及/或超導裝置(例如，積體電路)中逐漸產生基於電子之系統、裝置、組件及/或電路的光微影及/或化學處理步驟之多步驟序列。舉例而言，可藉由使用包括但不限於以下各者之技術而在一或多個基板(例如，矽(Si)基板及/或另一基 板)上製造裝置100：光微影術、微影蝕刻術、奈米微影術、奈米壓印微影術、光遮罩技術、圖案化技術、光阻技術(例如，正型光阻、負型光阻、混合型光阻及/或另一光阻技術)、蝕刻技術(例如，反應性離子蝕刻(RIE)、乾式蝕刻、濕式蝕刻、離子束蝕刻、電漿蝕刻、雷射剝蝕及/或另一蝕刻技術)、蒸鍍技術、濺鍍技術、電漿灰化技術、熱處理(例如，快速熱退火、爐退火、熱氧化及/或另一熱處理)、化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、分子束磊晶法(MBE)、電化學沉積(ECD)、化學機械平坦化(CMP)、背磨技術，及/或用於製造積體電路之另一技術。

圖1A為在中間製造階段時半導體裝置100的橫截面示意圖。存在基板105及形成於基板105之頂部上之介電層堆疊，該介電層堆疊包括第一絕緣層115、間隔件層120及第二絕緣層125。在一些實施例中，互連層110可在形成第一絕緣層115之前形成於基底半導體基板105上。互連層110可由碳氮氧化矽(SiCNO)膜或其他類似介電質製成。在所展示之中間製造階段時，互連層110尚不包括任何互連結構。將由於本文中所揭示之主題製程而形成諸如連續性線之互連結構。

在一個實施例中，基底半導體基板105可為由例如矽或通常用於主體半導體製造中之其他類型之半導體基板材料形成的主體半導體基板，諸如單晶Si、矽鍺(SiGe)、III-V化合物半導體、II-VI化合物半導體或絕緣體上半導體(SOI)。第III-V族化合物半導體例如包括具有至少一個第III族元素及至少一個第V族元素之材料，諸如以下各者中之一或多者：砷化鋁鎵(AlGaAs)、氮化鋁鎵(AlGaN)、砷化鋁(AlAs)、砷化鋁銦(AlInAs)、氮化鋁(AlN)、銻化鎵(GaSb)、銻化鎵鋁(GaAlSb)、砷化鎵 (GaAs)、銻化鎵砷(GaAsSb)、氮化鎵(GaN)、銻化銦(InSb)、砷化銦(InAs)、砷化銦鎵(InGaAs)、磷化銦稼砷(InGaAsP)、氮化銦鎵(InGaN)、氮化銦(InN)、磷化銦(InP)，及包括前述材料中之至少一者之合金組合。合金組合可包括二元(兩個元素，例如，砷化鎵(III)(GaAs))、三元(三個元素，例如，InGaAs)及四元(四個元素，例如，鋁鎵銦磷(AlInGaP))合金。用於形成心軸線之介電層130可沉積於第二絕緣層125之頂部上。

圖2A及圖2B展示蝕刻遮罩之形成以圖案化第二絕緣層125。有機平坦化層(OPL)或氧化物擴散層(ODL)135可沉積於介電層130之頂部上。遮蔽列140可形成於層135之頂部上。圖3A及圖3B展示移除遮蔽列140及層135且蝕刻至介電層130中從而留下犧牲心軸特徵132之蝕刻製程的結果。蝕刻可在第二絕緣層125處停止。

圖4A及圖4B展示包圍犧牲心軸特徵132之間隔件材料138之保形沉積。間隔件材料138可為與間隔件層120相同之材料，且因此，針對兩個膜使用相同交叉影線圖案。圖5A及圖5B展示自犧牲心軸特徵132之頂部邊緣及自第二絕緣層125之頂部上回蝕間隔件材料138及犧牲心軸特徵132之間的空間的結果。所得形成提供自對準至各犧牲心軸特徵132之側壁的心軸間隔件142。在一些實施例中，在犧牲心軸特徵132之側壁上的心軸間隔件142之厚度均勻地形成。可瞭解，可控制心軸間隔件142之厚度，因此在間隔件層120上未來形成之心軸切割線與非心軸切割線之間提供均勻且一致的間隔。

圖6A及圖6B展示形成非心軸切割線之製程。臨時絕緣層145及蝕刻遮罩150可囊封犧牲心軸特徵132之頂部(展示為分別由「L」、 「C」及「R」表示以表示各別心軸特徵之左側、中心及右側定位)、心軸間隔件142及第二絕緣層125之經曝露區段之頂部。溝槽152可在中心犧牲心軸特徵132C與左側犧牲心軸特徵132L之間保持開放。右側犧牲心軸特徵132R可經完全囊封。經曝露溝槽152將用於形成自對準非心軸切割線之預留位置。可瞭解，藉由界定溝槽152之寬度及先前對犧牲心軸特徵132之該等側上之間隔件材料138執行的蝕刻量而在此製造水平下控制非心軸切割線之厚度。

圖7A及圖7B展示臨時絕緣層145及蝕刻遮罩150自犧牲心軸特徵132及心軸間隔件142之頂部的移除。開放溝槽152可使用例如電子束沉積用預留位置材料155(例如，間隙填充材料，諸如SOG、SiOC或ALD TiOX)進行填充。圖8A及圖8B展示移除臨時絕緣層145及將可流動二氧化矽160之層沉積至由臨時絕緣層145空出之區域中的結果。平坦化製程可應用於第二絕緣層125之頂部上的所有材料。

圖9A及圖9B展示拉動犧牲心軸特徵132從而留下中心溝槽156之結果。圖10A及圖10B展示形成自對準至鄰近心軸間隔件142之心軸切割線的製程。該製程包括遮蔽掉除自心軸拉動留下之中心溝槽156以外的區域。遮蔽可使用絕緣層145及蝕刻遮罩150(先前使用，如圖6A及圖6B中所展示)重複。經曝露中心溝槽156界定相對於心軸間隔件142之鄰近側壁自對準之心軸切割線。在一些實施例中，心軸切割線可自對準至非心軸切割線之側壁。圖11A及圖11B展示用預留位置材料165填充心軸切割線之中心溝槽156。可瞭解，最終心軸線之關鍵尺寸一致地由溝槽之寬度及鄰近心軸間隔件142之受控厚度來界定。可移除臨時絕緣層145及蝕刻遮罩150。在圖11B中可更清楚地看出，心軸切割線及非心軸切割線之關 鍵尺寸相對於包圍之心軸間隔件142被控制。

圖12A及圖12B展示形成非心軸開口之製程。該製程包括遮蔽掉除在選擇性蝕刻及移除可流動二氧化矽160之線之後形成的溝槽162以外的區域(使用例如臨時絕緣層145)。非心軸切口之預留位置材料155可抵抗所使用之蝕刻化學物質，因此即使如圖12B中所展示經曝露，但其仍受保護。蝕刻製程形成向下至第二絕緣層125之非心軸開口。

圖13A及圖13B展示形成向下至第二絕緣層125之額外非心軸開口線之製程。圖14A及圖14B展示向下蝕刻非心軸切割線之預留位置材料155、心軸切割線之預留位置材料165、心軸間隔件142及任何剩餘可流動二氧化矽160之製程。蝕刻可形成至第二絕緣層125及間隔件層120兩者中且通過該兩者，從而沿著所形成之線曝露第一絕緣層115。

圖15A及圖15B展示移除第二絕緣層125且形成向下通過第一絕緣層115及基板105兩者之開口的介電蝕刻製程。開口將在互連層110中界定連續性線。圖16A及圖16B展示移除第一絕緣層115之進一步向下蝕刻。

圖17A及圖17B展示應用於開口以形成金屬線175之金屬化。在所繪示之實例中，展示第一、第二、第三、第四及第五金屬線175。其他實施例可包括更多或更少之金屬線175。金屬線175表示例如半導體裝置內之互連層110(或另一層)中之連續性線。第一、第二、第三、第四及第五金屬線175可在相同方向上延伸。第一、第二、第三、第四及第五金屬線175可彼此平行地形成。金屬線175之間的間隔可均勻地分佈。金屬線175中之第一者包括心軸切口185。金屬線175中之第二者包括非心軸切口170。第三、第四及第五金屬線175可為較早形成之非心軸開 口之結果，且並不包括切口。應理解，其他實施例可包括金屬線175中之任一者上的切口。在一些實施例中，用切口170及185繪示之金屬線175可能未必具有切口。在又其他實施例中，金屬線175可包括多於一個切口。所得非心軸切口170可定位成相對於互連層110之鄰近側壁自對準。所得心軸切口185可定位成相對於互連層110之鄰近側壁自對準。

鄰近金屬線175之間的介電材料區可均勻地分佈，從而產生一致間隔。此可為圖案化非心軸線中之一些的結果，使得最終結果提供相對於第一金屬線175及第二金屬線175自對準之第一介電區及第二介電區。在一些實施例中，第一介電區之寬度等於第二介電區之寬度。在一些實施例中，先前所描述之蝕刻製程可提供開口，使得金屬線175配置成交錯陣列。舉例而言，第一金屬線175之一端可與第二金屬線175之一端交錯。可看出，非心軸切口170及心軸切口185切割金屬線175，而不修剪任何相鄰線或侵佔金屬線175之間的間隔。如所展示，一些實施例可將心軸切口185定位成與非心軸切口170交錯。

結論

本發明教示內容之各種實施例之描述已出於說明之目的而呈現，但並不意欲為詳盡的或限於所揭示之實施例。在不脫離所描述實施例之範疇及精神之情況下，許多修改及變化對一般熟習此項技術者而言將顯而易見。本文中所使用之術語經選擇以最佳地解釋實施例之原理、實際應用或對市場中發現之技術的技術改良，或使得其他一般熟習此項技術者能夠理解本文中所揭示之實施例。

雖然前文已描述被認為係最佳狀態之內容及/或其他實例，但應理解，可在其中進行各種修改，且本文中所揭示之主題可以各種形式 及實例實施，且教示內容可應用於諸多應用中，本文中僅描述了其中一些。以下申請專利範圍意欲主張屬於本發明教示內容之真實範疇的任何及所有應用、修改及變化。

本文中已論述之組件、步驟、特徵、目標、益處及優點僅為說明性的。其中之任一者及與其相關之論述均不意欲限制保護範疇。雖然本文中已論述各種優點，但應理解，並非所有實施例必須包括所有優點。除非另外陳述，否則本說明書中(包括隨後之申請專利範圍中)所闡述之所有量測結果、值、額定值、位置、量值、大小及其他規格為近似的而非確切的。其意欲具有與其相關之功能一致且與其所屬之技術領域中之慣例一致的合理範圍。

亦涵蓋眾多其他實施例。此等實施例包括具有較少、額外及/或不同組件、步驟、特徵、目標、益處及優點之實施例。此等實施例亦包括組件及/或步驟不同地配置及/或排序之實施例。

雖然前文已結合例示性實施例進行描述，但應理解，術語「例示性」僅意謂作為實例，而非最好或最佳的。除上文剛剛陳述之內容以外，已陳述或說明之任何內容均不意欲或不應解譯為使任何組件、步驟、特徵、目標、益處、優點或等效物專用於公用，無論其是否在申請專利範圍中陳述。

應理解，除本文中已另外闡述之特定含義以外，本文中所使用之術語及表述具有關於其對應各別查詢及研究領域給予此類術語及表述之一般含義。諸如第一及第二及類似者之關係術語僅可用於區分一個實體或動作與另一實體或動作，而未必需要或意指此類實體或動作之間的任何實際此類關係或次序。術語「包含(comprises)」、「包含 (comprising)」或其任何變化形式意欲涵蓋非排他性包括，使得包含元件清單之製程、方法、物品或設備不僅包括彼等元件，而且可包括未明確列出或為此製程、方法、物品或設備所固有之其他元件。在無進一步約束之情況下，前面帶有「一(a)」或「一(an)」之元件不排除包含該元件之製程、方法、物品或設備中存在額外相同元件。

提供本揭示之摘要以允許讀者快速地確定技術揭示內容之性質。應遵守以下理解：其將不用於解譯或限制申請專利範圍之範疇或含義。另外，在前述實施方式中，可看出，出於精簡本揭示之目的在各種實施例中將各種特徵分組在一起。此揭示方法不應解譯為反映以下意圖：所主張之實施例具有比各請求項中明確敍述之更多特徵。確切而言，如以下申請專利範圍所反映，本發明主題在於單一所揭示實施例之少於全部之特徵。因此，以下申請專利範圍特此併入實施方式中，其中各請求項就其自身而言作為分開主張之主題。

105:基板

110:互連層

175:金屬線

Claims (25)

1. 一種製造一半導體裝置之方法，其包含：設置具有一介電堆疊及定位於該介電堆疊上之一心軸層的一半導體結構；將犧牲心軸特徵之一陣列圖案化至該心軸層中及該介電堆疊之一絕緣層之頂部上；鄰近於該等犧牲心軸特徵中之一者而形成一自對準非心軸切口；移除該等犧牲心軸特徵，其中該等犧牲心軸特徵之移除產生複數個溝槽；在該等犧牲心軸特徵之移除之後在該複數個溝槽中之一或多者中形成一或多個自對準心軸切口；在該絕緣層之頂部上形成非心軸開口；將連續性線開口蝕刻至該介電堆疊中，其中該自對準非心軸切口經安置以中斷該等連續性線開口中之一第一者，且該一或多個自對準心軸切口經安置以中斷該等連續性線開口中之一第二者；及在該等連續性線開口中形成金屬線，惟安置有該自對準非心軸切口及該一或多個自對準心軸切口之位置除外。
2. 如請求項1之方法，其進一步包含形成在該等犧牲心軸特徵之側壁上自對準的心軸間隔件。
3. 如請求項2之方法，其進一步包含在蝕刻該等連續性線開口之前移除 該等心軸間隔件。
4. 如請求項2之方法，其中在該等犧牲心軸特徵之該等側壁上的該等心軸間隔件之一厚度均勻地形成。
5. 如請求項1之方法，其進一步包含用一第一預留位置材料填充該自對準非心軸切口。
6. 如請求項5之方法，其進一步包含用一第二預留位置材料填充該一或多個自對準心軸切口。
7. 如請求項6之方法，其進一步包含移除該第一預留位置材料及該第二預留位置材料。
8. 如請求項1之方法，其進一步包含用一可流動二氧化矽填充該複數個溝槽中之一或多者。
9. 如請求項8之方法，其進一步包含移除該可流動二氧化矽，從而形成該等連續性線開口中之一或多者。
10. 一種半導體裝置，其包含：一基板；一介電互連層，其定位於該基板之頂部上； 複數個金屬線，其定位於該介電互連層中；一自對準心軸切口，其位於該等金屬線中之至少一者中；及一自對準非心軸切口，其位於該等金屬線中之至少一者中，其中該自對準非心軸切口定位成相對於該基板之一鄰近側壁自對準。
11. 如請求項10之半導體裝置，其中該複數個金屬線中之一第一金屬線安置成平行於該複數個金屬線中之一第二金屬線。
12. 如請求項10之半導體裝置，其中該複數個金屬線之間的一間隔均勻地分佈。
13. 如請求項10之半導體裝置，其中該複數個金屬線配置成一交錯陣列。
14. 如請求項10之半導體裝置，其中該自對準心軸切口定位成與該自對準非心軸切口交錯。
15. 如請求項10之半導體裝置，其中該自對準心軸切口定位成相對於該介電互連層之一鄰近側壁自對準。
16. 如請求項10之半導體裝置，其中該介電互連層包含一碳氮氧化矽(SiCNO)膜。
17. 一種半導體裝置，其包含：一介電基板；一第一金屬線，其在該介電基板之一第一方向上延伸；一第二金屬線，其在該第一方向上延伸，其中該第二金屬線與該第一金屬線平行；一第一介電區，其位於該第一金屬線與該第二金屬線之間的一第一空間中；一自對準心軸切口，其位於該第一金屬線中；及一非心軸切口，其位於該第二金屬線中。
18. 如請求項17之半導體裝置，其中該非心軸切口定位成相對於該介電基板之一鄰近側壁自對準。
19. 如請求項17之半導體裝置，其進一步包含：一第三金屬線，其在該第一方向上延伸，其中該第三金屬線平行於該第一金屬線且平行於該第二金屬線；及一第二介電區，其位於該第一金屬線或該第二金屬線之間的一第二空間中。
20. 如請求項19之半導體裝置，其中該第一介電區及該第二介電區相對於該第一金屬線及該第二金屬線自對準。
21. 如請求項19之半導體裝置，其中該第一介電區之一寬度等於該第二 介電區之一寬度。
22. 一種製造一半導體裝置之方法，其包含：設置具有一介電堆疊、該介電堆疊中之一互連層及定位於該介電堆疊上之一心軸層的一半導體結構；將心軸之一陣列圖案化至該心軸層中及該介電堆疊之一絕緣層之頂部上；鄰近於該等心軸中之一者而形成一自對準非心軸切口；移除該等心軸，其中該等心軸之移除產生複數個平行溝槽；在該複數個平行溝槽中之一者中形成一自對準心軸切口；在該絕緣層之頂部上形成非心軸開口，其中該等非心軸開口平行於該複數個平行溝槽；在該互連層中形成連續性線，其中：該等連續性線形成於該複數個平行溝槽中及該等非心軸開口中；該等連續性線中之一第一連續性線包括該自對準非心軸切口；且該等連續性線中之一第二連續性線包括該心軸切口。
23. 如請求項22之方法，其進一步包含在該等心軸之側壁上形成心軸間隔件。
24. 如請求項23之方法，其中該等側壁上之該等心軸間隔件經安置以均勻地間隔該等連續性線。
25. 如請求項22之方法，其中該第一連續性線之一端與該第二連續性線之一端交錯。