TWI866629B - 靜電抑制器及其製造方法 - Google Patents

Abstract

本揭露之一實施例係關於一種靜電抑制器。該靜電抑制器包括基板、設置於該基板上的第一傳導層、設置於該基板上並透過第一間隙與該第一傳導層間隔開的第二傳導層、及設置於該基板上並透過第二間隙與該第二傳導層間隔開的第三傳導層。該靜電抑制器還包括設置於該第一傳導層、該第二傳導層及該第三傳導層上的保護層。該保護層覆蓋該第一間隙及該第二間隙。本揭露之另一實施例係關於一種靜電抑制器的製造方法。

Description

靜電抑制器及其製造方法

本發明係關於靜電抑制器及其製造方法。

當靜電抑制器的靜電電壓超過觸發電壓(trigger voltage)，其電阻值會急遽下降而導走電荷，進而達到保護電路的效果。因應著5G/6G無線傳輸與工業4.0的需求，靜電抑制器朝向小尺寸的方向發展。小尺寸的元件可提高電路設計的靈活度，然而卻伴隨著耐靜電能力降低的問題。此外，靜電抑制器的電容會盡量設計地愈低愈好，以降低高速或高頻訊號傳輸過程所造成的訊號失真。

因此，如何在縮小元件尺寸的同時，降低靜電抑制器的電容，為本發明欲解決的問題之一。

本揭露之一實施例係關於一種靜電抑制器。該靜電抑制器包括基板、設置於該基板上的第一傳導層、設置於該基板上並透過第一間隙與該第一傳導層間隔開的第二傳導層、及設置於該基板上並透過第二間隙與該第二傳導層間隔開的第三傳導層。該靜電抑制器還包括設置於該第一傳導層、該第二傳導層及該第三傳導層上的保護層。該保護層覆蓋該第一間隙及該第二間隙。

本揭露之一實施例係關於一種靜電抑制器。該靜電抑制器包括基板、第一導通路徑及第二導通路徑。該第一導通路徑具有一部分位於貫穿該基板的鑽孔中。該第一導通路徑及該第二導通路徑具有不同的觸發電壓。

本揭露之一實施例係關於一種之製造方法，包括提供基板、形成傳導層於該基板上、並於該傳導層中形成第一間隙及第二間隙。該第一間隙及該第二間隙向下凹陷至該基板中。該製造方法還包括形成保護層於該傳導層上。該保護層覆蓋該第一間隙及該第二間隙。

圖1A所示為根據本揭露之部分實施例之靜電抑制器1之剖視圖。靜電抑制器1可包括基板10、電極11a（或稱為第一電極11a）、電極11b（或稱為第二電極11b）、電極11c（或稱為第三電極11c）、傳導層12a（或稱為第一傳導層12a）、傳導層12b（或稱為第二傳導層12b）、傳導層12c（或稱為第三傳導層12c）、保護層13及保護層14。

基板10可包括絕緣基板，例如陶瓷基板、玻璃基板、樹脂基板、絕緣處理金屬基板等。在一些實施例中，基板10可包括（但不限於）硼矽酸鹽玻璃(borophosphosilicate glass，BPSG)、經摻雜矽酸鹽玻璃(undoped silicate glass，USG)、矽(silicon)、氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鋁(aluminum oxide)、氮化鋁(aluminum nitride)、聚醯亞胺(Polyimide，PI)、ABF基材(Ajinomoto build-up film，ABF)、模塑膠(molding compounds)、預浸漬複合纖維(pre-impregnated composite fibers)（例如，預浸材料）、及其中之組合、或其他類似物。模塑膠的實例可包括（但不限於）環氧樹脂(epoxy resin)（包含分散其中的填料(fillers)）。預浸材料的實例可包括（但不限於）通過堆疊或層壓(laminating)多個預浸漬材料及/或片料(sheets)所形成的多層結構。在一些實施例中，基板10可包括（但不限於）電路板（如FR4）。

基板10可包括表面101（或稱為第一表面101）及與表面101相對的表面102（或稱為第二表面102）。

電極11a、電極11b及電極11c可各設置於基板10的表面101上。電極11a、電極11b及電極11c可各從表面101經由基板10的側表面（例如圖1C的表面103或表面104）延伸至表面102上。電極11a、電極11b及電極11c可各設置於基板10的表面102上。在基板10的表面102上的電極11a、電極11b及電極11c可各做為與外部電路之電路基板電連接的端子或端點。

在一些實施例中，電極11a、電極11b及電極11c可各包括（但不限於）銅(Cu)、金(Au)、銀(Ag)、鋁(Al)、鎳(Ni)、鈦(Ti)、鎢(W)、鉻(Cr)、錫(Sn)、或其他金屬或合金。例如，在一些實施例中，合金可包括鎳鉻合金（如鎳鉻鋁、鎳鉻矽）、鎳銅合金（如鎳銅錳）等。在一些實施例中，電極11a、電極11b及電極11c中之各者之厚度可介於約0.2微米(micrometer，μm)至約30.0μm之間，例如介於約5.0μm至約20.0μm之間。然而，本揭露不限於此。

在一些實施例中，電極11a、電極11b及電極11c可各依裝置規格或製程要求而設置在其他位置，可具有任意數量，且可依裝置規格或製程要求而具有其他尺寸。

傳導層12a可設置於基板10上。傳導層12a可覆蓋或接觸電極11a。電極11a可設置於基板10的表面101及傳導層12a之間。傳導層12b可設置於基板10上。傳導層12b可覆蓋或接觸電極11b。電極11b可設置於基板10的表面101及傳導層12b之間。傳導層12c可設置於基板10上。傳導層12c可覆蓋或接觸電極11c。電極11c可設置於基板10的表面101及傳導層12c之間。

在一些實施例中，傳導層12a、傳導層12b及傳導層12c可各包括前述針對電極11a、電極11b及電極11c所列舉的材料。在一些實施例中，傳導層12a、傳導層12b及傳導層12c中之各者之厚度可介於約0.1μm至約5.0μm之間。然而，本揭露不限於此。在一些實施例中，傳導層12a、傳導層12b及傳導層12c可依裝置規格或製程要求而具有其他厚度。

傳導層12a可透過間隙12r1（或稱為第一間隙12r1）與傳導層12b間隔開。例如傳導層12a可未接觸或未連接傳導層12b。傳導層12c可透過間隙12r2（或稱為第二間隙12r2）與傳導層12b間隔開。例如傳導層12c可未接觸或未連接傳導層12b。

在一些實施例中，當靜電抑制器1的靜電電壓未超過觸發電壓(trigger voltage)，傳導層12a及傳導層12b可彼此電性絕緣，且傳導層12c及傳導層12b可彼此電性絕緣。在一些實施例中，間隙12r1及間隙12r2可具有如圖1C所示的直線圖案。然而，本揭露不限於此。在一些實施例中，間隙12r1及間隙12r2可依裝置規格或製程要求而具有其他圖案。

在一些實施例中，基板10的表面101可透過間隙12r1而局部地從傳導層12a及傳導層12b之間曝露出來。在一些實施例中，基板10的表面101可透過間隙12r1而曝露至氣體、空氣或真空環境。在一些實施例中，基板10的表面101可透過間隙12r2而局部地從傳導層12b及傳導層12c之間曝露出來。在一些實施例中，基板10的表面101可透過間隙12r2而曝露至氣體、空氣或真空環境。

在大致上平行於基板10的表面101及/或表面102的方向上，間隙12r1及間隙12r2可各具有小於約15.0μm的寬度，例如，介於約1.0μm至約15.0μm之間。例如，傳導層12a及傳導層12b之間的最小距離可介於約1.0μm至約15.0μm之間。例如，傳導層12c及傳導層12b之間的最小距離可介於約1.0μm至約15.0μm之間。然而，本揭露不限於此。在一些實施例中，間隙12r1及間隙12r2可各依裝置規格或製程要求而具有其他寬度。

在一些實施例中，如圖1B之放大圖所示，間隙12r2可向下凹陷至基板10中（間隙12r1亦同）。間隙12r2可具有側壁s1及側壁s2。側壁s1為傳導層12b的一部分且側壁s2為基板10的一部分。側壁s1及側壁s2可大致上共平面。側壁s1及側壁s2可形成連續的表面。

在一些實施例中，氧化物12o可形成於間隙12r2中。氧化物12o可形成於間隙12r2的側壁s1上或形成側壁s1。在一些實施例中，間隙12r2可以雷射蝕刻的方式形成（如圖5A及圖5B所示），在移除傳導層的一部分以形成傳導層12b及傳導層12c的過程中，所產生的熱能可使傳導層氧化，而在傳導層12b及傳導層12c的邊緣處形成氧化物。例如，在一些實施例中，氧化物12o可包括傳導層12b及傳導層12c的氧化物。在一些實施例中，氧化物12o可沿著間隙12r2的側壁s1形成。在一些實施例中，氧化物12o可完全地或局部地覆蓋側壁s1。在一些實施例中，氧化物12o可曝露至氣體、空氣或真空環境。在一些實施例中，氧化物12o可避免傳導層12b及傳導層12c短路。

保護層13可設置於傳導層12a、傳導層12b及傳導層12c上。保護層13可覆蓋間隙12r1及間隙12r2。保護層13可於間隙12r1上界定氣室，其中包含氣體、空氣或真空環境。保護層13可於間隙12r2上界定氣室，其中包含氣體、空氣或真空環境。

在一些實施例中，可根據電性需求改變靜電抑制器1之導通路徑（例如圖1C之導通路徑I1或導通路徑I2）之觸發電壓及/或箝制電壓(clamping voltage)。

例如，在執行雷射蝕刻操作（如圖5A及圖5B所示）以形成間隙12r1及間隙12r2時，可藉由調整該雷射蝕刻操作的一製程參數（如雷射功率(laser power)、加工時間(processing time)、脈衝頻率(pulse frequency)、間隙寬度、間隙深度、間隙長度、間隙圖案等），改變靜電抑制器1之導通路徑之觸發電壓及/或箝制電壓。

例如，在設置保護層13（如圖6A及圖6B所示）時，可藉由調整保護層13的下壓速度及/或下壓壓力，調整間隙12r1及/或間隙12r2中的大氣壓力，進而改變靜電抑制器1之導通路徑之觸發電壓及/或箝制電壓。

例如，在以保護層13覆蓋間隙12r1及間隙12r2（如圖6A及圖6B所示）之前，可在間隙12r1及/或間隙12r2中填入放電介質，調整間隙12r1及/或間隙12r2中的介質係數，進而改變靜電抑制器1之導通路徑之觸發電壓及/或箝制電壓。放電介質可包括不同介電係數的物質，且可為氣體、固體、液體等。放電介質可包括（但不限於）氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)、氫氣(H ₂)、汞(Hg)、聚乙烯(polyethylene，PE)、聚苯乙烯(polystyrene，PS)、間規聚苯乙烯(syndiotactic polystyrene，SPS)、陶瓷(porcelain)、聚四氟乙烯(Polytetrafluoroethylene，PTFE)、液晶高分子(liquid crystal polymer，LCP)、聚氯乙烯(polyvinyl Chloride，PVC)、聚對苯二甲酸環己烷二甲酯（polycyclohexylenedimethylene terephthalate，PCT）、聚苯硫醚(polyphenylene sulfide，PS)、熱塑性彈性體(thermoplastic elastomer，TPE)、或其中之一或多者的組合。

在一些實施例中，保護層13可包括（但不限於）陶瓷材料、玻璃材料或高分子材料。在一些實施例中，保護層13可包括（但不限於）光阻，例如乾膜光阻或其他玻璃轉換溫度(glass transition temperature, Tg)與韌性高的材料。

保護層14可設置於保護層13上。保護層14可接觸保護層13。在一些實施例中，保護層14可包括（但不限於）陶瓷材料、玻璃材料或高分子材料。在一些實施例中，保護層14可包括（但不限於）光阻，例如濕膜光阻（或液態光阻）。在一些實施例中，保護層13與保護層14可具有相同的材料。在一些實施例中，保護層13與保護層14可具有不同的材料。在一些實施例中，在大致上垂直於基板10的表面101及/或表面102的方向上，保護層13與保護層14可各具有大於約20.0μm的厚度。在一些實施例中，保護層13與保護層14可在同一步驟中形成。例如，保護層13與保護層14可一體成形。

圖1C所示為根據本揭露之部分實施例之靜電抑制器1之一部分之俯視圖。為更清楚呈現元件之間的關係，圖1C省略了圖1A的保護層13及保護層14。

基板10可包括延伸於表面101及表面102（標示於圖1A）之間的表面103（或稱為第三表面103）及延伸於表面101及表面102之間的表面104（或稱為第四表面104）。表面103可與表面104相對。在一些實施例中，表面103與表面104可各包括靜電抑制器1之側面、側邊、周圍或邊界。

在一些實施例中，基板10可具有從表面103向基板10的內部凹入的凹槽11ah（或稱為第一凹槽11ah）。基板10可具有從表面104向基板10的內部凹入的凹槽11bh（或稱為第二凹槽11bh）。基板10可具有從表面103向基板10的內部凹入的凹槽11ch（或稱為第三凹槽11ch）。凹槽11ah、凹槽11bh及凹槽11ch可位於靜電抑制器1之側面、側邊、周圍或邊界。在一些實施例中，凹槽11ah、凹槽11bh及凹槽11ch中之各者之直徑（或寬度、或最大寬度）可介於約0.1毫米(milimeter，mm) 至約0.2mm之間。然而，本揭露不限於此。

在一些實施例中，凹槽11ah、凹槽11bh及凹槽11ch可各依裝置規格或製程要求而設置在其他位置，可具有任意數量，且可依裝置規格或製程要求而具有其他尺寸。

在一些實施例中，電極11a上可形成鍍膜16a（或稱為第一鍍膜16a）。電極11b上可形成鍍膜16b（或稱為第二鍍膜16b）。電極11c上可形成鍍膜16c（或稱為第三鍍膜16c）。在一些實施例中，鍍膜16a、鍍膜16b及鍍膜16c可各透過電鍍鎳/金(Ni/Au)、鎳/鉛/金(Ni/Pb/Au)、或鎳/鉛(Ni/Pb)等金屬而形成。在一些實施例中，鍍膜16a、鍍膜16b及鍍膜16c中之各者之厚度可介於約5.0μm至約20.0μm之間。然而，本揭露不限於此。

在一些實施例中，電極11a、電極11b及電極11c上形成有傳導層12a、傳導層12b及傳導層12c（如圖5A及圖5B所示）。鍍膜16a、鍍膜16b及鍍膜16c在設置保護層14（如圖7A及圖7B所示）之後形成於電極11a、電極11b及電極11c上，故電極11a、電極11b及電極11c的被保護層14覆蓋的部分無鍍膜，而係分別設置有傳導層12a、傳導層12b及傳導層12c。

在一些實施例中，靜電抑制器1可具有導通路徑I1（或稱為第一導通路徑I1）或導通路徑I2（或稱為第二導通路徑I2）。導通路徑I1及導通路徑I2形成單一端點對應多端點的導通路徑。傳導層12a及傳導層12b經配置以做為導通路徑I1。傳導層12c及傳導層12b經配置以做為導通路徑I2。在一些實施例中，靜電抑制器1可具有多端點對應多端點的導通路徑。如前述，在一些實施例中，透過調整參數、改變壓力、改變放電介質等方式，導通路徑I1及導通路徑I2之觸發電壓可彼此不同。導通路徑I1及導通路徑I2之箝制電壓可彼此不同，因此提高電路設計彈性、節省空間、並提高製程產率。

圖1D所示為根據本揭露之部分實施例之靜電抑制器1之俯視圖。在一些實施例中，圖1A為圖1D之靜電抑制器1沿切線AA'之剖視圖。圖1E及圖1F為圖1D之靜電抑制器1從不同面觀看之側視圖。

參照圖1D、圖1E及圖1F，電極11a及電極11c可各自表面101經由表面103延伸至表面102上。電極11a及電極11c可各具有一部分設置於基板10的表面103上。電極11a可具有一部分設置於凹槽11ah上。電極11c可具有一部分設置於凹槽11ch上。電極11b可自表面101經由表面104延伸至表面102上。電極11b可具有一部分設置於基板10的表面104上。電極11b可具有一部分設置於凹槽11bh上。

圖2A、圖2B、圖2C、圖2D、圖2E、圖2F為根據本揭露之部分實施例之靜電抑制器之俯視圖，與圖1D的靜電抑制器1之俯視圖相似，差異在於圖2A、圖2B、圖2C、圖2D、圖2E、圖2F描繪不同位置與型態的電極11a、電極11b、電極11c、凹槽11ah、凹槽11bh、凹槽11ch。

如圖2A所示，凹槽11ah、凹槽11bh及凹槽11ch位於表面103與表面104以內，亦即位於靜電抑制器1之側面、側邊、周圍或邊界以內。在此實施例中，凹槽11ah、凹槽11bh及凹槽11ch亦可各被稱為貫穿基板10的鑽孔。在一些實施例中，鑽孔設計可使基板10上下表面（如圖1A之表面101及表面102）電極形成最短導通路徑，減少阻抗、避免靜電傳導時能量散失而影響靜電抑制器之啟動與關閉。

如圖2B所示，凹槽11ah及凹槽11ch可位於表面103上，或從表面103曝露出來。在一些實施例中，鑽孔設計與凹槽設計可併用。

如圖2C及圖2D所示，靜電抑制器可進一步包括電極11d（或稱為第四電極11d）與凹槽11dh（或稱為第四凹槽11dh，亦可為鑽孔設計而被稱為貫穿基板10的鑽孔）。靜電抑制器可進一步包括電極11e（或稱為第五電極11e）與凹槽11eh（或稱為第五凹槽11eh，亦可為鑽孔設計而被稱為貫穿基板10的鑽孔）。愈多的電極與凹槽，可形成愈多導通路徑。

如圖2E所示，靜電抑制器的電極11a與電極11d可具有彎曲的圖案，而形成不同導通方向。如圖2F所示，圖2E的彎曲電極亦可併用鑽孔設計與凹槽設計。在一些實施例中，圖2A、圖2B、圖2C、圖2D、圖2E、圖2F之靜電抑制器可具有單一端點對應多端點的導通路徑（例如圖1C之導通路徑I1或導通路徑I2）。在一些實施例中，圖2A、圖2B、圖2C、圖2D、圖2E、圖2F之靜電抑制器可具有多端點對應多端點的導通路徑。此外，在一些實施例中，透過調整參數、改變壓力、改變放電介質等方式，同一靜電抑制器的導通路徑之觸發電壓可彼此不同，同一靜電抑制器的導通路徑之箝制電壓可彼此不同，因此提高電路設計彈性、節省空間、並提高製程產率。

根據本揭露之部分實施例，本揭露提供之靜電抑制器1具有複數個導通路徑。相較於單一導通路徑的靜電抑制器，本揭露提供之靜電抑制器1可因應不同外部電路的設置，調整導通路徑的數量、線路方向、接點位置（或凹槽位置、鑽孔位置）。因此提高電路設計彈性、節省空間、並提高製程產率。

再者，間隙12r1及間隙12r2可為氣室，當靜電抑制器1之靜電電壓超過觸發電壓，氣室中可產生電漿，使電荷能被導走，達到以空氣放電的方式抑制靜電放電衝擊的效果。相較於不包括氣室的靜電抑制器，當受到靜電放電衝擊時，靜電抑制器1的觸發電壓較低、箝制電壓較低、動態電阻遠低於受保護的電路並且具有較快的反應時間。

此外，本揭露之一實施例提供一製程方法（詳述於圖3A至圖7B），係透過CCD(charge-coupled device)對位印刷、濺鍍(sputtering)（如真空濺鍍）等方式形成電極與傳導層，以雷射蝕刻的方式在傳導層中形成間隙，並以黃光微影曝光形成保護層。以濺鍍的方式形成傳導層，可精準地控制傳導層的厚度。以濺鍍的方式形成傳導層可不受製程材料的限制，因此材料的選擇性較高。根據本揭露之部分實施例，濺鍍的材料可選用銅(Cu)、金(Au)、銀(Ag)、鋁(Al)、鎳(Ni)、鈦(Ti)、鎢(W)、鉻(Cr)、錫(Sn)、鎳鉻合金、鎳銅合金等，以達到前述較低的觸發電壓與箝制電壓。

相較於黃光微影製程，使用雷射蝕刻可增加傳導層中間隙尺寸之精準度，提升產品的穩定度，進而達到控制觸發電壓並減少漏電流的效果。此外，使用雷射蝕刻可同時於傳導層的邊緣處形成氧化物，進而避免傳導層短路。根據本揭露之部分實施例，傳導層尺寸之誤差小於等於約 2%。

以黃光微影曝光形成保護層，可精準建立氣室，以確保氣室被完整包覆，並提供足夠的空間以進行空氣放電。

再者，根據本揭露之部分實施例，本揭露之一實施例提供一製程方法導入合金熱處理技術（例如對傳導層進行退火處理），以提升元件信賴性，並通過可靠性測試（例如IEC(International Electoral Commission)所制定之IEC61000-4-2 Level 4標準、MIL-STD-883測試等）。

圖3A至圖7B所示為根據本揭露之部分實施例之靜電抑制器之製造方法。根據本揭露之部分實施例，圖3A至圖7B所揭露之製造方法可用以製造如圖1A所示之靜電抑制器1。根據本揭露之部分實施例，圖3A至圖7B所揭露之製造方法亦可用以製造其他靜電抑制器。

參照圖3A、圖3B及圖3C，圖3B及圖3C為圖3A之結構從不同面觀看之側視圖。本揭露之製造方法可包括提供基板10，並可在基板10中形成凹槽11ah、凹槽11bh及凹槽11ch。在一些實施例中，可在基板10中形成鑽孔（如圖2A所示）。在一些實施例中，凹槽或鑽孔可藉由雷射鑽孔或其他可行的方式而形成。可依裝置規格（例如額定電流、觸發電壓、箝制電壓等）或製程要求而設計鑽孔的大小、數量及位置。

在一些實施例中，可於基板10上形成電極11a、11b及11c。電極11a、11b及11c可透過濺射（如真空濺鍍）、無電電鍍(electroless plating)、電鍍(plating)、印刷(printing)、黃光微影(photolithography)或其他可行的方式形成。

在一些實施例中，可以雷射切割的方式在基板10中形成切割道。在一些實施例中，切割道之深度可占基板10之厚度約40%至約60%的比例。

參照圖4A及圖4B，圖4B為圖4A之結構沿切線AA'之剖面圖。本揭露之製造方法可包括在電極11a、11b及11c上形成傳導層12。傳導層12可透過濺射（如真空濺鍍）、無電電鍍(electroless plating)、電鍍(plating)、印刷(printing)、黃光微影(photolithography)或其他可行的方式形成。

參照圖5A及圖5B，圖5B為圖5A之結構沿切線AA'之剖面圖。本揭露之製造方法可包括在傳導層12中形成間隙12r1及間隙12r2。

在一些實施例中，間隙12r1及間隙12r2可經由雷射蝕刻的方式移除部分的傳導層12（或圖案化傳導層12）及/或基板10而形成。在一些實施例中，由於雷射蝕刻可形成大致上平整的切割面，因此間隙12r1及間隙12r2可具有大致上平整的側壁。

在一些實施例中，以雷射蝕刻的方式移除傳導層12所產生的熱能可使傳導層12氧化，而在傳導層12的邊緣處形成氧化物（如圖1B之氧化物12o）。例如，在一些實施例中，氧化物可包括傳導層12的氧化物。

在其他實施例中，傳導層12之圖案亦可以乾式蝕刻(dry etching)、離子撞擊(ion bumping)、曝光顯影、印刷時遮蔽圖案或其他可行的方式形成。

例如，以曝光顯影方式定義傳導層12之圖案，透過變更傳導層12之圖案調整元件特性，並經濺鍍傳導層12後，依傳導層12之材料種類選擇以剝離或蝕刻方式製作出間隙12r1及間隙12r2。

例如，以印刷遮蔽塗料方式定義傳導層12之圖案，並經濺鍍傳導層12後，將遮蔽塗料剝離，以產生間隙12r1及間隙12r2。

例如，以雷射蝕刻結合可行的其他蝕刻方式圖案化傳導層12，並不限於本揭露中所列舉的方式。

在形成間隙12r1及間隙12r2之後，形成傳導層12a、傳導層12b及傳導層12c。

在一些實施例中，可進一步對傳導層12a、傳導層12b及傳導層12c進行退火處理，以提升穩定度。

參照圖6A及圖6B，圖6B為圖6A之結構沿切線AA'之剖面圖。本揭露之製造方法可包括於傳導層12a、傳導層12b及傳導層12c上形成保護層13。在一些實施例中，可透過塗佈(coating)、層壓(lamination)、或其他適合的方式形成保護層13。

在一些實施例中，可利用黃光微影製程圖案化保護層13。在一些實施例中，保護層13可界定接下來形成的氣室的空間，以確保傳導層12a、傳導層12b及傳導層12c有足夠的空間可以進行靜電放電。

參照圖7A及圖7B，圖7B為圖7A之結構沿切線AA'之剖面圖。本揭露之製造方法可包括於保護層13上形成保護層14。在一些實施例中，可透過塗佈、層壓、或其他適合的方式形成保護層14。在其他實施例中，保護層13及保護層14可一體成形。在其他實施例中，保護層14可預先成行後透過自動化設備黏著於保護層13上。

接下來，可將基板10沿著經由雷射劃線而形成的切割道而分離成複數個獨立的元件。在一些實施例中，可形成鍍膜16a、鍍膜16b及鍍膜16c（如圖1C所示）。

在本揭露中討論之結構及方法之實施例，並不限於實施方式及隨附圖式中描述及繪示之構造或配置，而係能以各種方式實踐或執行。

此外，在本揭露中使用之措辭及術語係出於描述之目的且不應視為限制。例如，單數形式或複數形式之措辭不意在限制當前所揭示之結構及方法。本揭露中使用之「包含」、「包括」、「具有」、「含有」、「涉及」等涵蓋在其後列出之項目、其等效物、及額外項目。本揭露中使用之「或」可視為指示所描述之一個以上之項目中之任一者。前及後、左及右、頂部及底部、上部及下部、及垂直及水平等意在方便描述，而不應視為限制結構及方法於一個位置、空間、或方向。

因此，本發明技術領域中具有通常知識者根據本揭露中所載的特定實施例應可想到各種更改、修改、及改良。此等更改、修改、及改良仍落入本揭露之範圍內。

1:靜電抑制器

10:基板

11a:電極/第一電極

11ah:凹槽/第一凹槽

11b:電極/第二電極

11bh:凹槽/第二凹槽

11c:電極/第三電極

11ch:凹槽/第三凹槽

11dh:凹槽/第四凹槽

11eh:凹槽/第五凹槽

12a:傳導層/第一傳導層

12b:傳導層/第二傳導層

12c:傳導層/第三傳導層

12o:氧化物

12r1:間隙/第一間隙

12r2:間隙/第二間隙

13:保護層

14:保護層

16a:鍍膜/第一鍍膜

16b:鍍膜/第二鍍膜

16c:鍍膜/第三鍍膜

101:表面/第一表面

102:表面/第二表面

103:表面/第三表面

104:表面/第四表面

AA':切線

I1:導通路徑/第一導通路徑

I2:導通路徑/第二導通路徑

s1:側壁

s2:側壁

在下文實施方式中將參考隨附圖式討論本揭露實施例之各種態樣，該等圖式並非依比例繪製。在該等圖式及實施方式中之技術特徵以元件符號標記，該等元件符號係用以幫助理解本揭露實施例之各種態樣，但不限制本揭露之發明申請專利範圍。在該等圖式中：

圖1A所示為根據本揭露之部分實施例之靜電抑制器之剖視圖；

圖1B所示為根據本揭露之部分實施例之靜電抑制器之局部放大圖；

圖1C所示為根據本揭露之部分實施例之靜電抑制器之一部分之俯視圖；

圖1D所示為根據本揭露之部分實施例之靜電抑制器之俯視圖；

圖1E所示為根據本揭露之部分實施例之靜電抑制器之側視圖；

圖1F所示為根據本揭露之部分實施例之靜電抑制器之側視圖；

圖2A所示為根據本揭露之部分實施例之靜電抑制器之俯視圖；

圖2B所示為根據本揭露之部分實施例之靜電抑制器之俯視圖；

圖2C所示為根據本揭露之部分實施例之靜電抑制器之俯視圖；

圖2D所示為根據本揭露之部分實施例之靜電抑制器之俯視圖；

圖2E所示為根據本揭露之部分實施例之靜電抑制器之俯視圖；

圖2F所示為根據本揭露之部分實施例之靜電抑制器之俯視圖；

圖3A所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的俯視圖；

圖3B所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的側視圖；

圖3C所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的側視圖；

圖4A所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的俯視圖；

圖4B所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的側視圖；

圖5A所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的俯視圖；

圖5B所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的側視圖；

圖6A所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的俯視圖；

圖6B所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的側視圖；

圖7A所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的俯視圖；及

圖7B所示為根據本揭露之部分實施例之靜電抑制器之製造方法中之一或更多步驟中的側視圖。

無

1:靜電抑制器

10:基板

11a:電極/第一電極

11b:電極/第二電極

11c:電極/第三電極

12a:傳導層/第一傳導層

12b:傳導層/第二傳導層

12c:傳導層/第三傳導層

12r1:間隙/第一間隙

12r2:間隙/第二間隙

13:保護層

14:保護層

101:表面/第一表面

102:表面/第二表面

Claims (15)

1. 一種靜電抑制器，包含：一基板；一第一傳導層，設置於該基板上；一第二傳導層，設置於該基板上並透過一第一間隙與該第一傳導層間隔開；一第三傳導層，設置於該基板上並透過一第二間隙與該第二傳導層間隔開；及一保護層，設置於該第一傳導層、該第二傳導層及該第三傳導層上，其中該保護層覆蓋該第一間隙及該第二間隙，其中該第二傳導層及該第一傳導層經配置以做為一第一導通路徑，且該第二傳導層及該第三傳導層經配置以做為一第二導通路徑，其中該第一導通路徑及該第二導通路徑具有不同的觸發電壓。
2. 如請求項1所述之靜電抑制器，其中該第一導通路徑及該第二導通路徑具有不同的箝制電壓。
3. 如請求項1所述之靜電抑制器，其中該第一間隙向下凹陷至該基板中。
4. 如請求項3所述之靜電抑制器，更包含：一氧化物，位於該第一間隙中。
5. 如請求項1所述之靜電抑制器，其中該基板包括一第一表面及與該第一表面相對的一第二表面，且該靜電抑制器更包含：一第一電極，位於該基板的該第一表面與該第一傳導層之間，其中該第一電極延伸至該第二表面。
6. 如請求項5所述之靜電抑制器，其中該靜電抑制器更包含：一第二電極，位於該基板的該第一表面與該第二傳導層之間，其中該第二電極延伸至該第二表面。
7. 如請求項5所述之靜電抑制器，其中該基板包括延伸在該第一表面與該第二表面之間的一第三表面，且該第一電極具有一部分位於從該第三表面凹入的一凹槽中。
8. 如請求項5所述之靜電抑制器，其中該第一電極具有一部分位於貫穿該基板的一鑽孔中。
9. 一種靜電抑制器，包含：一基板；一第一導通路徑，其具有一部分位於貫穿該基板的一鑽孔中；及一第二導通路徑，其中該第一導通路徑及該第二導通路徑具有不同的觸發電壓。
10. 如請求項9所述之靜電抑制器，其中該第一導通路徑及該第二導通路徑具有不同的箝制電壓。
11. 如請求項9所述之靜電抑制器，其中該第一導通路徑包括一第一傳導層及透過一間隙與該第一傳導層間隔開的一第二傳導層，其中該靜電抑制器更包含：一氧化物，位於該間隙中。
12. 一種靜電抑制器之製造方法，包含：提供一基板；形成一傳導層於該基板上；於該傳導層中形成一第一間隙及一第二間隙，其中該第一間隙及該第二間隙向下凹陷至該基板中；及形成一保護層於該傳導層上，其中該保護層覆蓋該第一間隙及該第二間隙，其中在以該保護層覆蓋該第一間隙及該第二間隙之前，於該第一間隙及該第二間隙中通入不同的氣體，以改變該靜電抑制器的一觸發電壓或一箝制電壓。
13. 如請求項12所述之靜電抑制器之製造方法，其中於該傳導層中形成該第一間隙及該第二間隙之步驟包括執行一雷射蝕刻操作，並於該第一間隙中形成一氧化物。
14. 如請求項13所述之靜電抑制器之製造方法，其中執行該雷射蝕刻操作包括藉由調整該雷射蝕刻操作的一製程參數，改變該靜電抑制器的一觸發電壓或一箝制電壓。
15. 如請求項12所述之靜電抑制器之製造方法，其中形成該保護層於該傳導層上之步驟包括調整該保護層的一下壓速度或一下壓壓力，改變該靜電抑制器的一觸發電壓或一箝制電壓。

Images