TWI866323B - 半導體封裝及其製造方法 - Google Patents
半導體封裝及其製造方法 Download PDFInfo
- Publication number
- TWI866323B TWI866323B TW112125306A TW112125306A TWI866323B TW I866323 B TWI866323 B TW I866323B TW 112125306 A TW112125306 A TW 112125306A TW 112125306 A TW112125306 A TW 112125306A TW I866323 B TWI866323 B TW I866323B
- Authority
- TW
- Taiwan
- Prior art keywords
- heat sink
- semiconductor
- structures
- package
- substrate
- Prior art date
Links
Images
Classifications
-
- H10W40/22—
-
- H10W40/77—
-
- H10W40/228—
-
- H10W40/25—
-
- H10W40/253—
-
- H10W40/254—
-
- H10W40/258—
-
- H10W40/47—
-
- H10W80/00—
-
- H10W90/00—
-
- H10W40/10—
-
- H10W40/259—
-
- H10W72/352—
-
- H10W72/353—
-
- H10W72/851—
-
- H10W72/877—
-
- H10W74/15—
-
- H10W90/26—
-
- H10W90/288—
-
- H10W90/722—
-
- H10W90/736—
-
- H10W90/792—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本案揭示一種半導體封裝。半導體封裝包括封裝基板。半導體封裝包括半導體晶粒,半導體晶粒具有附接至封裝基板的第一表面及第二表面。半導體封裝包括附接至半導體晶粒的第二表面的散熱器。半導體封裝包括介於散熱器與半導體晶粒之間的散熱層。散熱層包括一或多個高
k介電材料。
Description
本揭露關於半導體封裝及其製造方法。
由於多種電子組件(例如,電晶體、二極體、電阻器、電容器等)的積體密度不斷提高,半導體行業已經歷快速增長。在大多數情況下,積體密度的這一提高來自於最小特徵尺寸的反復減少(例如,將半導體製程節點縮小至次奈米節點),這允許更多的組件整合至一給定面積中。隨著最近對小型化、更高速度及更大帶寬,以及更低功率消耗及延遲的需求的增長,對更小及更有創意的半導體晶粒的封裝技術的需求亦在增長。
根據本揭露的一些實施例,一種半導體封裝包含:一封裝基板;一半導體晶粒,具有一第一表面及一第二表面,其中該第一表面附接至該封裝基板;一散熱器,耦合至該半導體晶粒的該第二表面;及一散熱層,介於該散熱器與該半導體晶粒之間,且其中該散熱層包含一或多個高k介電材料。
根據本揭露的一些實施例,一種半導體封裝包含:一第一封裝基板;一半導體晶粒,設置於該第一封裝基板上;一散熱層,設置於該半導體晶粒上;及一第二封裝基板,設置於該散熱層上;其中該散熱層包含複數個結構,該些結構中之各者由高k介電材料形成,並分別具有與該半導體晶粒及該第二封裝基板接觸的一第一表面及一第二表面。
根據本揭露的一些實施例,一種製造半導體封裝的方法包含以下步驟:將一或多個半導體晶粒接合至一第一封裝基板,其中該第一封裝基板在該一或多個半導體晶粒的一第一側上;在該一或多個半導體晶粒的一第二側上形成一散熱層,其中該散熱層包含複數個結構,且其中該些結構中之各者由一高k介電材料形成;及將一第二封裝基板耦合至該一或多個半導體晶粒,其中該散熱層介於該第二封裝基板與該一或多個半導體晶粒之間,其中該些結構中之各者具有一第一表面及一第二表面,分別與該一或多個半導體晶粒及該第二封裝基板接觸。
100:半導體封裝
102:半導體晶粒
104:半導體晶粒
106:半導體晶粒
110:互連技術
200:封裝
202:半導體晶粒
204:基板
204A:前側表面
204B:背側表面
205:裝置特徵
206:金屬化層
207:互連結構
208:接合層
209:接合結構
212:半導體晶粒
214:基板
214A:前側表面
214B:背側
215:裝置特徵
216:金屬化層
217:互連結構
218:接合層
219:接合結構
220:散熱層
230:散熱器
240:再分配結構
242:連接器
250:封裝基板
300:封裝
302:半導體晶粒
304:基板
304A:前側
304B:背側表面
305:裝置特徵
306:金屬化層
307:互連結構
308:接合層
309:接合結構
312:半導體晶粒
314:基板
314A:前側
314B:背側表面
315:裝置特徵
316:金屬化層
318:接合層
319:接合結構
320:散熱層
330:散熱器
340:再分配結構
342:連接器
350:封裝基板
400~900:圖案
402~902:散熱結構
404~904:材料
1002~1202:散熱層
1004/1104:隧道
1006/1106:入口
1008/1108:出口
1009:方向
1109:方向
1204:結構
1300:方法
1302~1308:操作
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意,根據行業中的標準規範,各種特徵未按比例繪製。實際上,各種特徵的尺寸可為了論述清楚經任意地增大或減小。
第1圖繪示根據一些實施例的半導體封裝之示意圖。
第2圖繪示根據一些實施例的第1圖的半導體封裝的實例
實施的一部分之橫截面圖。
第3圖繪示根據一些實施例的第1圖的半導體封裝的另一實例實施的一部分之橫截面圖。
第4圖、第5圖、第6圖、第7圖、第8圖及第9圖繪示根據一些實施例的其中形成揭示之散熱層的散熱結構的各種圖案之俯視圖。
第10圖及第11圖繪示根據一些實施例的揭示之散熱層的各種實例之透視圖。
第12圖繪示根據一些實施例的揭示之散熱層的又另一實例之透視圖。
第13圖係根據一些實施例的用於製造半導體封裝的方法之實例流程圖。
以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然,這些僅為實例且非意欲為限制性的。舉例而言,在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例,且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。此外,本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的,且本身並不指明所論述之各種實施例及/或組態之間的關係。
此外,為了便於描述,在本文中可使用空間相對術
語,諸如「在......下方」、「在......之下」、「下部」、「在......之上」、「上部」、「頂部」、「底部」及類似者,來描述諸圖中繪示之一個元件或特徵與另一(多個)元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。器件可另外定向(旋轉90度或處於其他定向),且本文中所使用之空間相對描述符可類似地加以相應解釋。
隨著半導體技術的進一步發展,封裝之半導體裝置,例如,三維積體電路(three-dimensional integrated circuit,3DIC),已成為進一步減少半導體裝置之實體尺寸的有效選擇。在封裝之(例如,堆疊之)半導體裝置中,諸如邏輯電路、記憶體電路、處理器電路及類似者的主動電路係在不同的半導體晶圓或晶粒上製造的。兩個或兩個以上此類半導體晶粒可並排置放或堆疊於彼此之上,以進一步減少半導體裝置之形狀因子。
雖然以這一方式置放其半導體晶粒的半導體封裝的性能(例如,電性能)之各個態樣可顯著改善,但亦可出現其他問題。舉例而言,在此類半導體封裝中,熱量(例如,由半導體晶粒的個別主動裝置產生的熱量)通常傾向於局限於封裝上的有限數目的點(有時稱為熱點)中。這通常係由於缺乏用於熱量在多個方向上傳播的散熱路徑,這可能不利地損害假定良好的性能中之一些。因此,現存半導體封裝在許多態樣中並不完全令人滿意。
本揭露提供半導體封裝的各種實施例,包括耦合至
散熱層的一或多個半導體晶粒及其形成方法。在各種實施例中,散熱層可為耦合之半導體晶粒提供額外的散熱路徑(多個),從而將現存半導體封裝中相對局限的熱點在更大的區域上擴散。因此,由作用半導體晶粒產生的熱量可更迅速地耗散,這應有利地顯著改善封裝性能的每一態樣。舉例而言,如本文揭示之散熱層可包括以相對高導熱性為特徵的材料,例如,高k介電材料。在另一實例中,揭示之散熱層可包括具有高導熱性的其他材料,例如,水、矽、碳奈米管、金剛石、氮化硼(BxNy)、氮化鈦(TixNy)、氧化鈦(TiOx)、碳化矽(SixCy)、氮化鋁(AlxNy)、鋁、銅、鎵、鍺、金、鐵、鎂、鎳、鉑、銀、鈦、鎢、鋅或其組合。
第1圖繪示根據各種實施例的包括許多半導體晶粒(或晶片)102、104及106的半導體封裝100之示意圖。如圖所示,三個半導體晶粒102至106彼此整合為(例如,三維(three-dimensional,3D))系統封裝,例如,積體晶片上系統(System on Integrated Chip,SoIC)。然而,應理解,半導體封裝100可包括任意數目的整合之半導體晶粒,且這些半導體晶粒可以各種其他配置中之任意配置整合,同時保持在本揭露的範疇內。
在各種實施例中,半導體晶粒102至106中之各者可組態為具有某一功能的分區系統(例如,晶片上系統(System on Chip,SoC))。此外,經由使用各種先進的互連技術(例如,第1圖之110),半導體晶粒102至106可分別具有不同的晶片尺寸,分別具有不同的功能,
及/或分別用不同的技術節點製造,這有利地允許半導體封裝100具有超低鏈接延遲及超低能量消耗。舉例而言,半導體晶粒102可用作邏輯系統,而半導體晶粒104及106可分別用作記憶體系統及感測器系統。在另一實例中,半導體晶粒102可用作邏輯系統,而半導體晶粒104及106可分別用作第一記憶體系統及第二記憶體系統。
第2圖繪示根據本揭露的各種實施例的第1圖中所示的半導體封裝100的實例(以下稱為「封裝200」)之橫截面圖。應理解,第2圖的實例封裝200僅係說明性實施例,並非意欲為限制本揭露之範疇。因此,第2圖的說明性實施例可包括各種其他組件(例如,一中介層、一或多個穿矽/基板連通柱(through silicon/substrate via,TSV)結構、一或多個虛設晶粒、一底部填充材料、一封裝材料等),同時仍然在本揭露的範疇內。如第2圖的橫截面圖所示,封裝200包括半導體晶粒202及212,其中各個可係第1圖所示的半導體晶粒102至106中之任意者的實施。
如圖所示,半導體晶粒202包括基板204、沿基板的前側表面204A形成的許多主動及/或被動裝置特徵205(例如,電晶體、電阻器、電容器等)及形成於裝置特徵上方的許多金屬化層206。金屬化層206中之各者可包括許多導電接線及許多導電連通柱,其統稱為互連結構207。在一些實施例中,導電接線各個形成為沿側向方向(例如,X方向或Y方向)延伸的導電(例如,金屬)結
構,而導電連通柱各個形成為沿垂直方向(例如,Z方向)延伸的導電(例如,金屬)結構。裝置特徵205中之一些可彼此操作性地耦合(經由互連結構207之個別群組)從而提供個別功能(例如,布林邏輯功能),其有時可稱為單元。同樣,半導體晶粒212亦包括基板214,沿基板的前側表面214A形成的許多主動及/或被動裝置特徵215(例如,電晶體、電阻器、電容器等)及形成於裝置特徵上方的許多金屬化層216。金屬化層216中之各者亦包括許多導電接線及許多導電連通柱,其統稱為互連結構217。
在各種實施例中,半導體晶粒202經由各種凸塊結構或經由無凸塊鍵來整合(例如,接合)至半導體晶粒212。接合可係混合接合、熔合接合、直接接合、介電接合、金屬接合、焊接(例如,微凸塊)或類似物。舉例而言,半導體晶粒202(有時稱為頂部晶粒)與半導體晶粒212(有時稱為底部晶粒)係面對背(face-to-back,F2B)接合的,其中頂部晶粒202的前側面對底部晶粒212的背側。在此類實施例中,半導體晶粒202可包括具有許多接合結構(例如,接合連通柱)209的接合層208,而半導體晶粒212可包括具有許多接合結構(例如,接合連通柱)219的接合層218,其中接合結構209中之各者連接(例如,實體連接及/或電連接)至接合結構219中之相應一者。接合層208可形成於基板204的前側(例如,204A)上,而接合層218可形成於基板214的背側(例如,214B)
上。
此外,在基板204(半導體晶粒202)的背側表面204B上,封裝200可包括附接至其的散熱器230。散熱器230可用以耗散在封裝200的操作期間產生的熱量中之至少一些,舉例而言,由裝置特徵205及/或215產生的熱量。進一步地在基板214(半導體晶粒212)的前側表面214A上,封裝200可視需要包括再分配結構240,用以對封裝200之互連結構進行重新路由或再分配。此類重新路由之互連結構可耦合至封裝200的許多導電連接器242。連接器242可實施為焊球、金屬柱、受控塌陷晶片連接(C4)凸塊、微凸塊、無電鍍鎳-無電鍍鈀-浸金技術(electroless nickel-electroless palladium-immersion gold technique,ENEPIG)形成之凸塊、其組合(例如,具有附接至其的焊球的金屬柱)或類似物。
連接器242可將接合之晶粒202與212進一步連接至封裝基板250。封裝基板250可由半導體材料,諸如矽、鍺、鑽石或類似物製成。在一些實施例中,亦可使用化合物材料,諸如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化鎵砷、磷化鎵銦、這些材料之組合及類似物。封裝基板250可係中介層。此外,封裝基板250可係SOI基板。一般而言,SOI基板包括一層半導體材料,諸如磊晶矽、鍺、矽鍺、SOI、絕緣體上矽鍺(silicon germanium on insulator,SGOI)或其組合。在替代
性實施例中,封裝基板250係基於絕緣核心的,諸如玻璃纖維增強樹脂核心。一個實例核心材料係玻璃纖維樹脂,諸如FR4。核心材料的替代物包括雙馬來醯亞胺-三嗪(BT)樹脂,或者,其他印刷電路板(printed circuit board,PCB)材料或薄膜。諸如味之素積層膜(Ajinomoto build-up film,ABF)的積層膜或其他積層可用於封裝基板250。在一些實施例中,相對於封裝(底部)基板250,散熱器230有時可稱為(頂部)封裝基板。
根據本揭露的各種實施例,封裝200包括介於頂部晶粒202與散熱器230之間的散熱層220。散熱層220可具有相對高的導熱性,這允許由裝置特徵205及/或215產生的大量熱量側向擴散(例如,沿X方向及/或Y方向)。以此方式,熱量可更快、更有效地經由散熱器230耗散。有利地,半導體晶粒202~212的預期(例如,電)性能將不會受到損害。
在一些實施例中,散熱層220可形成為同質層。舉例而言,散熱層220可具有帶有高導熱性的材料,諸如高k介電材料、水、矽、碳奈米管、金剛石、氮化硼(BxNy)、氮化鈦(TixNy)、氧化鈦(TiOx)、碳化矽(SixCy)、氮化鋁(AlxNy)、鋁、銅、鎵、鍺、金、鐵、鎂、鎳、鉑、銀、鈦、鎢、鋅或其組合。高k介電材料包括但不限於矽酸鉿、矽酸鋯、二氧化鉿及二氧化鋯,其通常使用原子層沉積(atomic layer deposition,ALD)來沉積。在其他一些實施例中,散熱層220可形成為異質層。因此,散熱層
220可包括以上列出之材料中之至少兩者的組合。
在一些實施例中,散熱層220具有與散熱器230或耦合之晶粒(第2圖的實例中的頂部晶粒202)實體接觸的其表面中之各者的至少一部分。在散熱層220形成為同質層的實例中,散熱層220可具有與耦合之晶粒對準的同質材料(例如,高k介電材料)之側邊界,如第2圖中所示。換言之,散熱層220可佔據與耦合之晶粒基本相似的面積。或者,散熱層220可佔據比耦合之晶粒更大或更小的面積。在散熱層220形成為異質層的實例中,散熱層220可具有與耦合之晶粒對準的異質材料中之一者的側邊界。此類散熱層220可具有穿透異質材料中之一者的許多(散熱)結構,其中散熱結構中之各者由異質材料中之另一者形成,並將耦合之晶粒實體連接(因此熱連接)至散熱器,這將在以下討論。
第3圖繪示根據本揭露的各種實施例的第1圖中所示的半導體封裝100的另一實例(以下稱為「封裝300」)之橫截面圖。應理解,第3圖的實例封裝300僅係說明性實施例,並非意欲為限制本揭露之範疇。因此,第3圖的說明性實施例可包括各種其他組件(例如,一中介層、一或多個穿矽/基板連通柱(through silicon/substrate via,TSV)結構、一或多個虛設晶粒、一底部填充材料、一封裝材料等),同時仍然在本揭露的範疇內。如第3圖的橫截面圖中所示,封裝300包括半導體晶粒302及312,其中各個可係第1圖中所示的半導體晶粒102至106中之
任意者的實施。
如圖所示,半導體晶粒302包括基板304、沿基板的前側304A形成的許多主動及/或被動裝置特徵305(例如,電晶體、電阻器、電容器等)及形成於裝置特徵上方的許多金屬化層306。金屬化層306中之各者可包括許多導電接線及許多導電連通柱,其統稱為互連結構307。在一些實施例中,導電接線各個形成為沿側向方向(例如,X方向或Y方向)延伸的導電(例如,金屬)結構,而導電連通柱各個形成為沿垂直方向(例如,Z方向)延伸的導電(例如,金屬)結構。裝置特徵305中之一些可彼此操作性地耦合(經由互連結構307之個別群組)從而提供個別功能(例如,布林邏輯功能),其有時可稱為單元。類似地,半導體晶粒312亦包括基板314、沿基板的前側314A形成的許多主動及/或被動裝置特徵315(例如,電晶體、電阻器、電容器等)及形成於裝置特徵上方的許多金屬化層316。金屬化層316中之各者亦包括許多導電接線及許多導電連通柱,其統稱為互連結構317。
在各種實施例中,半導體晶粒302經由各種凸塊結構或經由無凸塊鍵整合(例如,接合)至半導體晶粒312。接合可係混合接合、熔合接合、直接接合、介電接合、金屬接合、焊接(例如,微凸塊)或類似者。舉例而言,半導體晶粒302(有時稱為頂部晶粒)與半導體晶粒312(有時稱為底部晶粒)係面對面(face-to-face,F2F)接合的,其中頂部晶粒302的前側面對底部晶粒312的前側。在此
類實施例中,半導體晶粒302可包括具有許多接合結構(例如,接合連通柱)309的接合層308,而半導體晶粒312可包括具有許多接合結構(例如,接合連通柱)319的接合層318,其中接合結構309中之各者(例如,實體及/或電)連接至接合結構319中之相應一者。接合層308可形成於基板304的前側(例如,304A)上,且接合層318亦可形成於基板314的前側(例如,314A)上。
進一步地,在基板304(半導體晶粒302)的背側表面304B上,封裝300可包括附接至其的散熱器330。散熱器330可用以耗散在封裝300的操作期間產生的熱量中之至少一些,舉例而言,由裝置特徵305及/或315產生的熱量。進一步地在基板314(半導體晶粒312)的背側表面314B上,封裝300可視需要包括再分配結構340,用以對封裝300之互連結構進行重新路由或再分配。此類再分配互連結構可耦合至用於封裝300的許多導電連接器342。連接器342可實施為焊球、金屬柱、受控塌陷晶粒連接(C4)凸塊、微凸塊、無電鍍鎳-無電鍍鈀-浸金技術(electroless nickel-electroless palladium-immersion gold technique,ENEPIG)形成之凸塊、其組合(例如,具有附接至其的焊球的金屬柱)或類似物。
連接器342可將接合之晶粒302與及312進一步連接至封裝基板350。封裝基板350可由半導體材料,諸如矽、鍺、鑽石或類似物製成。在一些實施例中,亦可
使用化合物材料,諸如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化鎵砷、磷化鎵銦、這些材料之組合及類似物。封裝基板350可係中介層。另外,封裝基板350可係SOI基板。一般而言,SOI基板包括一層半導體材料,諸如磊晶矽、鍺、矽鍺、SOI、絕緣體上矽鍺(silicon germanium on insulator,SGOI)或其組合。在一個替代實施例中,封裝基板350係基於絕緣核心的,諸如玻璃纖維增強樹脂核心。一個實例核心材料係玻璃纖維樹脂,諸如FR4。核心材料的替代物包括雙馬來醯亞胺-三嗪(BT)樹脂,或者,其他印刷電路板(printed circuit board,PCB)材料或薄膜。諸如味之素積層膜(Ajinomoto build-up film,ABF)的積層膜或其他積層可用於封裝基板350。在一些實施例中,相對於封裝(底部)基板350,散熱器330有時可稱為(頂部)封裝基板。
根據本揭露的各種實施例,封裝300亦包括介於頂部晶粒302與散熱器330之間的散熱層320。類似於散熱層220,散熱層320可具有相對高的導熱性,這允許由裝置特徵305及/或315產生的大量熱量側向擴散(例如,沿X方向及/或Y方向)。以此方式,熱量可更快、更有效地經由散熱器330耗散。有利地,半導體晶粒302~312的預期(例如,電)性能將不會受到影響。
第4圖、第5圖、第6圖、第7圖、第8圖及第9圖繪示根據一些實施例的實例圖案400、500、600、700、800及900,其中形成揭示之散熱結構(例如,散
熱層220/320之散熱結構)。圖案400至900係自相應散熱層之俯視圖來繪示的,因此應理解,在散熱層內形成的散熱結構中之各者具有頂表面及底表面,分別與散熱器及耦合晶粒實體接觸。因此,散熱結構可幫助將由耦合之晶粒產生的熱量傳播至散熱器。
在第4圖中,圖案400包括許多散熱結構402,這些散熱結構彼此配置成棋盤。具體地,散熱結構402各個形成為方塊,其四個側邊中之各者與材料404抵接。方塊402(散熱結構402)可由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成,而材料404可包括以上列出的具有高導熱性的材料中之另一者或以上未列出之材料(例如,低k介電材料)。
在第5圖中,圖案500包括彼此配置成陣列的許多散熱結構502。具體地,散熱結構502形成為許多個別方塊,用材料504彼此間隔開。方塊502(散熱結構502)可由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成,而材料504可包括以上列出的具有高導熱性的材料中之另一者或以上未列出之材料(例如,低k介電材料)。
在第6圖中,圖案600包括由材料604圍繞的單一散熱結構602。散熱結構602有時可稱為柱結構。散熱結構602可由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成,而材料604可包括以上列出的具有高導熱性的材料中之另一者或以上未列出之材
料(例如,低k介電材料)。
在第7圖中,圖案700包括許多彼此平行配置的散熱結構702。具體地,散熱結構702形成為沿第一側向方向延伸的許多個別條帶,並以材料704彼此間隔開。條帶702(散熱結構702)可由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成,而材料704可包括以上列出的具有高導熱性的材料中之另一者或以上未列出之材料(例如,低k介電材料)。
在第8圖中,圖案800包括許多彼此平行配置的散熱結構802。具體地,散熱結構802形成為沿第二側向方向延伸的許多個別條帶,並以材料804彼此間隔開。條帶802(散熱結構802)可由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成,而材料804可包括以上列出的具有高導熱性的材料中之另一者或以上未列出之材料(例如,低k介電材料)。
在第9圖中,圖案900包括圍繞材料904的單一散熱結構902。散熱結構902有時可稱為環形結構。散熱結構902可由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成,而材料904可包括以上列出的具有高導熱性的材料中之另一者或以上未列出之材料(例如,低k介電材料)。
第10圖及第11圖繪示根據本揭露的各種實施例的揭示之散熱層(例如,220、320)的其他實例之透視圖。在第10圖及第11圖中,散熱層1002及1102各個包括
至少一個流體隧道,允許流體(例如,水)分別沿方向1009及1109自入口流動穿過至出口。在一些實施例中,流體隧道可延伸穿過相應散熱層,散熱層由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成。
舉例而言,在第10圖中,散熱層1002包括自入口1006延伸至出口1008的隧道1004。入口1006及出口1008分別形成為散熱層1002的側壁上之開口。因此,應理解,入口1006及出口1008均不與與散熱層1002的頂表面接觸的散熱器或與散熱層1002的底表面接觸的晶粒接觸。藉由這一組態,流體(例如,水)可流動穿過隧道1004,以進一步散熱。舉例而言,在第11圖中,散熱層1102包括自入口1106延伸至出口1108的隧道1104。入口1106及出口1108分別形成為散熱層1102的底表面上之開口。
第12圖繪示根據本揭露的各種實施例的揭示之散熱層(例如,220、320)的又另一實例之透視圖。在第12圖中,散熱層1202由以上列出的具有高導熱性的材料(例如,高k介電材料)中之至少一者形成。此外,散熱層1202包括許多(散熱)結構1204,散熱結構中之各者由以上列出的具有高導熱性的材料中之一者形成。在這一實施例中,雖然散熱層1202可具有分別與耦合之晶粒及散熱器接觸的其底表面及頂表面,但結構1204可具有/沒有一個與耦合之晶粒或散熱器接觸的其頂表面及底表面。或者說,對於嵌入散熱層中的散熱結構,其頂表面或底表
面不一定與耦合之組件接觸。
第13圖繪示根據一些實施例的用於形成半導體封裝的至少一部分的實例方法1300之流程圖。應注意,方法1300僅係一實例,並不意欲為限制本揭露。因此,可理解,第13圖的方法1300的操作之次序可改變,在第13圖的方法1300之前、期間及之後可提供額外的操作,且一些其他操作可在此簡要描述。舉例而言,如上所述,半導體封裝可包括半導體封裝200~300的一部分。因此,方法1300的操作有時可與就上述諸圖討論的組件一起討論。
方法1300自將第一半導體晶粒接合至第一封裝基板的操作1302開始。使用第2圖的封裝200作為代表實例,將包括基板、許多裝置特徵、許多金屬化層及至少一個接合層的第一半導體晶粒(例如,212)接合至第一封裝基板(例如,250)。在一些實施例中,第一半導體晶粒212可經由許多連接器(例如,242)接合至第一封裝基板250。
方法1300進行至在第二封裝基板上形成散熱層的操作1304。繼續以上實例,散熱層(例如,220)可形成為第二封裝基板(例如,230)上方的同質或異質層。亦即,散熱層可包括以下材料中之一或多者,這些材料各個以相對高導熱性為特徵,例如,高k介電材料、水、矽、碳奈米管、金剛石、氮化硼(BxNy)、氮化鈦(TixNy)、氧化鈦(TiOx)、碳化矽(SixCy)、氮化鋁(AlxNy)、鋁、銅、
鎵、鍺、金、鐵、鎂、鎳、鉑、銀、鈦、鎢、鋅或其組合。
方法1300進行至將第二半導體晶粒耦合至散熱層的操作1306。繼續以上實例,第二半導體晶粒(例如,202)可形成於散熱層220上方。第二半導體晶粒202可無需膠層而形成於散熱層220上方(例如,接合至散熱層220)。在一些實施例中,散熱層220具有至少一部分,其頂表面/底表面與半導體晶粒202接觸。此外,如上所述,散熱層220可包括部分或完全延伸穿過其的許多散熱結構。在散熱結構完全延伸穿過散熱層的情況下,散熱結構中之各者可由上述高導熱性材料形成,而在散熱結構部分延伸穿過散熱層的情況下,在一些實施例中,散熱結構中之各者不一定由上述高導熱性材料形成。
方法1300進行至將第二半導體晶粒接合至第一半導體晶粒的操作1308。繼續以上實例,第二半導體晶粒202可經由各種凸塊結構或經由無凸塊接合來接合至第一半導體晶粒212。接合可係混合接合、熔合接合、直接接合、介電接合、金屬接合、焊接(例如,微凸塊)或類似者。
在本揭露的一個態樣中,揭示一種半導體封裝。半導體封裝包括封裝基板。半導體封裝包括具有附接至封裝基板的第一表面及第二表面的半導體晶粒。半導體封裝包括耦合至半導體晶粒的第二表面的散熱器。半導體封裝包括介於散熱器與半導體晶粒之間的散熱層。散熱層包括一或多個高k介電材料。在本揭露的一些實施例中,散熱層
包括由一或多個高k介電材料形成並穿透散熱層的複數個結構。在本揭露的一些實施例中,當自頂部看時,該些結構形成一棋盤圖案。在本揭露的一些實施例中,當自頂部看時,該些結構形成散佈於散熱層上的二維陣列。在本揭露的一些實施例中,當自頂部看時,該些結構在散熱層的中心處形成一個單柱。在本揭露的一些實施例中,當自頂部看時,該些結構形成平行配置並延伸橫跨散熱層的多個柱。在本揭露的一些實施例中,當自頂部看時,該些結構形成圍繞散熱層的一環。在本揭露的一些實施例中,散熱層進一步包含具有一入口及一出口的一流體隧道。在本揭露的一些實施例中,入口及出口分別形成於散熱層的相對側上。在本揭露的一些實施例中,入口及出口形成於散熱層的一相同側上。在本揭露的一些實施例中,散熱層進一步包含選自由以下各者組成的一群組的一材料:水、矽、碳奈米管、金剛石、氮化硼(BxNy)、氮化鈦(TixNy)、氧化鈦(TiOx)、碳化矽(SixCy)、氮化鋁(AlxNy)、鋁、銅、鎵、鍺、金、鐵、鎂、鎳、鉑、銀、鈦、鎢、鋅及其組合。
在本揭露的另一態樣中,揭示一種半導體封裝。半導體封裝包括第一封裝基板。半導體封裝包括設置於第一封裝基板上的半導體晶粒。半導體封裝包括設置於半導體晶粒上的散熱層。半導體封裝包括設置於散熱層上的第二封裝基板。散熱層包含複數個結構,複數個結構中之各者由高k介電材料形成,並具有分別與半導體晶粒及第二封裝基板接觸的第一表面及第二表面。在本揭露的一些實施
例中,半導體封裝進一步包含介於第一封裝基板與半導體晶粒之間的一再分配結構。在本揭露的一些實施例中,第二封裝基板包括一散熱器。在本揭露的一些實施例中,當自頂部看時,該些結構形成一棋盤圖案、一二維陣列、一個單柱、多個平行配置的柱或一環。在本揭露的一些實施例中,散熱層進一步包含具有一入口及一出口的一流體隧道。在本揭露的一些實施例中,入口及出口分別形成於散熱層的相對側上。在本揭露的一些實施例中,入口及出口形成於散熱層的一相同側上。
在本揭露的又另一態樣中,揭示一種用於製造半導體封裝的方法。方法包括將一或多個半導體晶粒接合至第一封裝基板,其中第一封裝基板在一或多個半導體晶粒的第一側上。方法包括在一或多個半導體晶粒的第二側上形成散熱層。散熱層包含複數個結構,其中複數個結構中之各者由高k介電材料形成。方法包括將第二封裝基板耦合至一或多個半導體晶粒,其中散熱層介於第二封裝基板與一或多個半導體晶粒之間。複數個結構中之各者具有第一表面及第二表面,分別與一或多個半導體晶粒及第二封裝基板接觸。在本揭露的一些實施例中,當自頂部看時,該些結構形成一棋盤圖案、一二維陣列、一個單柱、多個平行配置的柱或一環。
如本文所使用的,術語「約」及「大約」通常意謂所述值的正負10%。舉例而言,約0.5將包括0.45及0.55,約10將包括9至11,約1000將包括900至1100。
前述內容概述若干實施例的特徵,使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解,其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到,此類等效構造並不偏離本揭露的精神及範疇,且此類等效構造可在本文中進行各種改變、取代及替代而不偏離本揭露的精神及範疇。
100:半導體封裝
102:半導體晶粒
104:半導體晶粒
106:半導體晶粒
110:互連技術
Claims (10)
- 一種半導體封裝,包含:一封裝基板;一半導體晶粒,具有一第一表面及一第二表面,其中該第一表面附接至該封裝基板;一散熱器,耦合至該半導體晶粒的該第二表面;及一散熱層,介於該散熱器與該半導體晶粒之間,且其中該散熱層包含由一或多個高k介電材料形成並穿透該散熱層的複數個結構,該些結構中之各者分別具有與該半導體晶粒及該散熱器接觸的二不同表面。
- 如請求項1所述之半導體封裝,其中該散熱層還包括具有高導熱性的低k介電材料。
- 如請求項1所述之半導體封裝,其中當自頂部看時,該些結構形成一棋盤圖案。
- 如請求項1所述之半導體封裝,其中當自頂部看時,該些結構形成散佈於該散熱層上的二維陣列。
- 如請求項1所述之半導體封裝,其中當自頂部看時,該些結構在該散熱層的中心處形成一個單柱。
- 如請求項1所述之半導體封裝,其中當自頂 部看時,該些結構形成平行配置並延伸橫跨該散熱層的多個柱。
- 如請求項1所述之半導體封裝,其中當自頂部看時,該些結構形成圍繞該散熱層的一環。
- 如請求項1所述之半導體封裝,其中該散熱層進一步包含具有一入口及一出口的一流體隧道。
- 一種半導體封裝,包含:一第一封裝基板;一半導體晶粒,設置於該第一封裝基板上;一散熱層,設置於該半導體晶粒上;及一第二封裝基板,設置於該散熱層上;其中該散熱層包含複數個結構,該些結構中之各者由高k介電材料形成,並分別具有與該半導體晶粒及該第二封裝基板接觸的一第一表面及一第二表面。
- 一種製造半導體封裝的方法,包含以下步驟:將一或多個半導體晶粒接合至一第一封裝基板,其中該第一封裝基板在該一或多個半導體晶粒的一第一側上;在該一或多個半導體晶粒的一第二側上形成一散熱層,其中該散熱層包含複數個結構,且其中該些結構中之各者 由一高k介電材料形成;及將一第二封裝基板耦合至該一或多個半導體晶粒,其中該散熱層介於該第二封裝基板與該一或多個半導體晶粒之間,其中該些結構中之各者具有一第一表面及一第二表面,分別與該一或多個半導體晶粒及該第二封裝基板接觸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/889,868 | 2022-08-17 | ||
| US17/889,868 US20240063074A1 (en) | 2022-08-17 | 2022-08-17 | Semiconductor packages and methods of manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202410331A TW202410331A (zh) | 2024-03-01 |
| TWI866323B true TWI866323B (zh) | 2024-12-11 |
Family
ID=89044966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112125306A TWI866323B (zh) | 2022-08-17 | 2023-07-06 | 半導體封裝及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240063074A1 (zh) |
| CN (1) | CN117219595A (zh) |
| TW (1) | TWI866323B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200515509A (en) * | 2003-08-27 | 2005-05-01 | Sony Corp | Method for forming thin film and method for fabricating semiconductor device |
| TW201327740A (zh) * | 2011-11-14 | 2013-07-01 | 美光科技公司 | 具有增強型熱能管理之半導體晶粒總成,包含該半導體晶粒總成之半導體裝置及其相關方法 |
| TW201911499A (zh) * | 2017-08-01 | 2019-03-16 | 聯發科技股份有限公司 | 半導體封裝結構 |
| TW202002201A (zh) * | 2018-06-29 | 2020-01-01 | 台灣積體電路製造股份有限公司 | 散熱結構 |
| TW202002348A (zh) * | 2018-06-12 | 2020-01-01 | 國立大學法人鳥取大學 | 導電性橋型之記憶裝置及其製造方法以及開關元件 |
| US20200273773A1 (en) * | 2019-02-25 | 2020-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20210005626A1 (en) * | 2017-12-29 | 2021-01-07 | Micron Technology, Inc. | Multi-gate string drivers having shared pillar structure |
| TW202119483A (zh) * | 2019-11-12 | 2021-05-16 | 南韓商愛思開海力士有限公司 | 半導體裝置及其製造方法 |
| TW202145356A (zh) * | 2020-03-20 | 2021-12-01 | 台灣積體電路製造股份有限公司 | 半導體裝置的形成方法 |
| TW202214057A (zh) * | 2020-05-29 | 2022-04-01 | 美商谷歌有限責任公司 | 用於晶片總成之熱管理之方法及熱分配裝置 |
| TW202224141A (zh) * | 2020-12-01 | 2022-06-16 | 美商英特爾公司 | 積體電路總成 |
| TW202230658A (zh) * | 2021-01-26 | 2022-08-01 | 南亞科技股份有限公司 | 具有散熱單元的半導體元件及其製備方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019146039A1 (ja) * | 2018-01-25 | 2019-08-01 | ソフトバンク株式会社 | 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路 |
| US11784108B2 (en) * | 2019-08-06 | 2023-10-10 | Intel Corporation | Thermal management in integrated circuit packages |
| WO2021065736A1 (ja) * | 2019-10-04 | 2021-04-08 | 株式会社デンソー | 半導体装置 |
-
2022
- 2022-08-17 US US17/889,868 patent/US20240063074A1/en active Pending
-
2023
- 2023-05-23 CN CN202310585950.4A patent/CN117219595A/zh active Pending
- 2023-07-06 TW TW112125306A patent/TWI866323B/zh active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200515509A (en) * | 2003-08-27 | 2005-05-01 | Sony Corp | Method for forming thin film and method for fabricating semiconductor device |
| TW201327740A (zh) * | 2011-11-14 | 2013-07-01 | 美光科技公司 | 具有增強型熱能管理之半導體晶粒總成,包含該半導體晶粒總成之半導體裝置及其相關方法 |
| TW201911499A (zh) * | 2017-08-01 | 2019-03-16 | 聯發科技股份有限公司 | 半導體封裝結構 |
| US20210005626A1 (en) * | 2017-12-29 | 2021-01-07 | Micron Technology, Inc. | Multi-gate string drivers having shared pillar structure |
| TW202002348A (zh) * | 2018-06-12 | 2020-01-01 | 國立大學法人鳥取大學 | 導電性橋型之記憶裝置及其製造方法以及開關元件 |
| TW202002201A (zh) * | 2018-06-29 | 2020-01-01 | 台灣積體電路製造股份有限公司 | 散熱結構 |
| US20200273773A1 (en) * | 2019-02-25 | 2020-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW202119483A (zh) * | 2019-11-12 | 2021-05-16 | 南韓商愛思開海力士有限公司 | 半導體裝置及其製造方法 |
| TW202145356A (zh) * | 2020-03-20 | 2021-12-01 | 台灣積體電路製造股份有限公司 | 半導體裝置的形成方法 |
| TW202214057A (zh) * | 2020-05-29 | 2022-04-01 | 美商谷歌有限責任公司 | 用於晶片總成之熱管理之方法及熱分配裝置 |
| TW202224141A (zh) * | 2020-12-01 | 2022-06-16 | 美商英特爾公司 | 積體電路總成 |
| TW202230658A (zh) * | 2021-01-26 | 2022-08-01 | 南亞科技股份有限公司 | 具有散熱單元的半導體元件及其製備方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240063074A1 (en) | 2024-02-22 |
| TW202410331A (zh) | 2024-03-01 |
| CN117219595A (zh) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11515290B2 (en) | Semiconductor package | |
| US11887841B2 (en) | Semiconductor packages | |
| US10381326B2 (en) | Structure and method for integrated circuits packaging with increased density | |
| TWI567916B (zh) | 封裝與方法 | |
| CN102169875B (zh) | 半导体装置及其制造方法 | |
| US20250364371A1 (en) | Front end of line interconnect structures and associated systems and methods | |
| TWI755632B (zh) | 半導體封裝 | |
| KR20220058683A (ko) | 반도체 패키지 | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| CN112185909A (zh) | 具有散热结构的层叠半导体封装 | |
| TW202245206A (zh) | 晶圓級堆疊晶片封裝及製造其之方法 | |
| KR20230022706A (ko) | 반도체 패키지 | |
| KR20230023083A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR20220007410A (ko) | 반도체 패키지 | |
| CN112992862B (zh) | 中介层和具有中介层的半导体封装件 | |
| TWI540653B (zh) | 關於包含多記憶體晶粒之半導體封裝之方法及配置 | |
| KR20220057116A (ko) | 반도체 패키지 | |
| CN115579336A (zh) | 三维集成结构及其制作方法 | |
| CN115831885A (zh) | 半导体封装件 | |
| TWI866323B (zh) | 半導體封裝及其製造方法 | |
| TWI897363B (zh) | 積體電路(ic)結構及其形成方法 | |
| CN219350198U (zh) | 封装结构 | |
| JP2024137879A (ja) | 半導体パッケージ | |
| CN115332169B (zh) | 半导体互连结构的制备方法 | |
| KR102686026B1 (ko) | 집적회로 다이 및 이를 포함하는 집적회로 패키지 |