TWI865100B - 半導體封裝結構及其製造方法 - Google Patents

Abstract

一種半導體封裝結構包括第一封裝件以及第二封裝件。第一封裝件包括基板、多個導電柱、中介件以及密封體。多個導電柱設置於基板上。相鄰的導電柱之間具有第一間距。中介件設置於多個導電柱上。密封體包封中介件與多個導電柱。第二封裝件設置於第一封裝件上且包括多個導電端子。相鄰導電端子之間具有大於第一間距的第二間距，且第一封裝件藉由中介件電性連接至第二封裝件。另提供一種半導體封裝結構的製造方法。

Description

半導體封裝結構及其製造方法

本發明是有關於一種半導體封裝結構及其製造方法。

半導體封裝技術正持續進步，以嘗試開發出更具市場競爭力的產品。舉例來說，已開發PoP封裝等3D堆疊技術，然而，由於植球能力等限制，造成間距無法有效地縮小，進而無法滿足較高封裝密度的要求。

本發明提供一種半導體封裝結構及其製造方法，其可以滿足較高封裝密度的要求。

本發明的一種半導體封裝結構包括第一封裝件以及第二封裝件。第一封裝件包括基板、多個導電柱、中介件以及密封體。多個導電柱設置於基板上。相鄰的導電柱之間具有第一間距。中介件設置於多個導電柱上。密封體包封中介件與多個導電柱。第二封裝件設置於第一封裝件上且包括多個導電端子。相鄰導電端子之間具有大於第一間距的第二間距，且第一封裝件藉由中介件電性連接至第二封裝件。

在本發明的一實施例中，上述的密封體填滿中介件與基板之間的空間。

在本發明的一實施例中，上述的密封體由中介件的頂表面延伸至基板的頂表面。

在本發明的一實施例中，上述的中介件包括多個接合端子，且密封體覆蓋多個接合端子的側壁與多個導電柱的側壁。

在本發明的一實施例中，上述的密封體的頂表面與中介件的頂表面共面。

在本發明的一實施例中，上述的中介件內縮於密封體內。

在本發明的一實施例中，上述的中介件的尺寸小於基板的尺寸。

在本發明的一實施例中，上述的中介件包括分隔開的多個中介單元，且部分密封體填充於多個中介單元的相鄰二者之間。

本發明的一種半導體封裝結構的製造發法至少包括以下步驟。形成多個導電柱於基板上，其中相鄰的導電柱之間具有第一間距；接合中介件至多個導電柱上；形成密封體包封中介件與多個導電柱，以構成第一封裝件；以及接合第二封裝件於中介件上，其中第二封裝件包括多個導電端子，相鄰導電端子之間具有大於第一間距的第二間距，且第一封裝件藉由中介件電性連接至第二封裝件。

在本發明的一實施例中，上述的形成密封體與接合第二封裝件之間執行切單製程。

基於上述，本發明的半導體封裝結構的底部封裝件藉由導電柱的設計，可以有效地縮小間距，且藉由中介件的導入，可以將具有細間距的底部封裝件扇出至具有粗間距的頂部封裝件，以增加半導體封裝結構的I/O端子數目，如此一來，可以滿足較高封裝密度的要求。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大，且為使論述清晰起見，可省略部分構件。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

本文所使用之方向用語(例如，上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定向。

本說明書中用於數值範圍界定之術語「介於」，旨在涵蓋等於所述端點值以及所述端點值之間的範圍，例如尺寸範圍介於第一數值到第二數值之間，係指尺寸範圍可以涵蓋第一數值、第二數值與第一數值到第二數值之間的任何數值。

除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。

圖1A至圖1D是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。圖2是依據本發明一些實施例對應圖1A的階段的部分俯視示意圖。圖3是依據本發明一些實施例對應圖1B的階段的部分俯視示意圖。圖4、圖5是依據本發明一些實施例對應圖1C的階段的部分俯視示意圖。

請參照圖1A，本實施例中，半導體封裝結構的製造過程可以包括以下步驟。首先，提供基板110，其中基板110具有相對的頂表面110t與底表面110b。接著，可以於基板110的頂表面110t上形成多個導電柱120，且相鄰的導電柱120之間具有間距120p(可以視為第一間距)。在此，間距120p可以由相鄰的導電柱120之間的中心點所形成，而由於導電柱120使用精細製程(以光罩曝光後再電鍍方式製作，藉由光罩的精度可以確實提供較細的間距)所形成，因此間距120p為細間距(fine pitch)，舉例而言，間距120p可以至少小於200微米，但本發明不限於此，間距亦可以具有其它適宜的定義方式。

此外，如圖1A所示，可以於基板110的頂表面110t上設置晶片130，其中依照實際設計上的需求，在一些實施例中，是先形成導電柱120再設置晶片130，而在另一些實施例中，則為先設置晶片130再形成導電柱120。

在一些實施例中，基板110可以是包括線路111、保護層112與導電墊113的線路基板，舉例而言，基板110例如是在由有機材料或無機材料所構成的板材內形成有線路111且在其相對表面上形成有導電墊113與將導電墊113電性隔離的保護層112，其中可以藉由例如鋁、銅、錫、鎳、金、銀或其他合適的導電材料形成線路111與導電墊113，並藉由綠漆或其他合適的絕緣材料形成保護層112，但本發明不限於此，基板110亦可以是其它適宜的基板種類。

在一些實施例中，導電柱120設置於導電墊113上而與基板110進行電性連接，且導電柱120為利用電鍍方法所製作的銅柱(Cu post)，但本發明不限於此，導電柱120亦可以藉由其他適宜的導電材料與沉積製程所形成。

另一方面，在本實施例中，晶片130藉由多個凸塊131以覆晶(Flip chip)接合技術電性連接於基板110，如晶片130的主動面130a面向基板110，但本發明不限於此，在未繪示的實施例中，晶片也可以以打線接合的方式電性連接至基板110，如晶片的主動面背向基板。

請參照圖1B，接合中介件300至多個導電柱120上，其中中介件300可以包括基板310與接合端子320，且接合端子320與導電柱120直接接觸，因此導電柱120可以成為中介件與基板110之間的電性連接路徑，以於堆疊方向上進行電性導通，但本發明不限於此。

在一些實施例中，基板310類似於基板110，因此基板310可以是包括線路311、保護層312與導電墊313的線路基板，舉例而言，基板310例如是在由有機材料或無機材料所構成的板材內形成有線路311且在其相對表面上形成有導電墊313與將導電墊313電性隔離的保護層312，其中可以藉由例如鋁、銅、錫、鎳、金、銀或其他合適的導電材料形成線路311與導電墊313，並藉由綠漆或其他合適的絕緣材料形成保護層312，但本發明不限於此，基板310亦可以是其它適宜的基板種類。

在一些實施例中，線路311中於正投影方向上與導電柱120重疊的部分包括鍍通孔(Plating Through Hole, PTH)，其中鍍通孔是形成於貫穿基板310中的貫穿孔中內的電鍍層，而由於鍍通孔亦可以是使用精細製程，如以雷射貫穿中介件300的基底材料，再電鍍方式製作，藉由雷射的精度所形成，因此其可以對應至導電柱120的細間距。此外，可選地可以於前述貫穿孔中形成適宜的樹脂材料314，以進一步提升電性表現，但本發明不限於此。

在一些實施例中，接合端子320為利用錫膏印刷、微落球或電鍍所形成的焊料，但本發明不限於此，接合端子320亦可以藉由其他適宜的導電材料與沉積製程所形成。

在一些實施例中，當接合端子320為焊料時，可以藉由對接合端子320執行回焊製程(reflow process)，使得中介件300電性連接至多個導電柱120，其中回焊製程之後，接合端子320可以包覆到導電柱120的側壁，以增加附著力，提升接合品質，但本發明不限於此。應說明的是，由於在此步驟中，如圖1C所示的密封體140尚未形成，因此在回焊製程時，可以僅由導電柱120支撐中介件300。

在一些實施例中，中介件300不包括功能晶粒(function die)，換句話說，中介件300僅具有線路扇出功能，因此可以有效降低中介件300的厚度，其中厚度的範圍可以視實際設計上的需求而定，本發明不加以限制。

請參照圖1C，形成密封體140包封中介件300、晶片130、與多個導電柱120，以構成封裝件100(可以視為第一封裝件)，其中密封體140例如是由中介件300的側壁300a延伸至基板110的頂表面110t，以完整包封基板110的頂表面110t上的構件，但本發明不限於此。

在一些實施例中，密封體140由環氧樹脂或其他適宜的樹脂等絕緣材料所形成的。且例如是藉由模塑製程(molding process)所形成的模塑化合物(molding compound)，而模塑製程是在導電柱120與中介件300接合後才執行，此時導電柱120與中介件300之間已經形成電性連接，因此不用為了暴露出導電柱進行電性連接，而需要再對密封體140執行模塑通孔(Through Mold Via, TMV)等步驟，因此可以減少執行模塑通孔等步驟所需耗費的成本(如雷射功率過強導致導電柱鎔融短接等耗損)，進而可以有效地降低製造成本，且導電柱120相較於V型模塑通孔而言，更可以達到細間距的要求。

在一些實施例中，部分密封體140填入導電凸塊131之間的空間，因此可以替代底膠(underfill)製程，使導電凸塊131之間具有良好的電性隔離效果，如此一來，可以更有效地簡化製程降低製造成本，但本發明不限於此。

在一些實施例中，密封體140可以填滿中介件300與基板110之間的空間，換句話說，中介件300與基板110之間不存在間隙，但本發明不限於此。

在一些實施例中，密封體140覆蓋接合端子320的側壁320s與接合件120的側壁120s，因此中介件300可以內嵌於密封體140內，以受到較完整的保護，提升產品可靠度，但本發明不限於此。

在一些實施例中，密封體140的頂表面140t與中介件300的頂表面300t實質上共面(coplanar)，亦即密封體140的頂表面140t與中介件300的頂表面300t位於同一水平面上，但本發明不限於此。

在一些實施例中，中介件300內縮於密封體140內，舉例而言，如圖2至圖4所示，中介件300的尺寸小於基板110的尺寸(中介件300例如是圖3之實線部分)，因此中介件300會暴露出基板110的邊緣形成通道，而密封體140可以藉由前述通道流入中介件300與基板110之間的空間，且中介件300為單一構件，但本發明不限於此，在另一些實施例中，如圖5所示，中介件300包括分隔開的多個中介單元300u，且部分密封體140填充於多個中介單元300u的相鄰二者之間，如此一來，可以減少導電柱120所承受的應力(stress)，但本發明不限於此。在此，儘管圖5中示意地繪示出二個中介單元300u，但本發明不限制中介單元300u的數量，可以依照實際設計上的需求而定。

在一些實施例中，多個中介單元300u之間包括切割道(未繪示)，因此接合中介件300之後(接合圖1D所示的封裝件200之前)，可以先執行切單製程，其中切單製程例如是以旋轉刀片或雷射光束進行切割，以形成多個分立的中介單元300u與對應的封裝件100，但本發明不限於此。

請參照圖1D，接合封裝件200(可以視為第二封裝件)於中介件300上，以形成堆疊半導體封裝結構10(可以視為PoP結構)，其中封裝件200包括多個導電端子220，相鄰導電端子220之間具有大於間距120p的間距220p(可以視為第二間距)，且封裝件100可以藉由中介件300電性連接至封裝件200。在此，間距220p由相鄰的導電端子220之間的中心點所形成，而間距220p可以至少大於400微米，但本發明不限於此，間距亦可以具有其它適宜的定義方式。

據此，本實施例的半導體封裝結構10的底部封裝件100藉由導電柱121的設計，可以有效地縮小間距，且藉由中介件300的導入，可以將具有細間距的底部封裝件100扇出(fan out)至具有粗間距的頂部封裝件200，以增加半導體封裝結構10的I/O端子數目，如此一來，可以滿足較高封裝密度的要求。

在一些實施例中，導電端子220可以是藉由植球製程(ball placement process)所形成的焊球，但本發明不限於此，基於設計需求，導電端子220可以具有其他可能的形式以及形狀。

在一些實施例中，封裝件200的其他構件與封裝件100具有相似的形成構造，舉例來說，封裝件200更包括基板210、晶片230與密封體240，其中基板210、晶片230與密封體240類似於基板110、晶片130與密封體140，於此不再贅述。

應說明的是，封裝件100與封裝件200依據實際設計上的需求可以配置有其它構件，且晶片130與晶片230可以依據實際設計上的需求選擇適宜的晶片種類，例如晶片130為特殊應用積體電路(Application-Specific Integrated Circuit, ASIC)或其類似者，而晶片230為動態隨機存取記憶體(DRAM)或NAND快閃記憶體或其類似者，或亦可為與晶片130相同之特殊應用積體電路(Application-Specific Integrated Circuit, ASIC)或其類似者。

在一些實施例中，在接合封裝件200之前或之後，更包括形成導電端子400於基板110的底表面110b上，以進一步與其他半導體元件(未繪示)電性連接，其中導電端子400可以是藉由植球製程所形成的焊球或基於設計需求可以具有其他可能的形式以及形狀，本發明不加以限制。

綜上所述，本發明的半導體封裝結構的底部封裝件藉由導電柱的設計，可以有效地縮小間距，且藉由中介件的導入，可以將具有細間距的底部封裝件扇出至具有粗間距的頂部封裝件，以增加半導體封裝結構的I/O端子數目，如此一來，可以滿足較高封裝密度的要求。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:半導體封裝結構

100、200:封裝件

110、210、310:基板

111、311:線路

112、312:保護層

113、313:導電墊

110t、122t、140t:頂表面

110b:底表面

120:導電柱

120s、300s、320s:側壁

220、400:導電端子

120p、220p:間距

130、230:晶片

130a:主動面

131:凸塊

140、240:密封體

300:中介件

314:樹脂材料

300u:中介單元

320:接合端子

圖1A至圖1D是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。 圖2是依據本發明一些實施例對應圖1A的階段的部分俯視示意圖。 圖3是依據本發明一些實施例對應圖1B的階段的部分俯視示意圖。 圖4、圖5是依據本發明一些實施例對應圖1C的階段的部分俯視示意圖。

10:半導體封裝結構

100、200:封裝件

110、210、310:基板

111、311:線路

112、312:保護層

313:導電墊

110t、140t:頂表面

110b:底表面

120:導電柱

220、400:導電端子

220p:間距

130、230:晶片

131:凸塊

140、240:密封體

300:中介件

314:樹脂材料

320:接合端子

Claims (10)

1. 一種半導體封裝結構，包括：第一封裝件，包括：基板；多個導電柱，設置於所述基板上，其中相鄰的所述導電柱之間具有第一間距；中介件，設置於所述多個導電柱上，其中所述中介件包括多個接合端子，所述多個接合端子包覆所述多個導電柱的側壁；以及密封體，包封所述中介件與所述多個導電柱；以及第二封裝件，設置於所述第一封裝件上且包括多個導電端子，其中相鄰所述導電端子之間具有大於所述第一間距的第二間距，且所述第一封裝件藉由所述中介件電性連接至所述第二封裝件。
2. 如請求項1所述的半導體封裝結構，其中所述密封體填滿所述中介件與所述基板之間的空間。
3. 如請求項1所述的半導體封裝結構，其中所述密封體由所述中介件的側壁延伸至所述基板的頂表面。
4. 如請求項1所述的半導體封裝結構，其中所述密封體覆蓋所述多個接合端子的側壁與所述多個導電柱的側壁。
5. 如請求項1所述的半導體封裝結構，其中所述密封體的頂表面與所述中介件的頂表面共面。
6. 如請求項1所述的半導體封裝結構，其中所述中介件內縮於所述密封體內。
7. 如請求項1所述的半導體封裝結構，其中所述中介件的尺寸小於所述基板的尺寸。
8. 如請求項1所述的半導體封裝結構，其中所述中介件包括分隔開的多個中介單元，且部分所述密封體填充於所述多個中介單元的相鄰二者之間。
9. 一種半導體封裝結構的製造方法，包括：形成多個導電柱於基板上，其中相鄰的所述導電柱之間具有第一間距；接合中介件至所述多個導電柱上，其中所述中介件包括多個接合端子，所述多個接合端子包覆所述多個導電柱的側壁；形成密封體包封所述中介件與所述多個導電柱，以構成第一封裝件；以及接合第二封裝件於所述中介件上，其中所述第二封裝件包括多個導電端子，相鄰導電端子之間具有大於所述第一間距的第二間距，且所述第一封裝件藉由所述中介件電性連接至所述第二封裝件。
10. 如請求項9所述的半導體封裝結構的製造方法，其中形成所述密封體與接合所述第二封裝件之間執行切單製程。

Images