TWI865199B - 用於pam-(2^n-2) 接收器的連續近似式類比至數位轉換器 - Google Patents
用於pam-(2^n-2) 接收器的連續近似式類比至數位轉換器 Download PDFInfo
- Publication number
- TWI865199B TWI865199B TW112145824A TW112145824A TWI865199B TW I865199 B TWI865199 B TW I865199B TW 112145824 A TW112145824 A TW 112145824A TW 112145824 A TW112145824 A TW 112145824A TW I865199 B TWI865199 B TW I865199B
- Authority
- TW
- Taiwan
- Prior art keywords
- comparison
- voltage
- capacitors
- signal
- switches
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一種適用於將一（2
N-2）級脈波幅度調變格式的類比輸入訊號轉換為一N位元寬的數位輸出訊號的連續近似式類比至數位轉換器，包含一開關電路、一轉換電路、一比較電路、一暫存器及一控制器。該開關電路用於接收共同表示該類比輸入訊號的一第一輸入電壓和一第二輸入電壓。該轉換電路輸出一第一比較電壓和一第二比較電壓。該比較電路比較該第一比較電壓和該第二比較電壓產生一比較輸出。該暫存器根據該比較輸出產生該數位輸出訊號。該控制器根據該比較輸出選擇性地提供一參考電壓或一接地電壓的其中之一至該轉換電路。
Description
本發明是一種連續近似式類比至數位轉換器，特別是指一種用於（2
N-2）級[PAM-(2
N-2)]脈波振幅調變接收器的連續近似式類比至數位轉換器。
在用於解碼6級脈波振幅調變（PAM-6）格式資料的接收器中，傳統的類比數位轉換器需要七個比較器和七個參考電壓，缺點是佔據大面積的硬體空間且功耗較高。
因此，本發明的目的在於提供一適用於（2
N-2）級脈波振幅調變接收器的連續近似式類比至數位轉換器，該連續近似式類比至數位轉換器可解決現有技術的至少一個缺陷。
本發明連續近似式類比至數位轉換器適用於將一（2
N-2）級脈波幅度調變格式的類比輸入訊號轉換為一N位元寬的數位輸出訊號，其中N≥3。該連續近似式類比至數位轉換器包含一開關電路、一轉換電路、一比較電路、一暫存器及一控制器。該開關電路用於接收共同表示該類比輸入訊號的一第一輸入電壓和一第二輸入電壓，該開關電路操作於一開啟狀態和一關閉狀態之間，並被配置為操作於該開啟狀態時允許該第一輸入電壓和該第二輸入電壓通過，操作於該關閉狀態時則不允許該第一輸入電壓與該第二輸入電壓通過。該轉換電路包括一第一電容器組和一第二電容器組。該第一電容器組具有一第一共同節點，及N個第一電容器，每一該第一電容器具有一第一端和一第二端。該第一共同節點連接該等第一電容器之該等第一端，且連接該開關電路以接收該第一輸入電壓。該等第一電容器在該第一共同節點共同輸出一第一比較電壓，當該開關電路操作於該開啟狀態時，該第一比較電壓等於該第一輸入電壓，當該開關電路操作於該關閉狀態時，該第一比較電壓隨著該等第一電容器之該等第二端的電壓變化。該第二電容器組具有一第二共同節點，及N個第二電容器，每一該第二電容器具有一第一端和一第二端。該第二共同節點連接該等第二電容器之該等第一端，且連接該開關電路以接收該第二輸入電壓。該等第二電容器在該第二共同節點共同輸出一第二比較電壓，當該開關電路操作於該開啟狀態時，該第二比較電壓等於該第二輸入電壓，當該開關電路操作於該關閉狀態時，該第二比較電壓隨著該等第二電容器之該等第二端的電壓變化。該比較電路連接該第一共同節點和該第二共同節點以接收該第一比較電壓和該第二比較電壓，並被配置為比較該第一比較電壓和該第二比較電壓以產生一比較輸出，該比較輸出包括N位元寬的一第一比較訊號和一第二比較訊號，該第一比較訊號之最低有效位元和該第二比較訊號之最低有效位元的產生與兩個該第一電容器和兩個該第二電容器相關。該暫存器連接該比較電路以接收該比較輸出，並被配置為根據該比較輸出產生該數位輸出訊號。該控制器連接該比較電路以接收該比較輸出，也連接該等第一電容器之該等第二端與該等第二電容器之該等第二端，並被配置為，對於每一該第一電容器和每一該第二電容器，根據該比較輸出選擇性地提供一參考電壓或一接地電壓的其中之一至該等第一電容器之該等第二端和該等第二電容器之該等第二端。當該第一比較訊號之N-1個最高有效位元具有相同的邏輯值時，該控制器分別提供該參考電壓和該接地電壓給與該第一比較訊號之最低位元和該第二比較訊號之最低位元相關的二個該第一電容器，該控制器也分別提供該參考電壓和該接地電壓給與該第一比較訊號之最低位元和該第二比較訊號之最低位元相關的二個該第二電容器，反之，該控制器提供該參考電壓和該接地電壓其中之一給與該第一比較訊號之最低位元和該第二比較訊號之最低位元相關的二個該第一電容器，該控制器也提供該參考電壓和該接地電壓其中尚未提供者給與該第一比較訊號之最低位元和該第二比較訊號之最低位元相關的二個該第二電容器。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1和2，本發明連續近似式類比至數位轉換器之一實施例，適用於一（2
N-2）級脈衝幅度調變接收器，並將一脈波振幅調變格式為PAM-（2
N-2）的類比輸入訊號轉換為一N位元寬的數位輸出訊號，其中N≥3，為了方便說明，本實施例中N=3。（意即實施例中的該接收器為一PAM-6接收器，該類比輸入訊號為PAM-6格式，該數位輸出訊號B＜2:0＞為3位元寬。）本實施例之連續近似式類比至數位轉換器包含一開關電路1、一轉換電路2、一比較電路3、一暫存器4和一控制器5。需要說明的是，以下對於本實施例的連續近似式類比至數位轉換器的描述是以忽略轉換電路2的增益損失為前提進行說明。
該開關電路1用於接收共同表示該類比輸入訊號的一第一輸入電壓Vip與一第二輸入電壓Vin，也用於接收一時脈訊號Φs，且依據該時脈訊號Φs操作於一開啟狀態和一關閉狀態。該開關電路1被配置為操作於該開啟狀態時允許該第一輸入電壓Vip和該第二輸入電壓Vin通過，操作於該關閉狀態時則不允許該第一輸入電壓Vip與該第二輸入電壓Vin通過。
在本實施例中，該類比輸入訊號的電壓等於第一輸入電壓Vip和第二輸入電壓Vin之間的電壓差（例如Vip-Vin，以下稱為輸入電壓差(Vip-Vin)）。另外，0≤Vip≤Vref，0≤Vin≤Vref，所以-Vref≤Vip-Vin≤Vref，其中Vref為參考電壓。此外，該開關電路1包括一第一取樣開關11和一第二取樣開關12。該第一取樣開關11具有一用於接收該第一輸入電壓Vip第一端和一第二端。該第二取樣開關12具有一用於接收該第二輸入電壓Vin的第一端和一第二端。該第一取樣開關11和該第二取樣開關12也接收該時脈訊號Φs，並根據該時脈訊號Φs在導通和不導通之間切換。當該時脈訊號Φs為邏輯值「1」時，該第一取樣開關11和該第二取樣開關12皆導通，該開關電路1操作於該導通狀態。當該時脈訊號Φs為邏輯值「0」時，該第一取樣開關11和該第二取樣開關12皆不導通，該開關電路1操作於該關閉狀態。
該轉換電路2包括一第一電容器組21和一第二電容器組22。
該第一電容器組21包括一第一共同節點nl及N個第一電容器（本實施例中包括三個第一電容器211
1-211
3），每一該第一電容器具有一第一端和一第二端。該第一共同節點n1連接該等第一電容器211
1-211
3之該等第一端，也連接該第一取樣開關11之該第二端以接收該第一輸入電壓Vip。該等第一電容器211
1-211
3在該第一共同節點n1共同輸出一第一比較電壓Vcp。當該開關電路1操作於該導通狀態時，該第一輸入電壓Vip經由導通的該第一取樣開關11傳送給該等第一電容器211
1-211
3進行充放電，因此該第一比較電壓Vcp等於該第一輸入電壓Vip。當該開關電路1操作於該關閉狀態時，該第一輸入電壓Vip無法透過不導通的該第一取樣開關11傳輸，因此該第一比較電壓Vcp隨著的該等第一電容器211
1-211
3之該等第二端的電壓而變化。在本實施例中，該第一電容器211
1的電容值為0.25×C，該第一電容器211
2的電容值為0.75×C，該第一電容器211
n的電容值為2
(n-2)×C，其中C為預定電容值，且3≤n≤N（在本實施例中n＝3）。因此，該等第一電容器211
1-211
3的電容值比為1:3:8。
類似地，該第二電容器組22包括一第二共同節點n2及N個第二電容器（本實施例中包括三個第二電容器221
1-221
3），每一該第二電容器具有一第一端和一第二端。該第二共同節點n2連接該等第二電容器221
1-221
3的該等第一端，也連接該第二取樣開關12之該第二端以接收該第二輸入電壓Vin。該第二電容器221
1-221
3在該第二共同節點n2共同輸出一第二比較電壓Vcn。當該開關電路1操作於該導通狀態時，該第二輸入電壓Vin經由導通的該第二取樣開關12傳送給該等第二電容器221
1-221
3進行充放電，因此該第二比較電壓Vcn等於該第二輸入電壓Vin。當該開關電路1操作於該關閉狀態時，該第二輸入電壓Vin無法透過不導通的該第二取樣開關12傳輸，因此該第二比較電壓Vcn隨著該等第二電容器221
1-221
3之該等第二端的電壓而變化。在本實施例中，該第二電容器221
1的電容值為0.25×C，該第二電容器221
2的電容值為0.75×C，該第二電容器221
n的電容值為2
(n-2)×C，其中C為預定電容值，且3≤n≤N（在本實施例中n＝3）。因此，該等第二電容器221
1-221
3的電容值比為1:3:8。
該比較電路3連接該第一共同節點nl和該第二共同節點n2以接收該第一比較電壓Vcp和該第二比較電壓Vcn，並被配置為比較該第一比較電壓Vcp和該第二比較電壓Vcn以產生一比較輸出，該比較輸出包含一N位元寬的第一比較訊號（在本實施例中該第一比較訊號BP＜2:0＞為3位元寬）與一N位元寬的第二比較訊號（在本實施例中該第二比較訊號BN＜2:0＞為3位元寬）。該第一比較訊號之最低有效位元BP＜0＞和該第二比較訊號之最低有效位元BN＜0＞的產生與兩個該第一電容器211
1、211
2和兩個該第二電容器221
1、221
2有關，且該第一比較訊號之該位元BP＜n＞和該第二比較訊號之該位元BN＜n＞的產生與該第一電容器211
(n+2)和該第二電容器221
(n+2)有關，其中1≤n≤N-2（在本實施例中n＝1）。
在本實施例中，該比較電路3包括N個比較器（在本實施例中有三個比較器31
1-31
3）和一時脈產生器32。該等比較器31
n連接該第一共同節點n1和該第二共同節點n2以接收該第一比較電壓Vcp和該第二比較電壓Vcn，操作於一啟用模式時該第一比較電壓Vcp和該第二比較電壓Vcn之間的比較結果被用於產生該第一比較訊號之該位元BP＜n-1＞和該第二比較訊號之該位元BN＜n-1＞，操作於一停用模式時該第一比較電壓Vcp和該第二比較電壓Vcn的比較結果不會被使用，其中1≤n≤N（在本實施例中1≤n≤3）。該時脈產生器32連接該等比較器31
1-31
3，接收來自該等比較器31
2、31
3的該第一比較訊號之N-1個最高有效位元（在本實施例中為該第一比較訊號之兩個最高有效位元BP＜2:1＞）及該第二比較訊號的之N-1個最高有效位元（在本實施例中為該第一比較訊號之兩個最高有效位元BN＜2:1＞），也接收該時脈訊號Φs。該時脈產生器32被配置為根據該第一比較訊號之兩個最高有效位元BP＜2:1＞、該第二比較訊號之兩個最高有效位元（BN＜2:1＞）和該時脈訊號Φs來控制該等比較器31
1-31
3在該啟用模式和該停用模式之間切換。
在本實施例中，該時脈產生器32產生一N位元寬的時序訊號（在本實施例中該時序訊號Φ＜2:0＞為3位元寬）以控制該等比較器31
1-31
3在該啟用模式和該停用模式之間切換。當該時序訊號之該位元Φ＜n-1＞為邏輯值「1」時，該比較器31
n操作於該啟用模式，當該時序訊號之該位元Φ＜n-1＞為邏輯值「0」時，該比較器31
n操作於該停用模式，其中1≤n≤N（在本實施例中1≤n≤3）。最初，該時序訊號Φ＜2:0＞為邏輯值為「000」，該等比較器31
1-31
3皆操作於該停用模式，該第一比較訊號BP＜2:0＞為邏輯值為「000」，該第二比較訊號BN＜2:0＞為邏輯值為「000」。然後，在該時脈訊號Φs的下降邊緣時，該時序訊號之該位元Φ＜2＞變為邏輯值「1」，該比較器31
3切換為該啟用模式並開始比較該第一比較電壓Vcp和該第二比較電壓Vcn。若比較結果為該第一比較電壓Vcp大於該第二比較電壓Vcn，該第一比較訊號之該位元BP＜2＞變為邏輯值「1」，若比較結果為該第一比較電壓Vcp小於該第二比較電壓Vcn，該第二比較訊號之該位元BN＜2＞變為邏輯值「1」。接著，當該比較器31
3完成該第一比較電壓Vcp和該第二比較電壓Vcn之間的比較後（此時，該第一比較訊號之該位元BP＜2＞和該第二比較訊號之該位元BN＜2＞之間的電壓差達到一預定閾值），該時序訊號之該位元Φ＜1＞變為邏輯值「1」，該比較器31
2切換為該啟用模式並開始比較該第一比較電壓Vcp和該第二比較電壓Vcn。當該第一比較電壓Vcp大於該第二比較電壓Vcn時，該第一比較訊號之該位元BP＜1＞變為邏輯值「1」；當該第一比較電壓Vcp小於該第二比較電壓Vcn時，該第二比較訊號之該位元BN＜1＞變為邏輯值「1」。最後，當該比較器31
2完成該第一比較電壓Vcp和該第二比較電壓Vcn之間的比較後（此時，該第一比較訊號之該位元BP＜1＞和該第二比較訊號之該位元BN＜1＞之間的電壓差達到該預定閾值），該時序訊號之該位元Φ＜0＞變為邏輯值「1」，該比較器31
1切換為該啟用模式並開始比較該第一比較電壓Vcp和該第二比較電壓Vcn。當該第一比較電壓Vcp大於該第二比較電壓Vcn時，該第一比較訊號之該位元BP＜0＞變為邏輯值「1」；當該第一比較電壓Vcp小於該第二比較電壓Vcn時，該第二比較訊號之該位元BN＜0＞變為邏輯值「1」。需要說明的是，本實施例採用非同步時序控制方案。
需要說明的是，在其他實施例中，該比較電路3可以只包括一該比較器，即可取代三個該比較器31
1-31
3。該比較器31將該第一比較電壓Vcp與該第二比較電壓Vcn進行3次比較，可依序產生該第一比較訊號之每一該位元BP＜2:0＞與該第二比較訊號之每一該位元BN＜2:0＞。
該暫存器4連接該等比較器31
1-31
3以接收該比較輸出，並被配置為根據該比較輸出來產生該數位輸出訊號B＜2:0＞。在本實施例中，該暫存器4採用D正反器實現，也接收該時脈訊號Φs，並在每個該時脈訊號Φs的上升邊緣讀取該比較輸出並作為該數位輸出訊號B＜2:0＞。
該控制器5連接該比較電路3以接收該比較輸出，也連接該等第一電容器211
1-211
3的該等第二端和該等第二電容器221
1-221
3的該等第二端，並被配置為，對於每一該第一電容器211
1-211
3和每一該第二電容器221
1-221
3，選擇性地向該等第一電容器211
1/211
2/211
3之該等第二端和該等第二電容器221
1/221
2/221
3之該等第二端提供該參考電壓Vref或該接地電壓其中之一。
在本實施例中，該控制器5包括一第一開關組51、一第二開關組52、一互斥或閘53和一控制邏輯電路54。該第一開關組51包括N個第一開關（在本實施例中為三個第一開關511
1-511
3）。該第一開關511
n具有連接一該第一電容器211
n之該第二端的一第一端、用於接收該參考電壓Vref的一第二端，及用於接收該接地電壓的一第三端，其中1≤n≤N（在本實施例中1≤n≤3）。該第二開關組52包括N個第二開關（在本實施例中為三個第二開關521
1-521
3）。該第二開關521
n具有連接至一該第二電容器221
n之第二端的一第一端、用於接收該參考電壓Vref的一第二端，及用於接收該接地電壓的一第三端，其中1≤n≤N（在本實施例中1≤n≤3）。每一該第一開關511
1-511
3和每一該等第二開關521
1-521
3可操作於每一該第一開關之該第一端和該第二端建立電連接且每一該第二開關之該第一端和該第二端建立電連接的一第一狀態，也可操作於每一該第一開關之該第一端和該第三端建立電連接且每一該第二開關之該第一端和該第三端建立電連接的一第二狀態。該互斥或閘53具有N-1個分別連接該等比較器31
2-31
3以分別接收該第一比較訊號之兩個最高有效位元BP＜2:1＞的輸入端（在本實施例中為兩個輸入端），及一提供一控制訊號Ctrl的輸出端。當該第一比較訊號之兩個最高有效位元BP＜2:1＞具有相同的邏輯值時，該控制訊號Ctrl為邏輯值「0」，否則該控制訊號Ctrl為邏輯值「1」。該控制邏輯電路54連接該互斥或閘53之該輸出端以接收該控制訊號Ctrl，也連接該等比較器31
2-31
3以接收該第一比較訊號之兩個最高有效位元BP＜2:1＞和該第二比較訊號之兩個最高有效位元BN＜2:1＞，也連接該等第一開關511
1-511
3和該等第二開關521
1-521
3。該控制邏輯電路54被配置為根據該控制訊號Ctrl、該第一比較訊號之兩個最高有效位元BP＜2:1＞，及該第二比較訊號之兩個最高有效位BN＜2:1＞來產生N位元寬的一第一轉換控制訊號（在本實施例中該第一轉換控制訊號Cp＜2:0＞為3位元寬）和一第二轉換控制訊號（在本實施例中該第二轉換控制訊號Cn＜2:0＞為3位元寬），以控制該等第一開關511
1-511
3和該等第二開關521
1-521
3在該第一狀態和該第二狀態之間切換。該第一開關511
n接收該第一轉換控制訊號之該位元Cp＜n-1＞，當該第一轉換控制訊號之該位元Cp＜n-1＞處於邏輯值「1」時，該第一開關511
n操作於該第一狀態，當該第一轉換控制訊號之該位元Cp＜n-1＞處於邏輯值「0」時，該第一開關511
n操作於該第二狀態，該第二開關521
n接收該第二轉換控制訊號之該位元Cn＜n-1＞，當該第二轉換控制訊號之該位元Cn＜n-1＞處於邏輯值「1」時，該第二開關521
n操作於該第一狀態，當該第二轉換控制訊號之該位元Cn＜n-1＞處於邏輯值「0」時，該第二開關521
n操作於該第二狀態，其中1≤n≤N（在本實施例中1≤n≤3）。
最初，該第一轉換控制訊號Cp＜2:0＞為邏輯值「000」，該第二轉換控制訊號Cn＜2:0＞為邏輯值「000」，且該接地電壓被提供給該等第一電容器211
1-211
3之該等第二端及該等第二電容器221
1-221
3之該等第二端。接著，當該比較器31
3完成比較該第一比較電壓Vcp和該第二比較電壓Vcn時，會發生下列情況之一：(a)若該第一比較訊號之該位元BP＜2＞為邏輯值「0」，且該第二比較訊號之該位元BN＜2＞為邏輯值「1」，則該第一轉換控制訊號之該位元Cp＜2＞變為邏輯值「1」，該參考電壓Vref被提供給該第一電容器211
3之該第二端，且該第一比較電壓Vcp增加(8/12)×Vref；(b)若該第一比較訊號之該位元BP＜2＞為邏輯值「1」，且該第二比較訊號之該位元BN＜2＞為邏輯值「0」，則該第二轉換控制訊號之該位元Cn＜2＞變為邏輯值「1」，該參考電壓Vref被提供給該第二電容器221
3之該第二端，且該第二比較電壓Vcn增加(8/12)×Vref。最後，當該比較器31
2完成比較該第一比較電壓Vcp和該第二比較電壓Vcn時，若該控制訊號Ctrl為邏輯值「1」，會發生下列情況之一：(a)若該第一比較訊號之該位元BP＜1＞為邏輯值「0」，且該第二比較訊號之該位元BN＜1＞為邏輯值「1」，則該第一轉換控制訊號之該等位元Cp＜1:0＞變為邏輯值「11」，該參考電壓Vref被提供給該等第一電容器211
1-211
2之該等第二端，且該第一比較電壓Vcp增加(4/12)×Vref；(b)若該第一比較訊號之該位元BP＜1＞為邏輯值「1」，且該第二比較訊號之該位元BN＜1＞為邏輯值「0」，則該第二轉換控制訊號之該等位元Cn＜1:0＞變為邏輯值「11」，該參考電壓Vref被提供給該等第二電容器221
1-221
2之該等第二端，且該第二比較電壓Vcn增加(4/12)×Vref；若該控制訊號Ctrl為邏輯值「0」，會發生下列情況之一：(a)若該第一比較訊號之該位元BP＜1＞為邏輯值「0」，且該第二比較訊號之該位元BN＜1＞為邏輯值「1」，則該第一轉換控制訊號之該位元Cp＜1＞變為邏輯值「1」，該第二轉換控制訊號之該位元Cn＜0＞變為邏輯值「1」，該參考電壓Vref被提供給該第一電容器211
2之該第二端與該第二電容器221
1之該第二端，且該第一比較電壓Vcp增加(3/12)×Vref，該第二比較電壓Vcn增加(1/12)×Vref；(b)若該第一比較訊號之該位元BP＜1＞為邏輯值「1」，且該第二比較訊號之該位元BN＜1＞為邏輯值「0」，則該第一轉換控制訊號之該位元Cp＜0＞變為邏輯值「1」，該第二轉換控制訊號之該位元Cn＜1＞變為邏輯值「1」，該參考電壓Vref被提供給該第一電容器211
1之該第二端與該第二電容器221
2之該第二端，且該第一比較電壓Vcp增加(1/12)×Vref，該第二比較電壓Vcn增加(3/12)×Vref。
因此，該類比輸入訊號（具有一等於該輸入電壓差(Vip-Vin)的電壓）與該數位輸出訊號B＜2:0＞之間的關係，以及本發明連續近似式類比至數位轉換器之實施例的一種二分搜尋法如圖3所示。
需要說明的是，當該數位輸出訊號B＜2:0＞為邏輯值「000」、「001」、「110」和「111」其中之一時，該數位輸出訊號之該位元B＜0＞可作為一錯誤校正位元，可用於該接收器的自動校正以增強該接收器的效能。
本實施例之連續近似式類比至數位轉換器可工作於一取樣階段、一第一轉換階段、一第二轉換階段，及一第三轉換階段。以輸入電壓差(Vip-Vin)等於(9/12)×Vref為一範例，下表1詳細描述了該取樣階段、該第一轉換階段、該第二轉換階段和該第三轉換階段。
表1
| 階段 | |||
| 取樣階段 Φs=1 Φ＜2:0＞=000 | Cp＜2:0＞=000 Cn＜2:0＞=000 | Vcp=Vip Vcn=Vin Vcp-Vcn=(9/12)×Vref | BP＜2:0＞=000 BN＜2:0＞=000 |
| 第一轉換階段 Φs=0 Φ＜2:0＞=100 | Cp＜2:0＞=000 Cn＜2:0＞=000 | Vcp=Vip Vcn=Vin Vcp-Vcn=(9/12)×Vref | BP＜2:0＞=100 BN＜2:0＞=000 |
| 第二轉換階段 Φs=0 Φ＜2:0＞=110 | Cp＜2:0＞=000 Cn＜2:0＞=100 | Vcp=Vip Vcn=Vin+(8/12)×Vref Vcp-Vcn=(1/12)×Vref | BP＜2:0＞=110 BN＜2:0＞=000 |
| 第三轉換階段 Φs=0 Φ＜2:0＞=111 | Ctrl=0 Cp＜2:0＞=001 Cn＜2:0＞=110 | Vcp=Vip+(1/12)×Vref Vcn=Vin+(8/12)×Vref +(3/12)×Vref Vcp-Vcn=(-1/12)×Vref | BP＜2:0＞=110 BN＜2:0＞=001 |
在該取樣階段，該時脈訊號Φs為邏輯值「1」，該時序訊號Φ＜2:0＞為邏輯值「000」，該第一轉換控制訊號Cp＜2:0＞為邏輯值「000」，該第二轉換控制訊號Cn＜2:0＞為邏輯值「000」，該第一比較訊號BP＜2:0＞為邏輯值「000」，該第二比較訊號BN＜2:0＞為邏輯值「000」。因此，該第一比較電壓Vcp等於該第一輸入電壓Vip，該第二比較電壓Vcn等於該第二輸入電壓Vin，且該第一比較電壓Vcp與該第二輸入電壓Vin的差值（例如，Vcp-Vcn，以下稱為比較電壓差）等於(9/12)×Vref。
在該第一轉換階段，該時脈訊號Φs變為邏輯值「0」，該時序訊號之該位元Φ＜2＞變為邏輯值「1」，該時序訊號之該等位元Φ＜1:0＞不變，該第一轉換控制訊號Cp＜2:0＞不變，該第二轉換控制訊號Cn＜2:0＞不變。因此，該第一比較電壓Vcp不變，該第二比較電壓Vcn不變，該比較電壓差(Vcp-Vcn)不變，由於該比較電壓差(Vcp-Vcn)大於零，該第一比較訊號之該位元BP＜2＞變為邏輯值「1」，該第一比較訊號之該位元BP＜1:0＞不變，該第二比較訊號BN＜2:0＞不變。
在該第二轉換階段，該時脈訊號Φs不變，該時序訊號之該位元Φ＜1＞變為邏輯值「1」，該時序訊號之該位元Φ＜2＞和該位元Φ＜0＞不變。因此，該第一轉換控制訊號Cp＜2:0＞不變，由於該第一比較訊號之該位元BP＜2＞為邏輯值「1」且該第二比較訊號之該位元BN＜2＞為邏輯值「0」，該第二轉換控制訊號之該位元Cn＜2＞變為邏輯值「1」，該第二轉換控制訊號之該等位元Cn＜1:0＞不變，該第一比較電壓Vcp不變，該第二比較電壓Vcn增加(8/12)×Vref，該比較電壓差(Vcp-Vcn)等於(1/12)×Vref，由於該比較電壓差(Vcp-Vcn)大於零，該第一比較訊號之該位元BP＜1＞變為邏輯值「1」，該第一比較訊號之該位元BP＜2＞和該位元BP＜0＞不變，該第二比較訊號BN＜2:0＞不變。
在該第三轉換階段，該時脈訊號Φs不變，該時序訊號之該位元Φ＜0＞變為邏輯值「1」，該時序訊號之該等位元Φ＜2:1＞不變。因此，由於該第一比較訊號之該等位元BP＜2:1＞為相同的邏輯值，該控制訊號Ctrl為邏輯值「0」，由於該控制訊號Ctrl為邏輯值「0」、該第一比較訊號之該位元BP＜1＞為邏輯值「1」，且該第二比較訊號之該位元BN＜1＞為邏輯值「0」，該第一轉換控制訊號之該位元Cp＜0＞變為邏輯值「1」且該第二轉換控制訊號之該位元Cn＜1＞變為邏輯值「1」，該第一轉換控制訊號之該等位元Cp＜2:1＞不變，該第二轉換控制訊號之該位元Cn＜2＞和該位元Cn＜0＞不變，該第一比較電壓Vcp增加(1/12)×Vref，該第二比較電壓Vcn增加(3/12)×Vref，該比較電壓差(Vcp-Vcn)等於(-1/12)×Vref，該第一比較訊號BP＜2:0＞不變，由於該比較電壓差(Vcp-Vcn)小於零，該第二比較訊號之該位元BN＜0＞變為邏輯值「1」，該第二比較訊號之該位元BN＜2＞和該位元BN＜0＞不變。在此階段結束時，該數位輸出訊號B＜2:0＞轉變為邏輯值「110」。
以輸入電壓差(Vip-Vin)等於(-6/12)×Vref為另一範例，下表2詳細描述了該取樣階段、該第一轉換階段、該第二轉換階段和該第三轉換階段階段。
表2
| 階段 | |||
| 取樣階段 Φs=1 Φ＜2:0＞=000 | Cp＜2:0＞=000 Cn＜2:0＞=000 | Vcp=Vip Vcn=Vin Vcp-Vcn=(-6/12)×Vref | BP＜2:0＞=000 BN＜2:0＞=000 |
| 第一轉換階段 Φs=0 Φ＜2:0＞=100 | Cp＜2:0＞=000 Cn＜2:0＞=000 | Vcp=Vip Vcn=Vin Vcp-Vcn=(-6/12)×Vref | BP＜2:0＞=000 BN＜2:0＞=100 |
| 第二轉換階段 Φs=0 Φ＜2:0＞=110 | Cp＜2:0＞=100 Cn＜2:0＞=000 | Vcp=Vip+(8/12)×Vref Vcn=Vin Vcp-Vcn=(2/12)×Vref | BP＜2:0＞=010 BN＜2:0＞=100 |
| 第三轉換階段 Φs=0 Φ＜2:0＞=111 | Ctrl=1 Cp＜2:0＞=100 Cn＜2:0＞=011 | Vcp=Vip+(8/12)×Vref Vcn=Vin+(4/12)×Vref Vcp-Vcn=(-2/12)×Vref | BP＜2:0＞=010 BN＜2:0＞=101 |
在該取樣階段，該時脈訊號Φs為邏輯值「1」，該時序訊號Φ＜2:0＞為邏輯值「000」，該第一轉換控制訊號Cp＜2:0＞為邏輯值「000」，該第二轉換控制訊號Cn＜2:0＞為邏輯值「000」，該第一比較訊號BP＜2:0＞為邏輯值「000」。該第二比較訊號BN＜2:0＞為邏輯值「000」。因此，該第一比較電壓Vcp等於該第一輸入電壓Vip，該第二比較電壓Vcn等於該第二輸入電壓Vin，該比較電壓差(Vcp-Vcn)等於(-6/12)×Vref。
在該第一轉換階段，該時脈訊號Φs變為邏輯值「0」，該時序訊號之該位元Φ＜2＞變為邏輯值「1」，該時序訊號之該等位元Φ＜1:0＞不變，該第一轉換控制訊號Cp＜2:0＞不變，該第二轉換控制訊號Cn＜2:0＞不變。因此，該第一比較電壓Vcp不變，該第二比較電壓Vcn不變，該比較電壓差(Vcp-Vcn)不變，該第一比較訊號BP＜2:0＞不變，由於該比較電壓差(Vcp-Vcn)小於零，該第二比較訊號之該位元BN＜2＞變為邏輯值「1」，該第二比較訊號之該等位元BN＜1:0＞不變。
在該第二轉換階段，該時脈訊號Φs不變，該時序訊號之該位元Φ＜1＞變為邏輯值「1」，該時序訊號之該位元Φ＜2＞和該位元Φ＜0＞不變。因此，由於該第一比較訊號之該位元BP＜2＞為邏輯值「0」，且該第二比較訊號之該位元BN＜2＞為邏輯值「1」，該第一轉換控制訊號之該位元Cp＜2＞變為邏輯值「1」，該第一轉換控制訊號之該等位元Cp＜1:0＞不變，該第二轉換控制訊號Cn＜2:0＞不變，該第一比較電壓Vcp增加(8/12)×Vref，該第二比較電壓Vcn不變，該比較電壓差(Vcp-Vcn)等於(2/12)×Vref，由於該比較電壓差(Vcp-Vcn)大於零，該第一比較訊號之該位元BP＜1＞變為邏輯值「1」，該第一比較訊號之該位元BP＜2＞和該位元BP＜0＞不變，該第二比較訊號BN＜2:0＞不變。
在該第三轉換階段，該時脈訊號Φs不變，該時序訊號之該位元Φ＜0＞變為邏輯值「1」，該時序訊號之該等位元Φ＜2:1＞不變。因此，由於該第一比較訊號之該等位元BP＜2:1＞為不同的邏輯值，該控制訊號Ctrl為邏輯值「1」，該第一轉換控制訊號Cp＜2:0＞不變，由於該控制訊號Ctrl為邏輯值「1」、該第一比較訊號之該位元BP＜1＞為邏輯值「1」且該第二比較訊號之該位元BN＜1＞為邏輯值「0」，該第二轉換控制訊號之該等位元Cn＜1:0＞變為邏輯值「11」，該第二轉換控制訊號之該位元Cn＜2＞不變，該第一比較電壓Vcp不變，該第二比較電壓Vcn增加(4/12)×Vref，該比較電壓差(Vcp-Vcn)等於(-2/12)×Vref，該第一比較訊號BP＜2:0＞不變，由於該比較電壓差(Vcp-Vcn)小於零，該第二比較訊號之該位元BN＜0＞變為邏輯值「1」，該第二比較訊號之該位元BN＜2＞和該位元BN＜0＞不變。在此階段結束時，該數位輸出訊號B＜2:0＞轉變為邏輯值「010」。
綜上所述，本實施例之連續近似式類比至數位轉換器用於6級脈波振幅調變接收器時，需要三個該比較器31
1-31
3及該參考電壓Vref，並具有佔用面積小和功耗低的優點。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1:開關電路
11:第一取樣開關
Vip:第一輸入電壓
12:第二取樣開關
Vin:第二輸入電壓
2:轉換電路
21:第一電容器組
211
1-211
3:第一電容器
n1:第一共同節點
Vcp:第一比較電壓
22:第二電容器組
221
1-221
3:第二電容器
n2:第二共同節點
Vcn:第二比較電壓
3:比較電路
31
1-31
3:比較器
32:時脈產生器
Φs:時脈訊號
Φ＜2:0＞:時序訊號
4:暫存器
B＜2:0＞:數位輸出訊號
5:控制器
51:第一開關組
511
1-511
3:第一開關
52:第二開關組
521
1-521
3:第二開關
Cp＜2:0＞:第一轉換控制訊號
Cn＜2:0＞:第二轉換控制訊號
53:互斥或閘
54:控制邏輯電路
BP＜2:0＞:第一比較訊號
BN＜2:0＞:第二比較訊號
Ctrl:控制訊號
Vref:參考電壓
本發明之其他特徵及功效，將於參照圖式的實施方式中清楚地呈現，需要說明的是，各種特徵可能未按比例繪製。
圖1是一電路方塊圖，說明用於一（2
N-2）級脈衝幅度調變接收器的本發明連續近似式類比至數位轉換器之一實施例；
圖2是一電路方塊圖，說明該實施例中的一控制器；及
圖3是一示意圖，說明該實施例中類比輸入訊號與數位輸出訊號的關係，以及該實施例中所應用的二分搜尋法。
1:開關電路
11:第一取樣開關
Vip:第一輸入電壓
12:第二取樣開關
Vin:第二輸入電壓
2:轉換電路
21:第一電容器組
2111-2113:第一電容器
n1:第一共同節點
Vcp:第一比較電壓
22:第二電容器組
2211-2213:第二電容器
n2:第二共同節點
Vcn:第二比較電壓
3:比較電路
311-313:比較器
32:時脈產生器
Φs:時脈訊號
Φ<2：0>:時序訊號
4:暫存器
B<2：0>:數位輸出訊號
5:控制器
BP<2：0>:第一比較訊號
BN<2：0>:第二比較訊號
Claims (5)
- 一種連續近似式類比至數位轉換器，適用於將一脈波振幅調變格式為PAM-（2 N-2）的類比輸入訊號轉換為一N位元寬的數位輸出訊號，其中N≥3，該連續近似式類比至數位轉換器包含： 一開關電路，用於接收共同表示該類比輸入訊號的一第一輸入電壓和一第二輸入電壓，該開關電路操作於一開啟狀態和一關閉狀態之間，操作於該開啟狀態時允許該第一輸入電壓和該第二輸入電壓通過，操作於該關閉狀態時則不允許該第一輸入電壓與該第二輸入電壓通過； 一轉換電路，包括： 一第一電容器組，具有一第一共同節點，及N個第一電容器，每一該第一電容器具有一第一端和一第二端，該第一共同節點連接該等第一電容器的該等第一端，且連接該開關電路以接收該第一輸入電壓，該等第一電容器在該第一共同節點共同輸出一第一比較電壓，當該開關電路操作於該開啟狀態時，該第一比較電壓等於該第一輸入電壓，當該開關電路操作於該關閉狀態時，該第一比較電壓隨著該等第一電容器的該等第二端的電壓變化，及 一第二電容器組，具有一第二共同節點，及N個第二電容器，每一該第二電容器具有一第一端和一第二端，該第二共同節點連接該等第二電容器的該等第一端，且連接該開關電路以接收該第二輸入電壓，該等第二電容器在該第二共同節點共同輸出一第二比較電壓，當該開關電路操作於該開啟狀態時，該第二比較電壓等於該第二輸入電壓，當該開關電路操作於該關閉狀態時，該第二比較電壓隨著該等第二電容器的該等第二端的電壓變化； 一比較電路，連接該第一共同節點和該第二共同節點以接收該第一比較電壓和該第二比較電壓，該比較電路用於比較該第一比較電壓和該第二比較電壓以產生一比較輸出，該比較輸出包括N位元寬的一第一比較訊號和一第二比較訊號，該第一比較訊號之最低有效位元和該第二比較訊號之最低有效位元的產生與兩個該第一電容器和兩個該第二電容器相關； 一暫存器，連接該比較電路以接收該比較輸出，並根據該比較輸出產生該數位輸出訊號；及 一控制器，連接該比較電路、該等第一電容器之該等第二端，及該等第二電容器之該等第二端，並配置為，對於每一該第一電容器和每一該第二電容器，根據該比較輸出選擇性地提供一參考電壓或一接地電壓的其中之一至該等第一電容器之該等第二端和該等第二電容器之該等第二端； 當該第一比較訊號之N-1個最高有效位元具有相同的邏輯值時，該控制器分別提供該參考電壓和該接地電壓給二個該第一電容器，該二個第一電容器相關於該第一比較訊號之最低位元和該第二比較訊號之最低位元，該控制器也分別提供該參考電壓和該接地電壓給二個該第二電容器，該二個第二電容器相關於該第一比較訊號之最低位元和該第二比較訊號之最低位元，反之，該控制器提供該參考電壓和該接地電壓其中之一給二個該第一電容器，該二個第一電容器相關於該第一比較訊號之最低位元和該第二比較訊號之最低位元，該控制器也提供該參考電壓和該接地電壓其中尚未提供者給二個該第二電容器，該二個第二電容器相關於該第一比較訊號之最低位元和該第二比較訊號之最低位元。
- 如請求項1所述的連續近似式類比至數位轉換器，其中，該控制器還包括一第一開關組、一第二開關組、一互斥或閘，及一控制邏輯電路，該第一開關組具有N個第一開關，每一該第一開關各具有一第一端、一第二端與一第三端，該等第一開關的該等第一端分別連接該等第一電容器的該等第二端，該等第一開關的該等第二端用於接收該參考電壓，該等第一開關的該等第三端用於接收該接地電壓，該第二開關組具有N個第二開關，每一該第二開關各具有一第一端、一第二端與一第三端，該等第二開關的該等第一端分別連接該等第二電容器的該等第二端，該等第二開關的該等第二端用於接收該參考電壓，該等第二開關的該等第三端用於接收該接地電壓，每一該等第一開關的該第一端與該第二端互相連接且每一該等第二開關的該第一端與該第二端互相連接時，該等第一開關與該等第二開關操作於一第一狀態，每一該等第一開關的該第一端與該第三端互相連接且每一該等第二開關的該第一端與該第三端互相連接時，該等第一開關與該等第二開關操作於一第二狀態，該互斥或閘具有(N-1)個連接該比較電路且用以分別接收該第一比較訊號之(N-1)個最高有效位元的輸入端，以及一用於提供一控制訊號的輸出端，該控制邏輯電路連接用於接收該控制訊號的該互斥或閘的該輸出端、用於接收該第一比較訊號之(N-1)個最高有效位元和該第二比較訊號之(N-1)個最高有效位元的該比較電路、該等第一開關與該等第二開關，該控制邏輯電路根據該控制訊號、該第一比較訊號之(N-1)個最高有效位元的和該第二比較訊號之(N-1)個最高有效位元來控制該等第一開關和該等第二開關在第一狀態與第二狀態之間的轉換。
- 如請求項1所述的連續近似式類比至數位轉換器，其中，該比較電路包括N個比較器，及一定時產生器，每一該等比較器連接用於接收該第一比較電壓的該第一共同節點，及用於接收該第二比較電壓的該第二共同節點，每一該等比較器皆可在一啟用模式與一停用模式之間切換，該啟用模式藉由比較該第一比較電壓和該第二比較電壓以產生該第一比較訊號的相應位元和該第二比較訊號的相應位元而產生，該停用模式則藉由不比較該第一比較電壓和該第二比較電壓而產生，該定時產生器連接用於接收該第一比較訊號之(N-1)個最高有效位元和該第二比較訊號之(N-1)個最高有效位元該等比較器，及一時脈訊號，該定時產生器根據該第一比較訊號的(N-1)個最高位元、該第二比較訊號的(N-1)個最高位元和該時脈訊號控制該等比較器在該啟用模式與該停用模式之間轉換。
- 如請求項1所述的連續近似式類比至數位轉換器，其中，該開關電路包括一第一取樣開關和一第二取樣開關，該第一取樣開關具有一用於接收該第一輸入電壓的一第一端，以及連接該第一共同節點的一第二端，該第二取樣開關具有一用於接收該第二輸入電壓的一第一端，以及連接該第二共同節點的一第二端，該第一取樣開關和該第二取樣開關根據一時脈訊號在導通和不導通之間切換，當該第一取樣開關和該第二取樣開關皆導通時，該開關電路操作於該開啟狀態，當該第一取樣開關和該第二取樣開關皆不導通時，該開關電路操作於關閉狀態。
- 如請求項1所述的連續近似式類比至數位轉換器，其中，與第一比較訊號之最低有效位元相關之該第一電容器與第二比較訊號之最低有效位元的相關之該第一電容器的電容值比為3:1，與第一比較訊號之最低有效位元相關之該第二電容器與第二比較訊號之最低有效位元之相關的該第二電容器的電容值比為3:1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112145824A TWI865199B (zh) | 2023-11-27 | 2023-11-27 | 用於pam-(2^n-2) 接收器的連續近似式類比至數位轉換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112145824A TWI865199B (zh) | 2023-11-27 | 2023-11-27 | 用於pam-(2^n-2) 接收器的連續近似式類比至數位轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI865199B true TWI865199B (zh) | 2024-12-01 |
| TW202522898A TW202522898A (zh) | 2025-06-01 |
Family
ID=94769286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112145824A TWI865199B (zh) | 2023-11-27 | 2023-11-27 | 用於pam-(2^n-2) 接收器的連續近似式類比至數位轉換器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI865199B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201228244A (en) * | 2010-12-16 | 2012-07-01 | Univ Nat Cheng Kung | Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof |
| US20130285843A1 (en) * | 2012-04-25 | 2013-10-31 | Himax Technologies Limited | Multi-bit per cycle successive approximation register adc |
| US20140354458A1 (en) * | 2013-05-29 | 2014-12-04 | Fujitsu Semiconductor Limited | Sar analog-to-digital conversion method and sar analog-to-digital conversion circuit |
| US20170331486A1 (en) * | 2015-05-19 | 2017-11-16 | China Electronic Technology Corporation, 24Th Research Institute | High-Speed Successive Approximation Analog-to-Digital Converter of Two Bits per Circle |
| CN114204942A (zh) * | 2022-02-15 | 2022-03-18 | 微龛(广州)半导体有限公司 | 逐次逼近型模数转换器及转换方法 |
-
2023
- 2023-11-27 TW TW112145824A patent/TWI865199B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201228244A (en) * | 2010-12-16 | 2012-07-01 | Univ Nat Cheng Kung | Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof |
| US20130285843A1 (en) * | 2012-04-25 | 2013-10-31 | Himax Technologies Limited | Multi-bit per cycle successive approximation register adc |
| US20140354458A1 (en) * | 2013-05-29 | 2014-12-04 | Fujitsu Semiconductor Limited | Sar analog-to-digital conversion method and sar analog-to-digital conversion circuit |
| US20170331486A1 (en) * | 2015-05-19 | 2017-11-16 | China Electronic Technology Corporation, 24Th Research Institute | High-Speed Successive Approximation Analog-to-Digital Converter of Two Bits per Circle |
| CN114204942A (zh) * | 2022-02-15 | 2022-03-18 | 微龛(广州)半导体有限公司 | 逐次逼近型模数转换器及转换方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202522898A (zh) | 2025-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11736109B2 (en) | Successive-approximation register analog-to-digital converter circuit and operating method thereof | |
| US8514123B2 (en) | Compact SAR ADC | |
| US9148166B2 (en) | Adding predefined offset to coarse ADC residue output to SAR | |
| TWI521887B (zh) | 連續近似式類比數位轉換器 | |
| US9673832B2 (en) | Successive approximation analog-to-digital converter and accuracy improving method thereof | |
| CN111641413B (zh) | 一种高能效sar adc的电容阵列开关方法 | |
| TWI674761B (zh) | 連續逼近暫存器類比數位轉換器的控制電路及控制方法 | |
| TWI792438B (zh) | 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 | |
| TW202023204A (zh) | 連續逼近式類比數位轉換器及其操作方法 | |
| CN104716961A (zh) | 逐步逼近式模拟数字转换器 | |
| CN113114257B (zh) | 次高位超前逐次逼近模数转换器及控制方法 | |
| KR100286326B1 (ko) | 인터리빙샘플링아나로그/디지탈변환기 | |
| TWI865199B (zh) | 用於pam-(2^n-2) 接收器的連續近似式類比至數位轉換器 | |
| KR102290002B1 (ko) | 오류에 둔감한 보간법을 이용한 축차 비교형 아날로그-디지털 변환기 및 그 동작 방법 | |
| US10574248B2 (en) | Successive approximation register analog-to-digital converter and associated control method | |
| CN110995269A (zh) | 一种适用于低电压sar adc设计的节能开关切换电路及其方法 | |
| TW202141934A (zh) | 數位斜率式類比數位轉換器裝置與訊號轉換方法 | |
| US12407359B2 (en) | Successive approximation analog-to-digital converter for a PAM-(2N-2) receiver | |
| TWI806234B (zh) | 時間交錯式類比數位轉換器 | |
| Jiang et al. | A 13-bit 70MS/s SAR-assisted 2-bit/cycle cyclic ADC with offset cancellation and slack-borrowing logic | |
| CN110048720B (zh) | 两步式快闪模/数转换器的参考电压控制电路 | |
| CN116137530A (zh) | 时间交错式模拟数字转换器 | |
| US20250202495A1 (en) | Pipelined Analog-to-digital Converter (ADC) and Residual Voltage Generation Circuit and Generation Method Thereof | |
| CN104242943A (zh) | 基于电阻型数模转换器的六位异步逐次逼近模数转换器 | |
| CN115037305B (zh) | 一种saradc的电容阵列开关方法 |