TWI864667B - 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 - Google Patents
記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 Download PDFInfo
- Publication number
- TWI864667B TWI864667B TW112112690A TW112112690A TWI864667B TW I864667 B TWI864667 B TW I864667B TW 112112690 A TW112112690 A TW 112112690A TW 112112690 A TW112112690 A TW 112112690A TW I864667 B TWI864667 B TW I864667B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- refresh
- word lines
- bank
- instructions
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 222
- 238000012360 testing method Methods 0.000 title claims abstract description 51
- 230000000694 effects Effects 0.000 claims abstract description 30
- 230000004044 response Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 2
- 238000010998 test method Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一種記憶體測試裝置,包含收發介面以及處理器。記憶體測試裝置用以傳送第一控制訊號至記憶體以指示記憶體執行刷新相同庫指令,其中刷新相同庫指令用以根據記憶體之計數器所對應之刷新參數刷新記憶體的第一字元線。響應於記憶體產生列錘效應,記憶體測試裝置還用以讀取記憶體以取得記憶體之字元線之內容資料。記憶體測試裝置還用以根據內容資料,判斷刷新相同庫指令對應刷新參數之刷新資訊。
Description
本揭露有關於一種記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體,特別是有關於一種測試刷新相同庫指令之記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體。
為了維持記憶體的資料不因電容放電而失效,需要定期對記憶體發送刷新指令,以對電容充電。其中聯合電子設備工程委員會(Joint Electron Devices Engineering Council,JEDEC)所制定的第五代雙倍資料速率(double data rate fifth-generation,DDR5)標準提供了刷新相同庫(refresh same bank;REFsb)指令,然而不同的記憶體因設計架構的不同,執行刷新相同庫指令時所刷新的字元線數量和位置亦不相同。
有鑑於此,如何判斷記憶體執行刷新相同庫指令時
所刷新的字元線數量和位置,乃業界亟需努力之目標。
為了解決上述問題,本揭露提出一種記憶體測試裝置,包含一處理器以及一收發介面。該收發介面通訊連接一記憶體,該處理器電性連接至該收發介面。該處理器用以執行以下運作:傳送一第一控制訊號至該記憶體以指示該記憶體執行複數個刷新相同庫指令,其中該些刷新相同庫指令各者用以根據該記憶體之一計數器所對應之一刷新參數刷新該記憶體的至少一第一字元線;響應於該記憶體產生一列錘效應,讀取該記憶體以取得該記憶體之複數個字元線各者之一內容資料;以及根據該些內容資料,判斷該些刷新相同庫指令對應該刷新參數之一刷新資訊。
本揭露還提供一種記憶體測試方法,適用於一電子裝置,該記憶體測試方法包含:傳送一第一控制訊號至一記憶體以指示該記憶體執行複數個刷新相同庫指令,其中該些刷新相同庫指令各者用以根據該記憶體之一計數器所對應之一刷新參數刷新該記憶體的至少一第一字元線;以及讀取該記憶體之複數個字元線各者之一內容資料,以判斷該些刷新相同庫指令對應該刷新參數之一刷新資訊,其中該記憶體已產生一列錘效應。
本揭露還提供一種非暫態電腦可讀取儲存媒體,其具有儲存於其上的至少一指令,當一處理單元執行該些指令時,該些指令執行上述記憶體測試方法。
應該理解的是,前述的一般性描述和下列具體說明僅僅是示例性和解釋性的,並旨在提供所要求的本揭露的進一步說明。
為了使本揭露之敘述更加詳盡與完備,可參照所附之圖式及以下所述各種實施例,圖式中相同之號碼代表相同或相似之元件。
請參考第1圖,其為本揭露部分實施例中記憶體測試裝置1及記憶體2的示意圖。如第1圖所示,記憶體測試裝置1包含處理器12以及收發介面14,並且收發介面14通訊連接記憶體2。記憶體測試裝置1用以判斷記憶體2執行刷新相同庫指令時所刷新的字元線數量和位置。
在一些實施例中,記憶體測試裝置1的處理器 12可包含中央處理單元(central processing unit,CPU)、多重處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit,ASIC)和/或合適的運算單元。
在一實施例中,記憶體2可包含一種隨機存取記憶體(random access memory,RAM),例如:同步動態隨機存取記憶體(synchronous dynamic random access memory,SDRAM)。
記憶體測試裝置1的收發介面14可以有線或無線的方式通訊連接記憶體2。在一些實施例中,記憶體測試裝置1的收發介面14可包含對應記憶體2的匯流排(bus),例如:前端匯流排(first side bus)。收發介面14用以向記憶體2接收和/或傳送訊號、資料和/或指令。
關於記憶體2的結構,請參考第2圖。如第2圖所示,記憶體2包含4個儲存晶片(memory chip)C。儲存晶片C用以儲存資料。在一些實施例中,儲存晶片C可包含動態隨機存取儲存(dynamic random access memory,DRAM)晶片。需要注意的是,本實施例中記憶體2中的儲存晶片數量僅作為示例。在其他實施例中,記憶體2可包含其他數量的儲存晶片。
在一些實施例中,儲存晶片C以複數個階層(例如:字元線、庫及庫集)來儲存及管理存放的資料。關於儲存晶片C的結構,請參考第3圖。第3圖為本揭露部分實施例中儲存晶片C的示意圖。如第3圖所示,儲存晶片C包含庫集(group)G1、G2、G3及G4。進一步地,庫集G1、G2、G3及G4各者包含4個庫(bank),庫集G1包含4個庫B1,庫集G2包含4個庫B2,庫集G3包含4個庫B3,庫集G4包含4個庫B4。庫集G1、G2、G3及G4中包含的庫各者包含複數個字元線(word line),字元線各者用以儲存複數個位元。在一些實施例中,字元線亦可稱作為列(row)。
需要注意的是,本實施例中儲存晶片C中的庫集數量以及每個庫集中之庫的數量僅作為示例。在其他實施例中,儲存晶片C可包含其他數量的庫集,每個庫集亦可包含其他數量的庫。
承前述,記憶體2需要定期對用以儲存資料的電容充電,然而因效能的考量,每次刷新僅會針對每個庫中的部分字元線執行刷新。因此進一步地,如第3圖所示,儲存晶片C還包含計數器22,其中計數器22儲存刷新參數,刷新參數用以紀錄儲存晶片C目前刷新的狀態,並且不同的刷新參數對應不同的字元線數量和/或位置。在一些實施例中,刷新參數可以位元、數值或其他形態的資料儲存。
另一方面,第五代雙倍資料速率標準還提供刷新所有庫(refresh all bank,REFab)指令,當記憶體2執行刷新所有庫指令時,記憶體2的儲存晶片C根據計數器22,刷新儲存晶片C中所包含的所有庫的特定字元線(例如:當計數器22中的刷新參數為0,則刷新每個庫中的第0、1024、2048及3072條字元線),換言之,儲存晶片C根據計數器22中的刷新參數,選擇刷新參數所對應的字元線並刷新字元線。接著,計數器22會將刷新參數加1(即,刷新參數變為1)。如此一來,計數器22所紀錄的刷新狀態被改變。此時,當記憶體2再次執行刷新所有庫指令,記憶體2的儲存晶片C會再根據計數器22中的刷新參數,刷新儲存晶片C中所包含的所有庫的特定字元線,然而第二次執行指令和前一次執行指令所刷新的字元線位置並不相同(例如:刷新每個庫中的第1、1025、2049及3073條字元線),換言之,由於計數器22中的刷新參數改變,刷新參數對應的字元線亦改變,因此被刷新的字元線不相同。在一些實施例中,計數器22所儲存之不同刷新參數各者對應的字元線位置和/或數量彼此並不相同。
由此可知,記憶體2可透過執行複數次刷新所有庫指令,刷新儲存晶片C中每個庫的字元線,直到儲存晶片C中所有字元線都被刷新。在一些實施例中,假設需要執行8192次刷新所有庫指令,才能刷新儲存晶片C中所有字元線,計數器22則可以儲存介於0至8191之整數,以記錄8192種不同的刷新狀態。
然而,記憶體2執行刷新相同庫指令時,記憶體2僅會刷新儲存晶片C中庫集G1、G2、G3及G4其中一庫中每個庫的特定字元線,並且儲存晶片C的計數器22中的刷新參數不會變動。舉例來說,記憶體2執行刷新相同庫指令刷新儲存晶片C的庫集G1,記憶體2的儲存晶片C根據計數器22中的刷新參數,刷新庫集G1中的4個庫B1的特定字元線(例如:當刷新參數為0,則刷新4個庫B1的第0、1024、2048及3072條字元線),而儲存晶片C的庫集G2、G3及G4的字元線並不會被刷新。
進一步地,由於儲存晶片C中僅有庫集G1的特定字元線被刷新,而庫集G2、G3及G4的特定字元線(例如:庫B2、B3及B4的第0、1024、2048及3072條字元線)並沒有被刷新。因此,儲存晶片C的計數器22中的刷新參數並不會變動(例如:刷新參數維持為0)。
如此一來,當記憶體2再次執行刷新相同庫指令刷新儲存晶片C的庫集G1,此時,計數器22中的刷新參數和前一次執行刷新相同庫指令時相同,則記憶體2的儲存晶片C將根據計數器22中的刷新參數,刷新庫集G1中的4個庫B1的特定字元線,其中被刷新的特定字元線位置和數量皆與前一次執行刷新相同庫指令時相同(例如:刷新參數仍為0,因此再一次刷新4個庫B1的第0、1024、2048及3072條字元線)。
由上述實施例可知,記憶體2執行刷新相同庫指令時,並不會使計數器22中的刷新參數改變(即,儲存晶片C的刷新狀態不會被改變)。因此,記憶體2可以連續執行刷新相同庫指令以連續刷新相同的特定字元線。
透過記憶體2的這個特性,本揭露所提供的記憶體測試裝置1的處理器12可以接下來的運作判斷記憶體2執行刷新相同庫指令時所刷新的字元線數量和位置。
首先,記憶體測試裝置1的處理器12傳送第一控制訊號至記憶體2以指示記憶體2執行刷新相同庫指令,其中刷新相同庫指令用以根據記憶體2之計數器22的刷新參數刷新記憶體2的第一字元線。
具體而言,記憶體測試裝置1的處理器12透過收發介面14傳送第一控制訊號至記憶體2,並且如前述實施例,記憶體2接收第一控制訊號後,將根據計數器22中的刷新參數,決定刷新的第一字元線,並且進一步刷新第一字元線。然而,若非取得記憶體2之內部硬體、韌體、驅動和/或其他判斷刷新參數對應字元線之機制設計,習知的技術並無法直接得知被刷新的字元線之位置及數量。
接下來,響應於記憶體2產生列錘效應,處理器12讀取記憶體2以取得記憶體2之字元線之內容資料。
具體而言,當記憶體2中的字元線在短時間內被反覆地存取(例如:字元線被反覆的刷新,使其中的電容在短時間內被反覆地充電),將使得被刷新的字元線產生列錘效應,使與被刷新的字元線在物理空間上相鄰的字元線所儲存的部分或全部位元被反轉(例如:原先儲存0的位元受到列錘效應影響而位元變為1,原先儲存1的位元受到列錘效應影響而位元變為0)。
因此,記憶體2重複執行刷新相同庫指令,使得第一字元線被反覆刷新,直到第一字元線各者產生列錘效應,使相鄰於第一字元線的相鄰字元線的位元被反轉(例如:第500條字元線產生列錘效應,使得位於其兩側的第499及501條字元線的位元被反轉)。
在一些實施例中,記憶體2執行刷新相同庫指令至少一百萬次,以使第一字元線產生列錘效應。在一些實施例中,記憶體2執行刷新相同庫指令五百萬次,以使第一字元線產生列錘效應。
進一步地,處理器12讀取記憶體2以取得記憶體2之字元線之內容資料。
具體而言,處理器12讀取記憶體2,以取得記憶體2所儲存的資料(即,內容資料)。在一些實施例中,處理器12讀取記憶體2中刷新相同庫指令所刷新的庫集(例如:庫集G1)所儲存的資料。在一些實施例中,由於執行刷新相同庫指令時,被刷新的庫集中的庫各者被刷新的字元線相同,因此處理器12可僅讀取刷新的庫集中的其中一庫,而不需讀取其他庫集和/或庫,即可取得足夠的內容資料以進行後續判斷。
最後,處理器12根據內容資料,判斷刷新相同庫指令對應刷新參數之刷新資訊。
具體而言,由於相鄰於第一字元線的相鄰字元線的位元被反轉,因此處理器12可以根據內容資料(即,記憶體2所儲存的資料),判斷內容資料中被反轉的資料對應的字元線的數量和/或位置,進一步判斷刷新相同庫指令對應刷新參數之第一字元線之數量和/或位置(即,刷新資訊)。
需要注意的是,列錘效應可能導致相鄰於第一字元線的相鄰字元線中全部或部分位元被反轉,因此,在一些實施例中,當字元線中其中一個位元被反轉時,記憶體測試裝置1的處理器12則可以判斷對應的字元線即為相鄰字元線。而在其他實施例中,記憶體測試裝置1的處理器12還可以根據閾值,當字元線中被反轉的位元數量超過閾值時,才判斷對應的字元線為相鄰字元線。
舉例來說,假設內容資料中被反轉的資料對應的字元線為第99、101、1099、1101、2099、2101、3099及3101條字元線,其中第99及101條字元線有共同相鄰的字元線(即,第100條字元線),則處理器12可以判斷第99及101條字元線反轉係因同一條字元線產生列錘效應導致;第1099及1101條字元線有共同相鄰的字元線(即,第1100條字元線),則處理器12可以判斷第1099及1101條字元線反轉係因同一條字元線產生列錘效應導致;第2099及2101條字元線有共同相鄰的字元線(即,第2100條字元線),則處理器12可以判斷第2099及2101條字元線反轉係因同一條字元線產生列錘效應導致;以及第3099及3101條字元線有共同相鄰的字元線(即,第3100條字元線),則處理器12可以判斷第3099及3101條字元線反轉係因同一條字元線產生列錘效應導致。因此,處理器12判斷刷新相同庫指令對應之第一字元線為4條。
在一些實施例中,根據上述情形,處理器12還可以進一步地判斷第99及101條字元線反轉係因第100條字元線產生列錘效應導致,第1099及1101條字元線反轉係因第1100條字元線產生列錘效應導致,第2099及2101條字元線反轉係因第2100條字元線產生列錘效應導致,以及第3099及3101條字元線反轉係因第3100條字元線產生列錘效應導致。因此,處理器12判斷刷新相同庫指令對應之第一字元線分別是第100、1100、2100及3100條字元線。
在一些實施例中,由於記憶體2具有防列錘效應的設計,因此在記憶體2重複執行刷新相同庫指令使得第一字元線產生列錘效應時,與第一字元線相鄰的兩條字元線中可能僅有其中一條字元線的位元被反轉。此時,處理器12可以根據內容資料(即,記憶體2所儲存的資料),判斷內容資料中被反轉的資料對應的字元線的數量,進一步判斷刷新相同庫指令對應之第一字元線之數量。舉例來說,假設內容資料中被反轉的資料對應的字元線為4條,分別為第101、1101、2101及3101條字元線,其中資料被反轉的4條字元線位置並不接近,亦未有共同相鄰的字元線。換言之,4條字元線皆係由不同的第一字元線產生列錘效應影響而反轉,則處理器12可以判斷刷新相同庫指令對應之第一字元線為4條。
由上述實施例可知,記憶體測試裝置1可以透過重複傳送刷新相同庫指令至記憶體2,使刷新相同庫指令所刷新的字元線產生列錘效應。進一步地,記憶體測試裝置1可以透過讀取記憶體2,判斷刷新相同庫指令所刷新的字元線之數量和/或位置。
在一些實施例中,記憶體測試裝置1處理器12傳送第一控制訊號前,進一步寫入背景資料至記憶體2。具體而言,為了確認內容資料其中哪些資料被反轉,處理器12可以在傳送第一控制訊號至記憶體2前,傳送背景資料並寫入記憶體2。背景資料可以是任何內容的資料,例如:全部位元為0的資料。
在一些實施例中,處理器12可以對應前述取得內容資料的位置,寫入記憶體2中對應的位置。例如:處理器12讀取記憶體2的庫集G1取得內容資料,則處理器12預先於記憶體2的庫集G1寫入背景資料;或處理器12僅讀取記憶體2的庫集G1之其中一庫B1取得內容資料,則處理器12可僅預先於記憶體2的庫集G1之其中一庫B1寫入背景資料。
接下來,處理器12根據記憶體2的字元線中內容資料與背景資料不相同的錯誤字元線數量和/或位置,判斷刷新相同庫指令對應刷新參數之第一字元線之數量和/或位置。
具體而言,處理器12可以比對內容資料和背景資料中被儲存在相同位置的位元,是否被反轉(例如:對應相同儲存位置的位元,背景資料為0,內容資料為1,則判斷位元被反轉;反之,背景資料為1,內容資料為0,亦判斷位元被反轉)。進一步地,根據被反轉的的位元對應的字元線,判斷刷新相同庫指令對應之第一字元線之數量和/或位置,其中判斷第一字元線之數量和/或位置的運作和上述實施例相同,則不再贅述。
在一些實施例中,記憶體測試裝置1的處理器12傳送第二控制訊號至記憶體2以指示記憶體2執行刷新所有庫指令,其中刷新所有庫指令用以根據記憶體2之計數器22的刷新參數刷新記憶體2的第二字元線,並且用以調整計數器22。
具體而言,如前述,記憶體2執行刷新所有庫指令時,計數器22中的刷新參數會改變。因此,處理器12可以透過傳送刷新所有庫指令至記憶體2調整計數器22中的刷新參數。舉例來說,假設計數器22可以記錄8192種不同的刷新狀態(例如:刷新參數為介於0至8191之整數),計數器22中的刷新參數初始值為0,並且每次執行刷新所有庫指令時,計數器22中的刷新參數會加1。如此一來,記憶體2在執行刷新相同庫指令之前,可以先重複執行刷新所有庫指令500次(即,計數器22中的刷新參數被設定為500),後續則可以根據內容資料判斷當刷新參數為500,並且記憶體2執行刷新所有庫指令和/或刷新相同庫指令時,記憶體2中會被刷新的字元線的數量和/或位置(即,刷新參數為500時對應的字元線數量和/或位置)。
由上述實施例可知,記憶體測試裝置1的處理器12可以透過傳送刷新所有庫指令至記憶體2,調整記憶體2之計數器22的刷新參數,並進一步地結合前述實施例中的運作,判斷刷新參數對應的字元線數量和/或位置。
本揭露之第二實施方式為記憶體測試方法3,其流程圖係描繪於第4圖中,記憶體測試方法3包含步驟S302至S308。記憶體測試方法3適用於一電子裝置(例如:記憶體測試裝置1)。該記憶體測試裝置包含一處理器(例如:處理器12)。
在步驟S302中,該電子裝置傳送一第一控制訊號至一記憶體(例如:記憶體2)以指示該記憶體執行複數個刷新相同庫指令,其中該些刷新相同庫指令各者用以根據該記憶體之一計數器所對應之一刷新參數刷新該記憶體的至少一第一字元線。
接著,在步驟S304中,該電子裝置讀取該記憶體之複數個字元線各者之一內容資料,以判斷該些刷新相同庫指令對應該刷新參數之一刷新資訊,其中該記憶體已產生一列錘效應。
由上述實施例可知,記憶體測試方法3可以透過重複傳送該刷新相同庫指令至該記憶體,使該刷新相同庫指令所刷新的該至少一第一字元線產生列錘效應。進一步地,記憶體測試方法3可以透過讀取該記憶體,判斷該刷新相同庫指令所刷新的該至少一第一字元線之數量和/或該至少一第一字元線各者之位置。
在一些實施例中,其中該刷新資訊包含該至少一第一字元線之一數量。
在一些實施例中,記憶體測試方法3還包含傳送該第一控制訊號前,寫入一背景資料至該記憶體之該些字元線;以及根據該些字元線各者之該內容資料與該背景資料不相同的一錯誤字元線數量,判斷該些刷新相同庫指令對應該刷新參數之該至少一第一字元線之一數量。
在一些實施例中,其中該刷新資訊包含該至少一第一字元線各者之一位置。
在一些實施例中,記憶體測試方法3還包含傳送該第一控制訊號前,寫入一背景資料至該記憶體之該些字元線;以及根據該些字元線各者之該內容資料與該背景資料不相同的至少一錯誤字元線位置,判斷該些刷新相同庫指令對應該刷新參數之該至少一第一字元線各者之一位置。
在一些實施例中,記憶體測試方法3還包含傳送一第二控制訊號至該記憶體以指示該記憶體執行一刷新所有庫指令,其中該刷新所有庫指令用以根據該記憶體之該計數器所對應之該刷新參數刷新該記憶體的至少一第二字元線,並且用以調整該記憶體之該計數器。
在一些實施例中,其中該刷新相同庫指令對應之該至少一第一字元線屬於該記憶體中的一庫集,並且讀取該記憶體之運作係讀取該記憶體的該庫集,以取得該記憶體的該庫集之該些字元線各者之該內容資料。
在一些實施例中,其中傳送該第一控制訊號至該記憶體以指示該記憶體執行該些刷新相同庫指令之運作進一步包含該記憶體執行該些刷新相同庫指令至少一百萬次。
本揭露的另一實施例描述一種非暫態電腦可讀取儲存媒體,其具有儲存於其上的至少一指令,當一處理器(例如:處理器12)執行該些指令時,該些指令執行如第4圖所示之記憶體測試方法3。
雖以數個實施例詳述如上作為示例,然本揭露所提出之記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體亦得以其他系統、硬體、軟體、儲存媒體或其組合實現。因此,本揭露之保護範圍不應受限於本揭露實施例所描述之特定實現方式,當視後附之申請專利範圍所界定者為準。
對於本揭露所屬技術領域中具有通常知識者顯而易見的是,在不脫離本揭露的範圍或精神的情況下,可以對本揭露的結構進行各種修改和變化。鑑於前述,本揭露之保護範圍亦涵蓋在後附之申請專利範圍內進行之修改和變化。
1:記憶體測試裝置
12:處理器
14:收發介面
2:記憶體
C:儲存晶片
22:計數器
G1~G4:庫集
B1~B4:庫
3:記憶體測試方法
S302,S304:步驟
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1圖為本揭露部分實施例中記憶體測試裝置及記憶體的示意圖;
第2圖為本揭露部分實施例中記憶體的示意圖;
第3圖為本揭露部分實施例中儲存晶片的示意圖;以及
第4圖為本揭露部分實施例中記憶體測試方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
3:記憶體測試方法
S302,S304:步驟
Claims (8)
- 一種記憶體測試裝置,包含:一收發介面,通訊連接一記憶體;以及一處理器,電性連接該收發介面,且用以執行以下運作:傳送一第一控制訊號至該記憶體以指示該記憶體執行複數個刷新相同庫指令,其中該些刷新相同庫指令各者用以根據該記憶體之一計數器所對應之一刷新參數刷新該記憶體的至少一第一字元線,其中傳送該第一控制訊號前,該處理器寫入一背景資料至該記憶體之複數個字元線;響應於該記憶體產生一列錘效應,讀取該記憶體以取得該記憶體之該些字元線各者之一內容資料;以及根據該些字元線各者之該內容資料與該背景資料不相同的一錯誤字元線數量,判斷該些刷新相同庫指令對應該刷新參數之一刷新資訊,其中該刷新資訊包含該至少一第一字元線之一數量。
- 如請求項1所述之記憶體測試裝置,其中該刷新資訊包含該至少一第一字元線各者之一位置。
- 如請求項2所述之記憶體測試裝置,該處理器更執行以下運作:傳送該第一控制訊號前,寫入一背景資料至該記憶體之該些字元線;以及 根據該些字元線各者之該內容資料與該背景資料不相同的至少一錯誤字元線位置,判斷該些刷新相同庫指令對應該刷新參數之該至少一第一字元線各者之一位置。
- 如請求項1所述之記憶體測試裝置,其中該處理器進一步用以執行以下運作:傳送一第二控制訊號至該記憶體以指示該記憶體執行一刷新所有庫指令,其中該刷新所有庫指令用以根據該記憶體之該計數器所對應之該刷新參數刷新該記憶體的至少一第二字元線,並且用以調整該記憶體之該計數器。
- 如請求項1所述之記憶體測試裝置,其中該刷新相同庫指令對應之該至少一第一字元線屬於該記憶體中的一庫集,並且讀取該記憶體之運作係讀取該記憶體的該庫集,以取得該記憶體的該庫集之該些字元線各者之該內容資料。
- 如請求項1所述之記憶體測試裝置,其中傳送該第一控制訊號至該記憶體以指示該記憶體執行該些刷新相同庫指令之運作進一步包含該記憶體執行該些刷新相同庫指令至少一百萬次。
- 一種記憶體測試方法,適用於一電子裝置,該記憶體測試方法包含: 傳送一第一控制訊號至一記憶體以指示該記憶體執行複數個刷新相同庫指令,其中該些刷新相同庫指令各者用以根據該記憶體之一計數器所對應之一刷新參數刷新該記憶體的至少一第一字元線,其中傳送該第一控制訊號前,寫入一背景資料至該記憶體之複數個字元線;以及讀取該記憶體之該些字元線各者之一內容資料,以根據該些字元線各者之該內容資料與該背景資料不相同的一錯誤字元線數量判斷該些刷新相同庫指令對應該刷新參數之一刷新資訊,其中該記憶體已產生一列錘效應,並且該刷新資訊包含該至少一第一字元線之一數量。
- 一種非暫態電腦可讀取儲存媒體,其具有儲存於其上的至少一指令,當一處理器執行該些指令時,該些指令執行一記憶體測試方法,該記憶體測試方法包含以下步驟:傳送一第一控制訊號至一記憶體以指示該記憶體執行複數個刷新相同庫指令,其中該些刷新相同庫指令各者用以根據該記憶體之一計數器所對應之一刷新參數刷新該記憶體的至少一第一字元線,其中傳送該第一控制訊號前,寫入一背景資料至該記憶體之複數個字元線;以及讀取該記憶體之該些字元線各者之一內容資料,以根據該些字元線各者之該內容資料與該背景資料不相同的一錯誤字元線數量判斷該些刷新相同庫指令對應該刷新參數之一刷新資訊,其中該記憶體已產生一列錘效應,並且該刷 新資訊包含該至少一第一字元線之一數量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112112690A TWI864667B (zh) | 2023-03-31 | 2023-03-31 | 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112112690A TWI864667B (zh) | 2023-03-31 | 2023-03-31 | 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202441520A TW202441520A (zh) | 2024-10-16 |
| TWI864667B true TWI864667B (zh) | 2024-12-01 |
Family
ID=94081806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112112690A TWI864667B (zh) | 2023-03-31 | 2023-03-31 | 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI864667B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10446199B2 (en) * | 2017-03-07 | 2019-10-15 | SK Hynix Inc. | Semiconductor device and semiconductor system |
| US10607683B2 (en) * | 2018-04-25 | 2020-03-31 | Samsung Electronics Co., Ltd. | Semiconductor memory device capable of performing a hammer refresh operation while performing a normal refresh operation and memory system having the same |
| CN111145806A (zh) * | 2018-11-05 | 2020-05-12 | 美光科技公司 | 具有行命中率/刷新管理机制的设备及其操作方法 |
| TWI694441B (zh) * | 2018-09-21 | 2020-05-21 | 南亞科技股份有限公司 | 列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法 |
| CN115408191A (zh) * | 2022-09-01 | 2022-11-29 | 长鑫存储技术有限公司 | 故障定位方法、装置、设备及存储介质 |
-
2023
- 2023-03-31 TW TW112112690A patent/TWI864667B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10446199B2 (en) * | 2017-03-07 | 2019-10-15 | SK Hynix Inc. | Semiconductor device and semiconductor system |
| US10607683B2 (en) * | 2018-04-25 | 2020-03-31 | Samsung Electronics Co., Ltd. | Semiconductor memory device capable of performing a hammer refresh operation while performing a normal refresh operation and memory system having the same |
| TWI694441B (zh) * | 2018-09-21 | 2020-05-21 | 南亞科技股份有限公司 | 列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法 |
| CN111145806A (zh) * | 2018-11-05 | 2020-05-12 | 美光科技公司 | 具有行命中率/刷新管理机制的设备及其操作方法 |
| CN115408191A (zh) * | 2022-09-01 | 2022-11-29 | 长鑫存储技术有限公司 | 故障定位方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202441520A (zh) | 2024-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11681579B2 (en) | Semiconductor memory devices and memory systems including the same | |
| KR102410566B1 (ko) | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법 | |
| EP4123650A1 (en) | Semiconductor memory device and memory system including the same | |
| US11967352B2 (en) | Method of controlling row hammer and a memory device | |
| US11901025B2 (en) | Semiconductor memory device and method of operating semiconductor memory device | |
| KR20220081644A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| JP4569182B2 (ja) | 半導体装置 | |
| TWI828094B (zh) | 記憶體控制器及包括其的記憶體系統 | |
| US12327582B2 (en) | Memory device and operating method with mechanism to determine victim rows for refreshing | |
| TWI864667B (zh) | 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 | |
| KR20230014032A (ko) | 반도체 메모리 장치 및 메모리 시스템 | |
| TWI898888B (zh) | 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 | |
| CN118230799A (zh) | 存储器控制器和包括存储器控制器的存储器系统 | |
| TWI898854B (zh) | 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 | |
| TWI864665B (zh) | 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體 | |
| TWI721660B (zh) | 控制資料讀寫裝置與方法 | |
| KR102924776B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 | |
| US20250006242A1 (en) | Memory device and refresh controlling method thereof | |
| US12530259B2 (en) | Memory controller, memory system and operating method of memory system | |
| US12334135B2 (en) | Memory device and memory system for performing target refresh operation, and operation method thereof | |
| US20260023563A1 (en) | Memory device, memory system, and data format conversion method | |
| US20250218490A1 (en) | Memory device including row hammer managing circuit, and method of refresh operation for the memory device | |
| US20240319889A1 (en) | Memory for performing counting operation, memory system, and operation method of memory | |
| US20240211140A1 (en) | Memory system and memory chip | |
| US20260011388A1 (en) | Memory device including error logging device and operating methods thereof |