[go: up one dir, main page]

TWI694441B - 列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法 - Google Patents

列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法 Download PDF

Info

Publication number
TWI694441B
TWI694441B TW107140179A TW107140179A TWI694441B TW I694441 B TWI694441 B TW I694441B TW 107140179 A TW107140179 A TW 107140179A TW 107140179 A TW107140179 A TW 107140179A TW I694441 B TWI694441 B TW I694441B
Authority
TW
Taiwan
Prior art keywords
row
column
target
records
latches
Prior art date
Application number
TW107140179A
Other languages
English (en)
Other versions
TW202013372A (zh
Inventor
顏農
劉裕祥
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202013372A publication Critical patent/TW202013372A/zh
Application granted granted Critical
Publication of TWI694441B publication Critical patent/TWI694441B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本揭露提供一種列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法。該列判定電路包含複數個列閂鎖器以及一連接至該複數個列閂鎖器的目標列產生器。該目標列產生器係經配置以產生複數個目標列紀錄，並將該複數個目標列紀錄個別傳送至該複數個列閂鎖器，其中該複數個目標列紀錄對應於複數個庫(bank)。該複數個列閂鎖器係經配置以基於該複數個目標列紀錄產生複數個列位址紀錄。

Description

列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法
本申請案主張2018/09/21申請之美國正式申請案第16/138,020號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種電路、動態隨機存取記憶體(DRAM)和一種記憶體陣列的刷新方法，特別是關於一種列判定電路、DRAM和記憶體陣列的刷新方法。
DRAM傾向於具有高單元密度，這導致了列鎚擊(row hammer)問題的發生。當DRAM中的列被重複啟動時，該列中的電荷可能會漏出並與鄰近的列相互作用，導致原本不該被啟動的該鄰近的列產生位元反轉的現象。一般來說，遭受列捶擊問題的列又被稱為受壓列。
解決列鎚擊問題的一種方法是刷新受壓列。然而，多數刷新受壓列的傳統方法的刷新效率較低。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露實施例提供一種列判定電路。該列判定電路包含複數個列閂鎖器以及一連接至該複數個列閂鎖器的目標列產生器。該目標列產生器係經配置以產生複數個目標列紀錄，其中該複數個目標列紀錄對應於複數個庫(bank)。在一些實施例中，該目標列產生器係經配置以將該複數個目標列紀錄個別傳送至該複數個列閂鎖器，且該複數個列閂鎖器係經配置以基於該複數個目標列紀錄產生複數個列位址紀錄。
本揭露另一實施例提供一種動態隨機存取記憶體(DRAM)。該動態隨機存取記憶體包括一記憶體陣列以及一列判定電路。該記憶體陣列包含複數個庫。該列判定電路係連接至該複數個庫。在一些實施例中，該列判定電路包含複數個列閂鎖器以及一目標列產生器。該目標列產生器係連接至該複數個列閂鎖器，其中該目標列產生器係經配置以產生複數個目標列紀錄，其中該複數個目標列紀錄對應於複數個庫。在一些實施例中，該目標列產生器係經配置以將該複數個目標列紀錄個別傳送至該複數個列閂鎖器，且該複數個列閂鎖器係經配置以基於該複數個目標列紀錄產生複數個列位址紀錄。
本揭露另一實施例提供一種記憶體陣列的刷新方法。該刷新方法包括以下步驟：產生複數個目標列紀錄，該複數個目標列紀錄對應於複數個庫；基於該複數個目標列紀錄產生複數個列位址紀錄；以及基於該複數個列位址紀錄進行列鎚擊刷新(row-hammer-refreshing)程序。
有了上述列判定電路的配置，可進行列鎚擊刷新程序以刷新在複數個庫中的不同列，以解決列鎚擊問題。並且，列鎚擊刷新程序的效率可因此提升。如此一來，可減輕列鎚擊刷新程序的缺點。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
2:列判定電路
2':比較列判定電路
3:刷新方法
9:動態隨機存取記憶體
21:列閂鎖器
22:目標列產生器
22':目標列產生器
23:列位址多工器
24:自動刷新計數器
31:步驟
32:步驟
33:步驟
91:記憶體陣列
92:列解碼器
93:控制模組
94:指令解碼器
95:位址儲存模組
96:行閂鎖器
97:行解碼器
98:I/O閘控
99:感測放大器
221:處理單元
221':處理單元
222:計數單元
222':計數單元
911:庫
2221:計數區塊
2221':計數區塊
9111:列
9111A:受壓列
9111B:目標列
9112:行
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1是本揭露一些實施例之DRAM方塊圖；圖2A是一示意圖，例示本揭露一些實施例之DRAM的半導體陣列；圖2B是一示意圖，例示本揭露一些實施例之記憶體陣列的庫；圖2C是一示意圖，例示本揭露一些實施例之複數個庫和複數個列解碼器之間的關係，以及複數個庫和複數個行解碼器之間的關係；圖3是一方塊圖，例示本揭露一些實施例之DRAM的列判定電路；圖4是一方塊圖，例示本揭露一些實施例之列判定電路的目標列產生器；圖5是一方塊圖，例示本揭露一些實施例之列判定電路的目標列產生器的計數單元； 圖6是一流程圖，例示本揭露一些實施例之半導體陣列的刷新方法；圖7是一示意圖，例示本揭露一些實施例之列判定電路中複數個列閂鎖器和目標列產生器之間的關係；圖8A是一示意圖，例示本揭露一些實施例之複數個庫的每一者的複數個列；圖8B是一示意圖，例示本揭露一些實施例中刷新複數個庫以解決列鎚擊問題；圖9是一方塊圖，例示一比較列判定電路；圖10是一方塊圖，例示比較列判定電路的目標列產生器；圖11是一方塊圖，例示比較列判定電路的目標列產生器的計數單元；以及圖12是一示意圖，例示刷新記憶體陣列的複數個庫以解決DRAM(包含圖9之比較列判定電路)之列鎚擊問題。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施 例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1A是一方塊圖，例示本揭露一些實施例之DRAM。參考圖1，在一些實施例中，DRAM 9包含記憶體陣列91、複數個列解碼器92、控制模組93、指令解碼器94、位址儲存模組95、複數個行閂鎖器96、複數個行解碼器97、1/O閘控98、複數個感測放大器99以及列判定電路2。
圖2A是一示意圖，例示本揭露一些實施例之DRAM 9的記憶體陣列91，而圖2B是一示意圖，例示本揭露一些實施例之記憶體陣列91的庫911。參考圖2A，在一些實施例中，記憶體陣列91包含複數個庫911。參考圖2B，在一些實施例中，複數個庫911中的每一者各包含複數個列9111和複數個行9112。
圖2C是一示意圖，例示本揭露一些實施例之複數個庫911和複數個列解碼器92之間的關係，以及複數個庫911和複數個行解碼器97之間的關係。參考圖2C，在一些實施例中，複數個列解碼器92個別連接至複數個庫911，而複數個列解碼器92的每一者係經配置以啟動複數個庫911之對應一者的一列9111(參見圖2B)。在一些實施例中，感測放大器99係個別連接至複數個庫911。在一些實施例中，複數個行解碼器97係個別 連接至複數個感測放大器99，且複數個行解碼器97的每一者係經配置以啟動複數個庫911之對應一者的一行9112(參見圖2B)。
參考回圖1，在一些實施例中，列判定電路2係連接於位址儲存模組95和複數個列解碼器92之間，且列判定電路2係經配置以判定複數個庫911之對應一者(參見圖2A)的哪一列9111(參見圖2B)會被刷新。
參考圖1，在一些實施例中，控制模組93係連接至複數個列解碼器92和複數個行解碼器97，且控制模組93係經配置以控制該複數個列解碼器92和複數個行解碼器97的操作。指令解碼器94係連接至控制模組93並經配置以產生刷新指令(Cr)。位址儲存模組95係連接至列判定電路2、控制模組93以及複數個行閂鎖器96，且位址儲存模組95係經配置以產生複數個位址紀錄(Ra)。在一些實施例中，複數個行閂鎖器96係個別連接至複數個行解碼器97，且該複數個行閂鎖器96的每一者係經配置以產生行位址紀錄(Rca)。在一些實施例中，I/O閘控98係連接至複數個感測放大器，並經配置以輸入或輸出資料。
參考圖1，在一些實施例中，位址儲存模組95和行閂鎖器96係經配置為暫存器，然而位址儲存模組95和行閂鎖器96的配置在其他實施例中可能有所不同。
參考圖2A，在一些實施例中，複數個庫911中庫的數量係定義為M。參考圖2B，在一些實施例中，複數個庫911的每一者中所包含的複數個列9111中列的數量係定義為N。在其他實施例中，複數個庫911中庫的數量和複數個庫911的每一者中所包含的複數個列9111中列的數量可能有所不同。
圖3是一方塊圖，例示本揭露一些實施例之列判定電路2。 參考圖3，在一些實施例中，列判定電路2包含複數個列閂鎖器21、目標列產生器22、列位址多工器23以及自動刷新計數器24。複數個列閂鎖器21係個別連接至複數個列解碼器92，且該複數個列閂鎖器21中的每一者係經配置以產生列位址紀錄(Rra)。目標列產生器係連接至複數個列閂鎖器並經配置以產生複數個目標列紀錄(Rtr)。列位址多工器23係連接至複數個列閂鎖器21並經配置以產生自動刷新列位址(Aa)。自動刷新計數器24係連接至列位址多工器23並經配置以產生計數訊號(Sc)以更新自動刷新列位址(Aa)。
參考圖3，在一些實施例中，複數個目標列紀錄(Rtr)是同時產生的，不過這樣的設置在其他實施例中可能有所不同。在一些實施例中，複數個列閂鎖器21係經配置為暫存器，不過在其他實施例中，該複數個列閂鎖器21的配置可能有所不同。
圖4是一方塊圖，例示本揭露一些實施例之列判定電路2的目標列產生器22。參考圖4，目標列產生器22包含處理單元221和計數單元222。處理單元221係連接至複數個列閂鎖器21並經配置以產生複數個目標列紀錄(Rtr)。計數單元222係連接至處理單元221並經配置以判定目標列(Tr)。
圖5是一方塊圖，例示本揭露一些實施例之列判定電路2的目標列產生器22的計數單元222。參考圖5，在一些實施例中，計數單元222包含複數個計數區塊2221，且該複數個計數區塊2221的每一者係經配置以判定複數個庫911(參見圖2A)之對應一者的目標列(Tr)。在一些實施例中，複數個計數區塊2221的每一者包含複數個計數器以及一處理器，且在複數個計數區塊2221的每一者中所包含的複數個計數器中之計數器 數量等同於在複數個庫911的每一者中所包含的複數個列9111(參見圖2B)中列的數量。在其他實施例中，在複數個計數區塊2221的每一者中所包含的複數個計數器中之計數器數量可能有所不同。
參考圖5，在一些實施例中，列9111遭受列鎚擊問題的次數定義為受壓次數。在一些實施例中，複數個計數區塊2221的每一者的複數個計數器係經配置以計數複數個列9111的每一者的受壓次數。在其他實施例中，計數單元222的配置可能有所不同。
參考圖5，在一些實施例中，計數區塊2221的數量等同於複數個庫911(參見圖2A)中的庫的數量。不過，在其他實施例中，這樣的配置可能有所不同。
圖6是一流程圖，例示本揭露一些實施例之半導體陣列91的刷新方法3以解決列鎚擊問題。參考圖6，刷新方法3包含步驟31，在該步驟中產生複數個目標列紀錄(Rtr)，且該複數個目標列紀錄(Rtr)是對應於複數個庫而產生的。刷新方法3還包含步驟32，在該步驟中基於該複數個目標列紀錄(Rtr)產生複數個列位址紀錄(Rra)。刷新方法3還包含步驟33，在該步驟中基於該複數個列位址紀錄(Rra)之對應一者進行列鎚擊刷新程序。
在一些實施例中，記憶體陣列刷新程序包含兩個子程序：自動刷新程序和列鎚擊刷新程序。在一些實施例中，在記憶體陣列刷新程序期間，DRAM 9使用其大部分的操作時間進行自動刷新程序，並使用剩餘的時間進行列鎚擊刷新程序。在其他實施例中，這樣的配置可能有所不同。
參考圖3，在一些實施例中，在自動刷新程序期間，自動刷 新計數器24先產生計數訊號(Sc)，且該計數訊號(Sc)被傳送至列位址多工器23以更新自動刷新列位址(Aa)。接下來，列位址多工器23產生更新的自動刷新列位址(Aa)，且該更新的自動刷新列位址(Aa)經由複數個列閂鎖器21被傳送到複數個列解碼器92。接著，基於該更新的自動刷新列位址(Aa)刷新複數個庫911(參見圖2A)的每一者。舉例來說，當計數訊號(Sc)指出數字1時，刷新複數個庫911的每一者的第一列，而當計數訊號(Sc)更新而指出數字2時，則刷新複數個庫911的每一者的第二列。
圖7是一示意圖，例示本揭露一些實施例之列判定電路2中複數個列閂鎖器21和目標列產生器22之間的關係。參考圖7，在列鎚擊刷新程序期間，目標列產生器22先產生對應於複數個庫的複數個目標列紀錄(Rtr)。接下來，複數個目標列紀錄(Rtr)個別被傳送至複數個列閂鎖器21，且複數個列閂鎖器產生複數個列位址紀錄(Rra)(參見圖3)。接下來，複數個列位址紀錄(Rra)被傳送至複數個列解碼器92，且該複數個列解碼器92基於複數個列位址紀錄(Rra)(參見圖3)啟動個別的列9111。接著，基於複數個列位址紀錄(Rra)(參見圖2A)個別刷新複數個庫911。在一些實施例中，複數個目標列紀錄(Rtr)的每一者被傳送至複數個列閂鎖器21之對應一者，使得將被刷新的列9111(參見圖2B)包括複數個庫91中的不同列。
參考回圖5，在一些實施例中，在目標列判定程序期間，對於複數個計數區塊2221的每一者，假如複數個計數器的一者的受壓次數值達到一閥值，處理器則判定目標列(Tr)為列9111(參見圖2A)，其中列9111對應於複數個計數器之一者。在一些實施例中，在判定目標列(Tr)之後，目標列紀錄(Rtr)被傳送至處理單元221，且處理單元221產生複數個目標列紀錄(Rtr)。
參考圖4，在一些實施例中，當目標列產生器22的處理單元221準備好產生複數個目標列紀錄(Rtr)時，假如複數個計數器的受壓次數值都沒有達到閥值，則複數個計數區塊2221之一者的目標列紀錄(Rtr)與先前的目標列紀錄(Rtr)相同。
圖8A是一示意圖，例示本揭露一些實施例之複數個庫911的每一者的複數個列9111。圖8B是一示意圖，例示本揭露一些實施例中刷新複數個庫911以解決列鎚擊問題。參考圖8A，在一些實施例中，當列9111之一者顯出列鎚擊問題時，列9111之一者被視為受壓列9111A。在一些實施例中，在列鎚擊刷新程序期間，受壓列9111A(其將被刷新以解決列鎚擊問題)被視為目標列9111B。
參考圖8B，在一些實施例中，由於已產生複數個目標列紀錄(Rtr)以用於複數個庫911之對應一者，受壓列9111A和庫911的每一者之目標列9111B為相同列。因此，複數個庫911的所有受壓列9111A都可被刷新。如此一來，可增加列鎚擊刷新程序的效率。
圖9是一方塊圖，例示一比較列判定電路2'。參考圖9，比較列判定電路2'除了目標列產生器22'之外本質上與圖3中的列判定電路類似。比較列判定電路2'的目標列產生器22'係連接至列位址多工器23並經配置以產生目標列紀錄(Rtr)。
圖10是一方塊圖，例示比較列判定電路2'的目標列產生器22'。參考圖10，目標列產生器22'包含處理單元221'和計數單元222'。處理單元221'係連接至列位址多工器23並經配置以產生目標列紀錄(Rtr)。計數單元222'係連接至處理單元221'並經配置以產生複數個目標列(Tr)。
圖11是一方塊圖，例示比較列判定電路2'的目標列產生器 22'的計數單元222'。參考圖11，計數單元222'包含連接至處理單元221'的複數個計數區塊2221'，且複數個計數區塊2221'的每一者係經配置以判定一目標列(Tr)。複數個計數區塊2221'的每一者包含複數個計數器和一處理器，且複數個計數區塊2221'的每一者中所包含之複數個計數器中的計數器數量等同於複數個列9111(參見圖2B)中列的數量。計數區塊2221'的每一者之複數個計數器係經配置以個別記錄複數個列9111的受壓次數。複數個計數區塊2221'中計數區塊的數量等同於複數個庫911中庫的數量。
參考圖9，在列鎚擊刷新程序期間，比較目標列產生器22'先產生目標列紀錄(Rtr)，接著目標列紀錄(Rtr)被傳送至列位址多工器23。接下來，列位址多工器23產生目標列位址(Atr)，且目標列位址(Atr)被傳送至複數個列閂鎖器21。接下來，複數個列閂鎖器21產生複數個列位址紀錄(Rra)，且複數個列位址紀錄(Rra)被傳送至複數個列解碼器92。接下來，複數個啟動列9111(參見圖2B)。接著，複數個庫911(參見圖2A)的每一者係依據複數個列位址紀錄(Rra)而刷新，且將被刷新的列9111包括複數個庫911中相同的列。
參考圖11，在比較目標列產生器22'(參見圖10)的目標列判定程序期間，對於複數個計數區塊2221'的每一者來說，假如複數個計數器之一者的受壓次數值達到一閥值，目標列(Tr)則被判定為列9111(參見圖2B)，該列9111對應該複數個計數器之一者。在複數個計數區塊2221'的每一者判定目標列(Tr)之後，目標列(Tr)被傳送至處理單元(221')。接著，處理單元221'產生目標列紀錄(Rtr)。由於處理單元221'對於複數個庫911(參見圖2A)的全部只傳送一個目標列紀錄(Rtr)，處理單元221'基於時間的優先順序從複數個計數區塊2221'選擇目標列(Tr)。舉例來說，當第三計數 區塊2221'判定並傳送目標列(Tr)至處理單元221'的時間比其他計數區塊2221'判定並傳送目標列(Tr)至處理單元221'的時間還要早時，處理單元221'就會基於由第三計數區塊2221'所判定之目標列產生用於複數個庫911全部之目標列紀錄(Rtr)。
圖12是另一示意圖，例示刷新複數個庫911以解決當DRAM 9(包含圖9之比較列判定電路2')之列鎚擊問題。參考圖12，由於複數個庫911全部都在同樣的目標列(Tr)刷新，在複數個庫911的一些部分中，複數個庫911的每一者之受壓列9111A和目標列9111B是相同的。而在複數個庫911的剩餘部分中，複數個庫911的每一者之受壓列9111A和目標列9111B是不同的。因此，在複數個庫911的剩餘部分中的受壓列9111A沒有被刷新。如此一來，列鎚擊刷新程序的效率低。
在比較列判定電路2'中，目標列產生器22'只產生一個目標列紀錄(Rtr)。因此，將被刷新的列9111包括複數個庫911中的相同列。作為對比，本揭露之目標列產生器22產生複數個目標列紀錄(Rtr)。因此，將被刷新的列9111包括複數個庫911中的不同列。如此一來，可改善列鎚擊刷新程序的效率。
總結來說，在本揭露的一些實施例中，藉由列判定電路2的配置，可進行列鎚擊刷新以刷新複數個庫911中的不同列9111以解決列鎚擊問題。如此一來，可增加列鎚擊刷新程序的效率。
在一些實施例中，本揭露提供一種列判定電路。該列判定電路包含複數個列閂鎖器以及一連接至該複數個列閂鎖器的目標列產生器。該目標列產生器係經配置以產生複數個目標列紀錄，該複數個目標列紀錄對應於複數個庫(bank)。在一些實施例中，該目標列產生器係經配置以 將該複數個目標列紀錄個別傳送至該複數個列閂鎖器，且該複數個列閂鎖器係經配置以基於該複數個目標列紀錄產生複數個列位址紀錄。
在一些實施例中，本揭露提供一種DRAM。該DRAM包括一記憶體陣列以及一列判定電路。該記憶體陣列包含複數個庫。該列判定電路係連接至該複數個庫。在一些實施例中，該列判定電路包含複數個列閂鎖器以及一目標列產生器。在一些實施例中，該目標列產生器係連接至該複數個列閂鎖器，其中該目標列產生器係經配置以產生複數個目標列紀錄，其中該複數個目標列紀錄對應於複數個庫。在一些實施例中，該目標列產生器係經配置以將該複數個目標列紀錄個別傳送至該複數個列閂鎖器，且該複數個列閂鎖器係經配置以基於該複數個目標列紀錄產生複數個列位址紀錄。
在一些實施例中，本揭露提供一種記憶體陣列的刷新方法。該刷新方法包括以下步驟：產生複數個目標列紀錄，該複數個目標列紀錄對應於複數個庫；基於該複數個目標列紀錄產生複數個列位址紀錄；以及基於該複數個列位址紀錄進行列鎚擊刷新程序。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、 機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
2           列判定電路    9           動態隨機存取記憶體    91         記憶體陣列    92         列解碼器    93         控制模組    94         指令解碼器    95         位址儲存模組    96         行閂鎖器    97         行解碼器    98         I/O閘控    99         感測放大器    Cr          刷新指令    Ra         位址紀錄

Claims (18)

  1. 一種列判定電路，包括：複數個列閂鎖器；以及一目標列產生器，包括複數個計數區塊及一處理單元，該複數個計數區塊的每一者經配置以判定複數個庫(bank)之對應一者的目標列，該處理單元連接至該複數個計數區塊之間及該複數個列閂鎖器之間，並經配置以產生複數個列紀錄，其中該目標列產生器係經配置以將該複數個目標列紀錄個別傳送至該複數個列閂鎖器；其中該複數個列閂鎖器係經配置以基於該複數個目標列紀錄產生複數個列位址紀錄。
  2. 如請求項1所述之列判定電路，其中該目標列產生器包含一計數單元，該計數單元包括該複數個計數區塊並經配置以判定複數個目標列，該複數個目標列對應該複數個庫。
  3. 如請求項2所述之列判定電路，其中該計數區塊係經配置以計數該複數個目標列個別的受壓次數。
  4. 如請求項1所述之列判定電路，其中該複數個列閂鎖器的每一者係經配置以基於該複數個目標列紀錄之對應一者產生一列位址紀錄。
  5. 如請求項4所述之列判定電路，還包括一列位址多工器，該列位址多工器係連接至該複數個列閂鎖器並經配置以產生自動刷新列位址。
  6. 如請求項5所述之列判定電路，還包括一自動刷新計數器，該自動刷新計數器係連接至該列位址多工器並經配置以產生一計數訊號以更新該自動刷新列位址。
  7. 一種動態隨機存取記憶體(DRAM)，包括：一記憶體陣列，包含複數個庫；以及一列判定電路，係連接至該複數個庫，其中該列判定電路包含複數個列閂鎖器以及一目標列產生器，該目標列產生器包括複數個計數區塊及一處理單元，該複數個計數區塊的每一者經配置以判定複數個庫之對應一者的目標列，該處理單元連接至該複數個計數區塊及該複數個列閂鎖器之間，並經配置以產生複數個列紀錄，其中該目標列產生器係經配置以將該複數個目標列紀錄個別傳送至該複數個列閂鎖器，以及其中該複數個列閂鎖器係經配置以基於該複數個目標列紀錄產生複數個列位址紀錄。
  8. 如請求項7所述之動態隨機存取記憶體，其中該目標列產生器包含一計數單元，該計數單元包括該複數個計數區塊並經配置以判定複數個目標列，該複數個目標列對應該複數個庫。
  9. 如請求項8所述之動態隨機存取記憶體，其中該計數區塊係經配置以計數該複數個目標列個別的受壓次數。
  10. 如請求項7所述之動態隨機存取記憶體，其中該複數個列閂鎖器的每一者係經配置以基於該複數個目標列紀錄之對應一者產生一列位址紀錄。
  11. 如請求項10所述之動態隨機存取記憶體，還包括複數個列解碼器，該列解碼器個別連接至該複數個列閂鎖器，其中該複數個列解碼器係經配置以基於複數個列位址紀錄啟動複數個目標列。
  12. 如請求項11所述之動態隨機存取記憶體，還包括一控制模組，係連接至該複數個列解碼器，其中該控制模組係經配置以控制該複數個列解碼器的操作。
  13. 如請求項10所述之動態隨機存取記憶體，其中該列判定電路還包含一列位址多工器，該列位址多工器係連接至該複數個列閂鎖器並經配置以產生自動刷新列位址。
  14. 如請求項11所述之動態隨機存取記憶體，其中該列判定電路還包含自動刷新計數器，該自動刷新計數器係連接至該列位址多工器，且該自動刷新計數器係經配置以產生一計數訊號以更新該自動刷新列位址。
  15. 一種記憶體陣列的刷新方法，包括： 記錄記憶體陣列中複數個庫個別包含的複數個列遭受列鎚擊問題的次數；基於該複數個列遭受列鎚擊問題的次數判定複數個目標列；基於該複數個目標列產生複數個目標列紀錄，其中該複數個目標列紀錄對應於複數個庫；基於該複數個目標列紀錄產生複數個列位址紀錄；以及基於該複數個列位址紀錄進行列鎚擊刷新(row-hammer-refreshing)程序。
  16. 如請求項15所述之刷新方法，其中產生該複數個目標列紀錄包括計數該複數個列個別的受壓次數。
  17. 如請求項15所述之刷新方法，其中該複數個列位址紀錄指向該複數個庫中的不同列。
  18. 如請求項15所述之刷新方法，其中該列捶擊刷新程序包括在該複數個庫中基於該複數個列位址紀錄啟動複數個目標列。
TW107140179A 2018-09-21 2018-11-13 列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法 TWI694441B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/138,020 2018-09-21
US16/138,020 US10726903B2 (en) 2018-09-21 2018-09-21 Row-determining circuit, DRAM, and method for refreshing a memory array

Publications (2)

Publication Number Publication Date
TW202013372A TW202013372A (zh) 2020-04-01
TWI694441B true TWI694441B (zh) 2020-05-21

Family

ID=69883308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140179A TWI694441B (zh) 2018-09-21 2018-11-13 列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法

Country Status (3)

Country Link
US (2) US10726903B2 (zh)
CN (1) CN110942797B (zh)
TW (1) TWI694441B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809719B (zh) * 2021-10-26 2023-07-21 南亞科技股份有限公司 動態隨機存取記憶體及其操作方法
TWI864667B (zh) * 2023-03-31 2024-12-01 南亞科技股份有限公司 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
KR102883697B1 (ko) * 2020-12-23 2025-11-11 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR20230065470A (ko) 2021-11-05 2023-05-12 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN117316224A (zh) * 2022-06-23 2023-12-29 长鑫存储技术有限公司 一种刷新控制电路及其方法、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180114561A1 (en) * 2015-10-21 2018-04-26 Invensas Corporation DRAM Adjacent Row Disturb Mitigation
US20180190342A1 (en) * 2016-06-29 2018-07-05 Micron Technology, Inc. Oscillator controlled random sampling method and circuit

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9201821B2 (en) * 2012-09-27 2015-12-01 Apple Inc. Interrupt timestamping
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US20140177347A1 (en) * 2012-12-20 2014-06-26 Advanced Micro Devices, Inc. Inter-row data transfer in memory devices
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9324398B2 (en) * 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9412432B2 (en) * 2013-03-15 2016-08-09 Ps4 Luxco S.A.R.L. Semiconductor storage device and system provided with same
KR102086460B1 (ko) * 2013-06-28 2020-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그의 리프레쉬 방법
US9047978B2 (en) * 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9589606B2 (en) * 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR102315277B1 (ko) * 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
CN107077883B (zh) * 2014-11-25 2021-04-27 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160125740A (ko) * 2015-04-22 2016-11-01 에스케이하이닉스 주식회사 반도체 메모리 장치
CN107077882B (zh) * 2015-05-04 2023-03-28 华为技术有限公司 一种dram刷新方法、装置和系统
KR20160132243A (ko) * 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170059616A (ko) * 2015-11-23 2017-05-31 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
KR102403341B1 (ko) * 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102433093B1 (ko) * 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102455027B1 (ko) * 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180033670A (ko) * 2016-09-26 2018-04-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9799391B1 (en) * 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR102699088B1 (ko) * 2016-12-06 2024-08-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
KR102306380B1 (ko) * 2017-05-24 2021-09-30 에스케이하이닉스 주식회사 리프레시 대상 로우 선정 회로
KR20190033387A (ko) * 2017-09-21 2019-03-29 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10410710B2 (en) * 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10580475B2 (en) * 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10388363B1 (en) * 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10497426B1 (en) * 2018-09-21 2019-12-03 Nanya Technology Corporation Target row generator, DRAM, and method for determining a target row
US10685696B2 (en) * 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) * 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180114561A1 (en) * 2015-10-21 2018-04-26 Invensas Corporation DRAM Adjacent Row Disturb Mitigation
US20180190342A1 (en) * 2016-06-29 2018-07-05 Micron Technology, Inc. Oscillator controlled random sampling method and circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809719B (zh) * 2021-10-26 2023-07-21 南亞科技股份有限公司 動態隨機存取記憶體及其操作方法
TWI864667B (zh) * 2023-03-31 2024-12-01 南亞科技股份有限公司 記憶體測試方法、記憶體測試裝置及非暫態電腦可讀取儲存媒體

Also Published As

Publication number Publication date
US11011219B2 (en) 2021-05-18
US20200321050A1 (en) 2020-10-08
CN110942797B (zh) 2021-12-17
US20200098419A1 (en) 2020-03-26
TW202013372A (zh) 2020-04-01
US10726903B2 (en) 2020-07-28
CN110942797A (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
TWI694441B (zh) 列判定電路、動態隨機存取記憶體及記憶體陣列的刷新方法
US10943637B2 (en) Apparatus with a row-hammer address latch mechanism
US9478316B1 (en) Memory device
CN114121124A (zh) 用于更新存储器中的散列键的设备、系统和方法
US8634260B2 (en) Semiconductor device and control method therefor
JPS6254892A (ja) ダイナミツク半導体記憶装置のリフレツシユ方法および装置
TWI809719B (zh) 動態隨機存取記憶體及其操作方法
WO2024164998A1 (zh) Mbist控制电路、方法、存储器及设备
TWI687925B (zh) 目標列產生器、動態隨機存取記憶體以及目標列的判定方法
US20230162777A1 (en) Method for refreshing row hammer, circuit for refreshing row hammer and semiconductor memory
WO2022061803A1 (zh) 存储库和动态随机存取存储器
TWI892682B (zh) 根據先前更新的字元線選擇並保護可能被攻擊的字元線的記憶體元件的相關方法
TWI758024B (zh) 記憶體裝置與用於更新記憶體裝置的方法
Qiao et al. Realization of Logical NOT Based on Standard DRAM Cells for security-centric Compute-in-Memory applications
US11269720B2 (en) Memory storage apparatus and data access method
WO2024060316A1 (zh) 内建自测试方法和设备
KR101469869B1 (ko) 디지털 신호처리 프로세서 및 데이터 입출력 방법
TWI769080B (zh) 用於同步動態隨機存取記憶體之控制模組及其控制方法
TWI699776B (zh) 記憶體儲存裝置及資料存取方法
WO2024016426A1 (zh) 存储芯片的测试方法、装置、设备及存储介质
CN110390976B (zh) 存储器装置及其数据更新方法
TW202536860A (zh) 半導體記憶裝置及其控制方法
TW202343463A (zh) 電路模擬方法、測試裝置、電子設備及介質
TWI553463B (zh) 記憶體裝置及其控制方法
CN120496600A (zh) 存储器结构、刷新方法及存储器