[go: up one dir, main page]

TWI864641B - 多叢集系統以及多叢集系統控制方法 - Google Patents

多叢集系統以及多叢集系統控制方法 Download PDF

Info

Publication number
TWI864641B
TWI864641B TW112110328A TW112110328A TWI864641B TW I864641 B TWI864641 B TW I864641B TW 112110328 A TW112110328 A TW 112110328A TW 112110328 A TW112110328 A TW 112110328A TW I864641 B TWI864641 B TW I864641B
Authority
TW
Taiwan
Prior art keywords
processor
storage device
read
cluster
cluster system
Prior art date
Application number
TW112110328A
Other languages
English (en)
Other versions
TW202439133A (zh
Inventor
戴昌憲
黃永儒
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW112110328A priority Critical patent/TWI864641B/zh
Priority to US18/523,905 priority patent/US12366991B2/en
Publication of TW202439133A publication Critical patent/TW202439133A/zh
Application granted granted Critical
Publication of TWI864641B publication Critical patent/TWI864641B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4405Initialisation of multiprocessor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Multi Processors (AREA)

Abstract

一種多叢集系統,包含:一第一叢集,包含一第一處理器以及一第二處理器;一第二叢集,包含一第三處理器以及一第四處理器;以及一儲存系統,包含一第一儲存裝置,第一儲存裝置包含一第一埠以及一第二埠。第一處理器耦接第一儲存裝置的第一埠而第三處理器耦接第一儲存裝置的第二埠,且第一處理器以及第三處理器可讀取第一儲存裝置中儲存在同一位址的資訊。

Description

多叢集系統以及多叢集系統控制方法
本發明有關於多叢集系統,特別有關於可讓不同叢集中的處理器讀取同一個儲存裝置以節省等待時間的多叢集系統
在現代電腦中,常常會使用叢集(cluster)來加快資料處理速度。叢集通常包含至少一匯流排以及複數個處理器,因此可以讓不同處理器同時處理不同的工作(task),來增加電腦的整體處理速度。在多叢集系統中,若要進行開機動作時,通常是讓不同處理器依序的進行其開機動作。如此會需要較長的開機時間。若要更新不同處理器的韌體,通常也是讓不同處理器依序的進行其更新動作。如此會需要較長的韌體更新時間。隨著電腦所使用的作業系統的進步和複雜化,所須更新的韌體也越多,因此也會需要更長的韌體更新時間。如此會讓電腦延遲的狀況更加明顯。
本發明一目的為提供一種可改善延遲問題的多叢集系統。
本發明一實施例提供了一種多叢集系統,包含:一第一叢集,包含一第一處理器以及一第二處理器;一第二叢集,包含一第三處理器以及一第四 處理器;以及一儲存系統,包含一第一儲存裝置,該第一儲存裝置包含一第一埠以及一第二埠。該第一處理器耦接該第一儲存裝置的該第一埠而該第三處理器耦接該第一儲存裝置的該第二埠,且該第一處理器以及該第三處理器可讀取該第一儲存裝置中儲存在同一位址的資訊。
根據前述實施例,可讓不同叢集中的不同處理器同時讀取同一儲存裝置中的相同資訊,因此可改善習知技術中輪流讀取所發生的延遲問題。
100、500:多叢集系統
B_1:匯流排
B_2:匯流排
CL_1:第一叢集
CL_2:第二叢集
P_1:第一處理器
P_2:第二處理器
P_3:第三處理器
P_4:第四處理器
ST_1:第一儲存裝置
ST_2:第二儲存裝置
第1圖繪示了根據本發明一實施例的多叢集系統的方塊圖。
第2圖繪了根據本發明一實施例的,第1圖所示的儲存裝置之較詳細結構的方塊圖。
第3圖、第4圖繪示了根據本發明不同實施例的多叢集系統的方塊圖。
第5圖、第6圖以及第7圖繪示了根據本發明不同實施例的,包含多個儲存裝置之多叢集系統的方塊圖。
第8圖繪示了根據本發明不同實施例的多叢集系統控制方法的流程圖。
以下將以多個實施例來描述本發明的內容,還請留意,在以下實施例中,是以分別包含了兩處理器的兩叢集來做說明,以及包含了一個或兩個儲存裝置的儲存系統來做說明。然而,本發明所提供的多叢集系統可以包含其他數目的叢集、處理器或儲存裝置。
第1圖繪示了根據本發明一實施例的多叢集系統100的方塊圖。如第1圖所示,多叢集系統包含一第一叢集CL_1以及一第二叢集CL_2。第一叢集CL_1 包含一第一處理器P_1、一第二處理器P_2以及一匯流排B_1。第二叢集CL_2包含一第三處理器P_3、一第四處理器P_4以及一匯流排B_2。在一實施例中,第一處理器P_1、第二處理器P_2、第三處理器P_3以及第四處理器P_4為CPU(Central Processing Unit,中央處理器),但也可以是其他處理器。在一實施例中,第一處理器P_1以及第三處理器P_3為主(primary)處理器,用以分別分配工作給第二處理器P_2以及第四處理器P_4。
多叢集系統100更包含一儲存系統,其包含至少一儲存裝置。在第1圖的實施例中,儲存系統僅包含一第一儲存裝置ST_1,其可為一SRAM或是其他記憶體。第一儲存裝置包含一第一埠(Port)以及一第二埠。第一處理器P_1透過匯流排B_1耦接第一儲存裝置ST_1的第一埠而第三處理器P_3透過匯流排B_2耦接儲存裝置ST_1的第二埠。且第一處理器P_1以及第三處理器P_3可讀取第一儲存裝置ST_1中儲存在同一位址的資訊。易而言之,第一處理器P_1以及第三處理器P_3可讀取第一儲存裝置ST_1中的同一筆資訊。在一實施例中,第一處理器P_1以及第三處理器P_3不同時讀取儲存裝置ST_1中的同一筆資訊。在另一實施例中,第一處理器P_1以及第三處理器P_3讀取第一儲存裝置ST_1中的同一筆資料的時間部份重疊(即部份讀取動作重疊)或全部重疊(即同時讀取)。第一處理器P_1以及第三處理器P_3所讀取的第一儲存裝置ST_1中的資訊可以為各種類型的資訊。在第1圖的實施例中,第一儲存裝置ST_1儲存了開機(boost)程式BP。第一處理器P_1以及第三處理器P_3可讀取第一儲存裝置ST_1中所儲存的開機程式BP,以進行多叢集系統100的開機動作。在第1圖的實施例以及底下的實施例中,第一處理器P_1以及第三處理器P_3外的其他處理器也可進行跟第一處理器P_1以及第三處理器P_3一樣的動作。
第2圖繪了根據本發明一實施例的,第1圖所示的第一儲存裝置ST_1之較詳細結構的方塊圖。如第1圖所示,第一儲存裝置ST_1包含一第一埠Por_1 以及一第二埠Por_2。第一埠Por_1可接收來自第一處理器P_1的時脈訊號CLK_1、寫入位址WR_A1、讀取位址RD_A1,以及欲寫入的資料WRD_1。此外,第一埠Por_1可輸出第一處理器P_1欲讀取的資料RDD_1。第二埠Por_2可接收來自第三處理器P_3的時脈訊號CLK_2、寫入位址WR_A2、讀取位址RD_A2,以及欲寫入的資料WRD_2。此外,第二埠Por_2可輸出第三處理器P_3欲讀取的資料RDD_2。
如前所述,第一處理器P_1和第三處理器P_3可讀取第一儲存裝置ST_1中相同位址的資訊。因此,讀取位址RD_A1、RD_A2可以是相同的但也可以是不同的,而資料RDD_1、RDD_2可以是相同的但也可以是不同的。且在一實施例中,第一處理器P_1和第三處理器P_3可寫入第一儲存裝置ST_1中相同位址的資訊。因此,寫入位址WR_A1、WR_A2可以是相同的但也可以是不同的,而資料WRD_1、WRD_2可以是相同的但也可以是不同的。
如前所述,第一儲存裝置ST_1中所包含的資訊可以是各種不同的資訊。第3圖、第4圖繪示了根據本發明不同實施例的多叢集系統的方塊圖。在第3圖的實施例中,第一儲存裝置ST_1包含第一確認資訊Che_1以及第一韌體Fir_1。第一處理器P_1以及第三處理器P_3可讀取第一確認資訊Che_1來確認第一韌體Fir_1是否對應第一處理器P_1或第三處理器P_3。舉例來說,第一處理器P_1可以根據第一確認資訊Che_1來確認第一韌體Fir_1是否為第一處理器P_1要更新的韌體。若是則第一處理器P_1會讀取第一韌體Fir_1並更新,若否則第一處理器P_1不會讀取第一韌體Fir_1。在一實施例中,第一處理器P_1為主處理器,且第一處理器P_1根據第一確認資訊Che_1判斷第一韌體Fir_1是否為第二處理器P_2要更新的韌體,則第一處理器P_1會通知第二處理器P_2讀取第一韌體Fir_1並更新。第三處理器P_3的動作可跟第一處理器P_1一樣,故在此不再贅述。
在第4圖的實施例中,第一儲存裝置ST_1包含壓縮資料D_CP以及未壓縮資料D_NCP。未壓縮資料D_NCP為壓縮資料D_CP解壓縮後的資料。也就是 說,將未壓縮資料D_NCP壓縮後即產生壓縮資料D_CP。因此,在第4圖的實施例中,可透過一壓縮器將未壓縮資料D_NCP壓縮後產生壓縮資料D_CP,然後將壓縮資料D_CP以及未壓縮資料D_NCP儲存在第一儲存裝置ST_1。第一處理器P_1以及第三處理器P_3可讀取壓縮資料D_CP並對其解壓縮產生解壓縮資料。此處的解壓縮資料之內容可與未壓縮資料D_NCP相同,但也有可能因為壓縮/解壓縮演算法的關係會有部份內容不同。
第一處理器P_1以及第三處理器P_3可分別確認解壓縮資料是否對應第二處理器P_2以及第四處理器P_4,以分別控制第二處理器P_2以及第四處理器P_4讀取第一儲存裝置ST_1中的未壓縮資料D_NCP。舉例來說,第一處理器P_1讀取壓縮資料D_CP並對其解壓縮產生解壓縮資料後,會判斷解壓縮資料是否為第二處理器P_2可讀取或欲讀取的資料,若是則通知第二處理器P_2讀取未壓縮資料D_NCP,若否則不讓第二處理器P_2讀取未壓縮資料D_NCP。同樣的,第三處理器P_3可讀取壓縮資料D_CP並對其解壓縮產生解壓縮資料後,判斷解壓縮資料是否為第四處理器P_4可讀取或欲讀取的資料,若是則通知第四處理器P_4讀取未壓縮資料D_NCP,若否則不讓第四處理器P_4讀取未壓縮資料D_NCP。藉由這樣的做法,可以讓部份處理器讀取資料量較少的壓縮資料D_CP,且可避免其他處理器讀取不需要的未壓縮資料D_NCP。如此可減少多叢集系統100存取資料的使用頻寬,也可增加多叢集系統100的處理速度。
在前述實施例中,多叢集系統100僅包含一個儲存裝置,然而本發明所提供的多叢集系統也可包含多個儲存裝置。第5圖、第6圖以及第7圖繪示了根據本發明不同實施例的,包含多個儲存裝置之多叢集系統的方塊圖。在第5圖、第6圖以及第7圖的實施例中,除了第一儲存裝置ST_1外,儲存系統更包含一第二儲存裝置ST_2。第二儲存裝置ST_2包含一第一埠以及一第二埠,第一處理器耦接第二儲存裝置ST_2的第一埠而第三處理器P_3耦接第二儲存裝置ST_2的第 二埠。且第一處理器P_1以及第三處理器P_3可讀取第二儲存裝置ST_2中儲存在同一位址的資訊。也就是說,第二儲存裝置ST_2可具有第一儲存裝置ST_1的結構和動作。
在第5圖、第6圖以及第7圖的實施例中,前述實施例內儲存在第一儲存裝置ST_1的資訊可以分散在第一儲存裝置ST_1和第二儲存裝置ST_2。第5圖的實施例對應第1圖的實施例。在第1圖的實施例中,第一儲存裝置ST_1儲存了開機程式BP。而在第5圖的實施例中,第一儲存裝置ST_1包含一機程式BP的啟動碼BC且第二儲存裝置ST_2包含開機動作所須的開機資料BD,第一處理器P_1以及第三處理器P_3可讀取第一儲存裝置ST_1中的啟動碼BC以及第二儲存裝置ST_2中相對應的開機資料BD來進行開機動作。
第6圖的實施例對應第3圖的實施例。在第3圖的實施例中,第一儲存裝置ST_1儲存了第一確認資訊Che_1以及第一韌體Fir_1。而在第6圖的實施例中,第一確認資訊Che_1以及第一韌體Fir_1是分散在第一儲存裝置ST_1以及第二儲存裝置ST_2內。與第3圖的實施例類似,在第6圖的實施例中,第一處理器P_1以及第三處理器P_3可讀取第一儲存裝置ST_1中的第一確認資訊Che_1來確認第二儲存裝置ST_2中的第一韌體Fir_1是否對應第一處理器P_1或第三處理器P_3。舉例來說,第一處理器P_1可以根據第一確認資訊Che_1來確認第一韌體Fir_1是否為第一處理器P_1要更新的韌體。若是則第一處理器P_1會讀取第一韌體Fir_1並更新,若否則第一處理器P_1不會讀取第一韌體Fir_1。在一實施例中,若第一處理器P_1為主處理器,且第一處理器P_1根據第一確認資訊Che_1判斷第一韌體Fir_1是否為第二處理器P_2要更新的韌體,則第一處理器P_1會通知第二處理器P_2讀取第一韌體Fir_1並更新。第三處理器P_3的動作可跟第一處理器P_1一樣,故在此不再贅述。
在第7圖的實施例中,第一儲存裝置ST_1以及第二儲存裝置ST_2儲存 了不同組的確認資訊以及韌體。詳細言之,第一儲存裝置ST_1儲存了第一確認資訊Che_1以及第一韌體Fir_1,而第二儲存裝置ST_2儲存了第二確認資訊Che_2以及第二韌體Fir_2。第7圖中根據第一儲存裝置ST_1以及第二儲存裝置ST_2中的確認資訊判斷韌體的動作與第3圖中的根據第一儲存裝置ST_1中的確認資訊判斷韌體的動作相同,故在此不再贅述。不同組的確認資訊以及韌體可以對應於和處理器耦接的不同裝置,或是對應於和處理器耦接的相同裝置的不同動作。舉例來說,若第7圖的多叢集系統500使用在車輛上,則不同組的確認資訊以及韌體可分別對應車燈和空調,或是分別對應速度控制系統的加速機制和減速機制。
根據前述實施例,可得到一種多叢集系統控制方法,使用在包含一第一叢集以及一第二叢集(例如前述實施例中的第一叢集CL_1以及第二叢集CL_2)的一多叢集系統。第一叢集包含一第一處理器以及一第二處理器(例如前述實施例中的第一處理器P_1和第二處理器P_2)而第二叢集包含一第三處理器以及一第四處理器(例如前述實施例中的第三處理器P_3和第四處理器P_4)。
第8圖繪示了根據本發明不同實施例的多叢集系統控制方法的流程圖,其包含以下步驟:
步驟801
使第一處理器耦接一第一儲存裝置(例如前述實施例中的第一儲存裝置ST_1)的一第一埠。
步驟803
使第三處理器耦接第一儲存裝置的一第二埠。
步驟805
以第一處理器以及第三處理器讀取第一儲存裝置中儲存在同一位址的資訊。
其他步驟已詳細於前述實施例,故在此不再贅述。
根據前述實施例,可讓不同叢集中的不同處理器同時讀取同一儲存裝置中的相同資訊,因此可改善習知技術中輪流讀取所發生的延遲問題。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:多叢集系統
B_1:匯流排
B_2:匯流排
CL_1:第一叢集
CL_2:第二叢集
P_1:第一處理器
P_2:第二處理器
P_3:第三處理器
P_4:第四處理器
ST_1:第一儲存裝置

Claims (10)

  1. 一種多叢集系統,包含:一第一叢集,包含一第一處理器以及一第二處理器;一第二叢集,包含一第三處理器以及一第四處理器;以及一儲存系統,包含一第一儲存裝置,該第一儲存裝置包含一第一埠以及一第二埠;其中該第一處理器耦接該第一儲存裝置的該第一埠而該第三處理器耦接該第一儲存裝置的該第二埠,且該第一處理器以及該第三處理器可讀取該第一儲存裝置中儲存在同一位址的資訊。
  2. 如請求項1所述的多叢集系統,其中該第一儲存裝置包含一開機程式,該第一處理器以及該第三處理器可讀取該開機程式來進行開機動作。
  3. 如請求項1所述的多叢集系統,其中該第一儲存裝置包含第一確認資訊以及第一韌體,該第一處理器以及該第三處理器可讀取該第一確認資訊來確認該第一韌體是否對應該第一處理器或該第三處理器。
  4. 如請求項1所述的多叢集系統,其中該第一儲存裝置包含壓縮資料以及未壓縮資料,該未壓縮資料為該壓縮資料解壓縮後的資料,該第一處理器以及該第三處理器可讀取該壓縮資料並對其解壓縮產生解壓縮資料,該第一處理器以及該第三處理器更分別確認該解壓縮資料是否對應該第二處理器以及該第四處理器,以分別控制該第二處理器以及該第四處理器讀取該未壓縮資料。
  5. 如請求項1所述的多叢集系統,該儲存系統更包含一第二儲存裝置,該第一處理器以及該第三處理器分別耦接該第二儲存裝置的不同埠,且該第一處理器以及該第三處理器可讀取該第二儲存裝置中儲存在同一位址的資訊。
  6. 如請求項5所述的多叢集系統,其中該第一儲存裝置包含一開機程式的啟動碼且該第二儲存裝置包含開機動作所須的開機資料,該第一處理器以及該第三處理器可讀取該啟動碼以及該開機資料來進行開機動作。
  7. 如請求項5所述的多叢集系統,其中該第一儲存裝置包含第一確認資訊而該第二儲存裝置包含第一韌體,該第一處理器以及該第三處理器可讀取該第一確認資訊來確認該第一韌體是否對應該第一處理器或該第三處理器。
  8. 如請求項5所述的多叢集系統,其中該第一儲存裝置包含第一確認資訊以及第一韌體,該第二儲存裝置包含第二確認資訊以及第二韌體,該第一處理器以及該第三處理器可讀取該第一確認資訊來確認該第一韌體是否對應該第一處理器或該第三處理器,且該第一處理器以及該第三處理器可讀取該第二確認資訊來確認該第二韌體是否對應該第一處理器或該第三處理器。
  9. 如請求項1所述的多叢集系統,其中該第一處理器以及該第三處理器讀取該第一儲存裝置中儲存在同一位址的資訊的時間部分相同或全部相同。
  10. 一種多叢集系統控制方法,使用在包含一第一叢集以及一第二叢集的一多叢集系統,該第一叢集包含一第一處理器以及一第二處理器而該第二叢集包含一第三處理器以及一第四處理器,該多叢集系統控制方法包含:(a)使該第一處理器耦接一第一儲存裝置的一第一埠;(b)使該第三處理器耦接該第一儲存裝置的一第二埠;以及(c)以該第一處理器以及該第三處理器讀取該第一儲存裝置中儲存在同一位址的資訊。
TW112110328A 2023-03-21 2023-03-21 多叢集系統以及多叢集系統控制方法 TWI864641B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112110328A TWI864641B (zh) 2023-03-21 2023-03-21 多叢集系統以及多叢集系統控制方法
US18/523,905 US12366991B2 (en) 2023-03-21 2023-11-30 Multi-cluster system and multi-cluster system control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112110328A TWI864641B (zh) 2023-03-21 2023-03-21 多叢集系統以及多叢集系統控制方法

Publications (2)

Publication Number Publication Date
TW202439133A TW202439133A (zh) 2024-10-01
TWI864641B true TWI864641B (zh) 2024-12-01

Family

ID=92803594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112110328A TWI864641B (zh) 2023-03-21 2023-03-21 多叢集系統以及多叢集系統控制方法

Country Status (2)

Country Link
US (1) US12366991B2 (zh)
TW (1) TWI864641B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140006714A1 (en) * 2012-06-29 2014-01-02 Naveen Cherukuri Scalable coherence for multi-core processors
US20180300181A1 (en) * 2017-04-17 2018-10-18 Wave Computing, Inc. Reconfigurable processor fabric implementation using satisfiability analysis
US20190108144A1 (en) * 2016-03-30 2019-04-11 Oracle International Corporation Mutual exclusion in a non-coherent memory hierarchy
TWI743715B (zh) * 2020-03-24 2021-10-21 瑞昱半導體股份有限公司 用來針對非揮發性記憶體進行資訊保護的方法及設備

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7908470B1 (en) * 2006-10-31 2011-03-15 Hewlett-Packard Development Company, L.P. Multi-processor computer with plural boot memories
WO2010010723A1 (ja) 2008-07-22 2010-01-28 トヨタ自動車株式会社 マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法
KR20100041309A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 각 프로세서들의 어플리케이션 기능을 모두 활용 가능한 멀티 프로세서 시스템
WO2014190486A1 (zh) * 2013-05-28 2014-12-04 华为技术有限公司 支持多核架构下资源隔离的方法及系统
US10180803B2 (en) * 2015-07-28 2019-01-15 Futurewei Technologies, Inc. Intelligent memory architecture for increased efficiency
US11714897B2 (en) * 2020-09-02 2023-08-01 Mobileye Vision Technologies Ltd. Secure distributed execution of jobs
EP4145265A3 (en) * 2021-09-01 2023-03-15 Nyriad Inc. Storage system
US20230401340A1 (en) * 2022-06-14 2023-12-14 Hewlett-Packard Development Company, L.P. Application-specific integrated circuit (asic) with one-time programmable (otp) bits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140006714A1 (en) * 2012-06-29 2014-01-02 Naveen Cherukuri Scalable coherence for multi-core processors
US20190108144A1 (en) * 2016-03-30 2019-04-11 Oracle International Corporation Mutual exclusion in a non-coherent memory hierarchy
US20180300181A1 (en) * 2017-04-17 2018-10-18 Wave Computing, Inc. Reconfigurable processor fabric implementation using satisfiability analysis
TWI743715B (zh) * 2020-03-24 2021-10-21 瑞昱半導體股份有限公司 用來針對非揮發性記憶體進行資訊保護的方法及設備

Also Published As

Publication number Publication date
TW202439133A (zh) 2024-10-01
US20240319906A1 (en) 2024-09-26
US12366991B2 (en) 2025-07-22

Similar Documents

Publication Publication Date Title
US20020049871A1 (en) Method and system for virtual memory compression in an embedded system
US9098209B2 (en) Communication via a memory interface
US20160283111A1 (en) Read operations in memory devices
US8441495B1 (en) Compression tag state interlock
US8359425B2 (en) Memory control device, memory device, and shutdown control method
US20140047199A1 (en) Memory-Link Compression for Graphic Processor Unit
CN110825419B (zh) 一种固件刷新方法、装置及电子设备和存储介质
US12242725B2 (en) Electronic device and computing system including same
TWI864641B (zh) 多叢集系統以及多叢集系統控制方法
CN103678200A (zh) 数据处理装置、处理数据的方法和计算机可读记录介质
CN111858363B (zh) 栈溢出的识别方法、装置、终端及存储介质
US8909823B2 (en) Data processing device, chain and method, and corresponding recording medium for dividing a main buffer memory into used space and free space
CN116954991A (zh) 数据处理方法、装置、电子设备及可读存储介质
KR100463205B1 (ko) 시퀀셜 버퍼를 내장하여 디에스피의 데이터 억세스 성능을향상시키는 컴퓨터 시스템 및 그 컴퓨터 시스템의 데이터억세스 방법
CN118733513A (zh) 多集群系统
US9122617B2 (en) Pseudo cache memory in a multi-core processor (MCP)
CN112015159B (zh) 一种基于双核mcu的故障记录存储方法及计算机系统
WO2025130367A1 (zh) 用于记录读写操作的方法、装置和计算机系统
CN109727183B (zh) 一种图形渲染缓冲区压缩表的调度方法及装置
WO2004017200A1 (ja) 情報処理方法とその方法を実現するプログラム及び記録媒体
US8510605B2 (en) Computer system inspecting defective cell and control method thereof
CN1326050C (zh) 用于操作具有内部数据高速缓存器的cpu的方法
JP2001184259A (ja) 演算処理装置及び該装置におけるデータ転送方法
US20230401096A1 (en) System for using always in-memory data structures in a heterogeneous memory pool
JP3747213B1 (ja) シーケンシャルromインターフェース対応nand型フラッシュメモリーデバイス及びそのコントローラ