[go: up one dir, main page]

CN1326050C - 用于操作具有内部数据高速缓存器的cpu的方法 - Google Patents

用于操作具有内部数据高速缓存器的cpu的方法 Download PDF

Info

Publication number
CN1326050C
CN1326050C CNB028293541A CN02829354A CN1326050C CN 1326050 C CN1326050 C CN 1326050C CN B028293541 A CNB028293541 A CN B028293541A CN 02829354 A CN02829354 A CN 02829354A CN 1326050 C CN1326050 C CN 1326050C
Authority
CN
China
Prior art keywords
data
external memory
memory
cpu
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028293541A
Other languages
English (en)
Other versions
CN1639693A (zh
Inventor
神子太郎
巴莫德·潘迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1639693A publication Critical patent/CN1639693A/zh
Application granted granted Critical
Publication of CN1326050C publication Critical patent/CN1326050C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

具有处理器1和内部数据高速缓存器7的CPU 3与伪接口13协同操作，所述伪接口13模拟了具有与高速缓存器7相同地址空间的外部存储器17的存在，但不能存储写入其中的数据。按照这种方式，能够对传统的CPU进行操作，而无需对外部存储器进行读/写存取，至少针对其存储地址空间的一部分，因此具有由于更快的存储器存取而得到的更高的性能和降低的外部存储器需求。CPU 3可以是数据处理系统中的CPU芯片组20、21之一，可选地，这些芯片20中的一个或多个能够对外部存储器23进行读/写。

Description

用于操作具有内部数据高速缓存器的CPU的方法
技术领域
本发明涉及使用CPU高速缓存器的方法、执行所述方法的芯片组和包括这些芯片组的装置。
背景技术
通常，作为CPU的CPU集成电路可以使用两种形式的存储器：CPU内的第一存储器(“数据高速缓存器”)和存储在一个或多个存储器芯片上的外部存储器。CPU的处理器能够比外部存储器更快速地存取数据高速缓存器，但数据高速缓存器的容量小于外部存储器，以及针对许多计算，CPU需要外部存储器的全部容量。因此，将数据高速缓存器设置用于存储外部存储器中的数据的副本。于是，处理器可以在其需要复制数据时对数据高速缓存器进行存取，而在其需要未被复制到内部存储器中的数据时，对外部存储器进行存取。
其结构如图1所示，示出了当CPU 3的处理器1需要对具有给定地址的数据进行存取时，其通过确定具有该地址的数据是否被存储在数据高速缓存器7中的高速缓存器控制器5来进行。如果是，则从中读取数据。如果不是，则使用系统总线11，从外部存储器9(可以采用一个或多个存储器芯片的形式)读取数据。当CPU 3从外部存储器9读取数据时，将数据镜像到数据高速缓存器7中，并将跳过从外部存储器9中的相同位置的下一读取存取，代替地，将从数据高速缓存器7中获得数据。当处理器将数据写入数据高速缓存器7中时，通常并不立即将其复制到外部存储器9中，而是在将要替换数据高速缓存器7中的相应数据时，将其写入外部存储器9中。应当注意，如图1所示的系统通常包括地址解码器(未示出)，用于在CPU 3和外部存储器9之间传递信号。采用此地址解码器(未示出)，因为可能会对外部存储器9进行分区，以及由地址解码器定义CPU存储器空间中的地址与外部存储器9中的地址之间的映射。例如，当CPU 3发出写指令时，解码器将CPU的存储器空间中的CPU 3的输出地址转换为已分区外部存储器9中的相应位置的地址。
图2示出了CPU的存储器空间中、如图1所示的系统的存储器地址映射。此存储器的全部对应于外部存储器9中的地址(在解码器所定义的映射下)。地址空间包括由处理器1用作用于执行其操作的读/写存储器的“存储器”部分4(将此存储器空间的变化部分镜像到数据高速缓存器7中)、以及作为执行计算实际上并不需要的存储器区域的“保留”部分6。
发明内容
本发明的目的在于提出一种对存储器进行存取的新的有用方式，以及实现所述方法的芯片组。
本发明基于以下事实：如果只使用存储在数据高速缓存器中的存储器，则能够以更高的性能来实现计算机的处理。例如，在具有几个处理器的系统中，如果这些处理器中的一个或多个只使用其各自内部的数据高速缓存器，将能够改善性能。这种较高的性能可以得自于更快的存储器存取和/或降低的外部存储器需求。
概括地，本发明提出了具有内部数据高速缓存器的CPU与伪接口协同操作，所述伪接口模拟了具有与高速缓存器相同地址空间的外部存储器的存在，但不能存储写入其中的数据。按照这种方式，能够对根据本设计的CPU进行操作，而无需将数据存储在外部存储器中的能力，至少针对其存储地址空间的一部分。
具体地，本发明的第一表述为一种数据处理系统，具有：
至少一个处理器芯片，包括处理器单元和内部数据高速缓存器；以及
伪接口，接收由所述处理器芯片写入其中的数据，并丢弃所述数据。
所述处理器也可以与提供初始化数据高速缓存器的数据的外部存储器芯片相连，例如，通过所述伪接口。
所述至少一个处理器芯片可以是也包括可以访问外部存储存储器的至少一个处理器芯片在内的多个处理器芯片中的一个或多个。
本发明的第二表述为一种操作处理芯片的方法，所述处理芯片具有处理器、内部数据高速缓存器和用于将写指令传输到集成电路之外以更新外部存储器的高速缓存器控制器，所述方法包括丢弃所述写指令，并针对由所述处理器操作的程序代码，设置为只需要所述数据高速缓存器作为存储器。
附图说明
现在，将仅为了示例的目的，参照以下附图，对本发明的实施例进行描述，其中：
图1示意性地示出了已知的数据处理系统；
图2示出了针对如图1所示的系统的地址映射；
图3示意性地示出了根据本发明的数据处理系统；
图4示出了由图3所示的系统所模拟的外部存储器；
图5示出了针对如图3所示的系统的地址映射；以及
图6示出了包括如图3所示的结构的系统。
具体实施方式
实施例如图3所示，其中以相同的参考数字表示与图1所示相同的组件。如图3所示，数据处理系统包括具有内部处理器的CPU处理器芯片3、高速缓存器控制器5和通过系统总线11与伪接口13相连的内部数据高速缓存器7。伪接口13与存储器19和地址解码器15相连。
在初始化阶段，伪接口13将初始化CPU 3所需的数据(包括程序代码)从存储器9读取到数据高速缓存器7的一部分中。
随后，在操作中，处理器1精确地在本系统中进行操作。但是，其运行的程序代码(即在初始化期间从存储器19上载的程序代码)使得处理器1所需的存储器量由数据高速缓存器7提供。高速缓存器控制器5按照传统的方式进行操作，执行对数据高速缓存器7的写操作，并通过向系统总线11传送写操作，试图保持对(实际上并不存在的)外部存储器17的更新，以对数据高速缓存器7中的内容进行镜像。将这些写指令传递给简单地丢弃其所接收到的数据的伪接口13。
地址解码器15按照类似于上述现有技术解码器的方式进行操作，但区别在于，其并不将写/读命令从CPU引导到外部存储器9。伪接口13和解码器15简单地丢弃来自CPU 3的写命令。在伪接口接收到来自CPU 3的读命令的情况下(如在一些实施例中，其可能在初始化过程中进行的那样)，伪接口传送并不依赖于先前已经传送给其的数据的输出，例如，其可以总是输出“0”。在其中可以使用从伪接口13读取的数值将并非从外部存储器19复制的存储器部分初始化为零的数据高速缓存器7的初始化期间，可以是使用此特征。
现在，对从CPU 3的观点来看的情形进行分析。CPU的操作等同于伪接口并不丢弃数据而是作为执行对存储器17的读/写操作的正常接口的情形，伪接口的操作如图3所示：即，并不存储(“N/C”)写入其中的数据，而是在任何读操作中总是输出数值“0”。事实上，此存储器17并不存在，而CPU 3无法“得知”。
由于程序代码是使其只由数据高速缓存器7提供所需的存储器，处理器1按照与运行相同代码的如图1所示的系统精确相同的方式进行操作。但是，图3所示的系统具有需要更少存储器的优点，由于只需要如图3所示的外部存储器19来存储初始化数据，并可以比如图1所示的存储器9更小。
转到图5，示出了针对该系统的地址映射。在这种情况下，CPU 3的存储器空间完全由数据高速缓存器7定义。数据高速缓存器的部分14存储在初始化期间从外部存储器19读取的数据，并且在处理器1的操作期间，不覆写此部分。数据高速缓存器7的第二部分16是处理器1用于执行其计算的读/写区域。数据高速缓存器7的部分18是“保留的”，即在处理器1的操作中未被使用。
应当注意，CPU 3可以是作为数据处理系统的一部分的多个处理单元之一，如图6所示，具有主处理单元20和多个从处理单元21。在这种情况下，一个或多个CPU处理单元(例如，只是主处理单元20)可以具有按照如参照图1所述的传统方法保持更新以镜像该处理单元的内部数据高速缓存器的外部存储器23。其他CPU处理单元(例如，一些或全部从处理单元21)可以如图3所述，即不能将数据存储在外部存储器中，而是代替地只使用其内部数据高速缓存器来执行处理，并向丢弃其写指令的伪接口25传送其写指令。伪接口使用在随后的处理操作期间并不存储数据的一个或多个存储器芯片29来初始化从处理单元21。按照这种方式，改善了系统的整体性能，由于需要更少的读/写存储器23。与此同时，提高了系统的处理速度，由于多个处理器(例如从处理单元21)从不需要等待获得来自外部存储器的数据。
在这种系统中，具有向/从外部存储器23读/写数据的能力的惟一处理器芯片20是需要比其内部数据高速缓存器更大的读/写存储器以执行其任务的处理器芯片，以及写入整个处理芯片组20、21进行操作的程序代码，从而将需要比CPU的内部数据高速缓存器更大的存储器的所有任务都分配给可以访问外部存储器的那些CPU 20。

Claims (4)

1、一种数据处理系统，具有：
至少一个处理器芯片，包括处理器单元和内部数据高速缓存器；以及
接口，所述接口从所述处理器芯片接收数据，并且所述接口丢弃从所述处理器芯片接收到的、要写入到外部存储器的所有数据。
2、根据权利要求1所述的数据处理系统，其特征在于所述接口与存储器相连，在初始化期间，所述接口向所述处理器芯片传递数据。
3、根据权利要求1所述的数据处理系统，其特征在于还包括一个或多个另外的处理芯片，所述处理芯片能够对外部存储器进行读/写访问。
4、一种操作处理芯片的方法，所述处理芯片具有处理器、内部数据高速缓存器和用于将写指令传输到集成电路之外的高速缓存器控制器，所述方法包括丢弃所述写指令，并针对由所述处理器操作的程序代码，设置为只需要所述数据高速缓存器作为存储器。
CNB028293541A 2002-08-05 2002-08-05 用于操作具有内部数据高速缓存器的cpu的方法 Expired - Fee Related CN1326050C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2002/000176 WO2004023312A1 (en) 2002-08-05 2002-08-05 Methods for operating a cpu having an internal data cache

Publications (2)

Publication Number Publication Date
CN1639693A CN1639693A (zh) 2005-07-13
CN1326050C true CN1326050C (zh) 2007-07-11

Family

ID=31974281

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028293541A Expired - Fee Related CN1326050C (zh) 2002-08-05 2002-08-05 用于操作具有内部数据高速缓存器的cpu的方法

Country Status (3)

Country Link
US (1) US7676631B2 (zh)
CN (1) CN1326050C (zh)
WO (1) WO2004023312A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103862B2 (en) * 2008-06-25 2012-01-24 Dell Products L.P. Self test initialization
CN103294613B (zh) * 2013-06-28 2016-02-24 曙光信息产业(北京)有限公司 存储器的访问方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535537A2 (en) * 1991-09-30 1993-04-07 Kabushiki Kaisha Toshiba Computer system with a cache memory
EP0661641A2 (en) * 1993-12-30 1995-07-05 International Business Machines Corporation A computer system
US5692149A (en) * 1995-03-16 1997-11-25 Samsung Electronics Co., Ltd. Block replacement method in cache only memory architecture multiprocessor
US6249851B1 (en) * 1998-08-25 2001-06-19 Stmicroelectronics, Inc. Computer system having non-blocking cache and pipelined bus interface unit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55500695A (zh) * 1978-08-12 1980-09-25
US5157780A (en) * 1990-06-12 1992-10-20 Advanced Micro Devices, Inc. Master-slave checking system
US5809531A (en) * 1992-09-21 1998-09-15 Intel Corporation Computer system for executing programs using an internal cache without accessing external RAM
JPH06137162A (ja) * 1992-10-21 1994-05-17 Sanshin Ind Co Ltd 船外機のエンジン
US5829038A (en) * 1996-06-20 1998-10-27 Intel Corporation Backward inquiry to lower level caches prior to the eviction of a modified line from a higher level cache in a microprocessor hierarchical cache structure
US6216224B1 (en) 1998-06-05 2001-04-10 Micron Technology Inc. Method for read only memory shadowing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535537A2 (en) * 1991-09-30 1993-04-07 Kabushiki Kaisha Toshiba Computer system with a cache memory
EP0661641A2 (en) * 1993-12-30 1995-07-05 International Business Machines Corporation A computer system
US5692149A (en) * 1995-03-16 1997-11-25 Samsung Electronics Co., Ltd. Block replacement method in cache only memory architecture multiprocessor
US6249851B1 (en) * 1998-08-25 2001-06-19 Stmicroelectronics, Inc. Computer system having non-blocking cache and pipelined bus interface unit

Also Published As

Publication number Publication date
US20050235111A1 (en) 2005-10-20
US7676631B2 (en) 2010-03-09
CN1639693A (zh) 2005-07-13
WO2004023312A1 (en) 2004-03-18

Similar Documents

Publication Publication Date Title
CN110895446B (zh) 存储设备以及系统
US20220179792A1 (en) Memory management device
US20120159101A1 (en) Information processing device
US20150261535A1 (en) Method and apparatus for low latency exchange of data between a processor and coprocessor
US11526441B2 (en) Hybrid memory systems with cache management
JP7438246B2 (ja) ハードウェアベースのメモリ圧縮
CN110275840B (zh) 在存储器接口上的分布式过程执行和文件系统
US8185687B2 (en) Semiconductor storage device and method of controlling semiconductor storage device
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
CN117971713B (zh) 访存系统、方法、第一图形处理器、电子设备
US6490668B2 (en) System and method for dynamically moving checksums to different memory locations
CN111742303B (zh) 用于在调试设备时访问元数据的装置和方法
US20060143506A1 (en) RAID storage controller assist circuit, systems and methods
EP3270293B1 (en) Two stage command buffers to overlap iommu map and second tier memory reads
US5842012A (en) Efficient soft reset in a personal computer
JP2013092852A (ja) バス接続回路、半導体装置及びバス接続回路の動作方法
US20250315377A1 (en) Hybrid-paging
CN1326050C (zh) 用于操作具有内部数据高速缓存器的cpu的方法
US20080282054A1 (en) Semiconductor device having memory access mechanism with address-translating function
JP2001134486A (ja) マイクロプロセッサおよび記憶装置
JP6788566B2 (ja) コンピューティングシステム及びその動作方法
US12147364B2 (en) Auxiliary processor and electronic system comprising the same
JP2580263B2 (ja) バッファ記憶装置
JP4431492B2 (ja) 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット
KR100204616B1 (ko) 효율적인 파우어 온 초기화를 갖는 정보 처리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20110415

Owner name: LANTIQ DEUTSCHLAND GMBH

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB

Effective date: 20110415

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINEON TECHNOLOGY AG

CP03 Change of name, title or address

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

TR01 Transfer of patent right

Effective date of registration: 20110415

Address after: German Neubiberg

Patentee after: Lantiq Deutschland GmbH

Address before: German Neubiberg

Patentee before: Infineon Technologies Wireless Solutions Ltd.

Effective date of registration: 20110415

Address after: German Neubiberg

Patentee after: Infineon Technologies Wireless Solutions Ltd.

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

TR01 Transfer of patent right

Effective date of registration: 20180507

Address after: German Neubiberg

Patentee after: LANTIQ BETEILIGUNGS GmbH & Co.KG

Address before: German Neubiberg

Patentee before: Lantiq Deutschland GmbH

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070711

Termination date: 20180805

CF01 Termination of patent right due to non-payment of annual fee