[go: up one dir, main page]

TWI864149B - 形成磁穿隧接面裝置結構的方法 - Google Patents

形成磁穿隧接面裝置結構的方法 Download PDF

Info

Publication number
TWI864149B
TWI864149B TW109137365A TW109137365A TWI864149B TW I864149 B TWI864149 B TW I864149B TW 109137365 A TW109137365 A TW 109137365A TW 109137365 A TW109137365 A TW 109137365A TW I864149 B TWI864149 B TW I864149B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
film stack
gas
chamber
Prior art date
Application number
TW109137365A
Other languages
English (en)
Other versions
TW202125853A (zh
Inventor
鍾文 金
于敏銳
贊道 朴
茫茫 凌
安在洙
正操 殷
史林尼法斯D 奈馬尼
瑪亨德拉 帕卡拉
怡利 葉
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202125853A publication Critical patent/TW202125853A/zh
Application granted granted Critical
Publication of TWI864149B publication Critical patent/TWI864149B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本揭示內容的實施例提供了用於在用於MRAM應用的基板上製造磁穿隧接面(MTJ)結構的方法和設備。在一個實施例中,一種用於形成磁穿隧接面(MTJ)裝置結構的方法包括以下步驟:在處理腔室中透過離子束蝕刻處理實行圖案化處理,以圖案化設置在基板上的膜堆疊,其中膜堆疊包括參考層、穿隧阻障層、和自由層,以及判定針對圖案化處理的終點。

Description

形成磁穿隧接面裝置結構的方法
本揭示內容的實施例涉及用於製造在磁阻隨機存取記憶體(MRAM)應用中使用的結構的方法。更具體地,本揭示內容的實施例涉及用於製造用於MRAM應用的磁穿隧接面結構的方法。
磁阻隨機存取記憶體(MRAM)是一種記憶體裝置,其中包含MRAM單元的陣列,此等MRAM單元使用其電阻值而非電荷儲存資料。通常,每個MRAM單元包括磁穿隧接面(MTJ)結構。MTJ結構可以具有可調整的電阻,以表示邏輯狀態「0」或「1」。MTJ結構通常包括磁性層的堆疊,此磁性層的堆疊具有一種配置,其中兩個鐵磁性層被薄的非磁性介電質(例如絕緣穿隧層)隔開。利用頂部電極和底部電極來夾住MTJ結構,從而電流可以在頂部電極和底部電極之間流動。
一個鐵磁性層,例如參考層,以具有固定方向的磁化為特徵。另一個鐵磁性層,例如儲存層,以磁化的方向隨著寫入裝置,例如透過施加磁場,而變化為特徵。在一些裝置中,絕緣體材料如介電氧化物層,可以形成為夾在鐵磁性層之間的薄穿隧阻障層。這些層通常被順序地沉積為覆蓋的毯膜。隨後透過各種蝕刻處理將鐵磁性層和絕緣體材料圖案化,在蝕刻處理中部分地或全部地去除一或多層,以形成裝置特徵。
當參考層和儲存層的各自磁化反平行時,磁穿隧接面的電阻高,具有對應於高邏輯狀態「1」的電阻值Rmax 。另一方面,當各個磁化平行時,磁穿隧接面的電阻低,即具有對應於低邏輯狀態「0」的電阻值Rmin 。透過將MRAM單元的電阻值與參考電阻值Rref 進行比較來讀取MRAM單元的邏輯狀態,參考電阻值Rref源自參考單元或一組參考單元,並表示介於高邏輯狀態「1」和低邏輯狀態「0」的電阻值之間的中間電阻值。
在製造磁穿隧接面(MTJ)結構時,需要堆疊多種材料。但是,這樣的材料可能具有不同的膜特性,導致不良的界面控制和管理,並最終在隨後的製造處理中導致鐵磁性層的膜剝離或損壞的膜結構。不良的界面控制可能會導致膜黏接結構或性能以不良方式形成,例如膜層的不足的結晶,從而導致裝置無法達到其預期效能。
因此,在本領域中需要用於製造用於MRAM應用的MTJ結構的改進的方法和設備。
本揭示內容的實施例提供了用於在用於MRAM應用的基板上製造和圖案化磁穿隧接面(MTJ)結構的方法和設備。在一個實施例中,一種用於形成磁穿隧接面(MTJ)裝置結構的方法包括以下步驟:在處理腔室中透過離子束蝕刻處理實行圖案化處理,以圖案化設置在基板上的膜堆疊,其中膜堆疊包括參考層、穿隧阻障層、和自由層,以及判定針對圖案化處理的終點。
在另一實施例中,一種用於形成磁穿隧接面(MTJ)裝置結構的方法包括以下步驟:在處理腔室中透過離子束蝕刻處理來圖案化設置在基板上的膜堆疊,其中膜堆疊包括參考層、穿隧阻障層、和自由層,以及透過處理腔室中的終點檢測器判定終點。
在又另一實施例中,一種用於形成磁穿隧接面(MTJ)裝置結構的方法包括以下步驟:在處理腔室中透過離子束蝕刻處理來圖案化設置在基板上的膜堆疊,其中膜堆疊包括參考層、穿隧阻障層、和自由層,透過處理腔室中的光放射光譜儀判定終點,以及在圖案化的膜堆疊上形成鈍化層。
為了便於理解,在可能的情況下,已使用相同的元件符號來表示圖中共同的相同元件。可設想,在一個實施例中揭示的元件可以有利地利用於其他實施例上,而無需特別說明。
然而,應當注意,隨附圖式僅示出本揭示內容的典型實施例,且因此不應將其視為限制其範圍,因為本揭示內容可承認其他等效的實施例。
100:處理腔室
20:處理腔室
30:處理腔室
101:處理區域
103:基板
105:電極
111:離子源
112:處理氣體入口
114:柵欄
116:離子束
120:腔室主體
122:基板支撐組件
124:氣體入口
125:腔室主體
131:電壓功率產生器
136:箭頭
138:箭頭
140:箭頭
199:終點檢測器
200:蝕刻腔室
202:電漿反應器
204:電漿
206:源反應器
208:氣源
214:電漿電源
215:氣體注入系統
216:偏壓供應
218:提取板
220:離子束
222:基板
224:基板台
225:箭頭
226:箭頭
228:加熱器
262:平面
277a:氣孔
277b:氣孔
282:氣體歧管
286:氣體供應管線
288:氣源
292:表面
295:支撐臂
297:驅動機構
298:控制器
299:終點檢測器
300:處理腔室
301:基板
302:腔室主體
303:基板
304:蓋
306:內部空間
308:側壁
310:底部
314:內表面
318:內襯墊
326:排氣口
328:泵系統
330:噴頭組件
332':入口
332":入口
334:內部區域
336:外部區域
338:通道
340:光學監控系統
341:匹配網路
342:窗
343:RF源功率
348:基板支撐底座組件
350:控制器
352:CPU
354:記憶體
356:支持電路
358:氣體控制板
362:裝配板
364:基座
366:靜電吸盤
368:導管
370:導管
372:流體源
374:隔離器
376:加熱器
377:遠端電漿源
378:電源
380:夾持電極
382:吸附電源
384:RF偏壓電源
386:RF偏壓電源
388:匹配電路
389:偏壓電源
390:溫度感測器
392:溫度感測器
399:終點檢測器
400:群集處理系統
401:計算裝置
402:工廠介面
404:處理平台
406A:FOUP
406B:FOUP
408:對接站
410:計量系統
414:工廠介面機器人
416:葉片
418:計量站
420:處理腔室
422:裝載閘腔室
424:基板
426:端部
428:處理腔室
430:真空機器人
434:葉片
436:傳送腔室
438:中央處理單元
440:記憶體
442:支持電路
444:系統控制器
500:處理
502:操作
504:操作
506:操作
508:操作
510:操作
512:操作
602:基板
604a:互連結構
604b:互連結構
605:絕緣結構
606:自旋軌道力矩層
608:自由層
610:穿隧阻障層
612:參考層
613:硬遮罩層
614:硬遮罩層
616:硬遮罩層
618:間隔層
622:鈍化層
622a:側壁部分
622b:頂部部分
622c:底部部分
625:表面
627:表面
629:氧化的自由層
650:膜堆疊
655:磁穿隧接面結構
為了可以詳細了解本揭示內容的上述特徵的方法,本揭示內容的更具體的描述,簡要概述於上,可參照實施例,其中一些實施例描繪在隨附圖式中。
圖1描繪了用於實踐本揭示內容的一個實施例的處理腔室的一個實施例;圖2描繪了用於實踐本揭示內容的一個實施例的設備腔室;圖3描繪了用於實踐本揭示內容的一個實施例的處理腔室的一個實施例; 圖4描繪了用於實踐本揭示內容的一個實施例的群集處理系統的另一實施例;圖5描繪了說明根據本揭示內容的一個實施例的用於製造磁穿隧接面(MTJ)結構以及後端互連結構的方法的流程圖;圖6A-6G是在圖5的方法的各個階段的基板的橫截面圖;和圖7是形成在基板上的磁穿隧接面(MTJ)結構的另一範例的截面圖。
本揭示內容的實施例通常提供用於形成和圖案化設置在用於MRAM應用的基板上的MTJ結構的設備和方法。本揭示內容的實施例可以用於合適的MRAM應用。在一個實施例中,可以透過配備有終點檢測器的蝕刻腔室來圖案化MTJ結構。這種終點檢測器可以檢測在圖案化/蝕刻處理中釋放的某些物質或離子。因此,透過在圖案化/蝕刻處理中檢測到的某些物質的出現,可以判定終點,從而消 除了由於過度蝕刻而對下面或相鄰層造成損壞的可能性。因此,當製造MTJ結構時,可以獲得精確的蝕刻/圖案化控制。
圖1示意性地示出了可以用於實施根據本揭示內容的處理的離子束處理腔室100。離子束處理腔室100包括耦接至腔室主體125的離子源111。在腔室主體120中界定處理區域101。
在一個實例中,可經由經由處理氣體入口112供應至離子源111的處理氣體(或氣體混合物)的電感或電容耦合RF激發而在離子源111中產生電漿。可以將電壓施加到柵欄114,以從離子源111內形成的電漿形成準直的離子束116。
氣體入口124可以形成在腔室主體125中,氣體入口124被配置以向處理區域101供應不同類型的處理氣體。處理區域101包括基板支撐組件122。基板支撐組件122用於在處理期間支撐基板103。基板支撐組件122可包括用於在處理期間保持基板103的靜電吸盤(ESC)。靜電吸盤(ESC)使用靜電吸引力將基板103固定在基板支撐組件122上。ESC包括嵌入在介電主體內的吸附電極105。電壓功率產生器131耦接到基板支撐組件122內的電極105或其他電極。電壓功率產生器131可以根據需要在處理期間和之後促進向電極105提供電壓,以夾持或釋放設置在基板支撐組件122上的基板103。ESC可以根據需要選擇性地包括用於加熱基板的加熱器(未示出)。
基板支撐組件122包括配置以控制基板支撐組件122的運動的平移機構。致動器系統(未示出)亦可用於輔助基板支撐組件122的控制和移動。例如,基板支撐組件122可以沿X-Y方向移動,如箭頭136所示,或者沿Z方向移動,如箭頭138所示。此外,如需要,如箭頭140所示,基板支撐組件122可以垂直或水平旋轉、傾斜、或振盪。應注意,基板支撐組件122可以根據需要順時針或逆時針旋轉、傾斜或、振盪。在一個範例中,基板支撐組件122被樞轉地安裝,使得準直的離子束116相對於基板表面的法線的入射角可以根據需要被原位調節(即,在處理期間,沒有破壞真空的情況下)。
在離子束處理腔室100的操作期間,例如用於蝕刻基板103,可以相對於柵欄114掃描基板支撐組件122。當如此掃描基板103時,由氣體入口124供應的處理氣體可以可控制地透過提取板(未示出)供入。在一個範例中,可將處理氣體直接噴射到基板103上,且在將處理氣體施加到表面上時,將表面定位成與來自提取板的氣孔非常接近(例如5-25毫米)。當處理氣體被基板103的表面接收時,從氣體入口124的氣孔排放的處理氣體相對集中並且不擴散,導致更高的表面覆蓋和更高的氣體表面碰撞率,並因而提供了相對於常規噴頭氣體輸送系統而言,處理氣體的更有效和更有效率的應用。
終點檢測器199可以耦接至射頻電感耦合電漿(RF-ICP)離子源處理腔室100。終點檢測器199可以是 光放射光譜儀(OES)、二次離子質譜儀(SIMS)、信號檢測器、二次離子質譜儀(SIMS)、光學檢測器、其中之組合或與射頻電感耦合電漿(RF-ICP)離子源處理腔室100相關聯的合適的感測器或檢測器,其可用以檢測射頻電感耦合電漿(RF-ICP)離子源處理腔室100中的物質,如內部處理區域101中,例如靠近在離子源處理腔室100中界定的基板的表面。在操作中,終點檢測器199可以將信號發送到圖1中的控制器以進行分析。終點檢測器199檢測基板表面上方的物質的信號,信號可包括某些物質的強度、離子濃度、以及可在處理期間收集的其他合適的信號。控制器接著可以輔助比較和分析在離子源處理腔室100的操作期間接收到的信號,以適當地判定處理的終點。
圖2是處理腔室的另一實施例的截面圖,例如離子束蝕刻腔室200的另一範例,其適合於向基板中提供離子、摻雜劑、或蝕刻劑以與來自基板的材料反應。可以適於與本文揭示的教導一起使用的合適的處理腔室包括,例如可從加州聖克拉拉的應用材料公司獲得的Varian Raptor®系統。
離子束蝕刻腔室200包括電漿反應器202,其可容納電漿204,如圖所示。離子束蝕刻腔室200進一步可進一步包括源反應器206。離子束蝕刻腔室200可包括至少一個氣源208,以向電漿反應器202提供工作氣體(如下所述)。離子束蝕刻腔室200可進一步包括電源,示出為電漿電源214,以產生用以點燃和維持電漿204的功率。電漿 電源214可以是RF電源,電感耦合電漿(ICP)源、電容耦合電漿(CCP)源、螺線管(helicon)源、電子迴旋共振(ECR)源、間接加熱陰極(IHC)源、輝光放電源、或熟習本領域者已知的其他電漿源。離子束蝕刻腔室200可以進一步包括氣體注入系統215,其用於將殘留物去除氣體引入到源反應器206中,如下文進一步描述。
離子束蝕刻腔室200可進一步包括耦接至電漿反應器202的偏壓供應216。偏壓供應216可被配置以在電漿反應器202與設置在源反應器206中的基板台224之間產生電壓差。在圖2的實施例中,偏壓供應216可以相對於地電位正向偏壓電漿反應器202,同時源反應器206以及基板台224保持在地電位。當電漿反應器202中存在電漿204,並且偏壓供應216相對於地電位正向偏壓電漿反應器202時,可以從電漿204中提取包括正離子的離子束220。在離子束蝕刻腔室200的其他實施例中,電漿反應器202可保持在地電位,並且基板222和基板台224可以相對於地電位正向偏壓。
可以透過提取板218提取離子束220,並且可以將離子束220引導到源反應器206中至保持在基板台224上的基板222。在各種實施例中,基板台224可以相對於提取板218移動。例如,基板台224可以在平行於笛卡爾坐標系的Z軸的方向上移動,如箭頭225所示。以此方式,可以改變基板222的表面與提取板218之間的距離。在各種實施例中,基板台224可以被配置為在平行於基板222的平面 262的方向上相對於提取板218掃描基板222。例如,如圖2所示,基板台224可以平行於Y軸垂直移動,如箭頭226所示。如圖2進一步所示,基板台224可包括用於加熱基板222的加熱器228。
根據本揭示內容的各種實施例,離子束蝕刻腔室200的氣源208可以向電漿反應器202供應一或多種饋送氣體,以用於產生電漿204。這樣的饋送氣體可包括氖氣、氙氣、和氬氣。已經發現從由一或多種上述稀有氣體形成的電漿中提取的離子束對於蝕刻包括矽的各種基板材料是有效的。
氣源288可包含一或多種殘留物去除氣體,其選擇是由於其與來自基板222的蝕刻表面292的濺射原子反應的能力,以形成揮發性分子以便隨後從離子束蝕刻腔室200的處理源反應器206中去除。這樣的殘留物去除氣體可包括,但不限於,甲醇、乙醇、異丙醇、丙酮、一氧化碳、二氧化碳、氨、一氧化二氮、乙二醇、氯、氟、三氟化氮和氰化氫。
考慮了氣體注入系統215的實施例,其中提取板218設置有比上述更多或更少數量的氣體分配器(以及相應的凹口和氣體導管)。在離子束蝕刻腔室200的操作期間,例如如圖2所示用於蝕刻佈置在基板台224上的基板222,可以以上述方式相對於提取板218掃描基板台224。例如,可以相對於提取板218垂直地掃描基板台224,以使基板222在投影時暴露於離子束220。當如此掃描基板台 224時,由氣源288供應的殘留物去除氣體可以透過氣體供應管線286和氣體歧管282可控制地供給到提取板218的第一和第二氣體導管。在一個範例中,可以將殘留物去除氣體直接噴射到基板222的移動的表面292上,並且當將殘留物去除氣體施加到表面292時將表面292定位成與氣孔277a、277b緊密接近(例如,5-25毫米)。
由於氣孔277a、277b與基板222的表面292之間的相對短的距離,氣體注入系統215可以相對於常規的噴頭氣體輸送系統以較低的流率和較高的壓力將殘留物去除氣體施加至表面292,其中殘留物去除氣體以距基板顯著的距離(例如25-200毫米)引入至處理腔室中,並在被動沉降到基板的表面之前擴散到整個處理腔室。因此,從氣體注入系統215的氣孔277a、277b排放的殘留物去除氣體在被表面292接收時相對集中並且未擴散,導致更高的表面覆蓋和更高的氣體表面碰撞率,並因而提供了相對於常規噴頭氣體輸送系統而言,殘留物去除氣體的更有效和更有效率的應用。因此,相對於常規的噴頭氣體輸送系統,可以減少處理基板所需的殘留物去除氣體的總量,同時提高殘留物去除氣體的效益。
另外,由於在源反應器206中不需要單獨的噴頭結構,因此與採用常規的噴頭氣體輸送系統的離子束蝕刻腔室200相比,可以使源反應器206更小,且離子束蝕刻腔室200可以具有更小的形狀因子。更進一步地,由於殘留物去除氣體以集中射出的形式從氣孔277a、277b中被直 接排放到基板222的表面292上,因此殘留物去除氣體可以以精確、有針對性的方式,在蝕刻基板222之前、期間、和/或之後施加到表面292上。
終點檢測器299可以耦接至離子束蝕刻腔室200。終點檢測器299可以是光放射光譜儀(OES)、二次離子質譜儀(SIMS)、信號檢測器、光學檢測器、其中之組合,或者與離子束蝕刻腔室相關聯的合適的感測器或檢測器,其可用以檢測離子束蝕刻腔室的物質,例如離子束蝕刻腔室200中所界定的,接近於基板301的表面。在操作中,終點檢測器299可以將信號傳輸到離子束蝕刻腔室200中的控制器298以進行分析。終點檢測器299檢測基板表面上方的物質的信號,信號可包括某些物質的強度、離子濃度、以及可在處理期間收集的其他合適的信號。控制器298可接著幫助比較和分析在離子束蝕刻腔室200的操作期間接收的信號,以適當地判定處理的終點。
離子束蝕刻腔室200可包括控制器298,控制器298可操作地連接至氣源288,用於以預定的(例如,預程式化的)方式控制殘留物去除氣體到提取板218的輸送。例如,控制器298可以可操作地連接到驅動機構297,此驅動機構在基板222的掃描期間驅動基板台224(透過支撐臂295),並且控制器298可以被程式化以協調將殘留物去除氣體輸送到提取板218並因而從氣孔277a,277b中排出殘留物去除氣體,透過基板台224的位置和移動,以期望的方式將殘留物去除氣體輸送到基板222並從終點檢測器 299接收信號/決定/命令。在一個範例中,控制器298可控制輸送到提取板218的殘留物去除氣體的速率,以改變從氣孔277a、277b排放的殘留物去除氣體的壓力。
圖3是處理腔室300的一個範例的截面圖,此處理腔室適於實行圖案化處理以蝕刻設置在基板上的膜堆疊。可以適於與本文揭示的教示一起使用的合適的處理腔室包括,例如,可從加州聖克拉拉的應用材料公司獲得的ENABLER®、SYM3®、或AdvantEdge Mesa®處理腔室。儘管處理腔室300被示出包括能夠實現優異蝕刻效能的複數個特徵,但是可以設想到,其他處理腔室可以適於受益於本文揭示的一或多個發明特徵。
處理腔室300包括包圍內部空間306的腔室主體302和蓋304。腔室主體302通常由鋁、不銹鋼、或其他合適的材料製成。腔室主體302通常包括側壁308和底部310。基板支撐底座進入端口(未示出)通常界定在側壁308中,並且由狹縫閥選擇性地密封,以促進基板303從處理腔室300進入和離開。排氣口326被界定在腔室主體302中,並且將內部空間306耦接至泵系統328。泵系統328通常包括一或多個泵和節流閥,用於排空和調節處理腔室300的內部空間306的壓力。在一個實施中,泵系統328將內部空間306內部的壓力維持在通常在約10mTorr至約500Torr之間的操作壓力下。
蓋304被密封地支撐在腔室主體302的側壁308上。蓋304可以被開啟以允許多量到處理腔室300的內部空 間306。蓋304包括促進光學處理監控的窗342。在一個實施中,窗342由石英或其他合適的材料構成,此材料對於由安裝在處理腔室300外的光學監控系統340所利用的信號是可透射的。
光學監控系統340被定位以透過窗342查看腔室主體302的內部空間306和/或定位於基板支撐底座組件348上的基板303中的至少一者。在一個實施例中,光學監控系統340耦接至蓋304,並促進使用光學計量的整合沉積處理以提供資訊,此資訊使得能進行處理調整以補償進入的基板圖案特徵不一致(例如厚度等),根據需要提供處理狀態監控(例如電漿監控、溫度監控等)。可以從本文中受益的一種光學監控系統是可從加州聖克拉拉的應用材料公司獲得的EyeD®全光譜干涉計量模組。
替代地,光學監控系統340也可用作終點檢測器,例如光放射光譜儀(OES)、二次離子質譜儀(SIMS)、信號檢測器、光學檢測器、其中之組合或與處理腔室300相關聯的合適的感測器或檢測器。終點檢測器可用於檢測處理腔室300中的物質,例如內部空間306中的物質,例如靠近基板303的表面。在操作中,終點檢測器可以將信號發送到控制器,例如圖3中描繪的控制器350,以進行分析。終點檢測器檢測基板表面上方的物質的信號,信號可包括某些物質的強度、離子濃度、以及可在處理期間收集的其他合適的信號。控制器350可接著幫助比較和分析在 處理腔室300的操作期間接收的信號,以適當地判定處理的終點。
在另一實施例中,代替利用光學監控系統340,可以將附加的終點檢測器399耦接至處理腔室300。類似地,如上所述,終點檢測器399可檢測處理腔室300中靠近基板303的表面的物質。在操作中,終點檢測器可以將信號發送到控制器,例如圖3中描繪的控制器350,以進行分析。終點檢測器檢測基板表面上方的物質的信號,信號可包括某些物質的強度、離子濃度、以及可在處理期間收集的其他合適的信號。
氣體控制板358耦接至處理腔室300以向內部空間306提供處理和/或清潔氣體。在圖3所示的範例中,入口332'、332"設置在蓋304中,以允許氣體從氣體控制板358輸送到處理腔室300的內部空間306。在一個實施中,氣體控制板358適於穿過入口332'、332"並進入處理腔室300的內部空間306中而提供氟化處理氣體。在一個實施中,從氣體控制板358提供的處理氣體至少包括氟化氣體、氯、和含碳氣體、氧氣、含氮氣體、和含氯氣體。氟化氣體和含碳氣體的範例包括CHF3、CH2F2、和CF4。其他氟化氣體可包括C2F、C4F6、C3F8、和C5F8中的一或多種。含氧氣體的範例包括O2、CO2、CO、N2O、NO2、O3、H2O等。含氮氣體的範例包括N2、NH3、N2O、NO2等。含氯氣體的範例包括HCl、Cl2、CCl4、CHCl3、 CH2Cl2、CH3Cl等。含碳氣體的合適範例包括甲烷(CH4)、乙烷(C2H6)、乙烯(C2H4)等。
噴頭組件330耦接到蓋304的內表面314。噴頭組件330包括複數個孔,複數個孔允許氣體以預定的分佈在整個在處理腔室300中被處理的基板303的表面上從入口332',332"流過噴頭組件330,進入處理腔室300的內部空間306。
遠端電漿源377可以選擇性地耦接到氣體控制板358,以有助於在進入內部空間306進行處理之前將氣體混合物與遠端電漿解離。RF源功率343透過匹配網路341耦接至噴頭組件330。RF源功率343通常能夠在約50kHz至約200Mhz的範圍內的可調頻率下產生高達約3000W的功率。
噴頭組件330還包括對光學計量信號可透射的區域。光學可透射區域或通道338適合於允許光學監控系統340查看內部空間306和/或定位在基板支撐底座組件348上的基板303。通道338可以是在噴頭組件330中形成或設置的材料、孔、或複數個孔,此材料、孔、或複數個孔基本上可透射由光學監控系統340產生及反射回光學監控系統340的能量的波長。在一個實施例中,通道338包括窗342,以防止氣體通過通道338洩漏。窗342可以是藍寶石板、石英板、或其他合適的材料。窗342可以替代地設置在蓋304中。
在一個實施中,噴頭組件330配置有複數個區域,複數個區域允許分別控制流入處理腔室300的內部空間306的氣體。在圖3所示的範例中,噴頭組件330作為內部區域334和外部區域336,其穿過單獨的入口332'、332"單獨地耦接至氣體控制板358。
基板支撐底座組件348被佈置在氣體分配(噴頭)組件330下方的處理腔室300的內部空間306中。基板支撐底座組件348在處理期間保持基板303。基板支撐底座組件348通常包括穿過其中佈置的複數個升舉銷(未示出),複數個升舉銷被配置成以常規方式從基板支撐底座組件348提升基板303並且便於以機器人(未示出)交換基板303。內襯墊318可以緊密地包圍基板支撐底座組件348的外周。
在一個實施中,基板支撐底座組件348包括裝配板362、基座364、和靜電吸盤366。裝配板362耦接至腔室主體302的底部310,包括用於將諸如流體、電力線、和感測器引線之類的設施引導至基座364和靜電吸盤366的通道。靜電吸盤366包括至少一個電極380,用於將基板303保持在噴頭組件330下方。靜電吸盤366由吸附電源382驅動,以產生將基板303保持在吸盤表面上的靜電力,如常規所知。替代地,可以透過夾持、真空、或重力將基板303保持到基板支撐底座組件348。
基座364或靜電吸盤366中的至少一者可包括至少一個選擇性的嵌入式加熱器376、至少一個選擇性的嵌入式隔離器374和複數個導管368、370,以控制基板支撐底座組件348的橫向溫度分佈。導管368、370流體地耦接到流體源372,流體源372使溫度調節流體從中循環。加熱器376由電源378調節。導管368、370和加熱器376用於控制基座364的溫度,從而加熱和/或冷卻靜電吸盤366,並最終地控制設置在其上的基板303的溫度分佈。可以使用複數個溫度感測器390、392來監控靜電吸盤366和基座364的溫度。靜電吸盤366可進一步包括複數個氣體通道(未示出),例如凹槽,其形成在吸盤366的基板支撐底座支撐表面中並且流體地耦接至傳熱(或背側)氣體例如He的源。在操作中,將背側氣體以受控的壓力提供到氣體通道中,以增強靜電吸盤366與基板303之間的熱傳遞。
在一個實施中,基板支撐底座組件348被配置為陰極並且包括電極380,此電極耦接到複數個RF偏壓電源384、386。RF偏壓電源384、386耦接在設置在基板支撐底座組件348中的電極380與另一電極(諸如噴頭組件330或腔室主體302的頂板(蓋304))之間。RF偏壓功率激發並維持由佈置在腔室主體302的處理區域中的氣體形成的電漿放電。
在第3圖所示的範例中,雙RF偏壓電源384、386透過匹配電路388耦接到設置在基板支撐底座組件348中的電極380。由RF偏壓電源384、386產生的信號透過匹配電路388透過單次饋送傳遞到基板支撐底座組件348以離子化設置在電漿處理腔室300中的氣體混合物,從而提供實行沉積或其他電漿增強的處理所需的離子能量。RF偏壓電源384、386通常能夠產生具有從約50kHz到約200Mhz的頻率以及在約0Watts到約5000Watts之間的功率的RF信號。額外的偏壓電源389可以耦合到電極380以控制電漿的特性。
在一種操作模式中,將基板303設置在電漿處理腔室300中的基板支撐底座組件348上。處理氣體和/或氣體混合物透過噴頭組件330從氣體控制板358引入腔室主體302中。真空泵系統328在去除沉積副產物的同時維持腔室主體302內部的壓力。
控制器350耦接至處理腔室300以控制處理腔室300的操作。控制器350包括中央處理單元(CPU)352、記憶體354、和支持電路356,其用於控制處理序列並調節來自氣體控制板358的氣流。CPU 352可以是可以在工業設置中使用的任何形式的通用電腦處理器。軟體程序可以儲存在記憶體354中,記憶體例如隨機存取記憶體、唯讀記憶體、軟碟或硬碟驅動、或其他形式的數位儲存。支持電路356常規地耦接到CPU 352,並且可包括快取、時鐘電路、輸入/輸出系統、電源等。控制器350與處理腔室300的各個元件之間的雙向通訊透過許多信號電纜進行處理。
圖4是示例性群集處理系統400的示意性頂視圖,此群集處理系統包括併入且整合在其中的處理腔室100、20、30、428、420中的一或多個。在一個實施例中,群集處理系統400可以是可從位於加州聖克拉拉的應 用材料公司購買CENTURA®或ENDURA®整合處理系統。可設想到,其他處理系統(包括來自其他製造商的處理系統)可以適於從本揭示內容中受益。
群集處理系統400包括真空密封的處理平台404、工廠介面402、和系統控制器444。平台404包括複數個處理腔室100、20、30、428、420和至少一個裝載閘腔室422,此裝載閘腔室耦接到真空基板傳送腔室436。在圖4中示出了兩個裝載閘腔室422。工廠介面402透過裝載閘腔室422耦接到傳送腔室436。
在一個實施例中,工廠介面402包括至少一個對接站408和至少一個工廠介面機器人414,以促進基板的傳送。對接站408被配置以接受一或多個前開式晶圓傳送盒(front opening unified pod,FOUP)。在圖4的實施例中示出了兩個FOUP 406A-B。工廠介面機器人414具有佈置在機器人414的一端上的葉片416,此工廠介面機器人被配置以將基板從工廠介面402傳送到處理平台404,以透過裝載閘腔室422進行處理。選擇性地,一或多個計量站418可以連接到工廠介面402的端部426,以促進從FOUP 406A-406B的基板測量。
每個裝載閘腔室422具有耦接到工廠介面402的第一端口和耦接到傳送腔室436的第二端口。裝載閘腔室422耦接到壓力控制系統(未示出),此壓力控制系統抽空並使裝載閘腔室422排氣以促進基板在傳送腔室436的 真空環境和工廠介面402的環境的基本環境(例如,大氣)之間通過。
傳送腔室436具有設置在其中的真空機器人430。真空機器人430具有能夠在裝載閘腔室422、計量系統410、和處理腔室100、20、30、428、420之間傳送基板424的葉片434。
在群集處理系統400的一個實施例中,群集處理系統400可包括處理腔室100、200、300、428、420中的一或多個,其可以是沉積腔室(例如,物理氣相沉積腔室、化學氣相沉積、或其他沉積腔室)、退火腔室(例如,高壓退火腔室、RTP腔室、雷射退火腔室)、蝕刻腔室、清潔腔室、固化腔室、微影蝕刻曝光腔室、或其他類似類型的半導體處理腔室。在群集處理系統400的一些實施例中,處理腔室100、20、30、428、420、傳送腔室436、工廠介面402、和/或至少一個裝載閘腔室422中的一或多個。
系統控制器444耦接到群集處理系統400。系統控制器444,其可包括計算裝置401或者可被包括在計算裝置401內,使用對群集處理系統400的處理腔室100、20、30、428、420的直接控制來控制群集處理系統400的操作。替代地,系統控制器444可控制與處理腔室100、20、30、428、420和群集處理系統400相關聯的電腦(或控制器)。在操作中,系統控制器444亦能夠從各個腔室收集資料和回饋,以最佳化群集處理系統400的效能。
系統控制器444與上述計算裝置401非常相似,通常包括中央處理單元(CPU)438、記憶體440和支持電路442。CPU 438可以是可以在工業設置中使用的任意形式的通用電腦處理器中的一種。支持電路442依常規耦接到CPU 438,並且可以包括快取、時鐘電路、輸入/輸出子系統、電源等。軟體程序將CPU 438轉換為專用電腦(控制器)444。軟體程序也可以由遠離群集處理系統400定位的第二控制器(未示出)儲存和/或執行。
圖5描繪了示出根據本揭示內容的一個實施例的用於在用於MRAM應用的基板上製造MTJ結構的處理500的流程圖。應注意,用於製造MTJ結構的處理500可以用於自旋軌道力矩磁性隨機存取記憶體(SOT MRAM)、自旋轉移力矩磁性隨機存取記憶體(STT MRAM)、和/或混合式(或稱為整合式)自旋軌道力矩磁性自旋轉移力矩磁性隨機存取記憶體(SOT-STT MRAM)應用,特別是用於自旋軌道力矩磁性隨機存取記憶體(SOT MRAM)中。圖6A-6G是在圖5的處理的各個階段處在基板602上形成的MTJ結構的示意性截面圖。經設想可以在合適的處理腔室中實行處理500,例如圖1所示的離子源處理腔室100、圖2所示的離子束蝕刻腔室200、圖3所示的處理腔室300、沉積腔室(未示出)、或合併於圖4所示的群集處理系統400中的包括沉積腔室、圖案化腔室、或其他合適的處理腔室的其他合適的處理腔室。亦應注意,處理500可在合適的處理腔室中實行,包括來自其他製造商的處理腔室。
處理500透過提供基板而在操作502處開始,基板例如具有互連結構的基板602,互連結構,如604a、604b所示,形成在絕緣結構605中,如圖6A所示。互連結構604a、604b和絕緣結構605可以形成在圖4所示的群集處理系統400中所併入的處理腔室的一或多個中。在一個實施例中,互連結構604a、604b、和絕緣結構605可以進一步形成在基底(未示出)上,基底包括金屬或玻璃、矽、介電塊狀材料和金屬合金或複合玻璃、結晶矽(例如,Si <100>或Si <111>)、氧化矽、應變矽、矽鍺、鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓以及圖案化或未圖案化絕緣體上晶圓矽(wafers silicon on insulator,SOI)、碳摻雜的氧化矽、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石。基底可以具有各種尺寸,例如200 mm、300 mm、450 mm、或其他直徑,並且可以是矩形或正方形板。除非另有說明,否則本文描述的範例在具有200 mm直徑、300 mm直徑、或450 mm直徑的基底基板上進行。
絕緣結構605可以包括介電材料,例如SiN、SiCN、SiO2 、SiON、SiC、非晶碳、SiOC或其他合適的低介電常數材料等。互連結構604a、604b包括含金屬的材料,例如鋁、鎢、銅、鎳、鉭、鈦等。在一個範例中,絕緣結構605包括諸如SiOC的低介電常數介電材料,並且互連結構604a、604b包括銅。
在操作504,將膜堆疊650設置在基板602上,如圖6B所示。膜堆疊650可以形成在圖4所示的群集處理系統400中併入的處理腔室的一或多個中。膜堆疊650進一步包括依序形成在基板602上的自旋軌道力矩(SOT)層606、包夾穿隧阻障層610的自由層608和參考層612。接著,在參考層612上形成硬遮罩層614。儘管圖6B-6G中描述的膜堆疊650僅包括五層,但應注意,根據需要,可以在膜堆疊650中進一步形成附加或多個膜層。穿隧阻障層610在穿隧結磁阻(TMR)感測器的情況下可以是氧化物阻障層,或在巨大磁阻(GMR)感測器的情況下可以是導電層。當膜堆疊650被配置以形成TMR感測器時,則穿隧阻障層610可包括MgO、HfO2 、TiO2 、TaOx 、Al2 O3 、或其他合適的材料。在圖6B-6G所示的實施例中,穿隧阻障層610可包括具有約1至約25埃,例如約10埃的厚度的MgO。
自由層608和參考層612可以是含金屬的材料或磁性材料,例如Mo、Ir、Ru、Ta、MgO、Hf、Fe、CoFe、CoFeB等。應注意,自由層608和參考層612可以根據需要由相同或不同的材料製成。SOT層606和硬遮罩層614由CoFeB、MgO、Ta、W、Pt、CuBi、Mo、Ru、Ir、其中之合金、或其中之組合製成。硬遮罩層614設置在膜堆疊650中,並且稍後將在隨後的圖案化和/或蝕刻處理期間用作蝕刻遮罩層。
在操作504,實行圖案化處理,例如蝕刻處理,以圖案化硬遮罩層614,隨後進行多於一個圖案化處理,以圖案化(例如,蝕刻)被圖案化的硬遮罩層614所暴露的膜堆疊650,以形成磁穿隧接面(MTJ)結構655的一部分,如圖6C所示,直到暴露出自由層608的表面625,或者替代地,直到暴露出自旋軌道力矩(SOT)層606的表面627,如圖7所示。
可以在併入於圖4所示的群集處理系統400中的圖1所示的離子源處理腔室100、圖2所示的離子束蝕刻腔室200、或圖3所示的電漿處理腔室300中,或者在併入於群集處理系統400中的處理腔室中的一或多者中,實行圖案化處理。應注意,圖案化的硬遮罩層616旨在被留下並保持在膜堆疊650上,在操作504處實行圖案化處理之後,形成為磁穿隧接面(MTJ)結構655的一部分。用於圖案化膜堆疊650的圖案化處理可包括幾個步驟或不同的配方,其被配置以根據每一層中包括的材料來供應不同的氣體混合物或蝕刻劑以蝕刻不同的層。
在一個範例中,在圖案化期間,將蝕刻氣體混合物或具有不同蝕刻物質的幾種氣體混合物依序地供應到基板表面中以去除膜堆疊650的部分,直到自由層608的表面625被暴露為止,或者,直到暴露出自旋軌道力矩(SOT)層606的表面627為止。
在一個範例中,可透過從蝕刻腔室提供的終點檢測器來控制在操作504處的圖案化處理的終點。例如,可以透過如圖1、2或3所示從終點檢測器199、299、399(例如OES檢測器、二次離子質譜儀(SIMS)、其中之組合、或根據需要的其他合適的檢測器)來終止圖案化處理。
在圖案化期間,終點檢測器199、299、399可以檢測離子強度、反應性物質的類型、或其他相關聯的自由基。終點檢測器199、299、399可以檢測在處理期間離子發出的信號。接著進一步分析信號,或將信號與資料庫中儲存的資料進行比較。可以根據需要及時或離線進行分析。資料庫可儲存在腔室100、200、300的控制器的記憶體中,或者來自控制器可與其通訊的儲存在製造設施或EDA(電子設計自動化)系統中的其他統計處理控制(SPC)資料庫中。儲存在資料庫中的資料可以從在過去的處理運行期間呈現的不同離子的歷史光譜獲得。
因此,在對接收到的信號進行分析和比較之後,可以檢測到終點,從而可以最小化損壞底層和附近層的可能性。
在其中期望圖案化處理去除膜堆疊650直到暴露自由層608的表面625的實施例中,如圖6C所示,可以將Co、Fe、和B的離子設置為要被檢測。一旦檢測到Co、Fe、和B元素的離子,則表示來自圖案化/蝕刻處理的蝕刻劑已經與由包括CoFeB的材料製成的自由層608反應。因此,透過追蹤和檢測Co、Fe、和B元素的強度,可以判定蝕刻/圖案化處理的適當終點。
在其中期望圖案化處理去除膜堆疊650直到暴露自旋軌道力矩(SOT)層606的表面627的實施例中,如圖7所示,可以將Mg和/或氧的離子設置為要被檢測。一旦檢測到Mg和/或氧元素的離子,特別是Mg離子,則表示來自圖案化/蝕刻處理的蝕刻劑已經與由包括MgO的材料製成的自旋軌道力矩(SOT)層606反應。因此,透過追蹤和檢測Mg和/或O元素的強度,可以判定蝕刻/圖案化處理的適當終點。
此外,在一個範例中,在操作504處的圖案化/蝕刻處理是離子束蝕刻處理。在離子束蝕刻處理期間,可以提供蝕刻氣體混合物。在蝕刻氣體混合物中供應的合適的氣體包括Cl2 、CF4 、CH2 F2 、NF3 、HCl、HBr、SF6 、或其他合適的含鹵素氣體。惰性氣體如Ar、He、Kr、Ne、和Xe也可以在蝕刻氣體混合物中提供。
當選擇惰性氣體作為用於蝕刻處理的蝕刻氣體混合物時,來自惰性氣體的原子物理轟擊並與構成膜堆疊650的原子碰撞。在離子束蝕刻處理期間施加的功率可為來自惰性氣體的原子提供動量。具有動量的原子與來自膜堆疊650的原子碰撞,從而研磨和蝕刻掉與之接觸的區域。在一個實施例中,可以選擇諸如Ar、He、Kr、Ne、和Xe的具有高分子量的惰性氣體來實行離子束蝕刻處理。由於這些元素具有相對較高的分子量,因此在撞擊膜堆疊650的表面時可以獲得相對較高的碰撞力,從而提供有效的碰撞來改變和修整膜堆疊650的結構。依需要亦可在蝕刻氣體混合物中提供附加氣體。
在定向蝕刻處理期間可以控制幾個處理參數。第二氣體混合物中的惰性氣體可以以約10 sccm至約200 sccm之間的流率供應到處理腔室中。腔室壓力通常維持在約0.1 mTorr與約100 mTorr之間,例如約10 mTorr。諸如電容性或電感性RF功率的RF功率、DC功率、電磁能、或磁控濺射可以被供應到離子束蝕刻腔室200中,以在處理期間幫助離解氣體混合物。可以使用透過將DC或RF電偏壓施加到基板支撐件或基板支撐件上方的氣體入口或這兩者而產生的電場來將由解離能產生的離子朝基板加速。在一些實施例中,離子可以受到質量選擇(mass selection)或質量過濾處理(mass filtration process),其可包括使離子通過正交於期望的運動方向對準的磁場。為了離子化原子,可以將RF功率提供的電場電容地或電感地耦合,並且可以是DC放電場或交流場,例如RF場。或者,可以將微波能量施加到包含任何這些元素的離子注入氣體混合物中以產生離子。在一些實施例中,包含高能離子的氣體可以是電漿。將約50 V至約10000 V之間的電偏壓(峰至峰電壓),例如約4000 V施加至基板支撐件、氣體分配器、或兩者,以使離子以所需的能量朝向基板表面加速。在一些實施例中,電偏壓亦用於離子化離子注入處理氣體。在其他實施例中,第二電場用於離子化處理氣體。在一個實施例中,提供具有約2 MHz的頻率的RF場以離子化離子注入處理氣體並以約100 W至約10000 W之間的功率水平偏壓基板支撐件。由此產生的離子通常將透過如上所述的偏壓基板或氣體分配器而朝著基板加速。
應注意,儘管在圖案化膜堆疊650之後所形成部分形成的磁穿隧接面(MTJ)結構655的輪廓具有垂直側壁,但是應注意磁穿隧接面(MTJ)結構655可以具有其他輪廓,例如錐形輪廓或根據需要具有期望的斜率的任何合適的側壁輪廓。
在操作506,實行沉積處理以形成覆蓋磁穿隧接面(MTJ)結構655的間隔層618,如圖6D所示。間隔層618可以形成在圖4所示的群集處理系統400中併入的處理腔室中的一或多者中。間隔層618可以由任何合適的沉積處理形成,諸如ALD、CVD、旋轉塗佈等。間隔層618可以是介電層,例如SiN、SiOC、SiON、SiOC、SiO2 、SiC、非晶碳、或根據需要的其他合適的絕緣材料。在一個範例中,間隔層618是氮化矽或氮化碳矽層。
間隔層618共形地形成在覆蓋磁穿隧接面(MTJ)結構655以及暴露的自由層608或SOT層606的基板602上。間隔層618的厚度在約3nm至約30nm之間。
在操作508,實行圖案化處理以圖案化間隔層618,如圖6E所示。圖案化間隔層618以從硬遮罩層614的頂表面和位於自由層608的頂表面上或在SOT層606的頂表面上的硬遮罩層614去除間隔層618。因此,在操作508處的圖案化處理之後,在磁穿隧接面(MTJ)結構655的側壁上選擇性地形成間隔層618。當完成磁穿隧接面(MTJ)結構655的製造處理時,間隔層618可以稍後形成為側壁保護結構。
在操作510,實行氧化處理以氧化自由層608的暴露表面625,形成氧化的自由層629,如圖6F所示。應注意,在其中圖案化之後的暴露表面是SOT層606的實施例中,可以消除此氧化處理。
可以透過實行氧化處理來形成氧化層,此氧化處理是透過向自由層608的表面供應含氧氣體,從而將氧元素附著到自由層608的表面上,從而形成氧化的自由層629。氧化處理可以是自由基電漿氧化處理、電漿氧化處理、表面氧化處理、或任何合適的氧化處理。應注意,氧化腔室可以耦合至整合處理工具,或者是整合處理工具的一部分,整合處理工具例如圖4中描繪的群集系統400。設想到,本文所述的方法可以使用其他處理腔室和具有與其耦接的合適的處理腔室的群集工具來實施。
在一個範例中,本文所述的氧化處理可在配置用於自由基氧化,也稱為原處蒸汽產生(in-situ steam generation,ISSG)等的任何合適的腔室中實行。合適的氧化腔室可包括,但不限於,可從加州聖克拉拉的應用材料公司獲得的RADIANCE®、Plasma Immersion Ion Implantation (P3I)、VANTAGE® RADOX™、VANTAGE® RADIANCE® Plus、CENTURA® RADOX™腔室。可以以各種氧化化學方法來實行範例的表面氧化處理,或稱為自由基電漿氧化處理,此處理包括改變用於還原氣體的還原氣體濃度,例如氧化性氣體混合物中的氫(H2 )、氨(NH3 )等中的一或多者,氧化性氣體混合物包括氧化性氣體例如氧氣(O2 )、一氧化氮(NO)、一氧化二氮(N2 O)等中的一或多者,並且選擇性地包括非反應性氣體,例如氮氣(N2 )、氦(He)、氬(Ar)、氖(Ne)、和氙(Xe)中的一或多種。自由基電漿的一種形式。
在操作512,在氧化處理之後,實行沉積處理以在基板602上形成鈍化層622,如圖6G所示。鈍化層622可具有頂部部分622b、側壁部分622a、和底部部分622c。頂部622b形成在硬遮罩層613的頂表面上。如圖6G所示,側壁部分622a形成為襯著間隔層618,而底部部分622c形成在氧化的自由層629的頂表面上。
在一個範例中,鈍化層622也由與間隔層618相同或不同的絕緣材料製成。在一個範例中,鈍化層622可以是絕緣材料,例如SiN、SiOC、SiON、SiOC、SiO2 、SiC非晶碳或根據需要的其他合適的絕緣材料。在一個特定範例中,鈍化層622為氮化矽(SiN)層。
因此,提供了形成用於MRAM的MTJ裝置結構的處理和設備。在一個實施例中,利用離子束蝕刻處理來圖案化用於形成MTJ結構的膜堆疊。在圖案化處理期間利用諸如OES和/或二次離子質譜儀(SIMS)的終點檢測器,以協助判定圖案化處理的終點,使得損壞下層或附近層的可能性最小化。此外,可以根據需要在圖案化的MTJ裝置結構周圍形成附加的鈍化層或間隔層。
儘管前述內容是針對本文的實施例,但在不脫離本文的基本範疇下,可設想本文的其他和進一步的實施例。
500:處理
502:操作
504:操作
506:操作
508:操作
510:操作
512:操作

Claims (19)

  1. 一種用於形成一磁穿隧接面(magnetic tunnel junction,MTJ)裝置結構的方法,包括以下步驟:在一處理腔室中透過一離子束蝕刻處理實行一第一圖案化處理,以圖案化設置在一基板上的一膜堆疊,其中該膜堆疊包括一參考層、一穿隧阻障層、和一自由層,其中該膜堆疊設置在一自旋軌道力矩(SOT)層上;和在蝕刻該自由層之前判定針對該第一圖案化處理的一終點。
  2. 如請求項1所述之方法,進一步包括以下步驟:形成一間隔層,該間隔層覆蓋經圖案化的該膜堆疊的側壁,其中該間隔層停止在該SOT層之前。
  3. 如請求項2所述之方法,其中該間隔層是一介電層。
  4. 如請求項1所述之方法,其中判定該終點之步驟進一步包括以下步驟:接收由設置在該處理腔室內的一終點檢測器在該離子束蝕刻處理期間產生的來自一離子束的一信號。
  5. 如請求項4所述之方法,其中該終點檢測器是一光放射光譜儀和/或一二次離子質譜儀(SIMS)。
  6. 如請求項4所述之方法,其中該信號包括從該自由層釋放的一元素。
  7. 如請求項2所述之方法,進一步包括以下步驟:圖案化該間隔層;在該基板上實行一氧化處理;及形成覆蓋該間隔層的一鈍化層。
  8. 如請求項7所述之方法,其中該實行該氧化處理之步驟進一步包括以下步驟:氧化暴露在該基板上的該自由層。
  9. 如請求項2所述之方法,進一步包括以下步驟:在一處理腔室中透過該離子束蝕刻處理執行一第二圖案化處理以圖案化該自由層。
  10. 如請求項1所述之方法,其中實行該第一圖案化處理之步驟進一步包括以下步驟:當該自由層被暴露時判定該終點。
  11. 如請求項9所述之方法,其中判定該終點之步驟進一步包括以下步驟:當該SOT層被暴露時判定該終點。
  12. 如請求項11所述之方法,其中該判定該終點之步驟進一步包括以下步驟:當該SOT層由MgO製成時,當追蹤到一Mg元素時,終止該圖案化處理。
  13. 如請求項1所述之方法,其中該判定該終點之步驟進一步包括以下步驟:當該自由層由含CoFeB的材料製成時,當追蹤到一 Co、Fe、或B元素時,終止該圖案化處理。
  14. 如請求項7所述之方法,其中該鈍化層是一介電層。
  15. 一種用於形成一磁穿隧接面(magnetic tunnel junction,MTJ)裝置結構的方法,包括以下步驟:在一處理腔室中透過一離子束蝕刻處理來圖案化設置在一基板上的一膜堆疊,其中該膜堆疊包括一參考層、一穿隧阻障層、和一自由層;以及在蝕刻該自由層之前透過該處理腔室中的一終點檢測器判定一終點。
  16. 如請求項15所述之方法,其中當該自由層被暴露時判定該終點。
  17. 如請求項15所述之方法,其中該膜堆疊進一步包括設置在該自由層下方的該基板上的一SOT層。
  18. 如請求項17所述之方法,其中當該SOT層被暴露時判定該終點。
  19. 一種用於形成一磁穿隧接面(magnetic tunnel junction,MTJ)裝置結構的方法,包括以下步驟:在一處理腔室中透過一離子束蝕刻處理來圖案化設置在一基板上的一膜堆疊,其中該膜堆疊包括一參考層、一穿隧阻障層、和一自由層; 在蝕刻該自由層之前透過該處理腔室中的一光放射光譜儀判定一終點;以及在圖案化的該膜堆疊上形成一鈍化層。
TW109137365A 2019-11-12 2020-10-28 形成磁穿隧接面裝置結構的方法 TWI864149B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/681,351 US11145808B2 (en) 2019-11-12 2019-11-12 Methods for etching a structure for MRAM applications
US16/681,351 2019-11-12

Publications (2)

Publication Number Publication Date
TW202125853A TW202125853A (zh) 2021-07-01
TWI864149B true TWI864149B (zh) 2024-12-01

Family

ID=75847035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137365A TWI864149B (zh) 2019-11-12 2020-10-28 形成磁穿隧接面裝置結構的方法

Country Status (3)

Country Link
US (1) US11145808B2 (zh)
TW (1) TWI864149B (zh)
WO (1) WO2021096657A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765984B2 (en) * 2021-03-05 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US12082510B2 (en) * 2021-03-26 2024-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method of forming the same
CN115440881A (zh) * 2021-06-02 2022-12-06 联华电子股份有限公司 半导体元件及其制作方法
CN115715141B (zh) * 2021-08-20 2025-10-10 江苏鲁汶仪器股份有限公司 一种降低mram磁隧道节损伤的方法
CN117479816A (zh) * 2022-07-13 2024-01-30 联华电子股份有限公司 半导体元件及其制作方法
JP7716602B2 (ja) * 2022-09-27 2025-07-31 Tdk株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564888B (zh) * 2014-03-28 2017-01-01 英特爾股份有限公司 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
TW201712908A (en) * 2015-06-19 2017-04-01 Intel Corp Capped magnetic memory
WO2019005164A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PERPENDICULAR SPIN TRANSFER TORQUE (PSTTM) MEMORY DEVICES WITH IMPROVED STABILITY AND LOW AMORTIZATION AND METHODS OF FORMING THE SAME
US20190304523A1 (en) * 2018-03-30 2019-10-03 Intel Corporation Self-aligned spin orbit torque (sot) memory devices and their methods of fabrication

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964928B2 (en) 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US8802451B2 (en) * 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
KR20120058113A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9263667B1 (en) * 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
KR102595286B1 (ko) * 2016-09-05 2023-10-31 삼성전자주식회사 시간에 따라 연속적으로 제어되는 파라미터를 포함하는 이온 빔 장비, 이를 이용한 패턴 형성 방법, 및 이를 이용한 자기 기억 소자의 제조방법
US10276783B2 (en) 2017-06-09 2019-04-30 Sandisk Technologies Llc Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
TWI688130B (zh) 2017-11-28 2020-03-11 財團法人工業技術研究院 自旋軌道磁性記憶體及其製造方法
EP3738149A1 (en) * 2018-01-12 2020-11-18 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US20190304524A1 (en) 2018-03-30 2019-10-03 Kaan Oguz Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication
US11895928B2 (en) * 2019-10-03 2024-02-06 Headway Technologies, Inc. Integration scheme for three terminal spin-orbit-torque (SOT) switching devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564888B (zh) * 2014-03-28 2017-01-01 英特爾股份有限公司 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
TW201712908A (en) * 2015-06-19 2017-04-01 Intel Corp Capped magnetic memory
WO2019005164A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PERPENDICULAR SPIN TRANSFER TORQUE (PSTTM) MEMORY DEVICES WITH IMPROVED STABILITY AND LOW AMORTIZATION AND METHODS OF FORMING THE SAME
US20190304523A1 (en) * 2018-03-30 2019-10-03 Intel Corporation Self-aligned spin orbit torque (sot) memory devices and their methods of fabrication

Also Published As

Publication number Publication date
WO2021096657A1 (en) 2021-05-20
TW202125853A (zh) 2021-07-01
US11145808B2 (en) 2021-10-12
US20210143323A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
TWI864149B (zh) 形成磁穿隧接面裝置結構的方法
US11410860B2 (en) Process chamber for etching low k and other dielectric films
US10304659B2 (en) Ale smoothness: in and outside semiconductor industry
US6933239B2 (en) Method for removing conductive residue
US20230093011A1 (en) Atomic layer etching of molybdenum
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
US8980758B1 (en) Methods for etching an etching stop layer utilizing a cyclical etching process
CN106356449B (zh) 用于形成mram应用中使用的具有期望的结晶度的结构的方法
TWI835910B (zh) 用於mram應用之結構的形成方法
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
TWI868112B (zh) 側壁清潔的離子束蝕刻
KR20170093718A (ko) 연속적인 플라즈마의 원자층 에칭
CN105719952A (zh) 用于电介质蚀刻应用的集成蚀刻/清洁
JP2023106406A (ja) 3dnand応用のためのメモリセルの製造
JP7702419B2 (ja) Euvパターニングにおける欠陥低減のための多層ハードマスク
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
US20030181056A1 (en) Method of etching a magnetic material film stack using a hard mask
JP2025524492A (ja) 統合高アスペクト比エッチング
WO2026019766A1 (en) High aspect ratio plasma etching with controlled declogging
TW202027225A (zh) 清潔膜堆疊中之氧化物層以消除下游處理期間之電弧放電之方法