TWI863723B - 積體電路結構及其操作方法 - Google Patents

Abstract

積體電路結構包括基材以及第一電阻式記憶體字串。第一電阻式記憶體字串位於基材上方並，且包括多個記憶體單元多個記憶體單元的每一者包括字線電晶體、閘極以及電阻。字線電晶體包括通道區域、位於通道區域上方的閘極以及位於通道區域的相對兩側的多個源極/汲極區域。電阻位該字線電晶體上方，並與字線電晶體並聯。多個記憶體單元的兩個相鄰的字線電晶體共享同一源極/汲極區域，且利用多個共享的多個源極/汲極區域將多個記憶體單元串聯。

Description

積體電路結構及其操作方法

本揭露係關於一種積體電路結構，特別係關於一種積體電路結構的操作方法。

由於各種電子元件(如電晶體、二極體、電阻、電容器等)的積體密度不斷提高，半導體產業經歷了快速增長。在大多數情況下，積體密度的提高來自於最小特徵尺寸的反覆減小，這允許更多的組件整合至給定面積中。

本揭露提供一種積體電路結構。積體電路結構包括基材以及第一電阻式記憶體字串。第一電阻式記憶體字串位於基材上方並，且包括多個記憶體單元多個記憶體單元的每一者包括字線電晶體、閘極以及電阻。字線電晶體包括通道區域、位於通道區域上方的閘極以及位於通道區域的相對兩側的多個源極/汲極區域。電阻位該字線電晶體上方，並與字線電晶體並聯。多個記憶體單元的兩個相鄰的字線電晶體共享同一源極/汲極區域，且利用多個共享的多個源極/汲極區域將多個記憶體單元串聯。

於一些實施方式中，多個記憶體單元的每一者還包括一對接觸結構。接觸結構位於源極/汲極區域上方。電阻位於接觸結構的一第一者上方，且不被接觸結構的一第二者所覆蓋。

於一些實施方式中，多個記憶體單元的每一者還包括金屬線。金屬線從電阻上方橫向延伸，越過閘極至接觸結構的第二者上方。電阻利用接觸結構以及金屬線而與字線電晶體串聯。

於一些實施方式中，從上視圖來看，金屬線排列為兩行。金屬線的每一者相對於金屬線的下一金屬線沿著閘極的長度方向偏移。

於一些實施方式中，積體電路結構還包括字串選擇電晶體以及接地選擇線電晶體。字串選擇電晶體具有源極/汲極區域。字串選擇電晶體的源極/汲極區域電性耦接於第一電阻式記憶體字串的源極/汲極區域的第一終端者。接地選擇線電晶體具有源極/汲極區域。接地選擇線電晶體的源極/汲極區域，電性耦接於第一電阻式記憶體字串的源極/汲極區域的第二終端者，且字串選擇電晶體的閘極，電性耦接於接地選擇線電晶體的閘極。

於一些實施方式中，積體電路結構，還包括：第二電阻式記憶體字串以及輔助電晶體。第二電阻式記憶體字串位於該基材上方。輔助電晶體位於該基材上方，且將第二電阻式記憶體字串的極/汲極區域的第一終端者，電性耦接於第一電阻式記憶體字串的源極/汲極區域的第二終端者。

本揭露提供一種積體電路結構。積體電路結構包括基材以及電阻式記憶體字串。基材具有擴散區。電阻式記憶體字串包括第一子字串、第二子字串、第一金屬線以及第三金屬接觸結構。第一子字串包括延伸於擴散區上方的第一閘極與第二閘極以及位於第一閘極與第二閘極之間且位於擴散區上方的第一金屬接觸結構。第二子字串包括延伸於擴散區上方的第三閘極與第四閘極以及位於第三閘極與第四閘極之間且位於擴散區上方的第二金屬接觸結構。第一金屬線橫向延伸自第一子字串的第一金屬接觸結構上方，越過第二閘極與第三閘極，至第二子字串的第二金屬接觸結構上方。第三金屬接觸結構位於第二閘極與第三閘極之間，且位於擴散區上方，第三金屬接觸結構被配置為施加操作電壓。

於一些實施方式中，第一金屬接觸結構與第二金屬接觸結構之間定義有一無金屬接觸結構區域。無金屬接觸結構區域位於第一金屬線下方。

於一些實施方式中，第二子字串還包括第四金屬接觸結構、第五金屬接觸結構、第一電阻以及第二金屬線。第四金屬接觸結構與一第五金屬接觸結構位於擴散區上方，且位於第四閘極的相對兩側。第一電阻位於第四金屬接觸結構上方。第二金屬線從第一電阻上方橫向延伸，越過第四閘極，至第五金屬接觸結構上方。

於一些實施方式中，第一金屬接觸結構以及第二金屬接觸結構排列於第一列，而第三金屬接觸結構、第四金屬接觸結構以及第五金屬接觸結構排列於第二列。

於一些實施方式中，第一子字串還包括第六金屬接觸結構、第七金屬接觸結構、第二電阻以及第三金屬線。第六金屬接觸結構與第七金屬接觸結構位於擴散區上方，且位於第一閘極的相對兩側。第二電阻位於第六金屬接觸結構上方。第三金屬線從第二電阻上方橫向延伸，越過第一閘極，至第七金屬接觸結構上方。

於一些實施方式中，第一金屬接觸結構以及第二金屬接觸結構排列於第一列，而第三金屬接觸結構、第四金屬接觸結構、第五金屬接觸結構、第六金屬接觸結構和第七金屬接觸結構排列於第二列。

於一些實施方式中，積體電路結構還包括一電阻。電阻垂直地位於第一金屬接觸結構與第一金屬線之間。

本揭露提供一種積體電路結構的操作方法。積體電路結構包括位於基材上方的電阻式記憶體字串，電阻式記憶體字串具有串聯的多個子字串。多個子字串的每一者包括串聯的多個字線電晶體以及一對終端電晶體，從而在多個子字串的相鄰的兩者的多個終端電晶體的兩者之間形成一連接端子。多個子字串的每一者還包括多個電阻。多個電阻的每一者並聯於多個字線電晶體的對應一者。方法包括：交替地在電阻式記憶體字串的多個連接端子上施加第一操作電壓和第二操作電壓；對電阻式記憶體字串執行編程操作；以及對電阻式記憶體字串執行擦除操作。

於一些實施方式中，第一操作電壓為編程電壓，而第二操作電壓為接地電壓。

於一些實施方式中，執行編程操作或執行擦除操作的步驟包括：開啟多個子字串的一者的前述一對終端電晶體，多個子字串的一者作為一經選擇的單元組，其中開啟的步驟使得在多個子字串的前述一對終端電晶體之間形成電壓差，從而使電流流過多個子字串的前述一者。

於一些實施方式中，所述之方法，還包括：關閉多個子字串的一者的多個字線電晶體的一者，允許電流流過與經關閉之字線電晶體並聯的電阻。

於一些實施方式中，所述之方法，還包括：開啟多個子字串的一者的多個字線電晶體的一者，允許電流流過多個字線電晶體的經開啟之前述一者，但繞過與多個字線電晶體的經開啟之前述一者並聯的電阻。

於一些實施方式中，執行編程操作或執行擦除操作的步驟包括：開啟多個子字串的一者的該前述一對終端電晶體的一第一者；關閉多個子字串的前述一者的前述一對終端電晶體的一第二個，多個子字串的前述一者作為操作電壓抑制區，其中開啟的步驟以及關閉的步驟使得在多個子字串中的前述一者的前述一對終端電晶體之間維持一致的電壓，以消除多個子字串中的前述一者的操作干擾。

於一些實施方式中，方法還包括：開啟多個子字串的多個字線電晶體。

以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施方式、或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施方式，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施方式。此外，本揭露在各種實例中可重複參照數字及/或字母。此重複係出於簡單及清楚之目的，且本身且不指明所論述之各種實施方式及/或組態之間的關係。

此外，為了便於描述，在本文中可使用空間相對術語，諸如「在……下面」、「在……之下」、「下部」、「在……之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一(多個)元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所繪示的定向以外的裝置在使用或操作時的不同定向。裝置可另外定向(旋轉90度或處於其他定向)，且本文中所使用之空間相對描述符可類似地加以相應解釋。

如本文中所使用，「大約」、「約」、「大致」、或「大體上」應通常指給定值或範圍之20%內、或10%內、或5%內。然而，熟習此項技術者將認識到，在整個描述中所引用的值或範圍僅係實例，且可隨著積體電路的規模縮小而減小。本文中給定之數量為近似值，從而意謂術語「大約」、「約」「大致」、或「大體上」在並未明確陳述情況下可予以推斷。

電阻式記憶體(Resistiverandom-accessmemories,ReRAMs)，提供多種陣列配置，包括NOR型和NAND型設置。NAND型電阻式記憶體字串可以用於混合模式矩陣向量乘法(matrix-vectormultiplication,MVM)架構。在此架構中，每個權重單元格可以與電晶體並聯設計一個電阻式記憶體單元。這些記憶體單元可以在類型上有所不同，從電阻式記憶體到相變記憶體(phasechangememories,PCMs)。當組合時，它們可以形成串聯連接的NAND型電阻式記憶體字串。但是，在某些操作，如讀取或編程/擦除期間，這種架構面臨挑戰。例如，要取得選定的記憶體單元需要關閉(turnoff)其關聯的電晶體，而未選定單元中的電晶體則保持開啟(active)。這種設計選擇，結合多個電阻式記憶體單元的串連接，可能導致串聯阻抗增加，這可能影響選定記憶體單元的效率。

因此，本揭露的各種實施方式提供了一種佈局，以改進長NAND型電阻式記憶體字串，從而可以減少與所選記憶體單元相關的串聯(或加載)阻抗。本揭露引入了附加的電性連接結構(pickup connection)到長NAND型電阻式記憶體字串。附加的電性連接結構可以將長阻抗串(R-string)劃分為較短的。此外，可以在電阻式記憶體字串上對未選定的記憶體單元應用抑制方案，確保在操作期間未選定的記憶體單元保持不受干擾。

參照第1A圖至第1E圖。第1A圖是根據本揭露的一些實施方式的記憶體單元101的示意性的圖。第1B圖繪示了根據本揭露的一些實施方式的包括多個記憶體單元101的電阻式記憶體字串(resistive memory string)100的示意性的電路圖。在一些實施方式中，電阻式記憶體字串100可以是NAND型電阻式記憶體字串。第1C圖繪示了根據本揭露的一些實施方式的一個包括電阻式記憶體字串100的半導體結構10的示意性的俯視圖。第1D圖和第1E圖繪示了從第1C圖的參考剖面D1-D1’和參考剖面E1-E1’獲得的示意性的剖面圖。

如第1A圖所示，記憶體單元101可以包括通電節點(current-carryingnode)102、通電節點103、控制端(controlterminal)104、電晶體105和可編程電阻(programmableresistor)106。在一些實施方式中，記憶體單元101可以是一個可變阻抗單元，且可編程電阻106可以交互地稱為電阻式記憶體單元。在通電節點102上的電壓V _S可以被描述為記憶體單元101的源極電壓(sourcevoltage)，而在第二通電節點103上的電壓V _D可以被描述為記憶體單元101的汲極電壓(drainvoltage)。電晶體105和可編程電阻106與通電節點102和通電節點103並聯連接。電晶體105的閘極連接到控制端104。控制端104可以對應於記憶陣列中的一個字線(wordline)(例如，如第1C圖所示的字線120-124)。控制端104上的電壓V _G可以被描述為電晶體105的閘極電壓。

在一些實施方式中，可以將單元電流(cellcurrent)應用於通電節點103，其電流幅度(currentamplitude)在設計中設定或可調，以依據電壓感測放大器(voltagesenseamplifier)的電壓範圍和記憶體單元中的可編程電阻106的阻值，在記憶體單元101中建立電壓下降。電流幅度可以根據記憶陣列的特定實施方式進行調整，以便在電阻式記憶體字串100上生成可用範圍的電壓(參見第1B圖)供應到加總節點。此外，可編程電阻106的可編程阻值範圍和電晶體105的可編程臨界配置可以被設計為與選定的電流水平和指定的感測範圍一起操作。

在一些實施方式中，電晶體105可以使用MOS電晶體來實施，具有n通道或p通道，配置為作為一個開關，當電晶體105開啟時提供低阻抗路徑，有效地繞過可編程電阻106，使得記憶體單元101的電壓下降可以很小；並且當電晶體105關閉時提供高阻抗路徑，有效地阻止通過開關的電流，使得記憶體單元101的電壓下降主要是由於可編程電阻的阻值和通過記憶體單元101的電流所導致的。

如第1B圖所示，電阻式記憶體字串100可能包含多個記憶體單元101，其中每個記憶體單元101都可以包括電晶體105和與其並聯的可編程電阻106。在電阻式記憶體字串100中，電流方向在操控特定可編程電阻106的阻值中起到了作用。為了實現這一點，電阻式記憶體字串100中的每個記憶體單元101都配備了一個並聯的電晶體105。當目的是編程目標記憶體單元101中的可編程電阻106的阻值時，該目標單元中的關聯並聯電晶體105被關閉。這一動作隔離了可編程電阻106，確保編程電流直接流過它。同時，為了確保記憶體字串100的其餘部分保持運行，並且電流不會錯誤地更改其他可編程電阻106，電阻式記憶體字串100中的所有其他記憶體單元101的並聯電晶體105都保持開啟。這種調節可以允許精確地控制記憶體字串100中的單個可編程電阻106，確保準確的數據存儲和檢索。

舉例而言並非限制本揭露，電阻式記憶體字串100 可以包括五個記憶體單元101，它們在加總節點107和參考線(例如，接地線108)之間串聯。其他實施方式可能包含更多或更少的記憶體單元101。加總節點107連接到一個電壓感測放大器，以生成代表電阻式記憶體字串100的乘積之和輸出的信號。電流源109與電阻式記憶體字串100相連，以在感測操作期間提供恆定電流。在一些實施方式中，五個字線可以連接到記憶體陣列中的每個電阻式記憶體字串100的記憶體單元101的控制端104。在一些實施方式中，應用於控制端104(或字線)的電壓對應於可變輸入n1、n2、n3、n4和n5。在一些實施方式中，電晶體105可以互換地稱為字線電晶體。

在一些實施方式中，記憶體單元101的權重設定為電阻式記憶體字串100中的電流、記憶體單元101中的電晶體105的臨界電壓(Vt)和電阻106的編程阻值的函數。電阻式記憶體字串100中每個記憶體單元101的可變阻值是電阻式記憶體字串100中的電流、記憶體單元101中的電晶體105的臨界電壓(Vt)、應用於記憶體單元101的閘極的字線上的電壓，以及電阻106的編程阻值的函數。

如第1C圖所示，電阻式記憶體字串100可以包括一系列的源極/汲極區域110-115，它們作為第1C圖中的五個電晶體105的源極/汲極端子。五個電晶體105的閘極可以提供在字線120-124上。並聯的電阻106設置於每個記憶體單元101中，使用一個電流路徑橋接電晶 體105。接觸結構198、199可以連接到上面的導線(圖未示)，這些導線可以連接到記憶體字串的其他金屬連接結構，或連接到支持乘積之和配置的外圍電路。在一些實施方式中，接觸結構198和接觸結構199可以互換地稱為電性連接結構。

具體地說，記憶體單元101可以在接觸形成製程之後構造，然後可以執行後續的金屬路徑製程，將兩個記憶體單元101彼此連接。電阻式記憶體字串100中的每個源極/汲極區域(例如，源極/汲極區域111-114)可以與兩個相鄰的源極/汲極區域相互連接，不包括在電阻式記憶體字串100的終端部分的源極/汲極區域(例如，源極/汲極區域110和源極/汲極區域115)。每個導體端子都有雙接觸結構(例如，兩個接觸結構170-175和接觸結構160-164(參見第1D圖和第1E圖))以便於與鄰近的源極/汲極區域進行這些互連。金屬路徑(例如，金屬連接結構130-134)可以使用其中一個接觸結構(來自接觸結構160-164或接觸結構170-174的任一個)連接到鄰近導體端子上的另一個接觸結構的記憶體單元101，從而構建電阻式記憶體字串100。

隨著記憶體單元101包含橋接電晶體105的並聯電阻106，以及源極/汲極區域110-115作為源極/汲極端子，則設計可以具有較高的圖案密度。這種佈局可以允許更高的記憶體密度，這意味著更多的數據可以存儲在更小的區域中。此設計提供了一種多功能的互連記憶體單元101的方法。每個源極/汲極區域(例如，源極/汲極區域111-114)連接到兩個鄰近的端子，除了終端的端子(例如，源極/汲極區域110和源極/汲極區域115)。這種設計彈性可以改善數據流(data flow)，而可加速讀/寫的操作。

具體而言，在形成於源極/汲極區域110和源極/汲極區域111上的第一個記憶體單元101中，接觸結構160(見第1D圖)包括可編程電阻106，可形成為與源極/汲極區域110電性接觸，接觸結構170可以形成與源極/汲極區域111的電性接觸，金屬連接結構130可形成從可編程電阻106上方橫向延伸經過字線120至接觸結構170上方。也就是說，一對接觸結構160和接觸結構170形成在源極/汲極區域110和源極/汲極區域111上，其中可編程電阻106位於接觸結構160上方，且不被接觸結構170覆蓋。

在形成於源極/汲極區域111和源極/汲極區域112上的第二個記憶體單元101中，接觸結構161(見第1E圖)包括可編程電阻106，可形成為與源極/汲極區域111電性接觸，接觸結構171可以形成與源極/汲極區域112的電性接觸，金屬連接結構131可以形成從可編程電阻106上方橫向延伸經過字線121至接觸結構171上方。換句話說，一對接觸結構161和接觸結構171形成在源極/汲極區域111和源極/汲極區域112上，其中可編程電阻106位於接觸結構161上方，且不被接觸結構171覆蓋。

在形成於源極/汲極區域112和源極/汲極區域113上的第三個記憶體單元101中，接觸結構162(見第1D圖)包括可編程電阻106，可以形成為與源極/汲極區域112電性接觸，接觸結構172可以形成為與源極/汲極區域113電性接觸，金屬連接結構132可以形成從可編程電阻106上方橫向延伸經過字線122到接觸結構172上方。換句話說，一對接觸結構162和接觸結構172形成在源極/汲極區域112和源極/汲極區域113上，其中可編程電阻106位於接觸結構162上方且不被接觸結構172覆蓋。

在形成於源極/汲極區域113和源極/汲極區域114上的第四個記憶體單元101中，接觸163(見第1E圖) 包括可編程電阻106，可以形成為與源極/汲極區域113電性接觸，接觸173可以形成為與源極/汲極區域114電性接觸，且金屬連接結構133可以形成為從可編程電阻106上方橫向延伸經過字線123到接觸接觸173上方。換句話說，一對接觸結構163和接觸結構173形成在源極/汲極區域113和源極/汲極區域114上，其中可編程電阻106位於接觸結構163上方且不被接觸結構173覆蓋。

在形成於源極/汲極區域114和源極/汲極區域115上的第五個記憶體單元101中，接觸164(見第1D圖)包括可編程電阻106，可以形成為與源極/汲極區域114電性接觸，接觸結構174可以形成為與源極/汲極區域115電性接觸，且金屬連接結構134可以形成為從可編程電阻106上方橫向延伸經過字線124到接觸結構174上方。換句話說，一對接觸結構164和接觸結構174形成在源極/汲極區域114和源極/汲極區域115上，其中可編程電阻106位於接觸結構164上方且不被接觸174覆蓋。

金屬連接結構130-134可以被排列成兩列r1和r2。從頂視圖來看，每個金屬連接結構130-134相對於金屬連接結構130-134中的下一個沿著字線120-124的長度方向偏移(shift)，優化空間利用率並確保電流清晰的路徑。此設置可以最小化相鄰路徑之間的干擾和串音，確保更清晰且更準確的數據傳輸。具體而言，金屬連接結構131和金屬連接結構133可以被排列在列r1中，而金屬連接結構130、132和134可以被排列在列r2中，列r2平行於r1中。同樣地，可編程電阻106可以被排列在兩列r1和r2中，每個可編程電阻106被相對於沿著字線120-124的長度方向的下一個可編程電阻106偏移。

因此，電阻性記憶字符串100可以提供一個具有高密度圖案、彈性且可靠的記憶存儲佈局，其架構經過優化以實現高效的數據流、製造一致性和輕鬆整合到更廣泛的半導體系統中。

如第1D圖和第1E圖所示，擴散區域(diffusion region)181可以形成在基材180上方。該基材180可以是半導體基材，例如單晶矽塊體半導體、半導體絕緣體(semiconductor-on-insulator, SOI)基材等，它可被摻雜(例如，與p型或n型雜質)或未摻雜。半導體絕緣體基材可以是在絕緣層上形成的半導體材料層。該絕緣層可以是，例如，埋藏的氧化物(buried oxide, BOX)層、氧化矽層等。該絕緣層設在基材上，通常是矽或玻璃基材。其他基材，如多層或梯度基材也可使用。於一些實施方式中，基材180可能是載波晶片，如低成本晶片或回收晶片。於一些實施方式中，基材180可能包括矽；鍺；包括矽碳化物、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括矽鍺、砷化鎵磷、銦砷鋁、鋁砷鎵、鎵砷銦、銦砷磷和/或鎵砷銦磷的合金半導體；諸如此類；或其組合。

字線120-124形成在擴散區域181上方。於一些實施方式中，字線120-124可能由鎢(W)、鈷(Co)、釕(Ru)、鉬(Mo)、鋁(Al)、銅(Cu)、它們的組合或其他合適材料製成。於一些實施方式中，字線120-124可以互換地被稱為閘極、多晶閘極、金屬閘極、閘極結構、閘極條、閘極線、閘極層或閘極圖案。

在字線120-124的相對兩側形成源極/汲極區域110-115，可以通過在基材180的擴散區域181(或開啟區域)內植入n型摻雜劑(N ⁺)(例如，磷或砷)或p型摻雜劑(P ⁺)來形成，使得源極/汲極區域110-115可以是N+多晶矽層或P+多晶矽層。於一些實施方式中，源極/汲極區域110-115可以互換地被稱為電流傳導端子、源極/汲極圖案或摻雜的半導體層。通道區域182在字線120-124下方形成。每一個電晶體105可包括通道區域182、字線120-124中的相應一個，以及源極/汲極區域110-115的相應一對。兩個相鄰的記憶體單元101中的電晶體105共享同一個源極/汲極區域110-115，並且使用共享的源極/汲極區域110-115將記憶體單元101串聯。

可編程電阻106形成於接觸結構160-164中，並與金屬連接結構130-134之間有一垂直距離。於一些實施方式中，可編程電阻106可能包括過渡金屬氧化層，例如，可以使用編程脈沖(programming pulses)和驗證操作(verify operations)對其進行可變的電阻值編程，如用於電阻性RAM的實施。舉例但不限制本揭露，可編程電阻可以包括具有第一和第二電極的雙端子元件，中間夾有一金屬氧化物，前述金屬氧化物可以編程為多個電阻值。在這些實施中，金屬氧化層可能包括鎢氧化物、鈦氧化物、鎳氧化物、鋁氧化物、銅氧化物、鋯氧化物、鈮氧化物、鉭氧化物、鈦鎳氧化物、鉻摻雜的SrZrO3、鉻摻雜的SrTiO3、PCMO和LaCaMnO等一種或多種金屬氧化物。於一些實施方式中，位於電極之間的可編程電阻元件可包含WO/Cu、WO/Ag、TiO/Cu、TiO/Ag、NiO/Cu、NiO/Ag、AlO/Cu、AlO/Ag、CuO/Cu、CuO/Ag、ZrO/Cu、ZrO/Ag、NbO/Cu、NbO/Ag、TaO/Cu、TaO/Ag、TiNO/Cu、TiNO/Ag、Cr-doped SrZrO ₃/Cu、Cr-doped SrZrO ₃/Ag、Cr-doped SrTiO3/Cu、Cr-doped SrTiO3/Ag、PCMO/CU、PCMO/Ag、LaCaMnO/Cu、LaCaMnO/Ag、SiO ₂/Cu、SiO ₂/Ag或前述前料之任意組合。

於一些實施方式中，可編程電阻106可以包括相變記憶元件(phase change memory element)。相變材料的實施例包括基於相變的記憶材料，包括硫屬元素基材料(chalcogenide based material)和其他材料。硫屬元素包括任何四種元素氧(O)、硫(S)、硒(Se)和碲(Te)，形成周期表的VIA組。硫屬化合物包括硫屬元素和一更具正電性的元素或基團的化合物。硫屬合金包括與像過渡金屬這樣的其他材料的硫屬化合物的組合。硫屬合金通常包含來自元素周期表的IVA組的一或多個元素，如鍺(Ge)和錫(Sn)。硫屬合金經常包括包括銻(Sb)、鎵(Ga)、銦(In)和銀(Ag)的一個或多個的組合。很多基於相變的記憶材料已經在技術文獻中描述，包括：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te和Te/Ge/Sb/S合金。在Ge/Sb/Te合金家族中，可能有很廣範圍的合金組成。這些組成可以被稱作TeaGebSb100-(a+b)。於其他實施例中，過渡金屬，例如鉻（Cr）、鐵（Fe）、鎳（Ni）、鈮（Nb）、鈀（Pd）、鉑（Pt）及其混合物或合金，可結合於Ge/Sb/Te ，以形成具有可編程電阻特性的相變合金。

於一些實施方式中，硫屬化物和其他相變材料摻雜有雜質，以修改使用摻雜的硫屬化物的儲存元件的電導率、轉變溫度、熔化溫度和其他特性。用於摻雜硫屬化物的代表性雜質包括氮、矽、氧、二氧化矽、氮化矽、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦和氧化鈦。

除了上述基於相變單元和金屬氧化單元的可編程電阻結構，其他可編程電阻結構還包括固態電解質(導電橋)記憶體單元(solid state electrolyte memory cells)、磁阻記憶體單元(magnetoresistive memory cells)，旋轉轉移扭矩材料(spin transfer torque material)和磁性材料(magnetic material)，並且可以應用於本揭露中。

於一些實施方式中，接觸結構160-164的每一個都有兩個部分(或稱為片段，例如下部分和上部分)夾住可編程電阻106。具體而言，接觸結構160(參見第1D圖)可具有下部分160a和上部分160b，下部分160a位於源極/汲極區域110和可編程電阻106之間，而上部分160b位於可編程電阻106和金屬連接結構130之間。於一些實施方式中，接觸結構160-164、170-175、198和199可以由鎢(W)、鈷(Co)、鋨(Ru)、鉬(Mo)、鋁(Al)、銅(Cu)、它們的組合，或其他合適的材料製成。於一些實施方式中，接觸結構160-164、170-175、198和199可以互換地被稱為金屬接觸結構點、金屬塞、導電接觸、金屬孔、或層間連接器。

於一些實施方式中，金屬連接結構130-134可由鎢(W)、鈷(Co)、鋨(Ru)、鉬(Mo)、鋁(Al)、銅(Cu)、它們的組合，或其他合適的材料製成。於一些實施方式中，金屬連接結構130-134可以互換地被稱為金屬線、金屬線段、金屬條、金屬圖案、金屬橋元件、或金屬路徑。於一些實施方式中，金屬連接結構130-134的材料可與接觸結構160-164、170-175、198和199的材料不同。於一些實施方式中，金屬連接結構130-134的材料可與接觸結構160-164、170-175、198和199的材料相同。

參照第1F圖。第1F圖繪示了根據本揭露的某些實施例操作的半導體結構20的上視圖，其中半導體結構20包括有電阻式記憶體字串200和電路285，用於電阻式記憶體字串200。於一些實施方式中，電阻式記憶體字串200可為NAND型電阻式記憶體字串。第1F圖所提供的描述參考了電阻式記憶體字串200的另一實施方式，具體而言，與第1A圖至第1E圖所示的實施方式有所不同。在第1F圖中繪示的這個變化中，記憶體單元201、電晶體205、源極/汲極區域210-219、接觸結構220-228、270-278、298、299、金屬連接結構230-238和可編程電阻206在材料和製造方法上基本上與第1A-1E圖中的相似。這意味著記憶體單元201可以對應於記憶體單元101，電晶體205可以對應於電晶體105，源極/汲極區域210-219可以對應於源極/汲極區域110-115，字線220-228可以對應於字線120-124，接觸結構270-278、298和299可以對應於接觸結構170-174，金屬連接結構230-238可以對應於金屬連接結構130-134，和可編程電阻206可以對應於前面的圖中的可編程電阻106。

在此實施方式中的差異在於記憶體單元201的排列以及附加的與電阻式記憶體字串200電性連接的電路285。電阻式記憶體字串200可包括九個相連在一起的記憶體單元201。電路285可包括單元選擇電晶體283和接地選擇線電晶體284。單元選擇電晶體283的源極/汲極區域電性連接於可編程電阻206的源極/汲極區域212、214、216和218，而接地選擇線電晶體284的源極/汲極區域電性連接於源極/汲極區域211、213、215和217。單元選擇電晶體283的閘極與接地選擇線電晶體284的閘極電性連接。

在電阻式記憶體字串200中選擇至少一個記憶體單元201，以用於在所選記憶體單元201中進行讀取、寫入或擦除數據的操作。這個選擇可以使用應用於所選電晶體(例如，單元選擇電晶體283，接地選擇線電晶體284)的操作電壓來完成。單元選擇電晶體283的閘極和接地選擇線電晶體284的閘極是電性相連的。這意味著，當一個特定的電壓應用於其中一個的閘極時，另一個可以相應地響應。操作電壓應用於這些閘極以控制這些電晶體的開啟(或'on')和關閉(或'off')狀態。開啟一個電晶體開啟(即使其導電)或關閉(即使其非導電)可以確定電阻式記憶體字串200中的電流路徑。

當讀取記憶體單元201時，與所需記憶體單元在電阻式記憶體字串200中的單元選擇電晶體283和接地選擇線電晶體284被通過於其上施加適當的操作電壓而開啟(或'on')。與記憶字串200中不需要的記憶體單元201 相關的其他單元選擇電晶體283和接地選擇線電晶體284被關閉(或'off')。這隔離了目標記憶體單元201，確保電流特定地流經記憶體單元201。然後可以測量記憶體單元201中可編程電阻206的阻抗。根據阻抗，可以確定記憶體單元的狀態('0'或'1')。要向記憶體單元201寫入數據，則施加更高的電壓(例如，寫入電壓(write voltage)或編程電壓(programming voltage))。如前所述，僅將與目標記憶體單元201相關的單元選擇電晶體283和接地選擇線電晶體284開啟(或'on')。這高電壓導致記憶體單元201中的可編程電阻206的阻抗發生變化，從而存儲'0'或'1'。要擦除記憶體單元201的數據，則施加不同的電壓(例如，擦除電壓(erase voltage))。就像在讀取和寫入操作中一樣，與目標記憶體單元201相關的單元選擇電晶體283和接地選擇線電晶體284在擦除操作期間開啟(或'on')。這擦除電壓將記憶體單元101中的可編程電阻106的阻抗重置為其初始狀態。

因此，施加特定操作電壓於單元選擇電晶體283和接地選擇線電晶體284的閘極上，以精確地選擇和操作電阻式記憶體字串200中的單個記憶體單元201。此技術確保在所需的記憶體單元201中準確地讀取，寫入和擦除數據，同時防止對鄰近的記憶體單元201進行非故意的更改。

參見第1G圖。第1G圖繪示了根據本揭露的一些實施方式半導體結構30的上視圖，結半導體結構30包括電阻式記憶體字串300和一個用於操作電阻式記憶體字串300的電路385。雖然第1G圖繪示了與第1F圖中的半導體結構20具有不同結構配置的半導體結構30的實施方式。此外，本揭露可能在各種示例中重複參考數字和/或字母。此重複是為了簡單和清晰，並不限定所討論的各種實施方式和/或配置之間的關係。

如第1G圖所示，第1G圖中的實施例與第1F圖中的實施方式之間的區別在於，電阻式記憶體字串300可包括與至少一個輔助電晶體386串聯的多個電阻式記憶體字串200。於一些實施方式中，第1G圖中繪示的電阻式記憶體字串200可以互換地稱之為子電阻式記憶體字串。具體而言，以兩個串聯的電阻式記憶體字串200為例，輔助電晶體386可以電性連接第一電阻式記憶體字串200中的源極/汲極區域210-219的第二端部(即，源極/汲極區域219)到第二電阻式記憶體字串200中的源極/汲極區域210-219的第一端部(即，源極/汲極區域210)。

此外，電路385可以包括字串選擇電晶體383和接地選擇線電晶體384。字串選擇電晶體383的源極/汲極區域可以電性連接到第一和第二電阻式記憶體字串200的源極/汲極區域210-219的第二端部(即，源極/汲極區域219)。接地選擇線電晶體384的源極/汲極區域可以與第一和第二電阻式記憶體字串200中的源極/汲極區域210-219的第一端部(即，源極/汲極區域210)電性連接。字串選擇電晶體383的閘極與接地選擇線電晶體384的閘極電性連接。

選擇至少一個電阻式記憶體字串200(或子字串)是為了在所選擇的電阻式記憶體字串200中進行讀取、寫入或擦除數據等操作。此選擇可以通過施加於選擇電晶體(例如，字串選擇電晶體383、接地選擇線電晶體384)的操作電壓來完成。字串選擇電晶體383和接地選擇線電晶體384的閘極電性連接。這意味著當一個閘極上施加特定電壓時，另一個可以相應地響應。這些閘極上施加的操作電壓用於控制這些電阻式記憶體字串200的開啟(或'on')和關閉(或'off')狀態。通過將電阻式記憶體字串開'開'(即，使其導電)或'關'(即，使其不導電)，可以確定電流在電阻式記憶體字串300中的路徑。

當所需的電阻式記憶體字串200被選擇，則電阻式記憶體字串200中的所選擇的記憶體單元201可以進一步被施加讀取電壓。根據記憶體單元201的阻抗狀態(低阻抗或高阻抗)，可以確定流經其的電流量。然後，這個電流可以用來確定記憶體單元201是處於已編程還是已擦除的狀態。可以施加高於讀取電壓的寫入電壓(或編程電壓)到電阻式記憶體字串200中的記憶體單元201，使其改變其阻抗狀態。根據電阻性記憶的類型，阻抗可能會增加或減少，從而編程所選擇的電阻式記憶體字串200中的記憶體單元201。可以施加不同於寫入電壓的擦除電壓，使所選擇的電阻式記憶體字串200中的記憶體單元201恢復到其初始狀態。於一些實施方式中，可以從字串選擇電晶體383和接地選擇線電晶體384的閘極上移除操作電壓。關閉字串選擇電晶體383和接地選擇線電晶體384可以確保所選擇的記憶字串200(或子字串)被隔離，防止對其進行任何非故意的操作。

字串選擇電晶體383和接地選擇線電晶體384的存在可以允許精確選擇個別的電阻式記憶體字串200(或子字串)。這可以確保僅所需的電阻式記憶體字串200可以用於操作，最大程度地減少與相鄰的電阻式記憶體字串200的干擾和串音。於一些實施方式中，操作後關閉字串選擇電晶體383和接地選擇線電晶體384可以確保意外的讀/寫操作被最小化。這種隔離可以進一步確保數據完整性並減少半導體結構30的功率洩漏。

請參考第2A圖至第2F圖。第2A圖繪示了根據本揭露的一些實施方式的電阻式記憶體字串400的示意性的電路圖。於一些實施方式中，電阻式記憶體字串400可以是NAND型電阻式記憶體字串。第2B圖和第2C圖繪示了操作第2A圖中的電阻式記憶體字串400的示意性的等效電路圖。第2D圖繪示了根據本揭露的一些實施方式的包含電阻式記憶體字串400的半導體結構40的示意性的俯視圖。第2E圖和第2F圖繪示了從第2D圖中的參考橫截面E2-E2'和參考橫截面F2-F2'獲得的示意性的橫截面圖。

本揭露所提供的描述可參考另一實施方式的電阻式記憶體字串400，具體而言，與第1A圖至第1G圖中繪示的實施方式有不同的配置。電阻式記憶體字串400可包括多個子電阻式記憶體字串400a(sub-resistive memory strings)，子電阻式記憶體字串400a可包括至少一個電晶體405a和位於子電阻式記憶體字串400a的相對端部的一對電晶體405b。如第2A圖所示，每個子電阻式記憶體字串400a可包括兩個記憶體單元401。其他實施例可能包含更多或更少的記憶體單元401。

於一些實施方式中，子電阻式記憶體字串400a可以互換地被稱為單元組(cell group)。在第2A圖中繪示的這個變化中，記憶體單元401、電晶體405a、405b以及可編程電阻406在材料和製造方法方面與第1B圖中的基本相同。這意味著記憶體單元401可以對應於記憶體單元101，電晶體405a和405b可以對應於電晶體105，而可編程電阻406可以對應於前面的圖中的可編程電阻106。

這個實施方式的不同之處在於添加了一對電晶體405b。多個子電阻式記憶體字串400a可使用其電晶體405b的共享之源極/汲極區域而串聯地連接。此外，電晶體405b的非共享源極/汲極區域電性連接到相鄰的終端電晶體405b的另一個非共享源極/汲極區域。於一些實施方式中，施加到記憶體單元401的控制端404(或字線)的電壓對應於可變輸入x ₁、x ₂、x ₃和x ₄。於一些實施方式中，電晶體405a可以互換地被稱為字線電晶體，而電晶體405b可以互換地被稱為終端電晶體(terminal transistor)。

如第2A圖所示，電源線PLA和電源線PLB與電阻式記憶體字串400相連，且從每兩相鄰的子電阻式記憶體字串400a之間的連接端子(pickup terminal)連接，而這連接端子可以是兩個相鄰電晶體405b的共享源極/汲極區域。電源線PLA和電源線PLB的連接端子是交替排列的。第一操作電壓(例如，高電壓或編程電壓Vpgm)可以施加在電源線PLA上，第二操作電壓(例如，低電壓或接地電壓GND)可以施加在電源線PLB上，且第二操作電壓與第一操作電壓不同(或較低)。

在確定開啟哪一子電阻式記憶體字串400a的過程中，位於子電阻式記憶體字串400a中相對立的端點的電晶體405b被切換至開啟狀態(或'on')。此配置允許選定的子電阻式記憶體字串400a的一個端點接收由電源線PLA提供的第一操作電壓，而相對的端點接收由電源線PLB提供的第二操作電壓。此配置可以在這些端點之間建立電壓差，促使電流從選定的子電阻式記憶體字串400a的一端流向另一端。因此，此子電阻式記憶體字串400a的開啟配置可以被稱為'已選擇'。通過切換所選子電阻式記憶體字串400a內的相應電晶體405a，可以促使在所選記憶體單元401內的可編程電阻406上進行操作，例如讀取、寫入或擦除數據。

另一方面，位於每一個未選擇子電阻式記憶體字串400a對立端點的電晶體405b採用混合配置，一個為開啟狀態(或'on')，另一個為關閉狀態(或'off')。此配置可以確保未選擇之子電阻式記憶體字串400a的兩個端點之間保持一致的操作電壓，此保持一致的操作電壓可以是由電源線PLA提供的第一操作電壓，或此保持一致的操作電壓可以是由電源線PLB提供的第二操作電壓。這些端點之間不具有電壓差的狀態可以避免在這些未選擇之子電阻式記憶體字串400a內有電流流動，從而防止編程干擾。

如第2B圖所示，為了清楚地解釋電阻式記憶體字串400的操作，特別是在選擇子電阻式記憶體字串400a時，電阻式記憶體字串400內的特定端子被標記為a、ia、SA、b、ib和SB。端子a、ia和SA電性連接到電源線PLA，而端子b、ib和SB電性連接到電源線PLB。具體來說，所選的子電阻式記憶體字串400a位於端子SA和SB之間。與端子a、ia、B和ib相關的未選擇子電阻式記憶體字串400a位於由端子SA和SB標記的邊界之外。詳細而言，端子a可以將電源線PLA連接到電阻式記憶體字串400，其位置靠近端子SA而遠離端子SB。端子ia也可以將電源線PLA連接到電阻式記憶體字串400，其位置接近端子SB而遠離端子SA。端子b可以將電源線PLB連接到電阻式記憶體字串400，其位置靠近端子SB而遠離端子SA。端子ib可以將電源線PLB連接到電阻式記憶體字串400，其位置接近端子SA而遠離端子SB。

如第2B圖所示，當位於端子SA和端子SB之間的子電阻式記憶體字串400a內的兩個電晶體405b均被 開啟(或設置為開啟狀態('on'))時，端子SA可以接收來自電源線PLA的第一操作電壓(例如，高電壓或編程電壓V_pgm)。同時，端子SB可以接收來自電源線PLB的第二操作電壓(例如，低電壓或接地電壓GND)。端子SA和端子SB之間因而可建立電壓差，使得電流從所選定的子電阻式記憶體字串400a的端子SA流向端子SB。這促使第一和第二操作電壓都應用於位於端子SA和端子之間的記憶體單元401。於一些實施方式中，端子SA和端子SB之間的區域可以被稱為經選擇之單元組區域(selected cell group region)441。

電流的調節可以允許精確地選擇和操作所選擇的子電阻式記憶體字串400a中的記憶體單元401。這可以通過切換子電阻式記憶體字串400a中的電晶體405a的狀態來實現的，從而控制所選擇之記憶體單元401中的可編程電阻406的狀態。

具體而言，在經選擇之單元組區域441中，如果電晶體405a由相對應的字線關閉(設置為關閉狀態)，電流可以通過與經關閉之電晶體405a並聯連接的可編程電阻406。這樣的操作可開啟相應的記憶體單元401。此配置可以允許於可編程電阻406上執行各種任務，如讀取、寫入或擦除數據。

相反地，在經選擇之單元組區域441中，當電晶體405a由相對應的字線開啟(設置為開啟狀態)時，電流主要流過電晶體405a，並繞過(或不通過)與開啟之電晶體 405a並聯連接的可編程電阻406。結果，此可編程電阻406可保持不開啟或不操作的狀態。

對於位於端子SA和ib之間，以及端子a和端子ib之間的子電阻式記憶體字串400a，當一邊的電晶體405b被開啟(或設置為開啟狀態)而另一邊被關閉(或設置為關閉狀態)時，端子a和端子SA之間的所有電壓都將保持與第一操作電壓(例如，由電源線PLA提供的編程電壓V_pgm)一致。因此，不會建立電壓差(或梯度)以確保電流不會流過這些未選擇之子電阻式記憶體字串400a，從而消除任何可能的操作干擾。在端子a和端子SA之間保持第一操作電壓的區域可以被稱為第一操作電壓抑制區域(first operation voltage inhibition region)442。

同樣地，對於位於端子SB和端子ia之間，以及端子b和端子ia之間的子電阻式記憶體字串400a，當一邊的電晶體405b被開啟(或設置為開啟狀態)而對面一邊被關閉(或設置為關閉狀態)時，端子SB和端子b之間的所有電壓都將保持與第二操作電壓(例如，由電源線PLB提供的接地電壓GND)一致。再次，不具有電壓差的狀態(或梯度)可以確保電流不會流過這些未選擇之子電阻式記憶體字串400a，從而消除任何可能的操作干擾。在端子b和端子SB之間保持第二操作電壓的這個區域可以被稱為第二操作電壓抑制區域(second operation voltage inhibition region)443。

也就是說，與端子a和端子b相關的電晶體405b被開啟。這可以使得抑制電壓(可以是第一或第二操作電壓)傳送到位於端子a和端子b之間的未選擇之子電阻記憶體字串400a，從而防止在第一和第二操作電壓抑制區域442和443中的任何可能的操作干擾。相對地，與端子ia和端子ib相關的電晶體405b被關閉。這可以確保第一和第二操作電壓不干擾第一和第二操作電壓抑制區域442和443內的未選擇之子電阻式記憶體字串400a。

在第一操作電壓抑制區域442內，字線421以及422可以被選擇以開啟電晶體405a。這個動作可以確保第一操作電壓可以從並聯於電晶體405a的可編程電阻406轉移開。同樣地，在第二操作電壓抑制區域443內，字線421以及422可以被選擇以開啟電晶體405a。這個動作可以確保第二操作電壓可以從並聯於電晶體405a的可編程電阻406轉移開。

如第2D圖所示，電阻記憶字串400可以包含一系列的源極/汲極區域410-414，它們在第2D圖中作為一系列電晶體405a和405b的源極/汲極端子。電晶體405a和405b的閘極可以設置於字線420-423。每個記憶體單元401中都使用一個橋接於電晶體405a的電流路徑來並聯電阻406。接觸結構498和接觸結構499可連接至位於上層的導電結構(圖未示)，它們可以連接到電源線PLA和電源線PLB。於一些實施方式中，接觸結構498和499可以交替地被稱為電性連接結構。

具體而言，電阻記憶字串400可以在接觸形成製程之後而被製造，並可以進行隨後的金屬布線製程以將相鄰的兩個記憶體單元401彼此連接，以及將相鄰的兩個子電阻式記憶體字串400a彼此連接。子電阻式記憶體字串400a中的每個源極/汲極區域(例如，源極/汲極區域411-413)都可以與兩個相鄰的源極/汲極區域連接，但不包括在子電阻式記憶體字串400a的終端部分的源極/汲極區域(例如，源極/汲極區域410和源極/汲極區域414中的對應兩者)。每個導體端子都有雙接觸結構(例如，接觸結構470-473和接觸結構460-461(見圖2E和2F))以方便與相鄰的源極/汲極區域之間的連接。

於一些實施方式中，金屬布線(例如，金屬連接結構431和金屬連接結構432)可使用第一接觸結構(第2E圖和第2F圖中繪示的接觸結構160或接觸結構161)將記憶體單元401連接到鄰近導體端子上的第二接觸結構(接觸結構471或接觸結構472)。於一些實施方式中，金屬布線(例如，金屬連接結構430和金屬連接結構433)可使用第一接觸結構(接觸結構470或接觸結構473)將第一子電阻式記憶體字串400a連接到鄰近的第二子電阻式記憶體字串400a上的第二接觸結構(接觸結構473或接觸結構470)，從而形成電阻記憶字串400。

由於記憶體單元401包含橋接於電晶體405a的並聯電阻406，以及源極/汲極區域410-414作為源極/汲極端子，因而此設計可以具有較高的圖案密度。這種佈 局可以允許更高的記憶密度，這意味著更多的數據可以存儲在更小的區域。這種設計提供了一種連接記憶體單元401和子電阻式記憶體字串400a的方法。每個源極/汲極區域(例如，源極/汲極區域411-413)都連接到兩個相鄰的端子，除了終端的端子(例如，源極/汲極區域410和源極/汲極區域414)。這種彈性可以改善數據流，有可加速讀/寫的操作。

具體而言，在形成於源極/汲極區域411和源極/汲極區域412上的第一個記憶體單元401中，接觸結構460(參見第2F圖)包含可編程電阻406，可形成以與源極/汲極區域411電性接觸，接觸結構471可以形成以與源極/汲極區域412電性接觸，並且金屬連接結構431可以形成以橫向延伸從可編程電阻406上方經過字線421至接觸結構471上方。也就是說，一對接觸結構460和接觸結構471形成在源極/汲極區域411和源極/汲極區域412上，其中可編程電阻406位於接觸結構460上方，且不被接觸結構471覆蓋。

在形成於源極/汲極區域412和源極/汲極區域413上的第二個記憶體單元401中，接觸結構461(參見第2E圖)包含可編程電阻406，可以形成以與源極/汲極區域412電性接觸，接觸結構472可以形成以與源極/汲極區域413電性接觸，且金屬連接結構432可以形成以橫向延伸從可編程電阻406上方經過字線422至接觸結構472上方。換句話說，一對接觸結構461和接觸結構472 形成在源極/汲極區域412和源極/汲極區域413上，其中可編程電阻406位於接觸結構461上方，且不被接觸結構472覆蓋。

接觸結構470可形成在(第一個)子電阻式記憶體字串400a的第一個的源極/汲極區域411上，且金屬連接結構430可形成以橫向延伸從接觸結構470上方經過分別在不同之兩個(第一、第二個)子電阻式記憶體字串400a中的兩個字線420，至(第二個)子電阻式記憶體字串400a的第二個的源極/汲極區域411上形成的接觸結構473上方。第一個子電阻式記憶體字串400a的接觸結構470和第二個子電阻式記憶體字串400a的接觸結構473可定義一個在金屬連接結構430下方的無金屬接觸結構區域(metal contact-free region)。

相似地，接觸結構473可形成在(第一個)子電阻式記憶體字串400a的第一個的源極/汲極區域414上，且金屬連接結構433可形成以橫向延伸從接觸結構473上方經過分別在不同之兩個(第一、第三個)子電阻式記憶體字串400a中的兩個字線423，至(第三個)子電阻式記憶體字串400a的第二個的源極/汲極區域414上形成的接觸結構473上方。第一個子電阻式記憶體字串400a中的接觸結構473和第三個子電阻式記憶體字串400a中的接觸結構470可定義一個在金屬連接結構433下方的無金屬接觸結構區域。

金屬連接結構430-433可以在兩列r3和r4中排 列，每個金屬連接結構430-433與在多個金屬連接結構430-433的下一個沿著字線420-423的長度方向相對偏移，從上視圖看，此舉可最佳化空間利用，並確保電流的路徑。此設置可以最小化相鄰路徑之間的干擾和串音(cross-talk)，確保更準確的數據傳輸。具體而言，金屬連接結構430和432可排列於r4行中，金屬連接結構431和433可排列於列r3中，列r3平行於於r4。同樣地，可編程電阻406可以在兩列r3和r4中排列，每個可編程電阻406與下一個可編程電阻406沿著字線420-423的長度方向相對偏移。因此，電阻式記憶體字串400可提供一個較高的圖案密度，彈性和可靠的佈局以用於記憶存儲。

如第2D圖和第2E圖所示，可在基材480上形成擴散區域481。字線420-423形成在擴散區域481上。在字線420-423的兩側形成源極/汲極區域410-414。在字線420-423下形成通道區域482。每一個電晶體405a和405b可能包括通道區域482、字線420-423中對應之一者，以及對源極/汲極區域410-414中對應之一對。

在兩個相鄰的記憶體單元401中，電晶體405a共享相同的源極/汲極區域412，且使用共享的源極/汲極區域412將記憶體單元401串聯。在兩個相鄰的子電阻式記憶體字串400a中，電晶體405b共享相同的源極/汲極區域410或414，且使用共享的源極/汲極區域410或414將子電阻式記憶體字串400a串聯。可形成程式化電阻406 以配置在接觸結構460和接觸結構461中，並且與金屬連接結構431和金屬連接結構432之間有一垂直距離。於一些實施方式中，金屬連接結構430-433可由與接觸結構460、461、470-473、498和499不同的材料製成。於一些實施方式中，金屬連接結構430-433可由與接觸結構460、461、470-473、498和499相同的材料製成。

在第2A圖至第2F圖所示的此變化中，基材480、擴散區域481、源極/汲極區域410-114、字線420-423、接觸結構460、461、470-473、498和499、以及金屬連接結構430-433與第1A圖至第1E圖中的材料和製造方法基本上相似。這意味著基材480可以對應到基材180，擴散區域481可以對應到擴散區域181，源極/汲極區域410-114可以對應到源極/汲極區域110-115，字線420-423可以對應到字線120-124，接觸結構460、461、470-473、498和499可以對應到接觸結構160-164、170-174、198和199，以及金屬連接結構430-433可以對應到圖片中的金屬連接結構130-134。

參考第2C圖。在儲存中計算(in-storage computing)，通常稱為記憶體內計算(computing-in-memory,CiM)，可整合到電阻性記憶體字串400中，以提高其功能容量。前述之儲存中計算可能包括一系列步驟，首先將電源線PLA和電源線PLB接地。接著，’將電阻性記憶體字串400中的所有電晶體405b關閉，以確保數據的完整性。接著，數據輸入被導向到字 線421和字線422。接著，以電壓或電流形式測量系統的電阻來獲得記憶體內計算結果。因此，電阻性記憶體字串400的儲存中計算的實施不僅放大了其計算能力，而且還促進了數據存儲和處理功能之間的無縫介面。

請參考第3A圖至第3E圖。第3A圖繪示了根據本揭露的一些實施方式的電阻式記憶體字串500的示意性的電路圖。第3B圖繪示了根據本揭露的一些實施方式的包含電阻式記憶體字串500的半導體結構50的示意性的俯視圖。第3C繪示了第3B圖中的區域的局部放大視圖。第3D圖和第3E圖繪示了從第3B圖的參考截面D3-D3’和參考截面E3-E3’獲得的示意性的橫截面視圖。

在第3A-3E圖中繪示的此變化中，電阻式記憶體字串500、子電阻式記憶體字串500a、基材580、擴散區域581、電晶體505a和505b、字線520-523、源極/汲極區域510-514、接觸結構560,561,570-573,598，和599、金屬連接結構530-533、可編程電阻506、以及記憶體單元501，基本上與第2A圖至第2F圖中的材料和製造方法相似。這意味著電阻式記憶體字串500可對應於電阻式記憶體字串400，子電阻式記憶體字串500a可以對應於子電阻式記憶體字串400a，基材580可以對應於基材480，擴散區域581可以對應於擴散區域481，電晶體505a和505b可以對應於電晶體405a和405b，字線520-523可以對應於字線420-423，源極/汲極區域510-514可以對應於源極/汲極區域410-414，接觸結構 560-562,570-572,598，和599可以對應於接觸結構460,461,470-473,498，和499，金屬連接結構530-533可以對應於金屬連接結構430-433，可編程電阻506可以對應於可編程電阻406，記憶體單元501可以對應於之前圖中的記憶體單元401。

在此實施方式中的差異在於在接觸結構573和570中形成的額外的可編程電阻506，並且與金屬連接結構530和533之間有垂直距離。也就是說，可編程電阻506可位於它與串連的子電阻式記憶體字串500a中的兩個電晶體505b交叉的接點處。這些可編程電阻506不僅作為串連的組件，而且還可作為平衡權重的記憶體單元501。電阻式記憶體字串500可確保操作的彈性，以通過電源線PLA和電源線PLB提供編程、擦除或讀取電壓。

如第3C圖所示，為了提供關於電阻式記憶體字串500的操作方法的更清晰的描述，在第3C圖中對所示的結構指定了新的參考編號。在選定的子電阻式記憶體字串500a中，字線為WL11,WL12,WL13，和WL14。在與選定之子電阻式記憶體字串500a鄰近的一組子電阻式記憶體字串500a中，字線編號為WL03和WL04。而在另一個相鄰的子電阻式記憶體字串500a中，字線編號為WL21和WL22。電源線PLA可以在字線WL11和字線WL04之間的連接端子(pickup terminal)建立電性連接。電源線PLB可以在字線WL14和字線WL21之間的連接端子建立電性連接。與字線WL04和字線WL11並連 的可編程電阻506可以編號為記憶體單元Cell0；與字線WL12並連的可編程電阻506可以編號為記憶體單元Cell1；與字線WL13並連的可編程電阻506可以編號為記憶體單元Cell2；與字線WL14和字線WL21並連的可編程電阻506可以編號為記憶體單元Cell3；與字線WL22並連的可編程電阻506可以編號為記憶體單元Cell4。

當與字線WL03、字線WL04、字線WL11、字線WL13、字線WL14、字線WL21和字線WL22關聯的電晶體被開啟(即設定為開啟狀態)且與字線WL12關聯的電晶體被關閉(即設定為關閉狀態)時，電流將流過與關閉之電晶體並連的可編程電阻506，包括字線WL12。相反地，電流將繞過與開啟之電晶體並連的可編程電阻506，包括字線WL04、字線WL11、字線WL13、字線WL14和字線WL21。字線WL03和字線WL22將有助於提供由電源線PLA和電源線PLB提供的抑制電壓給未選定之記憶體單元，進而減少電阻式記憶體字串500中的操作干擾。記憶體單元Cell1可以互換第被稱為選定之記憶體單元。

當與字線WL03、字線WL04、字線WL11、字線WL12、字線WL14、字線WL21和字線WL22關聯的電晶體被開啟(即設定為開啟狀態)且與字線WL13關聯的電晶體被關閉(即設定為關閉狀態)時，電流將流過與關閉之電晶體並連的可編程電阻506，包括字線WL13。相 反地，電流將遶過與開啟的電晶體並連的可編程電阻506，包括字線WL04、字線WL11、字線WL12、字線WL14和字線WL21。字線WL03和字線WL22將有助於提供由電源線PLA和電源線PLB提供的抑制電壓給未選定之記憶體單元，進而減少電阻式記憶體字串500中的操作干擾。記憶體單元Cell2可以互換第被稱為選定之記憶體單元。

當與字線WL03、字線WL04、字線WL11、字線WL12、字線WL13、字線WL21和字線WL22關聯的電晶體被開啟(即設定為開啟狀態)且與字線WL14關聯的電晶體被關閉(即設定為關閉狀態)時，電流將流過與關閉之電晶體並連的可編程電阻506，包括字線WL14。相反地，電流將遶過與開啟之電晶體並連的可編程電阻506，包括字線WL04、字線WL11、字線WL12、字線WL13和字線WL21。字線WL03和WL22將有助於提供由電源線PLA和電源線PLB提供的抑制電壓給未選定之記憶體單元，進而減少電阻式記憶體字串500中的操作干擾。記憶體單元Cell3可以互換第被稱為選定之記憶體單元。

在此披露中描述的電阻式記憶體字串具有多功能性，可以用於各種應用，包括乘積之和計算(sum-of-product computations)、神經網絡處理(neural network processing)、內存搜尋(in-memory search)或內存計算(in-memory computing)，以及存儲中搜尋(in-storage search)或 存儲計算(in-storage computing)。

儘管已經詳細地參照一些實施方式描述了本發明，但其他實施方式也是可能的。因此，所附申請範圍的精神和範疇不應受限於此處所描述的實施方式。本披露在各種實施方式中提供了一種佈局，以改進長NAND型電阻式記憶體字串，從而可以減少與所選記憶體單元相關的串聯(或加載)阻抗。本揭露引入了附加的電性連接結構(pickup connection)到長NAND型電阻式記憶體字串。附加的電性連接結構可以將長阻抗串(R-string)劃分為較短的。此外，可以在電阻式記憶體字串上對未選定的記憶體單元應用抑制方案，確保在操作期間未選定的記憶體單元保持不受干擾。

前述內容概述若干實施方式的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施方式之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。

20、30、40、50:半導體結構

100、200、300、400、500:電阻式記憶體字串

400a、500a:子電阻式記憶體字串

101、201、401、501、Cell1、Cell2、Cell3:記憶體單元

102:通電節點

103:通電節點

104:控制端

105、205、405a、405b、505a、505b:電晶體

106、206、406、506:可編程電阻

107:加總節點

108:接地線

109:電流源

110-115、210-219、410-414、510-514:源極/汲極區域

120-124、220-228、420-423、520-523、WL03、WL04、WL11、WL12、WL13、WL14、WL21、WL22:字線

130-134、230-238、430-433、530-533:金屬連接結構

160-164、170-175、198、199、270-278、298、299、460-461、470-473、498、499、560、561、570-573、598、599:接觸結構

160a:下部分

160b:上部分

180、480、580:基材

181、481、581:擴散區域

283、383:選擇電晶體

284、384:接地選擇線電晶體

285、385:電路

386:輔助電晶體

441:經選擇之單元組區域

442:第一操作電壓抑制區域

443:第二操作電壓抑制區域

a、b、ia、ib、SA、SB:端子

D1-D1’、E1-E1’、E2-E2’、F2-F2’、D3-D3’、E3-E3’:剖面

GND:接地電壓

n1、n2、n3、n4、n5、x₁、x₂、x₃和x₄:輸入

PLA、PLB:電源線

r1、r2、r3，r4:列

V_D、V_G、V_S:電壓

V_pgm:編程電壓

本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容可最佳地理解。應注意，依據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。 第1A圖是根據本揭露的一些實施方式的記憶體單元的示意性的圖。 第1B圖繪示了根據本揭露的一些實施方式的包含多個記憶體單元的電阻式記憶體字串的示意性的電路圖。 第1C圖繪示了根據本揭露的一些實施方式的包含電阻式記憶體字串的半導體結構的示意性的俯視圖。 第1D圖和第1E圖繪示了從第1C圖的參考剖面D1-D1’和參考剖面E1-E1’獲得的示意性的剖面圖。 第1F圖和第1G圖繪示了根據本揭露的一些實施方式的包含有操作電阻式記憶體字串的電路的半導體結構的示意性的俯視圖。 第2A圖繪示了根據本揭露的一些實施方式的電阻式記憶體字串的示意性的電路圖。 第2B圖和第2C圖繪示了操作第2A圖中的電阻式記憶體字串的方法的示意性的等效電路圖。 第2D圖繪示了根據本揭露的一些實施方式的包含電阻式記憶體字串的半導體結構的示意性的俯視圖。 第2E圖和2F圖繪示了從第2D圖的參考剖面E2-E2’和參考剖面F2-F2’獲得的示意性的剖面圖。 第3A圖繪示了根據本揭露的一些實施方式的電阻式記憶體字串的示意性的電路圖。 第3B圖繪示了根據本揭露的一些實施方式的包含電阻式記憶體字串的半導體結構的示意性的俯視圖。 第3C圖繪示了第3B圖中的局部放大視圖。 第3D圖和第3E圖繪示從第3B圖的參考剖面D3-D3’和參考剖面E3-E3’獲得的示意性的剖面圖。

40:半導體結構

400:電阻式記憶體字串

400a:子電阻式記憶體字串

401:記憶體單元

405a、405b:電晶體

406:可編程電阻

410-414:源極/汲極區域

420-423:字線

430-433:金屬連接結構

470-473、498、499:接觸結構

PLA、PLB:電源線

r3、r4:列

Claims (19)

1. 一種積體電路結構，包括：一基材；及一第一電阻式記憶體字串，位於該基材上方，並包括複數個記憶體單元，該些記憶體單元的每一者包括：一字線電晶體，包括一通道區域、位於該通道區域上方的一閘極以及位於該通道區域的相對兩側的多個源極/汲極區域；一電阻，位於該字線電晶體上方，並與該字線電晶體並聯，其中該些記憶體單元的兩個相鄰的字線電晶體共享同一源極/汲極區域，且利用該些共享的該些源極/汲極區域將該些記憶體單元串聯；及一金屬線，橫向地延伸並越過該閘極，其中從垂直於該基材的一頂表面的一方向來看，該些記憶體單元的該些金屬線排列為兩行，該些金屬線的每一者相對於該些金屬線的下一金屬線沿著該些閘極的複數個長度方向偏移。
2. 如請求項1所述之積體電路結構，其中該些記憶體單元的該每一者還包括：一對接觸結構，位於該些源極/汲極區域上方，其中該電阻位於該對接觸結構的一第一者上方，且不被該對接觸結構的一第二者所覆蓋。
3. 如請求項2所述之積體電路結構，其中該些記憶體單元的該每一者的該金屬線，從該電阻上方橫向延伸至該對接觸結構的該第二者上方，其中該電阻利用該對接觸結構以及該金屬線而與該字線電晶體串聯。
4. 如請求項1所述之積體電路結構，還包括：一字串選擇電晶體，具有一源極/汲極區域，其中該字串選擇電晶體的該源極/汲極區域，電性耦接於該第一電阻式記憶體字串的該些源極/汲極區域的一第一終端者；以及一接地選擇線電晶體，具有一源極/汲極區域，其中該接地選擇線電晶體的該源極/汲極區域，電性耦接於該第一電阻式記憶體字串的該些源極/汲極區域的一第二終端者，且該字串選擇電晶體的一閘極，電性耦接於該接地選擇線電晶體的一閘極。
5. 如請求項4所述之積體電路結構，還包括：一第二電阻式記憶體字串，位於該基材上方；及一輔助電晶體，位於該基材上方，且將該第二電阻式記憶體字串的複數個源極/汲極區域的一第一終端者，電性耦接於該第一電阻式記憶體字串的該些源極/汲極區域的該第二終端者。
6. 一種積體電路結構，包括：一基材，具有一擴散區；以及 一電阻式記憶體字串，包括：一第一子字串，包括延伸於該擴散區上方的一第一閘極與一第二閘極以及位於該第一閘極與該第二閘極之間且位於該擴散區上方的一第一金屬接觸結構；一第二子字串，包括延伸於該擴散區上方的一第三閘極與一第四閘極以及位於該第三閘極與該第四閘極之間且位於該擴散區上方的一第二金屬接觸結構；一第一金屬線，橫向延伸自該第一子字串的該第一金屬接觸結構上方，越過該第二閘極與該第三閘極，至該第二子字串的該第二金屬接觸結構上方；以及一第三金屬接觸結構，位於該第二閘極與該第三閘極之間，且位於該擴散區上方，該第三金屬接觸結構被配置為施加一操作電壓。
7. 如請求項6所述之積體電路結構，其中該第一金屬接觸結構與該第二金屬接觸結構之間定義有一無金屬接觸結構區域，該無金屬接觸結構區域位於該第一金屬線下方。
8. 如請求項6所述之積體電路結構，其中該第二子字串還包括： 一第四金屬接觸結構與一第五金屬接觸結構，位於該擴散區上方，且位於該第四閘極的相對兩側；一第一電阻，位於該第四金屬接觸結構上方；及一第二金屬線，從該第一電阻上方橫向延伸，越過該第四閘極，至該第五金屬接觸結構上方。
9. 如請求項8所述之積體電路結構，其中該第一金屬接觸結構以及該第二金屬接觸結構排列於一第一列，而該第三金屬接觸結構、該第四金屬接觸結構以及該第五金屬接觸結構排列於一第二列。
10. 如請求項8所述之積體電路結構，其中該第一子字串還包括：一第六金屬接觸結構與一第七金屬接觸結構，位於該擴散區上方，且位於該第一閘極的相對兩側；一第二電阻，位於該第六金屬接觸結構上方；以及一第三金屬線，從該第二電阻上方橫向延伸，越過該第一閘極，至該第七金屬接觸結構上方。
11. 如請求項10所述之積體電路結構，其中該第一金屬接觸結構以及該第二金屬接觸結構排列於一第一列，而該第三金屬接觸結構、該第四金屬接觸結構、該第五金屬接觸結構、該第六金屬接觸結構和該第七金屬接觸結構排列於一第二列。
12. 如請求項6所述之積體電路結構，還包括：一電阻，垂直地位於該第一金屬接觸結構與該第一金屬線之間。
13. 一種積體電路結構的操作方法，該積體電路結構包括位於一基材上方的一電阻式記憶體字串，該電阻式記憶體字串具有串聯的複數個子字串，該些子字串的每一者包括串聯的複數個字線電晶體以及一對終端電晶體，從而在該些子字串的相鄰的兩者的該些終端電晶體的兩者之間形成一連接端子，該些子字串的該每一者還包括複數個電阻，該些電阻的每一者並聯於該些字線電晶體的對應一者，該方法包括：交替地在該電阻式記憶體字串的該些連接端子上施加一第一操作電壓和一第二操作電壓；對該電阻式記憶體字串執行一編程操作；以及對該電阻式記憶體字串執行一擦除操作。
14. 如請求項13所述之方法，其中該第一操作電壓為一編程電壓，而該第二操作電壓為一接地電壓。
15. 如請求項13所述之方法，其中執行該編程操作或執行該擦除操作的步驟包括：開啟該些子字串的一者的該對終端電晶體，該些子字 串的一者作為一經選擇的單元組，其中開啟的步驟使得在該些子字串的該對終端電晶體之間形成一電壓差，從而使一電流流過該些子字串的該者。
16. 如請求項15所述之方法，還包括：關閉該些子字串的一者的該些字線電晶體的一者，允許該電流流過與經關閉之該字線電晶體並聯的該電阻。
17. 如請求項15所述之方法，還包括：開啟該些子字串的一者的該些字線電晶體的一者，允許該電流流過該些字線電晶體的經開啟之該者，但繞過與該些字線電晶體的經開啟之該者並聯的該電阻。
18. 如請求項13所述之方法，其中執行該編程操作或執行該擦除操作的步驟包括：開啟該些子字串的一者的該對終端電晶體的一第一者；以及關閉該些子字串的該者的該對終端電晶體的一第二個，該些子字串的該者作為一操作電壓抑制區，其中開啟的步驟以及關閉的步驟使得在該些子字串中的該者的該對終端電晶體之間維持一致的電壓，以消除該些子字串中的該者的一操作干擾。
19. 如請求項18所述之方法，還包括： 開啟該些子字串的該些字線電晶體。

Images