TWI862655B - 包含堆疊半導體晶片的半導體封裝件 - Google Patents

Abstract

一種半導體封裝件包括：基礎基板；印刷電路板，其設置在基礎基板上；第一晶片層疊物，其在印刷電路板的一側設置在基礎基板上，並且包括在面向印刷電路板的第一偏移方向上偏移層疊的第一半導體晶片；第二晶片層疊物，其設置在第一晶片層疊物上，並且包括在背離印刷電路板的第二偏移方向上偏移層疊的第二半導體晶片；第三晶片層疊物，其設置在印刷電路板的另一側上的基礎基板上，並且包括在第二偏移方向上偏移層疊的第三半導體晶片；以及第四晶片層疊物，其設置在第三晶片層疊物上，並且包括在第一偏移方向上偏移層疊的第四半導體晶片，其中，第二晶片層疊物和第四晶片層疊物藉由印刷電路板與基礎基板電連接。

Description

包含堆疊半導體晶片的半導體封裝件

本專利文獻涉及半導體封裝件，更具體地，涉及多個晶片層疊在基板上的半導體封裝件。 相關申請的交叉引用

本申請主張2019年10月15日提交的韓國專利申請No. 10-2019-0127756的優先權，其整體藉由引用併入本文。

即使體積在減小，電子產品仍需要能夠處理大容量數據。因此，越來越需要增加這種電子產品中使用的半導體裝置的整合度。

然而，由於半導體整合技術的限制，難以僅利用單個半導體晶片滿足所需容量，因此，按照多個半導體晶片被嵌入在一個半導體封裝件中的類型製造半導體封裝件。

即使半導體封裝件包括多個半導體晶片，根據安裝半導體封裝件的應用的要求，半導體封裝件仍需要被製造為具有指定的尺寸或更小。

在實施方式中，一種半導體封裝件可包括：基礎基板；印刷電路板，其設置在基礎基板的第一表面上；第一晶片層疊物，其設置在印刷電路板的一側上的基礎基板的第一表面上，並且包括在面向印刷電路板的第一偏移方向上偏移層疊的多個第一半導體晶片；第二晶片層疊物，其設置在第一晶片層疊物上，並且包括在背離印刷電路板的第二偏移方向上偏移層疊的多個第二半導體晶片；第三晶片層疊物，其設置在印刷電路板的另一側上的基礎基板的第一表面上，並且包括在第二偏移方向上偏移層疊的多個第三半導體晶片；以及第四晶片層疊物，其設置在第三晶片層疊物上，並且包括在第一偏移方向上偏移層疊的多個第四半導體晶片，其中，第二晶片層疊物和第四晶片層疊物藉由印刷電路板與基礎基板電連接。

以下，將參照附圖描述本公開的實施方式的各種示例。

附圖可能未必按比例，在一些情況下，附圖中的至少一些結構的比例可能已被誇大，以便清楚地示出所描述的示例或實現方式的特定特徵。在以多層結構呈現具有兩個或更多個層的附圖或描述中的特定示例時，如所示的這些層的相對定位關係或佈置層的順序反映了所描述或示出的示例的特定實現方式，不同的相對定位關係或佈置層的順序可以是可能的。另外，多層結構的所描述或示出的示例可能沒有反映該特定多層結構中所存在的所有層（例如，兩個所示層之間可存在一個或更多個附加層）。作為特定示例，當所描述或示出的多層結構中的第一層被稱為在第二層“上”或“上方”或者在基板“上”或“上方”時，第一層可直接形成在第二層或基板上，但也可表示第一層和第二層或基板之間可存在一個或更多個其它中間層的結構。

各種實施方式可涉及一種能夠在面積減小的同時滿足高性能和高容量的半導體封裝件。

圖1是示出根據本公開的實施方式的半導體封裝件的橫截面圖，圖2是從頂部看的圖1所示的半導體封裝件的平面圖。圖1示出沿著圖2的線X1-X1’截取的橫截面。

參照圖1和圖2，根據本公開的實施方式的半導體封裝件可包括基礎基板100、設置在基礎基板100上的第一至第四晶片層疊物110、120、130和140和印刷電路板150、以及覆蓋基礎基板100上的第一至第四晶片層疊物110、120、130和140以及印刷電路板150的模製層160。

基礎基板100可具有可設置有第一至第四晶片層疊物110、120、130和140以及印刷電路板150的第一表面101（例如，頂表面）以及背離第一表面101並且可設置有用於將半導體封裝件與外部連接的外部連接端子180的第二表面102（例如，底表面）。

基礎基板100可包括用於在第一至第四晶片層疊物110、120、130和140以及印刷電路板150與外部連接端子180之間傳送電信號的電路和/或佈線結構。例如，基礎基板100可包括印刷電路板（PCB）、再分佈層等。

基礎基板100可包括設置在第一表面101上的導電焊盤103-1、103-2、103-3和103-4以及設置在第二表面102上的導電焊盤104。導電焊盤103-1、103-2、103-3和103-4可用於將第一至第四晶片層疊物110、120、130和140以及印刷電路板150與基礎基板100電連接。另外，導電焊盤104可將外部連接端子180與基礎基板100電連接。作為參考，導電焊盤可意指暴露在基礎基板100的表面上以將基礎基板100與其它組件連接的導電元件或端子。這些導電焊盤103-1、103-2、103-3、103-4和104可與基礎基板100內部的電路和/或佈線結構連接。

第一表面101上的導電焊盤103-1、103-2、103-3和103-4可包括用於與第一晶片層疊物110、第二晶片層疊物120、第三晶片層疊物130和第四晶片層疊物140分別連接的第一至第四導電焊盤103-1、103-2、103-3和103-4。第一導電焊盤103-1和第三導電焊盤103-3可以是分別藉由引線接合與第一晶片層疊物110和第三晶片層疊物130連接的接合指狀物。第二導電焊盤103-2和第四導電焊盤103-4可以是用於與第二晶片層疊物120和第四晶片層疊物140電連接至的印刷電路板150的連接端子156-1和156-2（例如，焊球）連接的球形焊區（ball land）。第二表面102上的導電焊盤104可以是用於與外部連接端子180（例如，焊球）連接的球形焊區。

第一晶片層疊物110可設置在基礎基板100上印刷電路板150的一側（例如，左側）以與印刷電路板150間隔開。第一晶片層疊物110可包括相對於基礎基板100的第一表面101在垂直方向上層疊的多個第一半導體晶片110-1至110-4。本實施方式示出第一晶片層疊物110包括四個第一半導體晶片110-1至110-4的情況。然而，要注意的是，本公開不限於此，第一晶片層疊物110中所包括的半導體晶片的數量可不同地改變為兩個、八個等。以下，為了說明方便，第一半導體晶片110-1至110-4相對於基礎基板100從最近一個到最遠一個分別由元件符號110-1至110-4依序表示。

第一半導體晶片110-1至110-4可以是相同的晶片，特別是相同的記憶體晶片。例如，第一半導體晶片110-1至110-4中的每一個可以是NAND快閃記憶體。然而，要注意的是，本公開不限於此，第一半導體晶片110-1至110-4中的每一個可以是諸如相變隨機存取記憶體（PRAM）和磁阻隨機存取記憶體（MRAM）的非揮發性記憶體晶片或者諸如動態隨機存取記憶體（DRAM）和靜態隨機存取記憶體（SRAM）的揮發性記憶體晶片。

第一半導體晶片110-1至110-4中的每一個可包括設置有第一晶片焊盤114的作用表面111、背離作用表面111的非作用表面112以及將作用表面111和非作用表面112彼此連接的側表面。當與作用表面111或非作用表面112平行並與線X1-X1’平行的方向被定義為第一方向時，第一晶片焊盤114可設置在作用表面111在第一方向上的兩個邊緣區域中的一個邊緣區域（例如，左邊緣區域）中。也就是說，第一晶片焊盤114可按照邊緣焊盤類型設置。當與作用表面111或非作用表面112平行並與第一方向交叉的方向被定義為第二方向時，多個第一晶片焊盤114可在第二方向上佈置成一排。然而，要注意的是，本公開不限於此，第一晶片焊盤114可按各種形式佈置在第一方向上的一個邊緣區域中。

第一半導體晶片110-1至110-4可按照非作用表面112面向基礎基板100並且作用表面111背離非作用表面112的形式（即，按面向上的形式）層疊在基礎基板100上。黏合層117可形成在第一半導體晶片110-1至110-4中的每一個的非作用表面112上。藉由黏合層117，第一半導體晶片110-1至110-4中的每一個可附接到位於其下方的第一半導體晶片110-1至110-3中的每一個和基礎基板100的第一表面101。黏合層117可包括諸如晶粒附接膜（DAF）的絕緣黏合材料。

第一半導體晶片110-1至110-4可按照所有第一晶片焊盤114均暴露的形式層疊。例如，第一半導體晶片110-1至110-4可在第一方向上從設置有第一晶片焊盤114的一側（例如，左側）朝著背離所述一側的另一側（例如，右側）以預定偏移層疊。第一半導體晶片110-1至110-4的偏移方向以下將稱為第一偏移方向。

根據這種偏移層疊，第一半導體晶片110-1至110-4中的一個可處於與第一偏移方向相反的一端（例如，左端）從第一半導體晶片110-1至110-4中直接位於其上的另一個第一半導體晶片上方突出的狀態。由於第一晶片焊盤114設置並暴露在突出端上，所以可形成與第一晶片焊盤114連接的第一互連器115（例如，接合引線）。此外，如稍後將描述的，第一晶片層疊物110中位於最上的第一半導體晶片110-4的一端（例如，左端）可從第二晶片層疊物120中位於最下並直接位於第一半導體晶片110-4上的第二半導體晶片120-1下方突出。

第一互連器115可形成在第一晶片層疊物110的一側（例如，左側）。第一互連器115可將第一半導體晶片110-1至110-4彼此電連接，並且將第一晶片層疊物110與基礎基板100電連接。在本實施方式中，第一互連器115可以是將垂直方向上相鄰的第一晶片焊盤114彼此連接並將最下第一半導體晶片110-1的第一晶片焊盤114連接到第一導電焊盤103-1的接合引線。換言之，第一晶片層疊物110可藉由引線接合電連接到基礎基板100。然而，要注意的是，本實施方式不限於此，各種類型的電互連器（例如，導線、導電膠帶和導電膠）可用作第一互連器115。

第一晶片層疊物110的厚度（即，從基礎基板100的第一表面101到最上第一半導體晶片110-4的作用表面111的距離）將被稱為第一厚度H1。第一厚度H1可與稍後將描述的印刷電路板150的厚度基本上相同。

第二晶片層疊物120可設置在第一晶片層疊物110上。第二晶片層疊物120可包括在垂直方向上層疊的多個第二半導體晶片120-1至120-4。儘管本實施方式示出第二晶片層疊物120包括四個第二半導體晶片120-1至120-4的情況，但要注意的是，第二晶片層疊物120中所包括的第二半導體晶片的數量可不同地改變。另外，儘管在本實施方式中，第二晶片層疊物120中所包括的第二半導體晶片的數量和第一晶片層疊物110中所包括的第一半導體晶片的數量彼此相同，但要注意的是，這些數量可彼此不同。為了說明方便，第二半導體晶片120-1至120-4相對於基礎基板100從最近一個到最遠一個分別由元件符號120-1至120-4依序表示。

第二半導體晶片120-1至120-4可以是相同的晶片，特別是相同的記憶體晶片。例如，第二半導體晶片120-1至120-4中的每一個可以是NAND快閃記憶體。然而，要注意的是，本公開不限於此，第二半導體晶片120-1至120-4中的每一個可以是諸如相變隨機存取記憶體（PRAM）和磁阻隨機存取記憶體（MRAM）的非揮發性記憶體晶片或者諸如動態隨機存取記憶體（DRAM）和靜態隨機存取記憶體（SRAM）的揮發性記憶體晶片。此外，第二半導體晶片120-1至120-4可以是與第一半導體晶片110-1至110-4相同的晶片。

第二半導體晶片120-1至120-4中的每一個可包括設置有第二晶片焊盤124的作用表面121、背離作用表面121的非作用表面122以及將作用表面121和非作用表面122彼此連接的側表面。與第一晶片焊盤114的位置相反，第二晶片焊盤124可設置在作用表面121在第一方向上的兩個邊緣區域中的另一邊緣區域（例如，右邊緣區域）中。也就是說，第二晶片焊盤124可按邊緣焊盤類型設置。多個第二晶片焊盤124可在第二方向上佈置成一排。然而，要注意的是，本公開不限於此，第二晶片焊盤124可按各種形式佈置在第一方向上的另一邊緣區域中。

在第二半導體晶片120-1至120-4是與第一半導體晶片110-1至110-4相同的晶片的情況下，第二半導體晶片120-1至120-4可處於與第一半導體晶片110-1至110-4繞與垂直方向平行的一個軸線旋轉180度的狀態相同的狀態。在這種情況下，除了晶片焊盤的位置相反之外，第二半導體晶片120-1至120-4可具有與第一半導體晶片110-1至110-4相同的形狀、結構等。

多個第二半導體晶片120-1至120-4可按照非作用表面122面向基礎基板100並且作用表面121背離非作用表面122的形式（即，按面向上的形式）層疊在第一晶片層疊物110上。黏合層127可形成在第二半導體晶片120-1至120-4中的每一個的非作用表面122上。藉由黏合層127，第二半導體晶片120-1至120-4中的每一個可附接到位於其下方的第二半導體晶片120-1至120-3中的每一個以及第一晶片層疊物110中位於最上的第一半導體晶片110-4的作用表面111和/或印刷電路板150的頂表面。

第二半導體晶片120-1至120-4可按照所有第二晶片焊盤124均暴露的形式層疊。例如，第二半導體晶片120-1至120-4可在第一方向上從設置有第二晶片焊盤124的另一側（例如，右側）朝著背離所述另一側的一側（例如，左側）以預定偏移層疊。第二半導體晶片120-1至120-4的偏移方向以下將稱為第二偏移方向。第二偏移方向可與第一偏移方向相反。

根據這種偏移層疊，第二半導體晶片120-1至120-4中的一個可處於與第二偏移方向相反的另一端（例如，右端）從第二半導體晶片120-1至120-4中直接位於其上的另一個第二半導體晶片下方突出的狀態。由於第二晶片焊盤124設置並暴露在突出端上，所以可形成與第二晶片焊盤124連接的第二互連器125（例如，接合引線）。此外，第二晶片層疊物120中位於最下的第二半導體晶片120-1可具有從第一晶片層疊物110中位於最上的第一半導體晶片110-4上方向右突出的端部，使得第一晶片層疊物110中位於最上的第一半導體晶片110-4的第一晶片焊盤114暴露。如上所述從第一晶片層疊物110中位於最上的第一半導體晶片110-4上方突出的第二半導體晶片120-1的右端的一部分可與印刷電路板150交疊。

第二互連器125可形成在第二晶片層疊物120的另一側（例如，右側）。第二互連器125可將第二半導體晶片120-1至120-4彼此電連接，並且將第二晶片層疊物120與印刷電路板150電連接。在本實施方式中，第二互連器125可以是將垂直方向上相鄰的第二晶片焊盤124彼此連接並將最下第二半導體晶片120-1的第二晶片焊盤124連接到印刷電路板150的第一接合指狀物152-1的接合引線。換言之，第二晶片層疊物120可藉由引線接合電連接到印刷電路板150。第二晶片層疊物120可藉由印刷電路板150與基礎基板100（具體地，第二導電焊盤103-2）電連接。印刷電路板150以及第二晶片層疊物120和基礎基板100藉由其的連接將稍後描述。

第二晶片層疊物120的厚度可與第一晶片層疊物110的厚度H1相同。然而，這些厚度可彼此不同。

結果，第一晶片層疊物110和第二晶片層疊物120的層疊結構可具有指向第一偏移方向或者在第一方向上指向印刷電路板150的箭頭形狀。

第三晶片層疊物130可隔著印刷電路板150與第一晶片層疊物110相對地定位在基礎基板100上。例如，在第一晶片層疊物110定位在印刷電路板150的左側的情況下，第三晶片層疊物130可設置在印刷電路板150的右側以與印刷電路板150間隔開。本實施方式示出第三晶片層疊物130包括四個第三半導體晶片130-1至130-4的情況。然而，要注意的是，本公開不限於此，第三晶片層疊物130中所包括的半導體晶片的數量可不同地改變。另外，儘管在本實施方式中，第三晶片層疊物130中所包括的第三半導體晶片的數量和第一晶片層疊物110中所包括的第一半導體晶片的數量彼此相同，但要注意的是，這些數量可彼此不同。然而，第三晶片層疊物130的厚度可與第一晶片層疊物110的厚度H1基本上相同。以下，為了說明方便，第三半導體晶片130-1至130-4相對於基礎基板100從最近一個到最遠一個分別由元件符號130-1至130-4依序表示。

第三半導體晶片130-1至130-4可以是相同的晶片，特別是相同的記憶體晶片。此外，第三半導體晶片130-1至130-4可以是與第一半導體晶片110-1至110-4和/或第二半導體晶片120-1至120-4相同的晶片。

第三半導體晶片130-1至130-4中的每一個可包括設置有第三晶片焊盤134的作用表面131、背離作用表面131的非作用表面132以及將作用表面131和非作用表面132彼此連接的側表面。與第一晶片焊盤114的位置相反，第三晶片焊盤134可設置在作用表面131在第一方向上的兩個邊緣區域中的另一邊緣區域（例如，右邊緣區域）中。在第三半導體晶片130-1至130-4是與第一半導體晶片110-1至110-4相同的晶片的情況下，第三半導體晶片130-1至130-4可處於與第一半導體晶片110-1至110-4繞與垂直方向平行的一個軸線旋轉180度的狀態相同的狀態。

第三半導體晶片130-1至130-4可按照非作用表面132面向基礎基板100並且作用表面131背離非作用表面132的形式（即，按面向上的形式）層疊在基礎基板100上。黏合層137可形成在第三半導體晶片130-1至130-4中的每一個的非作用表面132上。

多個第三半導體晶片130-1至130-4可按照所有第三晶片焊盤134均暴露的形式層疊。例如，多個第三半導體晶片130-1至130-4可在第一方向上從設置有第三晶片焊盤134的另一側（例如，右側）朝著背離所述另一側的一側（例如，左側）以預定偏移層疊。即，多個第三半導體晶片130-1至130-4可在第二偏移方向上層疊。

根據這種偏移層疊，第三半導體晶片130-1至130-4中的一個可處於與第二偏移方向相反的另一端（例如，右端）從第三半導體晶片130-1至130-4中直接位於其上的另一個第三半導體晶片下方突出的狀態。由於第三晶片焊盤134設置並暴露在突出端上，所以可形成與第三晶片焊盤134連接的第三互連器135。

第三互連器135可形成在第三晶片層疊物130的另一側（例如，右側）。第三互連器135可將第三半導體晶片130-1至130-4彼此電連接，並且將第三晶片層疊物130與基礎基板100電連接。在本實施方式中，第三互連器135可以是將垂直方向上相鄰的第三晶片焊盤134彼此連接並且將最下第三半導體晶片130-1的第三晶片焊盤134連接到第三導電焊盤103-3的接合引線。換言之，第三晶片層疊物130可藉由引線接合電連接到基礎基板100。然而，要注意的是，本實施方式不限於此，各種類型的電互連器（例如，導線、導電膠帶、導電間隔物和貫通電極）可用作第三互連器135。

第四晶片層疊物140可設置在第三晶片層疊物130上。本實施方式示出第四晶片層疊物140包括四個第四半導體晶片140-1至140-4的情況。然而，要注意的是，本公開不限於此，第四晶片層疊物140中所包括的半導體晶片的數量可不同地改變。另外，儘管在本實施方式中，第四晶片層疊物140中所包括的第四半導體晶片的數量和第一晶片層疊物110中所包括的第一半導體晶片的數量彼此相同，但要注意的是，這些數量可彼此不同。另外，儘管示出第四晶片層疊物140的厚度與第一晶片層疊物110和第二晶片層疊物120的厚度相同，但要注意的是，第四晶片層疊物140的厚度可與第一晶片層疊物110和第二晶片層疊物120的厚度不同。以下，為了說明方便，第四半導體晶片140-1至140-4相對於基礎基板100從最近一個到最遠一個分別由元件符號140-1至140-4依序表示。

第四半導體晶片140-1至140-4可以是相同的晶片，特別是相同的記憶體晶片。此外，第四半導體晶片140-1至140-4可以是與第一半導體晶片110-1至110-4相同的晶片。

第四半導體晶片140-1至140-4中的每一個可包括設置有第四晶片焊盤144的作用表面141、背離作用表面141的非作用表面142以及將作用表面141和非作用表面142彼此連接的側表面。類似於第一晶片焊盤114的位置，第四晶片焊盤144可設置在作用表面141在第一方向上的兩個邊緣區域中的一個邊緣區域（例如，左邊緣區域）中。在第四半導體晶片140-1至140-4是與第一半導體晶片110-1至110-4相同的晶片的情況下，第四半導體晶片140-1至140-4可層疊為與第一晶片層疊物110的第一半導體晶片110-1至110-4相同的狀態。

第四半導體晶片140-1至140-4可按照非作用表面142面向基礎基板100並且作用表面141背離非作用表面142的形式（即，按面向上的形式）層疊在第三晶片層疊物130上。黏合層147可形成在第四半導體晶片140-1至140-4中的每一個的非作用表面142上。藉由黏合層147，第四半導體晶片140-1至140-4中的每一個可附接到位於其下方的第四半導體晶片140-1至140-3中的每一個以及第三晶片層疊物130中位於最上的第三半導體晶片130-4的作用表面131和/或印刷電路板150的頂表面。

第四半導體晶片140-1至140-4可按照所有第四晶片焊盤144均暴露的形式層疊。例如，第四半導體晶片140-1至140-4可在第一方向上從設置有第四晶片焊盤144的一側（例如，左側）朝著背離所述一側的另一側（例如，右側）以預定偏移層疊。即，第四半導體晶片140-1至140-4可在第一偏移方向上層疊。

根據這種偏移層疊，第四半導體晶片140-1至140-4中的一個可處於與第一偏移方向相反的一端（例如，左端）從第四半導體晶片140-1至140-4中直接位於其上的另一個第四半導體晶片下方突出的狀態。由於第四晶片焊盤144設置並暴露在突出端上，所以可形成與第四晶片焊盤144連接的第四互連器145。此外，第四晶片層疊物140中位於最下的第四半導體晶片140-1可具有從第三晶片層疊物130中位於最上的第三半導體晶片130-4上方向左突出的端部，使得第三晶片層疊物130中位於最上的第三半導體晶片130-4的第三晶片焊盤134暴露。如上所述從第三晶片層疊物130中位於最上的第三半導體晶片130-4上方突出的第四半導體晶片140-1的左端的一部分可與印刷電路板150交疊。

第四互連器145可形成在第四晶片層疊物140的一側（例如，左側）。第四互連器145可將第四半導體晶片140-1至140-4彼此電連接，並且將第四晶片層疊物140與印刷電路板150電連接。在本實施方式中，第四互連器145可以是將垂直方向上相鄰的第四晶片焊盤144彼此連接並將最下第四半導體晶片140-1的第四晶片焊盤144連接到印刷電路板150的第二接合指狀物152-2的接合引線。換言之，第四晶片層疊物140可藉由引線接合電連接到印刷電路板150。第四晶片層疊物140可藉由印刷電路板150電連接到基礎基板100（具體地，第四導電焊盤103-4）。印刷電路板150以及第四晶片層疊物140和基礎基板100藉由其的連接將稍後描述。

結果，第三晶片層疊物130和第四晶片層疊物140的層疊結構可具有指向第二偏移方向或在第一方向上指向印刷電路板150的箭頭形狀。

結果，可在基礎基板100上形成具有X形狀或其類似形狀的第一至第四晶片層疊物110、120、130和140。印刷電路板150可被定位在由X形狀限定的中央底部區域中。只要定位在印刷電路板150的兩側的第一晶片層疊物110和第三晶片層疊物130中的每一個在第一方向上在面向印刷電路板150的方向上偏移層疊並且具有與印刷電路板150基本上相同的厚度，第一晶片層疊物110和第三晶片層疊物130中的每一個中所包括的晶片的數量、類型等可不同地改變。在第一晶片層疊物110、印刷電路板150和第三晶片層疊物130具有相同的厚度的情況下，第二晶片層疊物120和第四晶片層疊物140可定位在包括第一晶片層疊物110的頂表面、印刷電路板150的頂表面和第三晶片層疊物130的頂表面的平面上。只要第二晶片層疊物120和第四晶片層疊物140中的每一個具有從第一晶片層疊物110和第三晶片層疊物130中的每一個上方突出的部分，並且由此在與印刷電路板150部分地交疊的同時在背離印刷電路板150的方向上偏移層疊，第二晶片層疊物120和第四晶片層疊物140中的每一個的厚度以及第二晶片層疊物120和第四晶片層疊物140中的每一個中所包括的晶片的數量、類型等可不同地改變。第一至第四晶片層疊物110、120、130和140可具有相對於印刷電路板150對稱的結構，但是在第二晶片層疊物120和第四晶片層疊物140的厚度彼此不同的情況下可具有不對稱的結構。

如上所述，印刷電路板150可執行將第二晶片層疊物120和第四晶片層疊物140電連接到基礎基板100的功能。為此，印刷電路板150可包括：第一導電結構154-1，其從與第二互連器125連接的第一接合指狀物152-1穿過印刷電路板150延伸到印刷電路板150的第一連接端子156-1；以及第二導電結構154-2，其從與第四互連器145連接的第二接合指狀物152-2穿過印刷電路板150延伸到印刷電路板150的第二連接端子156-2。第一連接端子156-1和第二連接端子156-2可分別連接到第二導電焊盤103-2和第四導電焊盤103-4。藉由這一事實，第二晶片層疊物120可藉由第一導電結構154-1和第一連接端子156-1電連接到基礎基板100，第四晶片層疊物140可藉由第二導電結構154-2和第二連接端子156-2電連接到基礎基板100。

第一接合指狀物152-1可在沿第一方向與第二晶片層疊物120間隔開預定距離的同時比第二接合指狀物152-2更靠近第二晶片層疊物120設置，並且可在第二方向上佈置成一排。第二接合指狀物152-2可沿第一方向與第四晶片層疊物140間隔開預定距離的同時比第一接合指狀物152-1更靠近第四晶片層疊物140設置，並且可在第二方向上佈置成一排。因此，可在印刷電路板150的頂表面上形成在第二晶片層疊物120和第四晶片層疊物140之間在第二方向上設置成兩排的第一接合指狀物152-1和第二接合指狀物152-2。

印刷電路板150可與從第一晶片層疊物110朝著另一側（例如，右側）部分地突出的第二晶片層疊物120的底表面的一部分交疊，並且可與從第三晶片層疊物130朝著一側（例如，左側）部分地突出的第四晶片層疊物140的底表面的一部分交疊。藉由這一事實，印刷電路板150可用於支撐第二晶片層疊物120和第四晶片層疊物140。隨著印刷電路板150與第二晶片層疊物120和第四晶片層疊物140之間的交疊面積增加，支撐作用可加強，從而確保結構穩定性。具體地，如果設置第二晶片層疊物120和第四晶片層疊物140的第二晶片焊盤124和第四晶片焊盤144的區域與印刷電路板150交疊，則可確保在引線接合期間工作的穩定性。

在本實施方式中，這種印刷電路板150用作將第二晶片層疊物120和第四晶片層疊物140連接到基礎基板100的元件的原因如下。如果第二晶片層疊物120和第四晶片層疊物140藉由接合引線連接到基礎基板100，則由於接合引線的長度變得太長，所以可能發生諸如引線偏移（wire sweeping）的製程故障，並且半導體封裝件的電特性可能由於接合引線的長度所引起的電阻增加而劣化。另選地，如果第二晶片層疊物120和第四晶片層疊物140使用包括導電通孔（例如，矽通孔（TSV））的插置結構來連接到基礎基板100，則在第二晶片層疊物120和第四晶片層疊物140與基礎基板100之間的距離增加的情況下，通孔的高度也應該一起增加，而由於通孔的直徑受到第二晶片層疊物120和第四晶片層疊物140的第二晶片焊盤124和第四晶片焊盤144的間距限制，所以可能限制將通孔的直徑增加到預定尺寸或更大。由於在用於形成通孔的蝕刻製程和鍍覆製程中在寬高比方面存在限制，所以實際上難以形成具有預定高度或更高的通孔。因此，在本實施方式中，可使用印刷電路板150來解決上述問題。

此外，在根據本實施方式的印刷電路板150中，可考慮第二晶片焊盤124和第四晶片焊盤144的間距來確定第一接合指狀物152-1和第二接合指狀物152-2的間距。另一方面，由於作為用於將印刷電路板150連接到基礎基板100的連接端子156-1和156-2的例如焊球在尺寸減小方面具有限制，所以焊球連接至的印刷電路板150的球形焊區（未示出）的間距可比第一接合指狀物152-1和第二接合指狀物152-2的間距大幾倍。具體地，諸如焊球的連接端子需要具有至少預定尺寸，以便防止在回流製程期間由於印刷電路板的扭曲或翹曲而導致連接端子的不接觸。另一方面，由於接合引線不藉由回流製程來接合，所以不存在這種限制。因此，相對于球形焊區，接合指狀物可形成為具有精細的間距。如圖1所示，由於這種間距差異，第一導電結構154-1和第二導電結構154-2中的每一個無法具有從印刷電路板150的頂表面到底表面的筆直垂直路徑，而是可具有彎曲形狀，該彎曲形狀具有從第一接合指狀物152-1和第二接合指狀物152-2中的每一個向下垂直延伸的第一垂直路徑、從各個球形焊區向上垂直延伸的第二垂直路徑以及連接第一垂直路徑和第二垂直路徑的水平路徑。在實施方式中，從第一接合指狀物152-1向下垂直延伸的第一垂直路徑和從球形焊區向上垂直延伸的第二垂直路徑可被稱為垂直圖案。在實施方式中，從第二接合指狀物152-2向下垂直延伸的第一垂直路徑和從球形焊區向上垂直延伸的第二垂直路徑可被稱為垂直圖案。在實施方式中，連接第一垂直路徑和第二垂直路徑的水平路徑可被稱為水平圖案。以下，將參照圖3至圖5描述根據本實施方式的印刷電路板150的示例。

圖3是示出根據本公開的實施方式的印刷電路板的橫截面圖，圖4A、圖4B和圖4C分別是圖3所示的第一至第三佈線層的平面圖，圖5是示出圖3所示的導電結構的形狀的示例的立體圖。圖3的第一佈線層示出沿著圖4A的線M1-M1’截取的橫截面，圖3的第二佈線層示出沿著圖4B的線M2-M2’截取的橫截面，圖3的第三佈線層示出沿著圖4C的線M3-M3’截取的橫截面。

參照圖3至圖5，根據本實施方式的印刷電路板可包括第一基礎層210、第二基礎層220、第一絕緣層230、第二絕緣層240以及第一至第三導電層L1、L2和L3。

第一基礎層210可包括形成有第一導電層L1和第一絕緣層230的第一表面211以及背離第一表面211並面向第二基礎層220的第一表面221的第二表面212。第二基礎層220可包括第一表面221以及背離第一表面221並形成有第三導電層L3和第二絕緣層240的第二表面222。第一基礎層210和第二基礎層220可形成印刷電路板的主體或核心，並且可包括諸如環氧樹脂或聚醯亞胺的材料。

第一絕緣層230可具有開口，這些開口形成在第一基礎層210的第一表面211上並且暴露第一導電層L1的部分（具體地，接合指狀物250A）。第二絕緣層240可具有開口，這些開口形成在第二基礎層220的第二表面222上並且暴露第三導電層L3的部分（具體地，球形焊區270A）。第一絕緣層230和第二絕緣層240可包括諸如阻焊劑的各種絕緣材料。

第一導電層L1可包括形成在第一基礎層210的第一表面211上並且彼此間隔開的多個第一導電圖案250。各個第一導電圖案250可包括可連接有接合引線等的部分（即，接合指狀物250A）、從接合指狀物250A延伸並具有相對窄的寬度的第一線部分250B以及位於第一線部分250B的端部並具有大於第一線部分250B的寬度的第一端250C。第一端250C可與第一導電通孔255交疊並與第一導電通孔255的一端（例如，頂端）連接。

第二導電層L2可包括多個第二導電圖案260，多個第二導電圖案260形成在第二基礎層220的第一表面221上以在第一基礎層210中具有在第一基礎層210的第二表面212上暴露的表面並且彼此間隔開。然而，要注意的是，本公開不限於此，在另一實施方式中，第二導電層L2可包括多個第二導電圖案，多個第二導電圖案形成在第一基礎層210的第二表面212上以在第二基礎層220中具有在第二基礎層220的第一表面221上暴露的表面。各個第二導電圖案260可包括具有相對窄的寬度的第二線部分260B以及分別位於第二線部分260B的兩端並具有大於第二線部分260B的寬度的一個第二端260A和另一第二端260C。一個第二端260A可與第一導電通孔255交疊並與第一導電通孔255的另一端（例如，底端）連接。另一第二端260C可與第二導電通孔265交疊並與第二導電通孔265的一端（例如，頂端）連接。

第三導電層L3可包括多個第三導電圖案270，多個第三導電圖案270形成在第二基礎層220的第二表面222上並且彼此間隔開。各個第三導電圖案270可包括可與諸如焊球的連接端子280連接的部分（例如，球形焊區270A）、從球形焊區270A延伸並具有相對窄的寬度的第三線部分270B以及位於第三線部分270B的端部並具有大於第三線部分270B的寬度的第三端270C。第三端270C可與第二導電通孔265交疊並與第二導電通孔265的另一端（例如，底端）連接。

第一導電通孔255可穿過第一基礎層210在垂直方向上延伸，並且可連接彼此交疊的第一導電圖案250的第一端250C和第二導電圖案260的一個第二端260A，從而將第一導電圖案250和與之對應的第二導電圖案260電連接。也就是說，第一導電通孔255可在第一導電層L1和第二導電層L2之間提供電連接。第二導電通孔265可穿過第二基礎層220在垂直方向上延伸，並且可連接彼此交疊的第二導電圖案260的另一第二端260C和第三導電圖案270的第三端270C，從而將第二導電圖案260和與之對應的第三導電圖案270電連接。也就是說，第二導電通孔265可在第二導電層L2和第三導電層L3之間提供電連接。

藉由這一事實，可在印刷電路板中形成提供從接合指狀物250A到球形焊區270A的電連接並且包括第一導電圖案250、第一導電通孔255、第二導電圖案260、第二導電通孔265和第三導電圖案270的導電結構。第一導電通孔255可提供從包括接合指狀物250A的第一導電圖案250向下垂直延伸的垂直路徑，第二導電通孔265可提供從包括球形焊區270A的第三導電圖案270向上垂直延伸的垂直路徑，二者間的第二導電圖案260可提供連接第一導電通孔255和第二導電通孔265的水平路徑。

藉由上述印刷電路板，即使第一導電層L1的接合指狀物250A的間距P1小於第三導電層L3的球形焊區270A的間距P2，因此難以將接合指狀物250A和球形焊區270A直接連接，也可藉由在第一導電層L1和第三導電層L3之間提供第二導電層L2來補償間距差異。

根據本實施方式的接合指狀物250A可與上面參照圖2描述的第一接合指狀物152-1和第二接合指狀物152-2基本上相同。此外，包括第一導電圖案250、第一導電通孔255、第二導電圖案260、第二導電通孔265和第三導電圖案270的導電結構可對應於上面參照圖1描述的第一導電結構154-1和第二導電結構154-2中的每一個。另外，連接端子280可對應於上面參照圖1描述的第一連接端子156-1和第二連接端子156-2。

根據上述半導體封裝件，可實現以下效果。

藉由按X形狀或其類似形狀層疊半導體晶片，可層疊大量的半導體晶片，因此，可實現高容量/高性能半導體封裝件。具體地，藉由在預定偏移方向上將半導體晶片層疊至預定高度並在相反的偏移方向上從高於該預定高度的高度層疊半導體晶片，半導體封裝件的平面面積可減小。

另外，藉由經由引線接合等將底部晶片層疊物直接連接到基礎基板並藉由印刷電路板將頂部晶片層疊物連接到基礎基板，可克服由於形成長引線而引起的製程故障或者電特性的劣化所導致的限制。

此外，藉由提供包括補償接合指狀物與球形焊區之間的間距差異的中間層的印刷電路板，可容易地實現頂部晶片層疊物與基礎基板之間藉由印刷電路板的連接。

此外，由於印刷電路板支撐頂部晶片層疊物（具體地，設置有晶片焊盤的區域的底部），所以諸如引線接合的製程的可加工性可改進，並且可確保結構穩定性。

圖6是示出根據本公開的另一實施方式的半導體封裝件的橫截面圖，圖7是從頂部看的圖6所示的半導體封裝件的平面圖。圖6示出沿著圖7的線X2-X2’截取的橫截面。在本實施方式的以下描述中，將省略對與上面參照圖1和圖2描述的實施方式基本上相同的組件的詳細描述。

參照圖6和圖7，根據本實施方式的半導體封裝件可包括基礎基板100、設置在基礎基板100上的第一至第四晶片層疊物110、120、130和140和印刷電路板150’、以及覆蓋基礎基板100上的第一至第四晶片層疊物110、120、130和140和印刷電路板150’的模製層160。

與上述實施方式不同，印刷電路板150’的頂表面上的接合指狀物152-1’、152-2’和152-3’可在第二方向上佈置成一排。與第二晶片層疊物120電連接的接合指狀物152-1’以下將稱為第一接合指狀物152-1’，與第四晶片層疊物140電連接的接合指狀物152-2’以下將稱為第二接合指狀物152-2’，與第二晶片層疊物120和第四晶片層疊物140共同連接的接合指狀物152-3’以下將稱為第三接合指狀物152-3’。

這些第一至第三接合指狀物152-1’、152-2’和152-3’可佈置在不與第二晶片層疊物120和第四晶片層疊物140交疊的區域中。第一接合指狀物152-1’可以是被施加有相對於第二晶片層疊物120的輸入/輸出信號的部分，第二接合指狀物152-2’可以是被施加有相對於第四晶片層疊物140的輸入/輸出信號的部分。第三接合指狀物152-3’可以是被施加有電源電壓或接地電壓的部分。

由於第一至第三接合指狀物152-1’、152-2’和152-3’的數量大於佈置在第二方向上的第二晶片焊盤124的數量和/或佈置在第二方向上的第四晶片焊盤144的數量，所以第二晶片焊盤124和第四晶片焊盤144與第一至第三接合指狀物152-1’、152-2’和152-3’中的至少一些無法設置成在第一方向上延伸的直線。換言之，第二晶片焊盤124和第四晶片焊盤144在第二方向上的位置和與之連接的第一至第三接合指狀物152-1’、152-2’和152-3’中的至少一些在第二方向上的位置可彼此不同。

印刷電路板150’可包括：第一導電結構154-1’，其從第一接合指狀物152-1’穿過印刷電路板150’延伸到印刷電路板150’的第一連接端子156-1’；第二導電結構154-2’，其從第二接合指狀物152-2’穿過印刷電路板150’延伸到印刷電路板150’的第二連接端子156-2’；以及第三導電結構，其從第三接合指狀物152-3’穿過印刷電路板150’延伸到印刷電路板150’的其它連接端子（未示出）。

在本實施方式的情況下，由於接合指狀物152-1’、152-2’和152-3’所佔據的面積小於上述實施方式，所以第一晶片層疊物110和第二晶片層疊物120可進一步向右移動。換言之，第二晶片層疊物120和印刷電路板150’的交疊面積可增加。類似地，第三晶片層疊物130和第四晶片層疊物140可進一步向左移動，以增加第四晶片層疊物140和印刷電路板150’的交疊面積。

在這種情況下，由於印刷電路板150’的支撐作用加強，所以結構穩定性和製程可加工性可進一步改進。此外，由於第二晶片層疊物120和印刷電路板150’的交疊面積以及第四晶片層疊物140和印刷電路板150’的交疊面積增加，所以半導體封裝件的平面面積可減小。

圖8示出例示了包括採用根據實施方式的半導體封裝件中的至少一個的記憶卡7800的電子系統的方塊圖。記憶卡7800包括諸如非揮發性記憶體裝置的記憶體7810以及記憶體控制器7820。記憶體7810和記憶體控制器7820可儲存數據或讀出所儲存的數據。記憶體7810和記憶體控制器7820中的至少一個可包括根據所描述的實施方式的半導體封裝件中的至少一個。

記憶體7810可包括應用了本公開的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可控制記憶體7810，使得響應於來自主機7830的讀/寫請求，讀出所儲存的數據或者儲存數據。

圖9示出例示了包括根據所描述的實施方式的半導體封裝件中的至少一個的電子系統8710的方塊圖。電子系統8710可包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可藉由提供數據移動的路徑的總線8715來彼此聯接。

在實施方式中，控制器8711可包括一個或更多個微處理器、數位信號處理器、微控制器和/或能夠執行與這些組件相同的功能的邏輯器件。控制器8711或記憶體8713可包括根據本公開的實施方式的半導體封裝件中的一個或更多個。輸入/輸出裝置8712可包括選自鍵區、鍵盤、顯示裝置、觸控螢幕等中的至少一個。記憶體8713是用於儲存數據的裝置。記憶體8713可儲存要由控制器8711執行的數據和/或命令等。

記憶體8713可包括諸如DRAM的揮發性記憶體裝置和/或諸如快閃的非揮發性記憶體裝置。例如，快閃記憶體可被安裝到諸如移動終端或桌上型計算機的信息處理系統。快閃記憶體可構成固態硬碟（SSD）。在這種情況下，電子系統8710可在快閃記憶體系統中穩定地儲存大量數據。

電子系統8710還可包括被配置為向通信網絡發送數據以及從通信網絡接收數據的介面8714。介面8714可為有線或無線型。例如，介面8714可包括天線或者有線或無線收發器。

電子系統8710可被實現為移動系統、個人計算機、工業計算機或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理（PDA）、便攜式計算機、平板計算機、移動電話、智能電話、無線電話、膝上型計算機、記憶卡、數位音樂系統和信息發送/接收系統中的任一個。

如果電子系統8710表示能夠執行無線通信的設備，則電子系統8710可用在使用CDMA（碼分多址）、GSM（全球移動通信系統）、NADC（北美數位蜂窩）、E-TDMA（增強時分多址）、WCDMA（寬頻碼分多址）、CDMA2000、LTE（長期演進）或Wibro（無線寬頻互聯網）的技術的通信系統中。

儘管出於例示性目的描述了各種實施方式，但對於本領域技術人員而言將顯而易見的是，在不脫離以下申請專利範圍中限定的本公開的精神和範圍的情況下，可進行各種改變和修改。

100:基礎基板 101:第一表面 102:第二表面 103-1:第一導電焊盤 103-2:第二導電焊盤 103-3:第三導電焊盤 103-4:第四導電焊盤 104:導電焊盤 110:第一晶片層疊物 110-1~110-4:第一半導體晶片 111:作用表面 112:非作用表面 114:第一晶片焊盤 115:第一互連器 117:黏合層 120:第二晶片層疊物 120-1~120-4:第二半導體晶片 121:作用表面 122:非作用表面 124:第二晶片焊盤 125:第二互連器 127:黏合層 130:第三晶片層疊物 130-1~130-4:第三半導體晶片 131:作用表面 132:非作用表面 134:第三晶片焊盤 135:第三互連器 137:黏合層 140:第四晶片層疊物 140-1~140-4:第四半導體晶片 141:作用表面 142:非作用表面 144:第四晶片焊盤 145:第四互連器 147:黏合層 150、150’:印刷電路板 152-1、152-1’:第一接合指狀物 152-2、152-2’:第二接合指狀物 152-3’:第三接合指狀物 154-1、154-1’:第一導電結構 154-2、154-2’:第二導電結構 156-1、156-1’:第一連接端子 156-2、156-2’:第二連接端子 160:模製層 180:外部連接端子 210:第一基礎層 211:第一表面 212:第二表面 220:第二基礎層 221:第一表面 222:第二表面 230:第一絕緣層 240:第二絕緣層 250:第一導電圖案 250A:接合指狀物 250B:第一線部分 250C:第一端 255:第一導電通孔 260:第二導電圖案 260A:第二端 260B:第二線部分 260C:另一第二端 265:第二導電通孔 270:第三導電圖案 270A:球形焊區 270B:第三線部分 270C:第三端 280:連接端子 8710:電子系統 8711:控制器 8712:輸入/輸出裝置 8713:記憶體 8714:介面 8715:總線 L1:第一導電層 L2:第二導電層 L3:第三導電層

[圖1]是示出根據本公開的實施方式的半導體封裝件的橫截面圖。

[圖2]是從頂部看的圖1所示的半導體封裝件的平面圖。

[圖3]是示出根據本公開的實施方式的印刷電路板的橫截面圖。

[圖4A、圖4B和圖4C]分別是圖3所示的第一至第三佈線層的平面圖。

[圖5]是示出圖3所示的導電結構的形狀的示例的立體圖。

[圖6]是示出根據本公開的另一實施方式的半導體封裝件的橫截面圖。

[圖7]是從頂部看的圖6所示的半導體封裝件的平面圖。

[圖8]示出例示了採用包括根據實施方式的半導體封裝件的記憶卡的電子系統的方塊圖。

[圖9]示出例示了包括根據實施方式的半導體封裝件的另一電子系統的方塊圖。

100:基礎基板

101:第一表面

102:第二表面

103-1:第一導電焊盤

103-2:第二導電焊盤

103-3:第三導電焊盤

103-4:第四導電焊盤

104:導電焊盤

110:第一晶片層疊物

110-1~110-4:第一半導體晶片

111:作用表面

112:非作用表面

114:第一晶片焊盤

115:第一互連器

117:黏合層

120:第二晶片層疊物

120-1~120-4:第二半導體晶片

121:作用表面

122:非作用表面

124:第二晶片焊盤

125:第二互連器

127:黏合層

130:第三晶片層疊物

130-1~130-4:第三半導體晶片

131:作用表面

132:非作用表面

134:第三晶片焊盤

135:第三互連器

137:黏合層

140:第四晶片層疊物

140-1~140-4:第四半導體晶片

141:作用表面

142:非作用表面

144:第四晶片焊盤

145:第四互連器

147:黏合層

150:印刷電路板

154-1:第一導電結構

154-2:第二導電結構

156-1:第一連接端子

156-2:第二連接端子

160:模製層

180:外部連接端子

Claims (20)

1. 一種半導體封裝件，該半導體封裝件包括：基礎基板；印刷電路板，該印刷電路板設置在所述基礎基板的第一表面上；第一晶片層疊物，該第一晶片層疊物設置在所述印刷電路板的一側上的所述基礎基板的所述第一表面上，並且包括在面向所述印刷電路板的第一偏移方向上偏移層疊的多個第一半導體晶片；第二晶片層疊物，該第二晶片層疊物設置在所述第一晶片層疊物上，並且包括在背離所述印刷電路板的第二偏移方向上偏移層疊的多個第二半導體晶片；第三晶片層疊物，該第三晶片層疊物設置在所述印刷電路板的另一側上的所述基礎基板的所述第一表面上，並且包括在所述第二偏移方向上偏移層疊的多個第三半導體晶片；以及第四晶片層疊物，該第四晶片層疊物設置在所述第三晶片層疊物上，並且包括在所述第一偏移方向上偏移層疊的多個第四半導體晶片，其中，所述第二晶片層疊物和所述第四晶片層疊物藉由所述印刷電路板與所述基礎基板電連接，其中，所述印刷電路板包括：第一導電結構，該第一導電結構與所述第二晶片層疊物電連接，並且穿過所述印刷電路板；以及第二導電結構，該第二導電結構與所述第四晶片層疊物電連接，並且穿過所述印刷電路板，並且其中，所述第一導電結構和所述第二導電結構中的每一個包括垂直圖案和水平圖案的組合，所述垂直圖案設置在與所述基礎基板的所述第一表面垂直的垂直方向上，所述水平圖案設置在與所述基礎基板的所述第一表面平行的水平 方向上。
2. 根據請求項1所述的半導體封裝件，其中，所述印刷電路板包括在所述垂直方向上層疊的第一基礎層和第二基礎層，並且其中，所述第一導電結構和所述第二導電結構中的每一個包括：第二導電圖案，該第二導電圖案設置在所述第一基礎層和所述第二基礎層之間的界面處；第一導電圖案，該第一導電圖案設置在所述第一基礎層的背離所述界面的第一表面上；第三導電圖案，該第三導電圖案設置在所述第二基礎層的背離所述界面的第二表面上；第一導電通孔，該第一導電通孔穿過所述第一基礎層連接所述第一導電圖案的一部分和所述第二導電圖案的一部分；以及第二導電通孔，該第二導電通孔穿過所述第二基礎層連接所述第二導電圖案的一部分和所述第三導電圖案的一部分。
3. 根據請求項2所述的半導體封裝件，其中，所述第一導電通孔和所述第二導電通孔設置在彼此不交疊的位置處。
4. 根據請求項2所述的半導體封裝件，其中，所述第一導電圖案的間距和所述第三導電圖案的間距彼此不同。
5. 根據請求項2所述的半導體封裝件，其中，所述印刷電路板還包括：第一絕緣層，該第一絕緣層設置在所述第一基礎層的所述第一表面上，並且具有暴露所述第一導電圖案的一部分的開口；第二絕緣層，該第二絕緣層設置在所述第二基礎層的所述第二表面上，並且 具有暴露所述第三導電圖案的一部分的開口；以及連接端子，該連接端子藉由所述第二絕緣層的開口與所述第三導電圖案連接，並且其中，所述連接端子與所述基礎基板電連接。
6. 根據請求項5所述的半導體封裝件，其中，所述第二晶片層疊物和所述第四晶片層疊物中的每一個經由引線接合藉由所述第一絕緣層的開口連接到所述第一導電圖案，並且其中，所述連接端子是焊球。
7. 根據請求項1所述的半導體封裝件，其中，所述第二晶片層疊物具有在所述第一偏移方向上從所述第一晶片層疊物上方突出的第一端，其中，所述第四晶片層疊物具有在所述第二偏移方向上從所述第三晶片層疊物上方突出的第二端，並且其中，所述第一端的一部分和所述第二端的一部分與所述印刷電路板交疊。
8. 根據請求項7所述的半導體封裝件，其中，所述印刷電路板支撐所述第一端的所述部分和所述第二端的所述部分。
9. 根據請求項7所述的半導體封裝件，其中，所述第二晶片層疊物還包括設置在所述第一端的所述部分上並且接合有引線的第二晶片焊盤，並且其中，所述第四晶片層疊物還包括設置在所述第二端的所述部分上並且接合有引線的第四晶片焊盤。
10. 根據請求項1所述的半導體封裝件，其中，所述印刷電路板包括：藉由第二互連器與所述第二晶片層疊物連接的多個第一接合指狀物；以及 藉由第四互連器與所述第四晶片層疊物連接的多個第二接合指狀物，其中，多個所述第一接合指狀物設置在所述第二晶片層疊物和所述第四晶片層疊物之間與所述第四晶片層疊物相比相對更靠近所述第二晶片層疊物的區域中，並且其中，多個所述第二接合指狀物設置在所述第二晶片層疊物和所述第四晶片層疊物之間與所述第二晶片層疊物相比相對更靠近所述第四晶片層疊物的區域中，以與多個所述第一接合指狀物間隔開。
11. 根據請求項10所述的半導體封裝件，其中，多個所述第一接合指狀物和多個所述第二接合指狀物分別佈置成一排。
12. 根據請求項1所述的半導體封裝件，其中，所述印刷電路板包括：藉由第二互連器與所述第二晶片層疊物連接的第一接合指狀物；藉由第四互連器與所述第四晶片層疊物連接的第二接合指狀物；以及藉由所述第二互連器和所述第四互連器同時與所述第二晶片層疊物和所述第四晶片層疊物連接的第三接合指狀物。
13. 根據請求項12所述的半導體封裝件，其中，所述第一接合指狀物、所述第二接合指狀物和所述第三接合指狀物在所述第二晶片層疊物和所述第四晶片層疊物之間佈置成一排。
14. 根據請求項12所述的半導體封裝件，其中，所述第一接合指狀物和所述第二接合指狀物被施加有信號，並且其中，所述第三接合指狀物被施加有電源電壓或接地電壓。
15. 根據請求項1所述的半導體封裝件，其中，所述第一晶片層疊物、所述第三晶片層疊物和所述印刷電路板具有相同的厚度。
16. 根據請求項15所述的半導體封裝件，其中，所述第二晶片層疊 物和所述第四晶片層疊物被定位在包括所述第一晶片層疊物的頂表面、所述第三晶片層疊物的頂表面和所述印刷電路板的頂表面的平面上。
17. 根據請求項1所述的半導體封裝件，其中，所述第一晶片層疊物和所述第二晶片層疊物與所述第三晶片層疊物和所述第四晶片層疊物具有相對於所述印刷電路板對稱的結構。
18. 根據請求項1所述的半導體封裝件，其中，在所述第一半導體晶片、所述第二半導體晶片、所述第三半導體晶片和所述第四半導體晶片當中選擇的至少兩種是相同的記憶體晶片。
19. 根據請求項1所述的半導體封裝件，其中，在所述第二半導體晶片或所述第三半導體晶片是與所述第一半導體晶片相同的晶片的情況下，所述第二半導體晶片或所述第三半導體晶片被偏移層疊以與所述第一半導體晶片繞與所述基礎基板的所述第一表面垂直的軸線旋轉180度的狀態對應。
20. 根據請求項1所述的半導體封裝件，其中，所述第一晶片層疊物藉由第一互連器與所述基礎基板直接連接，並且其中，所述第三晶片層疊物藉由第三互連器與所述基礎基板直接連接。

Images