TW201434132A

TW201434132A - 包含交錯階梯形半導體晶粒堆疊之半導體裝置

Info

Publication number: TW201434132A
Application number: TW102149298A
Authority: TW
Inventors: 奇福庫瑪; 邱進添; 黃大成; 呂忠; 姬忠禮
Original assignee: 晟碟信息科技（上海）有限公司
Priority date: 2013-02-26
Filing date: 2013-12-31
Publication date: 2014-09-01
Also published as: CN104769714B; KR20150058469A; WO2014131152A1; CN104769714A; TWI518873B; KR101800096B1; US20150228621A1; US9230942B2

Abstract

本發明揭示一種半導體裝置，其包含交錯階梯形半導體晶粒堆疊以允許使用短線接合在一半導體裝置內提供大量半導體晶粒。

Description

包含交錯階梯形半導體晶粒堆疊之半導體裝置

對便攜式消費型電子器件之需求之強勁增長正驅動對高容量儲存裝置之需要。諸如快閃記憶體儲存卡之非揮發性半導體記憶體裝置正變得廣泛用於滿足對數位資訊儲存及交換之不斷增長之需求。其便攜性、多功能性及強健設計連同其高可靠性及大容量已使此等記憶體裝置理想地用於各種各樣之電子裝置中，包含(舉例而言)數位相機、數位音樂播放器、視訊遊戲控制臺、PDA及蜂巢式電話。

儘管已知諸多變化之封裝組態，但快閃記憶體儲存卡通常可製作為系統級封裝(SiP)或多晶片模組(MCM)，其中複數個晶粒安裝在一小佔據面積基板上且在其上互連。基板通常可包含具有在一側或兩側上經蝕刻之一導電層之一剛性介電基底。電連接形成於晶粒與該(等)導電層之間，且該(等)導電層提供用於將晶粒連接至一主機裝置之一電引線結構。一旦形成晶粒與基板之間的電連接，總成通常即然後包封在提供一保護性封裝之一模製化合物中。

在圖1及圖2(在圖2中無模製化合物)展示一習用半導體封裝20之一剖面側視圖及一俯視圖。典型封裝包含黏附至一基板26之複數個半導體晶粒，諸如快閃記憶體晶粒22及控制器晶粒24。複數個晶粒接合墊28可在晶粒製作程序期間形成於半導體晶粒22、24上。類似地，複數個接觸墊30可形成於基板26上。晶粒22可黏附至基板26，且然後晶粒24可安裝於晶粒22上。然後所有晶粒可藉由在各別晶粒接合墊28與接觸墊30對之間黏附線接合32而電耦合至基板。一旦形成所有電連接，晶粒及線接合即可囊封在一模製化合物34中以密封封裝且保護晶粒及線接合。

為了最有效地使用封裝佔用面積，已知將半導體晶粒彼此上下地堆疊，從而在毗鄰晶粒之間具有一間隔層之情況下或在具有如在圖1及圖2中所展示之一偏移之情況下彼此完全重疊。在一偏移組態中，一晶粒堆疊在另一晶粒之頂部上使得下部晶粒之接合墊曝露。一偏移組態提供方便接達堆疊中之半導體晶粒中之每一者上之接合墊之一優點。

隨著半導體晶粒變得更薄，且為了增加半導體封裝中之記憶體容量，堆疊在一半導體封裝內之晶粒之數目繼續增加。然而，此可促進自上部晶粒向下至基板之長接合線。長接合線容易受損或短接至其他線接合，且亦具有高於較短接合線之信號雜訊比。

20‧‧‧習用半導體封裝

22‧‧‧半導體晶粒/快閃記憶體晶粒/晶粒

24‧‧‧半導體晶粒/控制器晶粒/晶粒

26‧‧‧基板

28‧‧‧晶粒接合墊

30‧‧‧接觸墊

32‧‧‧線接合

34‧‧‧模製化合物

100‧‧‧裝置/成品半導體裝置/半導體裝置/矩形或正方形形狀之半導體裝置/封裝/成品半導體封裝/成品裝置

102‧‧‧基板

103‧‧‧核心

104‧‧‧通孔導通體/導通體

105‧‧‧頂部導電層/導電層

106‧‧‧電跡線/跡線

107‧‧‧底部導電層/導電層

108‧‧‧接觸墊

110‧‧‧焊料遮罩

112‧‧‧被動組件

120‧‧‧第一晶粒堆疊/堆疊/晶粒堆疊/第二晶粒堆疊/第一堆疊/預組裝晶粒堆疊/額外晶粒堆疊/最上部晶粒堆疊/最下部晶粒堆疊

124‧‧‧半導體晶粒/晶粒/底部晶粒/最底部晶粒

128‧‧‧中介層

130‧‧‧線接合

132‧‧‧晶粒接合墊/後續晶粒接合墊

134‧‧‧球接合/球/薄膜層

140‧‧‧模製化合物

142‧‧‧焊料球

圖1係一習用半導體封裝之一剖面側視圖。

圖2係一習用基板及線接合之半導體晶粒之一俯視圖。

圖3係根據本發明之實施例之半導體裝置之總體製作程序之一流程圖。

圖4係根據本技術之一實施例在製作程序中之一第一步驟處之一半導體裝置之一側視圖。

圖5係根據本技術之一實施例在製作程序中之一第二步驟處之一半導體裝置之一俯視圖。

圖6係根據本技術之一實施例在製作程序中之一第三步驟處之一半導體裝置之一側視圖。

圖7係根據本技術之一實施例在製作程序中之一第四步驟處之一半導體裝置之一側視圖。

圖8係根據本技術之一實施例在製作程序中之一第五步驟處之一半導體裝置之一側視圖。

圖9係根據本技術之一實施例在製作程序中之第五步驟處之一半導體裝置之一簡化透視圖。

圖10係根據本技術之一實施例在製作程序中之一第六步驟處之一半導體裝置之一側視圖。

圖10A至圖10C係根據各種實施例用於完成在第9圖中所展示之製作程序中之第六步驟之側視圖。

圖11係根據本技術之一實施例在製作程序中之一第七步驟處之一半導體裝置之一側視圖。

圖12係根據本技術之一實施例在製作程序中之一第八步驟處之一半導體裝置之一側視圖。

現在將參照圖3至圖12闡述本技術，在實施例中，本技術係關於包含交錯階梯形半導體晶粒堆疊以允許使用短線接合在一半導體裝置內提供大量半導體晶粒之一半導體裝置。應理解，本發明可以諸多不同形式體現，且不應解釋為限於本文中所陳述之實施例。相反地，提供此等實施例以使得本發明將係透徹及完整的，且將把本發明全面傳達給熟習此項技術者。實際上，本發明意欲涵蓋此等實施例之替代形式、修改及等效形式，該等替代形式、修改及等效形式包含在如由隨附申請專利範圍所界定之本發明之範疇及精神內。此外，在本發明之以下詳細說明中，陳述眾多特定細節以提供對本發明之一透徹理解。然而，熟習此項技術者將明瞭，可在不具有此等特定細節之情況下實踐本發明。

如本文中可使用之術語「頂部」及「底部」、「上部」及「下部」、與「垂直」及「水平」僅出於例示及說明目的，且不意欲限制本發明之說明，此乃因所引用之物項可交換位置及定向。此外，如本文中所使用，術語「實質上」、「大約」及/或「約」意味指定尺寸或參數可針對一給定應用在一可接受製造公差內變化。在一項實施例中，可接受製造公差係±.25%。

現在將參照圖3之流程圖及圖4至圖12之俯視圖及側視圖闡釋本發明之一實施例。儘管圖4至圖12各自展示一個別裝置100或其一部分，但應理解，可在一基板面板上連同複數個其他封裝100分批處理裝置100以實現規模經濟。在基板面板上之封裝100之列及行之數目可變化。

基板面板以複數個基板102開始(再次，一個此基板係在圖4至圖12中展示)。基板102可係各種不同晶片載體媒介，包含一印刷電路板(PCB)、一引線框或一捲帶式自動接合(TAB)捲帶。在基板102係一PCB之情況下，如在圖4中所指示，基板可由具有一頂部導電層105及一底部導電層107之一核心103形成。核心103可由各種介電材料(例如，聚醯亞胺壓層、包含FR4及FR5之環氧樹脂、雙馬來醯亞胺三嗪(BT)及諸如此類)形成。儘管對本發明並不關鍵，但核心可具有40微米(μm)至200μm之間的一厚度，但在替代實施例中，核心之厚度可在彼範圍之外變化。在替代實施例中，核心103可係陶瓷或有機的。

環繞核心之導電層105、107可由銅或銅合金、經電鍍銅或經電鍍銅合金、合金42(42Fe/58Ni)、鍍銅鋼或已知用於基板面板上之其他金屬及材料形成。導電層可具有約10μm至25μm之一厚度，但在替代實施例中，該等層之厚度可在彼範圍之外變化。

圖3係根據本發明之實施例用於形成一半導體裝置之製作程序之一流程圖。在一步驟200中，可鑽孔基板102以在基板102中界定通孔導通體104。導通體104(僅其中之某些在圖中經編號)為例示性的，且基板102可包含比在圖中所展示之導通體多很多之導通體104，且其可在不同於圖中所展示之位置之位置中。接下來在步驟202中在頂部及底部導電層中之一者或兩者上形成導電圖案。該(等)導電圖案可包含如(舉例而言)在圖5及圖6中所展示之電跡線106及接觸墊108。跡線106及接觸墊108(僅其中之某些在圖中經編號)係例示性的，且基板102可包含多於在圖中所展示之跡線及/或接觸墊之跡線及/或接觸墊，且其可在不同於圖中所展示之位置之位置中。

在實施例中，成品半導體裝置100總成可用作一BGA(球柵陣列)封裝。基板102之一下表面可包含用於接收焊料球之接觸墊108，如下文所闡釋。在進一步實施例中，成品半導體裝置100可係包含用於以可移除方式在一主機裝置內耦合成品裝置100之接觸指之一LGA(平台柵格陣列)封裝。在此等實施例中，下表面可替代接收焊料球之接觸墊而包含接觸指。基板102之頂部及/或底部表面上之導電圖案可藉由各種已知程序(包含(舉例而言)各種光微影程序)而形成。

再次參照圖3，在步驟204中，然後可在一自動光學檢查(AOI)中檢查基板102。一旦經檢查，即可在步驟206中將一焊料遮罩110施加至基板。在施加焊料遮罩之後，在步驟208中可在一已知電鍍或薄膜沈積程序中用一Ni/Au、合金42或諸如此類電鍍導電圖案上之接觸墊、接觸指及任何其他焊接區域。然後可在一自動檢測程序(步驟210)中且在一最終目視檢查(步驟212)中檢驗及測試基板102以查核電操作並查核污染物、刮痕及變色。

假定基板102通過檢驗，則接下來在一步驟214中可將被動組件112黏附至基板。一或多個被動組件可包含(舉例而言)一或多個電容器、電阻器及/或電感器，但涵蓋其他組件。所展示之被動組件112(僅其中之某些在圖中經編號)僅為例示性的，且數目、類型及位置可在進一步實施例中變化。

根據本技術，接下來在步驟220中可在基板102上形成若干個半導體晶粒堆疊。如下文所闡釋，每一晶粒堆疊可在相反方向上呈階梯形的，其中以毗鄰晶粒堆疊之間的一中介層實現毗鄰晶粒堆疊之間的一過渡。參照圖7，若干個半導體晶粒124可以一偏移階梯形組態彼此上下地堆疊以形成一第一晶粒堆疊120。可使用一晶粒附接膜將晶粒黏附至基板及/或彼此。作為一項實例，晶粒附接黏合劑可係來自德國漢高公司(Henkel AG & Co.KGaA)之8988UV環氧樹脂，其經固化至一B階段以預先黏附堆疊120中之晶粒124，且隨後固化至一最終C階段以永久黏附堆疊120中之晶粒124。

半導體晶粒124可(舉例而言)係記憶體晶粒(諸如一NAND快閃記憶體晶粒)，但可使用其他類型之晶粒124。圖7展示其中八個晶粒124安裝在堆疊120中之一實施例。然而，在進一步實施例中在堆疊120中可存在多於或少於八個之晶粒124。

如在圖7中所展示，在形成晶粒堆疊120之後，可將一中介層128黏附至堆疊120中之上部晶粒124。中介層128可以與堆疊120中之其他晶粒124相同之方式偏移且達到相同程度。中介層128可係(舉例而言)由FR4及FR5形成之一剛性層，或(舉例而言)由聚醯亞胺捲帶形成之一撓性層。在中介層之一上表面上形成一導電圖案。如下文所闡釋，出於將信號自在中介層128之一側上之接觸墊轉移至在中介層之相對側上之對應接觸墊之目的提供導電圖案及中介層。

現在參照圖8之側視圖，一旦形成晶粒堆疊120，即可使用線接合130將堆疊120中之各別晶粒124電連接至基板，堆疊中之晶粒中之每一者均電連接至基板102。圖9係展示基板102及在晶粒堆疊120中之僅底部兩個晶粒124之一簡化透視圖。如所展示，每一半導體晶粒124可包含沿晶粒124之一邊緣之一列晶粒接合墊132。應理解，每一晶粒124可包含比圖9中所展示之晶粒接合墊多很多之晶粒接合墊132。可使用一線接合130將一半導體晶粒之該列中之每一晶粒接合墊132電連接至下一毗鄰半導體晶粒之該列中之對應晶粒接合墊132。可使用一線接合130將底部半導體晶粒124之每一晶粒接合墊132電連接至基板102上之該列接觸墊中之對應接觸墊108。

儘管可藉由各種技術形成線接合130，但在一項實施例中，線接合130可形成為反向球接合。使用已知構造之一線接合毛細管(未展示)藉由首先在一晶粒(諸如，底部晶粒124)之晶粒接合墊上沈積一球接合134來塑成此等線接合130。可藉由饋送一段線(通常為金或銀合金)穿過線接合毛細管之一中央腔來形成球接合134(其中之一者在圖9中經編號)。線突出穿過毛細管之一尖端，其中將一高電壓電荷自與毛細管尖端相關聯之一變換器施加至線。電荷熔融尖端處之線且線由於熔融金屬之表面張力而形成一球134。球134然後可在一負載下黏附至一晶粒接合墊132，同時變換器施加超音波能。

線接合毛細管然後可放出一小段線，且可在導電球處切斷線以在晶粒接合墊132上留下球接合134。自毛細管之端懸掛之線之小尾部然後可用於形成用於列中之下一後續晶粒接合墊132之球接合134。可藉由包含(舉例而言)晶圓級之螺柱凸塊形成或金凸塊形成之各種其他方法或藉由各種其他方法在半導體晶粒124之接合墊處形成球接合134。

其後，在其次較低層級上(舉例而言，在基板102上)形成另一球接合，如上文所闡述。然而，替代切斷線，放出線且使線在其次較高層級上(但在進一步實施例中可跳過一或多個層級)與一對應球接合134進行接觸。線在一負載下施加至球接合134，同時變換器施加超音波能。組合之熱、壓力及超音波能在線與球接合134之間形成一接合。線接合毛細管然後可放出一小段線，且可切斷線以在不同層級上之對應墊之間形成線接合130。

可水平地跨越晶粒及基板上之墊且垂直地在晶粒及基板上之墊之間重複此程序，直至已形成所有線接合130。形成(水平地或垂直地)線接合130之次序可在不同實施例中變化。此外，儘管通常以自晶粒堆疊120及基板中之一個層至下一層之一筆直垂直行來展示線接合130，但線接合中之一或多者可自一個層對角地延伸至下一層。此外，可係一線接合跳過晶粒堆疊120中之一或多個層。

如上文所述，一中介層128可黏附在一晶粒堆疊120頂部。中介層128可包含一第一邊緣128a，其具有在數目及位置上與中介層128下方之晶粒堆疊120中之晶粒124上之晶粒接合墊132之列對應之一列接觸墊。可在中介層128之邊緣128a與下方毗鄰晶粒124(在晶粒堆疊120之頂部處之晶粒)上之成列接觸墊之間以與上文闡述之線接合130相同之方式形成線接合130。

以此方式至中介層128之線接合具有優於習用系統之優點。首先，至中介層128之線接合不需要單獨程序或單獨工具。至中介層128之線接合與中介層下方之晶粒124之線接合相同。此外，在線接合形成至中介層128之一頂部表面上之接觸墊上時，接觸墊係可視的且線接合可形成至可視接觸墊上，且與(舉例而言)嘗試接合至中介層之一下表面之設計(其可係不可視的或不易接達的)相比更加容易被可視地驗證。

現在參照圖10之側視圖，一第二晶粒堆疊120接下來可黏附在中介層128及第一晶粒堆疊120之頂部上。如所述，第一堆疊120中之最上部晶粒線接合至中介層128之頂部表面上。為了不損壞彼等線接合，在中介層128之一上表面上提供一薄膜層134。至中介層128上之線結合130嵌入在薄膜層134內，且薄膜層134使第二晶粒堆疊120與中介層128間隔開。薄膜層134可(舉例而言)係可自(舉例而言)日本之日東電工公司或加利福尼亞之漢高公司獲得之已知組合物之一電絕緣黏合劑環氧樹脂。

薄膜層134可作為一黏性液體經施加，該黏性液體保持在彼狀態中直至在下文闡釋之一回流程序中固化。在實施例中，薄膜層134作為一液體經施加，但具有一足夠高的黏度以機械支撐第二晶粒堆疊。在實施例中，黏度可係(舉例而言)約1×10⁶至2×10⁶厘泊，但應理解，該黏度可高於或低於在替代實施例中之黏度。在一替代實施例中，可在薄膜層134內提供間隔球。間隔球可係充當第二晶粒堆疊與中介層之間的間隔物之聚合球體。此等間隔球在此項技術中係已知的，且(舉例而言)在標題為「Method of Making a Semiconductor Package Including Stacked Semiconductor Die」之美國專利第6,650,019號中經揭示，該專利以其全文引入方式併入本文中。薄膜層134可具有一厚度，使得至中介層128之線接合130嵌入其中，且第二晶粒堆疊120之底部晶粒不接觸嵌入之線接合130。

一旦薄膜層134施加至中介層128，第二晶粒堆疊120即可黏附在第一晶粒堆疊120之頂部上且線接合至基板。特定而言，中介層128包含在與第一邊緣相對之中介層之一第二邊緣上之一第二列接觸墊。在中介層128上之導電圖案使中介層之第一邊緣上之接觸墊與中介層之第二邊緣上之對應接觸墊電連接。

線接合130由中介層128之第二邊緣及第二晶粒堆疊120中之最底部晶粒124上之接觸墊形成。以此方式，來自第二晶粒堆疊中之最底部晶粒之晶粒接合墊132經由中介層128中之電跡線電耦合至在第一晶粒堆疊中之最上部晶粒上之其對應晶粒接合墊132。照此，第二晶粒堆疊中之晶粒124僅使用短(例如，單個跳躍)線接合130電耦合至基板102。

第二晶粒堆疊120中之晶粒124可以與第一晶粒堆疊中之晶粒124相同之方式呈階梯形且達到相同程度，但在相反方向上以最小化第一及第二晶粒堆疊120共同之佔用面積。可以若干種方式在中介層128之頂部上形成第二晶粒堆疊。在圖10A中所展示之一項實例中，可以與第一晶粒堆疊120相同之方式形成第二晶粒堆疊120。可以一偏移階梯形組態將每一晶粒124添加至裝置100。一旦第二晶粒堆疊120中之所有晶粒已黏附在堆疊中，晶粒124即可如上文所闡述線接合至彼此及基板102。

在圖10B中所展示之一第二實例中，晶粒124及第二晶粒堆疊120可遠離裝置100組裝至彼此且並非裝置100之總成之關鍵路徑之一部分。第二晶粒堆疊120可經組裝且作為一單個預組裝堆疊準備黏附至中介層128及薄膜層134上，如上文所闡述。一旦第二晶粒堆疊120已黏附在堆疊中，第二晶粒堆疊120中之晶粒124即可如上文所闡述線接合至彼此及基板102。

在圖10C中所展示之一第三實例可具有如在圖10B中之一預組裝晶粒堆疊120，但在圖10C之實例中，第二晶粒堆疊120中之晶粒124亦可遠離裝置100線接合至彼此且並非裝置100之總成之關鍵路徑之一部分。在此實例中，在裝置100處所需之僅線接合使第二晶粒堆疊中之最底部晶粒124之晶粒接合墊連接至中介層128。

現在參照圖11之側視圖，可以與將第二晶粒堆疊120添加至第一晶粒堆疊相同之方式將額外晶粒堆疊120添加至裝置100。每一晶粒堆疊可在與在其下方之晶粒堆疊相反之方向上呈階梯形以最小化所有晶粒堆疊共同之佔用面積。圖11圖解說明包含三個晶粒堆疊共24個晶粒之一實例。圖12圖解說明四個晶粒堆疊共32個晶粒之一實例。根據本技術，僅藉由實例之方式圖解說明之裝置100具有更多或更少之晶粒堆疊120，每一晶粒堆疊包含更多或更少晶粒124。作為一個進一步實例，在裝置100中可存在八個晶粒堆疊120(每一晶粒堆疊包含八個晶粒124)共64個晶粒。

在將把一額外晶粒堆疊120添加至裝置100之情況下，下方之晶粒堆疊120可包含一中介層128及一薄膜層134，且可如上文所闡述形成線接合。裝置100中之最上部晶粒堆疊120不必包含一中介層128或薄膜層134。

在於基板102上安裝晶粒堆疊120之後，在步驟224中可將一控制器晶粒(未展示)安裝且線接合至基板。在實施例中，可將控制器晶粒安裝在最上部晶粒堆疊120上。在進一步實施例中，可將控制器晶粒安裝在最下部晶粒堆疊120下方。舉例而言，可將控制器晶粒安裝在基板102之頂部上。此一實施例之一實例係揭示在具有2013年1月9日之一國際申請日期且標題為「Semiconductor Device Including an Independent Film Layer For Embedding and/or Spacing Semiconductor Die」之專利合作條約專利申請案第PCT/CN2013/070264號中。作為又一實例，可將控制器晶粒安裝在基板102內。此一實施例之一實例係揭示在具有2013年1月28日之一國際申請日期且標題為「Semiconductor Device Including an Embedded Controller Die and Method of Making Same」之專利合作條約專利申請案第PCT/CN2013/071051號中。

繼安裝及電連接晶粒堆疊與控制器晶粒之後，在一步驟226中且如在圖12中所展示，可將晶粒堆疊、線接合及基板之至少一部分囊封在一模製化合物140中。模製化合物140可包含(舉例而言)固體環氧樹脂、酚醛樹脂、熔融矽石、結晶矽石、碳黑及/或金屬氫氧化物。此等模製化合物可(舉例而言)自住友公司及日東電工公司獲得，此兩個公司在日本均設有總部。涵蓋來自其他製造商之其他模製化合物。可根據各種已知程序(包含藉由轉移模製或射出模製技術)施加模製化合物。可在進一步實施例中藉由FFT(自由薄流)壓縮模製執行囊封程序。

可在囊封步驟期間將可固化之B階段黏合劑(例如，晶粒附接薄膜及薄膜層134)固化至最終交聯C階段。可在進一步實施例中以一單獨加熱步驟將黏合劑固化至C階段。

如在圖12中所展示，在於步驟226中囊封面板上之晶粒之後，針對其中裝置係一BGA封裝之實施例，在步驟228中可將焊料球142焊接至各別封裝之一底部表面上之接觸墊108。在封裝係LGA封裝之情況下，可跳過步驟226。

在步驟230中可自面板單粒化各別封裝以形成在圖12中所展示之成品半導體裝置100。可藉由各種切割方法(包含鋸割、水射流切割、雷射切割、水導向雷射切割、乾媒介切割及金剛石塗佈線切割)中之任一者單粒化每一半導體裝置100。儘管直線切割將通常界定矩形或正方形形狀之半導體裝置100，但應理解，在本發明之進一步實施例中半導體裝置100可具有除矩形及正方形之外的形狀。

一旦切割成封裝100，即可在一步驟232中測試封裝以判定封裝是否適當地起作用。如此項技術中已知的，此測試可包含電測試、老化測試及其他測試。視情況，舉例而言在半導體裝置係LGA封裝之情況下，在步驟234中，可將成品半導體裝置包封在一蓋(未展示)內。

成品半導體封裝100可(舉例而言)係一記憶體卡，例如一MMC卡、一SD卡、一多用途卡、一微SD卡、一記憶體條、一精巧型SD卡、一ID卡、一PCMCIA卡、一SSD卡、一晶片卡、一智慧卡、一USB卡、一MCP類型之嵌入卡儲存器或諸如此類。

總之，在一項實例中，本技術係關於一種半導體裝置，其包括：一基板；一第一晶粒堆疊，其具有安裝至該基板之一第一半導體晶粒及在該第一晶粒堆疊之與該第一半導體晶粒相對之一端處之一第二半導體晶粒，該第一晶粒堆疊在一第一方向上呈階梯形偏移；一中介層，其具有黏附至該第二半導體晶粒之一第一表面及與該第一表面相對之一第二表面；一第二晶粒堆疊，其具有毗鄰該中介層之該第二表面安裝之一第三半導體晶粒及在該第二晶粒堆疊之與該第三半導體晶粒相對之一端處之一第四半導體晶粒，該第二晶粒堆疊在與該第一方向相反之一第二方向上呈階梯形偏移；及線接合，其在：i)基板上之接觸墊與該第一半導體晶粒之晶粒接合墊之間；ii)該第二半導體晶粒之晶粒接合墊與該中介層之該第二表面上之接觸墊之間，以及iii)該中介層之該第二表面上之接觸墊與該第三半導體晶粒之間。

在另一實例中，本技術係關於一種半導體裝置，其包括：一基板；一第一晶粒堆疊，其具有安裝至該基板之一第一半導體晶粒及在該第一晶粒堆疊之與該第一半導體晶粒相對之一端處之一第二半導體晶粒，該第一晶粒堆疊在一第一方向上呈階梯形偏移；一中介層，其具有第一邊緣及第二邊緣、沿該第一邊緣之一第一組接觸墊、沿該第二邊緣之一第二組接觸墊，以及將來自該第一組及該第二組之對應接觸墊連接在一起之電跡線，中介層進一步包含第一表面及第二表面，該第一表面黏附至該第二半導體晶粒；一第二晶粒堆疊，其具有毗鄰該中介層之該第二表面安裝之一第三半導體晶粒及在第二晶粒堆疊之與該第三半導體晶粒相對之一端處之一第四半導體晶粒，該第二晶粒堆疊在與該第一方向相反之一第二方向上呈階梯形偏移；及線接合，其經由包含以下之一路徑使該第四半導體晶粒上之一晶粒接合墊與該基板連接：i)在該第三及該第四半導體晶粒之間的該第二堆疊中之任一半導體晶粒上之晶粒接合墊；ii)在該第三半導體晶粒上之一晶粒接合墊，在該中介層上之該第二組接觸墊中之一接觸墊；iii)在該中介層上之該第一組接觸墊中之一接觸墊及在該第二半導體晶粒上之一晶粒接合墊；iv)在該第一半導體晶粒與該第二半導體晶粒之間的該第一堆疊中之任一半導體晶粒上之晶粒接合墊，；及v)在該第一半導體晶粒上之一晶粒接合墊及在該基板上之一接觸墊。

在又一實例中，本技術係關於一種形成一半導體裝置之方法，其包括：(a)形成一基板；(b)以在一第一方向上呈階梯形之一偏移組態將一第一晶粒堆疊安裝至該基板，該第一晶粒堆疊具有毗鄰該基板之一第一半導體晶粒及在該第一晶粒堆疊之與該第一半導體晶粒相對之一端處之一第二半導體晶粒；(c)將一中介層黏附至該第二半導體晶粒，該中介層具有黏附至該第二半導體晶粒之一第一表面及與該第一表面相對之一第二表面；(d)以在與該第一方向相反之一第二方向上呈階梯形之一偏移組態毗鄰該中介層安裝一第二晶粒堆疊，該第二晶粒堆疊具有毗鄰該中介層之該第二表面安裝之一第三半導體晶粒及在該第二晶粒堆疊之與該第三半導體晶粒相對之一端處之一第四半導體晶粒；及(e)將該第一晶粒堆疊及該第二晶粒堆疊線接合至該基板，該步驟(e)包括以下之步驟：在於該第二半導體晶粒與該第一晶粒堆疊中之其他半導體晶粒之晶粒接合墊之間形成線接合之相同程序中，形成自該第二半導體晶粒之一晶粒接合墊至該中介層之該第二表面上之一第一接觸墊之一線接合。

已出於圖解說明及說明之目的提供對本發明之前述詳細說明。本說明並非意欲係詳盡的或將本發明限於所揭示之精確形式。根據上文之教示諸多修改及變化係可能的。選擇該等所闡述實施例旨在最佳地闡釋本發明之原理及其實際應用，以藉此使熟習此項技術者能夠在各種實施例中且以適合於所預計之特定用途之各種修改最佳地利用本發明。意欲由隨附申請專利範圍來界定本發明之範疇。

104‧‧‧通孔導通體/導通體

108‧‧‧接觸墊

128‧‧‧中介層

130‧‧‧線接合

134‧‧‧球接合/球/薄膜層

Claims

一種半導體裝置，其包括：一基板；一第一晶粒堆疊，其具有安裝至該基板之一第一半導體晶粒及在該第一晶粒堆疊之與該第一半導體晶粒相對之一端處之一第二半導體晶粒，該第一晶粒堆疊在一第一方向上呈階梯形偏移；一中介層，其具有黏附至該第二半導體晶粒之一第一表面及與該第一表面相對之一第二表面；一第二晶粒堆疊，其具有毗鄰該中介層之該第二表面安裝之一第三半導體晶粒及在與該第二晶粒堆疊之該第三半導體晶粒相對之一端處之一第四半導體晶粒，該第二晶粒堆疊在與該第一方向相反之一第二方向上呈階梯形偏移；及線接合，其在：i)該基板上之接觸墊與該第一半導體晶粒之晶粒接合墊之間；ii)該第二半導體晶粒之晶粒接合墊與該中介層之該第二表面上之接觸墊之間；及iii)在該中介層之該第二表面上之接觸墊與該第三半導體晶粒之間。
如請求項1之半導體裝置，其中該中介層包含由該第一表面及該第二表面分離之第一邊緣及第二邊緣，在該第二半導體晶粒之該等晶粒接合墊與在該中介層之該第二表面上之接觸墊之間的該等線接合係沿著該中介層之該第一邊緣。
如請求項2之半導體裝置，在該中介層之該第二表面與該第三半導體晶粒上之該等接觸墊之間的該等線接合係沿著該中介層之該第二邊緣。
如請求項1之半導體裝置，其中該第一晶粒堆疊及該第二晶粒堆疊包含快閃記憶體晶粒。
如請求項1之半導體裝置，其中該第一晶粒堆疊及該第二晶粒堆疊各自包含四至八個記憶體晶粒。
如請求項1之半導體裝置，其進一步包括在該中介層與該第二晶粒堆疊之間的該中介層之該第二表面上之一薄膜層。
如請求項1之半導體裝置，其進一步包括囊封該第一晶粒堆疊及該第二晶粒堆疊以及該等線接合之模製化合物。
如請求項1之半導體裝置，其中該中介層包括一第一中介層，該半導體裝置進一步包括：一第二中介層，其具有黏附至該第四半導體晶粒之一第一表面及與該第一表面相對之一第二表面；及一第三晶粒堆疊，其具有毗鄰該第二中介層之該第二表面安裝之一第五半導體晶粒。
如請求項1之半導體裝置，其中該第三晶粒堆疊在該第一晶粒堆疊上方垂直地對準。
一種半導體裝置，其包括：一基板；一第一晶粒堆疊，其具有安裝至該基板之一第一半導體晶粒及在該第一晶粒堆疊之與該第一半導體晶粒相對之一端處之一第二半導體晶粒，該第一晶粒堆疊在一第一方向上呈階梯形偏移；一中介層，其具有第一邊緣及第二邊緣、沿該第一邊緣之一第一組接觸墊、沿該第二邊緣之一第二組接觸墊及將來自該第一組及該第二組之對應接觸墊連接在一起之電跡線，該中介層進一步包含第一表面及第二表面，該第一表面黏附至該第二半導體晶粒；一第二晶粒堆疊，其具有毗鄰該中介層之該第二表面安裝之一第三半導體晶粒及在該第二晶粒堆疊之與該第三半導體晶粒相對之一端處之一第四半導體晶粒，該第二晶粒堆疊在與該第一方向相反之一第二方向上呈階梯形偏移；及線接合，其經由包含以下之一路徑使該第四半導體晶粒上之一晶粒接合墊與該基板連接：i)在該第三及該第四半導體晶粒之間的該第二堆疊中之任一半導體晶粒上的晶粒接合墊；ii)在該第三半導體晶粒上之一晶粒接合墊，在該中介層上之該第二組接觸墊中之一接觸墊；iii)在該中介層上之該第一組接觸墊中之一接觸墊及在該第二半導體晶粒上之一晶粒接合墊；iv)在該第一半導體晶粒與該第二半導體晶粒之間的該第一堆疊中之任一半導體晶粒上之晶粒接合墊；及v)在該第一半導體晶粒上之一晶粒接合墊及在該基板上之一接觸墊。
如請求項10之半導體裝置，其中該第一晶粒堆疊及該第二晶粒堆疊包含快閃記憶體晶粒。
如請求項10之半導體裝置，其中該第一晶粒堆疊及該第二晶粒堆疊各自包含四至八個記憶體晶粒。
如請求項10之半導體裝置，其進一步包括在該中介層與該第二晶粒堆疊之間的該中介層之該第二表面上之一薄膜層。
如請求項10之半導體裝置，其進一步包括囊封該第一晶粒堆疊及該第二晶粒堆疊以及該等線接合之模製化合物。
如請求項10之半導體裝置，其中該中介層包括一第一中介層，該半導體裝置進一步包括：一第二中介層，其具有黏附至該第四半導體晶粒之一第一表面及與該第一表面相對之一第二表面；及一第三晶粒堆疊，其具有毗鄰該第二中介層之該第二表面安裝之一第五半導體晶粒，其中該第三晶粒堆疊在該第一晶粒堆疊上方垂直地對準。
一種形成一半導體裝置之方法，其包括：(a)形成一基板；(b)以在一第一方向上呈階梯形之一偏移組態將一第一晶粒堆疊安裝至該基板，該第一晶粒堆疊具有毗鄰該基板之一第一半導體晶粒及在該第一晶粒堆疊之與該第一半導體晶粒相對之一端處之一第二半導體晶粒；(c)將一中介層黏附至該第二半導體晶粒，該中介層具有黏附至該第二半導體晶粒之一第一表面及與該第一表面相對之一第二表面；(d)以在與該第一方向相反之一第二方向上呈階梯形之一偏移組態毗鄰該中介層安裝一第二晶粒堆疊，該第二晶粒堆疊具有毗鄰該中介層之該第二表面安裝之一第三半導體晶粒及在該第二晶粒堆疊之與該第三半導體晶粒相對之一端處之一第四半導體晶粒；及(e)將該第一晶粒堆疊及該第二晶粒堆疊線接合至該基板，該步驟(e)包括以下之步驟：在於該第二半導體晶粒之晶粒接合墊與該第一晶粒堆疊中之其他半導體晶粒之間形成線接合之相同程序中，形成自該第二半導體晶粒之一晶粒接合墊至該中介層之該第二表面上之一第一接觸墊之一線接合。
如請求項16之方法，其進一步包括以下之步驟：將在該步驟(e)中自該第二半導體晶粒之一晶粒接合墊至該中介層之該第二表面上之一第一接觸墊之該線接合嵌入在一薄膜層中。
如請求項16之方法，其進一步包括以下之步驟：將該第二晶粒堆疊直接安裝至該薄膜層。
如請求項16之方法，其進一步包括以下之步驟：將該第三半導體晶粒線接合至該中介層之該第二表面上之一第二接觸墊。
如請求項19之方法，其進一步包括以下之步驟：在該中介層之相對邊緣處提供該中介層之該第一接觸墊及該第二接觸墊。