TWI862182B - 可減少電源腳位的積體電路 - Google Patents

Abstract

本發明提供一種可減少電源腳位的積體電路，其包括一封裝外殼、一電源腳位端子、一晶粒、一導電路徑及二個以上的第一小型焊墊，該封裝外殼上穿設有該電源腳位端子，並在該封裝外殼的內部設置該晶粒，且於該晶粒上分設該導電路徑、該等第一小型焊墊；於該導電路徑與該晶粒之間具有連接區，該等第一小型焊墊係分設在連接區並呈相鄰連接；其中，該等小型焊墊中任一個係與該導電路徑連接，並且該等第一小型焊墊中任一個係透過一導線與該電源腳位端子連接。如此可減省電源腳位的設置數量，以使積體電路中I/O腳位的可擴充之功能性增加。

Description

可減少電源腳位的積體電路

本發明涉及一種積體電路，尤指一種可減少電源腳位的積體電路。

現有技術中，已知的一積體電路(Integrated Circuit, IC)封裝方式，係由一封裝外殼、一晶粒及多個腳位端子所構成，該晶粒封裝在該封裝外殼內，該等腳位端子穿設在該封裝外殼上，該封裝外殼除了可避免濕氣滲透至該晶粒、以及減少外力衝擊對該晶粒的破壞之外，該等腳位端子包括多個電源腳位端子，外部電源電路可透過該等電源腳位端子及該積體電路提供該晶粒所需的電能。

然而，傳統積體電路的封裝外殼須設置有相當數量的電源腳位端子，方能提供該晶粒穩定的電能，這導致傳統積體電路中原用於進行資料輸入/輸出(Input/Output, I/O)的腳位的數量，被多數的電源腳位端子佔據。因此，如何解決上述現有技術的問題，確實是有需要提出較佳解決方案的必要性。

有鑑於上述現有技術的不足，本發明的主要目的在於提供一種可減少電源腳位的積體電路，其改良積體電路架構，解決現有技術中多數電源腳位端子佔據I/O腳位的問題。

為達成上述目的，本發明所採取的主要技術手段係令前述可減少電源腳位的積體電路包括一封裝外殼、一電源腳位端子、一晶粒、一導電路徑及二個以上的第一小型焊墊，該電源腳位端子設在該封裝外殼上，該晶粒設在該封裝外殼的內部，該導電路徑設在該晶粒上，並於該導電路徑與該晶粒的外緣之間具有一第一連接區，該等第一小型焊墊設置在該第一連接區並相鄰連接；其中，該等第一小型焊墊中任一個係與該導電路徑連接，且該等第一小型焊墊中任一個係透過一導線與該電源腳位端子連接。

本發明透過設置在該第一連接區的該等第一小型焊墊係相鄰連接並與該導電路徑連接，且該電源腳位端子透過該導線與該等第一小型焊墊中任一個連接，如此可減省電源腳位的設置數量，以使積體電路中I/O腳位的可擴充之功能性增加。

為達成上述目的，本發明所採取的另一主要技術手段係令前述可減少電源腳位的積體電路包括一封裝外殼、一電源腳位端子、一晶粒、一環形的導電路徑、二個以上的第一長型焊墊及一大型焊墊，該電源腳位端子設在該封裝外殼上，該晶粒設在該封裝外殼的內部，該導電路徑環設在該晶粒上，並於該導電路徑與該晶粒的外緣之間構成一第一連接區，以及由該導電路徑的內部構成一第二連接區，該等第一長型焊墊設置在該第一連接區的相對位置；其中，該等第一長型焊墊係與該導電路徑連接，且該等第一長型焊墊中任一個係透過一導線與該電源供應端子連接；該大型焊墊設在該第二連接區，該大型焊墊透過另二個以上導線與該等第一長型焊墊連接。

本發明透過設置在該第一連接區的該等第一長型焊墊及設置在該第二連接區的該大型焊墊，且該電源腳位端子透過該導線與該等第一長型焊墊中任一個連接，如此可減省電源腳位的設置數量，以使積體電路中I/O腳位的可擴充之功能性增加。

關於本發明之第一實施例，提供一種可減少電源腳位的積體電路，請參閱圖1，其中包括一封裝外殼10，一電源腳位端子20、一晶粒30、一導電路徑40及二個以上的第一小型焊墊50，該電源腳位端子20可穿設在該封裝外殼10上，該晶粒30設置在該封裝外殼10的內部，該導電路徑40設置在該晶粒30上，並於該導電路徑40與該晶粒30的外緣之間具有一第一連接區A1，該等第一小型焊墊50係分別設置在該第一連接區A1，且該等第一小型焊墊50係位置相鄰並構成電連接；其中，該等第一小型焊墊50中任一個係與該導電路徑40電連接，且該等第一小型焊墊50中任一個係透過一導線W1與該電源腳位端子20電連接。

本發明藉由前述設置在該第一連接區A1的該等第一小型焊墊50係相鄰連接並與該導電路徑40連接，且該電源腳位端子20透過該導線W1與該等第一小型焊墊50中任一個連接，減省電源腳位的設置數量，使積體電路中I/O腳位的可擴充之功能性增加。

在本實施例中，如圖1所示，其進一步於該導電路徑40與該晶粒30的外緣之間具有一第二連接區A2，該第二連接區A2與該第一連接區A1不重疊。該導電路徑40係呈環形設置在該晶粒30上，且該導電路徑40可為口字型，進一步的該第一連接區A1係由該導電路徑40的外側至該晶粒30的外緣所構成，且該第二連接區A2係可由呈環形的該導電路徑40的內部所構成。在本實施例中，該等第一小型焊墊50係透過一導電層60構成電連接，且該等第一小型焊墊50中任一個係透過另一導電層60與該導電路徑40電連接。另外，該導線W1的一端與該等第一小型焊墊50中任一個的表面焊接，該第一導線W1的另一端與該電源腳位端子20焊接，使該等第一小型焊墊50中任一個與該電源腳位端子20構成電連接。

請參閱圖2，在本實施例中，進一步包括二個以上的第二小型焊墊51，該等第二小型焊墊51係分別設置在該第一連接區A1或該第二連接區A2，且位置相鄰並構成電連接，該等第一小型焊墊50的位置係在該導電路徑40的一頂側，該等第二小型焊墊51的位置係在該導電路徑40的該頂側之一相鄰側；其中，該等第二小型焊墊51中任一個與該導電路徑40電連接，且該等第二小型焊墊51中任一個係透過另一導線W2與該等第一小型焊墊50中任一個電連接。

為提供其他應用方式，請參閱圖3，在本實施例中，進一步還包括二個以上的第三小型焊墊52及二個以上的第四小型焊墊53，該等第三小型焊墊52係分別設置在該第一連接區A1或該第二連接區A2，且該等第三小型焊墊52係位置相鄰並構成電連接；該等第四小型焊墊53係分別設置在該第一連接區A1或該第二連接區A2，且該等第四小型焊墊53係位置相鄰並構成電連接；該等第三小型焊墊52的位置係在該導電路徑40的該頂側之另一相鄰側，該等第四小型焊墊53的位置係與該等第一小型焊墊50的位置相對，在本實施例中，該等第四小型焊墊53的位置係在該導電路徑40的一底側，該底側與該頂側相對。

其中，該等第三小型焊墊52中任一個與該導電路徑40電連接，該等第四小型焊墊53中任一個與該導電路徑40電連接，該等第三小型焊墊52中任一個係透過另一導線W3與該等第一小型焊墊50中任一個電連接，該等第四小型焊墊53中任一個係透過另一導線W4與該等第二小型焊墊51中任一個電連接，該等第四小型焊墊53中任一個係透過另一導線W5與該等第三小型焊墊52中任一個電連接。必須特別說明的是，本發明中所有的小型焊墊50,51,52,53不僅可分別設置在該第一連接區A1，還可以是分別設置在第二連接區A2，而在本實施例中僅是舉例，並非對所有的小型焊墊50,51,52,53的空間配置方式加以限制。

此外，在本實施例中，該等第一小型焊墊50、該等第二小型焊墊51、該等第三小型焊墊52及該等第四小型焊墊53的面積介於900至7225平方微米(μm ²)之間，以提供較適配的焊接空間及空間利用。

關於本發明之第二實施例，請參閱圖2、圖4，其主要技術內容與第一實施例大致相同，如圖4所示，惟主要差異在於本實施例進一步包括一第一長型焊墊70，該第一長型焊墊70設置在該第二連接區A2；其中，該第一長型焊墊70係透過另一導線W6與該等第二小型焊墊51中任一個電連接，並且，該第一長型焊墊70係透過另一導線W7與該等第一小型焊墊50中任一個電連接。

請參閱圖5，在本實施例中與第一實施例的另一差異在於，本實施例進一步還包括一第二長型焊墊71、一第三長型焊墊72及一第四長型焊墊73，該第二長型焊墊71、該第三長型焊墊72及該第四長型焊墊73係分別設置在該第二連接區A2，在本實施例中，該第一至第四長型焊墊70,71,72,73可彼此不連接、連接、不交疊或交疊。該第二長型焊墊71係透過另一導線W8與該等第二小型焊墊51中任一個電連接，並且，該第二長型焊墊71係透過另一導線W9與該等第四小型焊墊53中任一個電連接；該第三長型焊墊72係透過另一導線W10與該等第四小型焊墊53中任一個電連接，並且，該第三長型焊墊72係透過另一導線W11與該等第三小型焊墊52中任一個電連接；該第四長型焊墊73係透過另一導線W12與該等第三小型焊墊52中任一個電連接，該第四長型焊墊73係透過另一導線W13與該等第一小型焊墊50中任一個電連接。

此外，在本實施例中，該第一長型焊墊70、該第二長型焊墊71、該第三長型焊墊72及該第四長型焊墊73的面積介於2800至14800μm ²之間，以提供較具延伸性的焊接空間及空間利用。

關於本發明之第三實施例，請參閱圖6，其主要技術內容與上述各實施例大致相同，如圖4、圖6，惟主要差異在於本實施例係提供二個以上的第五小型焊墊54，以取代第二實施例中的長型焊墊；在本實施例中，該等第五小型焊墊54係分別設置在該第二連接區A2，且該等第五小型焊墊54係位置相鄰並構成電連接；其中該等第五小型焊墊54中任一個係透過又一導線W14與該等第二小型焊墊51中任一個電連接，並且，該等第五小型焊墊54中任一個係透過又一導線W15與該等第一小型焊墊50中任一個電連接。

此外，在本實施例中，該等第五小型焊墊54的面積介於900至7225μm ²之間，以提供配置更彈性的焊接空間及空間利用。

關於本發明之第四實施例，係提供另一種可減少電源腳位的積體電路，請參閱圖7所示，其中包括一封裝外殼100、一電源腳位端子200、一晶粒300、一環形的導電路徑400、二個以上的第一長型焊墊500及一大型焊墊600，惟本實施例與前述各實施例的差異僅在於，本實施例進一步提供該等第一長型焊墊500及該大型焊墊600，該等第一長型焊墊500可取代前述各實施例中的第一連接區A1或第二連接區A2中的焊墊，該大型焊墊600亦可取代前述各實施例中的第一連接區A1或第二連接區A2中的焊墊。

於本實施例中，如圖7所示，該電源腳位端子200同樣可穿設在該封裝外殼100上，該晶粒300設置在該封裝外殼100的內部，該導電路徑400係呈環形設置在該晶粒300上，同樣呈一口字型，並於該導電路徑400與該晶粒300的外緣之間構成一第一連接區A10，以及由呈環形的該導電路徑400的口字型之內部構成一第二連接區A20，該等第一長型焊墊500係分別設置在該第一連接區A10的相對位置。

在本實施例中，又如圖7所示，該第一連接區A10的相對位置係指非相鄰側，該等第一長型焊墊500可分設在該第一連接區A10的頂側與底側；或者在本實施例中，該等第一長型焊墊500亦可分設在該第一連接區A10的兩相鄰側，在此僅為舉例，而非加以限制。其中，該等第一長型焊墊500係與該導電路徑400電連接，且該等第一長型焊墊500中任一個係透過一導線WR1與該電源腳位端子200電連接；透過該等第一長型焊墊500，可以提供該第一連接區A10較具延伸性的焊接空間及空間利用。

於本實施例中，該大型焊墊600可設置在該第二連接區A20內的任何位置，在本實施例中係可位於置中位置，該大型焊墊600透過另二個以上的導線WR2分別與該等第一長型焊墊500電連接，透過該大型焊墊600可減省該第二連接區A20內的焊接空間及提升空間利用。

本發明透過設置在該第一連接區A10的該等第一長型焊墊500及設置在該第二連接區A20的該大型焊墊600，且該電源腳位端子200透過該導線WR1與該等第一長型焊墊500中任一個連接，減省電源腳位的設置數量，以使積體電路中I/O腳位的可擴充之功能性增加。

在本實施例中，為提升其應用的方式，請參閱圖8，其中進一步包括二個以上的第二長型焊墊510，該等第二長型焊墊510亦可取代前述各實施例中的第一連接區A1或第二連接區A2中的焊墊；在本實施例中該等第二長型焊墊510係分別設置在該第一連接區A10的另一相對位置，且與該等第一長型焊墊500係設置於不同位置，該等第二長型焊墊510可分設在該導電路徑400的兩相鄰側，或是在該第一連接區A10的頂側與底側；其中該等第二長型焊墊510與該導電路徑400電連接，且該大型焊墊600係透過另二個以上的導線WR3分別與該等第二長型焊墊510電連接。

此外，在本實施例中，該等第一長型焊墊500及該等第二長型焊墊510的面積介於2800至14800μm ²之間，該大型焊墊600的面積介於2800至34225μm ²之間，以提供更具延伸性與彈性配置的焊接空間及提升空間利用。

10:封裝外殼

20:電源腳位端子

30:晶粒

40:導電路徑

50:第一小型焊墊

51:第二小型焊墊

52:第三小型焊墊

53:第四小型焊墊

54:第五小型焊墊

60:導電層

70:第一長型焊墊

71:第二長型焊墊

72:第三長型焊墊

73:第四長型焊墊

100:封裝外殼

200:電源腳位端子

300:晶粒

400:導電路徑

500:第一長型焊墊

510:第二長型焊墊

600:大型焊墊

A1:第一連接區

A2:第二連接區

A10:第一連接區

A20:第二連接區

W1:導線

W2:導線

W3:導線

W4:導線

W5:導線

W6:導線

W7:導線

W8:導線

W9:導線

W10:導線

W11:導線

W12:導線

W13:導線

W14:導線

W15:導線

WR1:導線

WR2:導線

WR3:導線

圖1 係本發明之第一實施例的可減少電源腳位的積體電路的一示意圖。 圖2 係本發明之第一實施例的可減少電源腳位的積體電路的另一示意圖。 圖3 係本發明之第一實施例的可減少電源腳位的積體電路的又一示意圖。 圖4 係本發明之第二實施例的可減少電源腳位的積體電路的一示意圖。 圖5 係本發明之第二實施例的可減少電源腳位的積體電路的另一示意圖。 圖6 係本發明之第三實施例的可減少電源腳位的積體電路的一示意圖。 圖7 係本發明之第四實施例的可減少電源腳位的積體電路的一示意圖。 圖8 係本發明之第四實施例的另一種可減少電源腳位的積體電路的示意圖。

10:封裝外殼

20:電源腳位端子

30:晶粒

40:導電路徑

50:第一小型焊墊

60:導電層

A1:第一連接區

A2:第二連接區

W1:導線

Claims (10)

1. 一種可減少電源腳位的積體電路，其包括：一封裝外殼；一電源腳位端子，設在該封裝外殼上；一晶粒，設在該封裝外殼的內部；一導電路徑，設在該晶粒上，並於該導電路徑與該晶粒的外緣之間具有一第一連接區；以及二個以上的第一小型焊墊，設置在該第一連接區並相鄰連接；其中，該等第一小型焊墊中任一個係與該導電路徑連接，且該等第一小型焊墊中任一個係透過一導線與該電源腳位端子連接。
2. 如請求項1所述之可減少電源腳位的積體電路，其中，該導電路徑與該晶粒的外緣之間具有一第二連接區，該等第一小型焊墊可設置在該第二連接區。
3. 如請求項2所述之可減少電源腳位的積體電路，其中，該導電路徑係呈環形設置在該晶粒上，該第二連接區係由呈環形的該導電路徑的內部所構成。
4. 如請求項2或3所述之可減少電源腳位的積體電路，其中，進一步包括二個以上的第二小型焊墊，該等第二小型焊墊係設置在該第一連接區或該第二連接區並相鄰連接；其中，該等第二小型焊墊中任一個與該導電路徑連接，且該等第二小型焊墊中任一個係透過另一導線與該等第一小型焊墊中任一個連接。
5. 如請求項4所述之可減少電源腳位的積體電路，其中，進一步包括二個以上的第三小型焊墊及二個以上的第四小型焊墊，該等第三小型焊墊係 設置在該第一連接區或該第二連接區並相鄰連接；該等第四小型焊墊係設置在該第一連接區或該第二連接區並相鄰連接；其中，該等第三小型焊墊中任一個與該導電路徑連接，該等第四小型焊墊中任一個與該導電路徑連接，該等第三小型焊墊中任一個係透過另一導線與該等第一小型焊墊中任一個連接，該等第四小型焊墊中任一個係透過另一導線與該等第二小型焊墊中任一個連接，該等第四小型焊墊中任一個係透過另一導線與該等第三小型焊墊中任一個連接。
6. 如請求項2或3所述之可減少電源腳位的積體電路，其中，進一步包括二個以上的第二小型焊墊及一第一長型焊墊，該等第二小型焊墊係設置在該第一連接區或該第二連接區並相鄰連接，該第一長型焊墊設在該第二連接區；其中，該等第二小型焊墊中任一個與該導電路徑連接，該第一長型焊墊係透過另一導線與該等第二小型焊墊中任一個連接，並且，該第一長型焊墊係透過另一導線與該等第一小型焊墊中任一個連接。
7. 如請求項6所述之可減少電源腳位的積體電路，其中，進一步包括二個以上的第三小型焊墊、二個以上的第四小型焊墊、一第二長型焊墊、一第三長型焊墊及一第四長型焊墊，該等第三小型焊墊係設置在該第一連接區或該第二連接區並相鄰連接；該等第四小型焊墊係設置在該第一連接區或該第二連接區並相鄰連接，該第二長型焊墊、該第三長型焊墊及該第四長型焊墊係設置在該第二連接區；其中，該等第三小型焊墊中任一個與該導電路徑連接，該等第四小型焊墊中任一個與該導電路徑連接，該第二長型焊墊係透過另一導線與該等第二小型焊墊中任一個連接，並且，該第二長型焊墊係透過另一導線與該等第四小型焊墊中任一個連接；該第三長型焊墊係透過另一導線與該等第四小型焊墊中任一個連 接，並且，該第三長型焊墊係透過另一導線與該等第三小型焊墊中任一個連接；該第四長型焊墊係透過另一導線與該等第三小型焊墊中任一個連接，該第四長型焊墊係透過另一導線與該等第一小型焊墊中任一個連接。
8. 如請求項2或3所述之可減少電源腳位的積體電路，其中，進一步包括二個以上的第二小型焊墊及二個以上的第五小型焊墊，該等第二小型焊墊係設置在該第一連接區或該第二連接區並相鄰連接，該等第五小型焊墊係設置在該第二連接區並相鄰連接；其中，該等第二小型焊墊中任一個與該導電路徑連接，該等第五小型焊墊中任一個係透過又一導線與該等第二小型焊墊中任一個連接，並且，該等第五小型焊墊中任一個係透過又一導線與該等第一小型焊墊中任一個連接。
9. 一種可減少電源腳位的積體電路，其包括：一封裝外殼；一電源腳位端子，設在該封裝外殼上；一晶粒，設在該封裝外殼的內部；一環形的導電路徑，環設在該晶粒上，並於該導電路徑與該晶粒的外緣之間構成一第一連接區，以及由該導電路徑的內部構成一第二連接區；二個以上的第一長型焊墊，設置在該第一連接區的相對位置；其中，該等第一長型焊墊係與該導電路徑連接，且該等第一長型焊墊中任一個係透過一導線與該電源腳位端子連接；以及一大型焊墊，設在該第二連接區，該大型焊墊透過另二個以上導線與該等第一長型焊墊連接。
10. 如請求項9所述之可減少電源腳位的積體電路，其中，進一步包括二個以上的第二長型焊墊，該等第二長型焊墊係設置在該第一連接區，且與該等第一長型焊墊係設於不同位置； 其中，該等第二長型焊墊與該導電路徑連接，且該大型焊墊係透過另二個以上的導線分別與該等第二長型焊墊連接。

Images