TWI862034B - 帶隙電壓產生電路、電子晶片以及資訊處理裝置 - Google Patents

Abstract

本發明主要揭示一種帶隙電壓產生電路，包括：一偏置電壓產生模塊、一補償電流產生模塊以及一帶隙電壓產生模塊，其中，該偏置電壓產生模塊用以產生一第一偏置電壓與一第二偏置電壓傳送至該帶隙電壓產生模塊，且該補償電流產生模塊用以產生一第一補償電流與一第二補償電流傳送至該帶隙電壓產生模塊。依據本發明之設計，該第一補償電流與該第二補償電流補償該帶隙電壓產生模塊的輸出側的BJT元件的基極電流，使得該BJT元件的 受到一非線性補償，從而使該帶隙電壓產生模塊能夠提供穩定的帶隙電壓

Description

帶隙電壓產生電路、電子晶片以及資訊處理裝置

本發明為積體電路的相關技術領域，尤指帶有曲率補償的電流模式帶隙電壓產生電路。

已知，帶隙電壓源(Bandgap voltage reference,BGR)被廣泛地應用於電源管理類晶片、混合信號電路、感測器晶片之中，可見其在電子電路的構成上係不可或缺的。圖1為習知的一種帶隙電壓產生電路的電路拓撲圖。如圖1所示，習知的帶隙電壓產生電路1a包括：一運算放大器11a、一第一MOSFET元件M1a、一第二MOSFET元件M2a、一第一BJT元件Q1a、至少一第二BJT元件Q2a、一第一電阻R1a、一第二電阻R2a、以及一可變電阻Rva，且其輸出的帶隙電壓V _BG 可利用下式(1)計算：

於上式(1)中，V _BE1為負溫度係數項，V _T ．ln N為正溫度係數項，V _T 為熱電壓(Thermal voltage)，R ₁為該第一電阻R1a的電阻值，R ₂為該第二電阻R2a的電阻值，且N為Q2a和Q1a之間的數量比或元件面積比。因此，由式1可知，通過調節R ₁、R ₂和N可以控制正負溫度係數絕對值相等，最終得到具零溫度係數的V _BG 。

然而，製程參數的漂移或誤差會導致室溫下的熱電壓和正、負溫度係數項偏離理想值。在此情況下，與絕對溫度成正比(PTAT)的偏差可以通過調整該可變電阻Rva加以修調校正，但是不與絕對溫度成正比(non-PTAT)的偏差無法通過修調來校正。

由上述說明可知，本領域亟需的一種新式的帶隙電壓產生電路。

本發明之主要目的在於提供一種帶隙電壓電路，其包括：一偏置電壓產生模塊、一補償電流產生模塊以及一帶隙電壓產生模塊，其中，該偏置電壓產生模塊用以產生一第一偏置電壓與一第二偏置電壓傳送至該帶隙電壓產生模塊，且該補償電流產生模塊用以產生一第一補償電流與一第二補償電流傳送至該帶隙電壓產生模塊。依據本發明之設計，該第一補償電流與該第二補償電流補償該帶隙電壓產生模塊的輸出側的BJT元件的基極電流，使得該BJT元件的V _BE 受到一非線性補償，從而使該帶隙電壓產生模塊能夠提供穩定的帶隙電壓V _BG 。

本發明之帶隙電壓電路具有以下優點：(1)不包含運算放大器，避免了輸入失調電壓(input offset voltage,V _OS )的影響；(2)針對不與絕對溫度成正比(non-PTAT)的偏差以下兩種補償方案：(a)利用電流增益(β)的非線性來補償V _BE 的高階非線性；以及(b)利用對基極電流進行補償以解決因電流增益(β)變化所引起的V _BE 誤差。

為達成上述目的，本發明提出所述帶隙電壓電路的一實施例，其包括： 一偏置電壓產生模塊，耦接至一第一導線與一第二導線，其中該第一導線耦接一第一工作電壓且該第二導線耦接一第二工作電壓，使得該偏置電壓產生模塊偏置於該第一工作電壓與該第二工作電壓之間，且用以產生一第一偏置電壓與一第二偏置電壓；一補償電流產生模塊，同樣耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，且用以產生一第一補償電流與一第二補償電流；以及一帶隙電壓產生模塊，耦接該偏置電壓產生模塊與該補償電流產生模塊，且包括：一第一BJT元件，其一基極端和一集極端耦接在一第一補償點，且其一射極端耦接該第二工作電壓；一第一電阻，具一第一端與一第二端，且該第二端耦接至該第一補償點；一第二電阻，具一第一端與一第二端，且該第二端和該第一電阻的該第一端耦接在一第二補償點；一第一電流產生單元，具一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中該第一電性端和該第二電阻的該第一端耦接在一電壓輸出端，該第二電性端耦接該第一工作電壓，該第一控制端耦接該第一偏置電壓，該第二控制端耦接該第二偏置電壓，且該第一電流產生單元以其所述第一電性端傳送一和絕對溫度成比例的PTAT電流流入該第二電阻；一第二BJT元件，其一基極端和一集極端分別耦接一MOSFET元件的一源極端與一閘極端，且其一射極端耦接該第二工作電壓；其中，該MOSFET元件還以其一汲極端耦接該補償電流產生模塊；以及 一第二電流產生單元，具一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中該第一電性端耦接至該第二BJT元件的該集極端與該MOSFET元件的該閘極端之間的一共接點，該第二電性端耦接該第一工作電壓，該第一控制端耦接該第一偏置電壓，該第二控制端耦接該第二偏置電壓，且該第二電流產生單元以其所述第一電性端傳送一電流流入該共接點。

在一實施例中，該偏置電壓產生模塊包括：一基準電流產生單元，耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，用以產生一基準電流；一電流複製單元，耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，且通過該第一導線與該第二導線耦接該基準電流產生單元；以及一電流產生單元，耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，且通過該第一導線與該第二導線耦接該電流複製單元和該基準電流產生單元；其中，該電流複製單元將該基準電流傳輸給該電流產生單元，使該電流產生單元基於該基準電流產生一絕對溫度成比例的集極電流、所述第二偏置電壓以及所述第一偏置電壓；其中，該電流產生單元將該第一偏置電壓和該第二偏置電壓回傳該基準電流產生單元，使該基準電流產生單元在該第一工作電壓、該第一偏置電壓和該第二偏置電壓的偏置下提供穩定的所述基準電流。

在一實施例中，該偏置電壓產生模塊的該基準電流產生單元包括： 一第一電流鏡，具有一第一端、一第二端、一第三端、一第四端、與一內部接點，其中，該第二端耦接該第二偏置電壓，且該第三端和該第四端皆耦接該第二工作電壓；一第三電流產生單元，具一第一電性端、一第二電性端與一第三電性端，其中該第一電性端耦接至該第一電流鏡的該第一端，該第二電性端耦接該第一工作電壓，該第三電性端耦接至一接地端，該第三電流產生單元以其所述第一電性端傳送一電流流入該第一電流鏡的該第一端；一第二電流鏡，具有一第一端、一第二端、一第三端、與一第四端，其中該第二端耦接至該第一電流鏡的該內部接點，且該第三端和該第四端皆耦接該第二工作電壓；以及一第四電流產生單元，具一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中該第一電性端耦接至該第二電流鏡的該第一端，該第二電性端耦接該第一工作電壓，該第一控制端耦接該第一偏置電壓，該第二控制端耦接該第二偏置電壓，且該第四電流產生單元以其所述第一電性端傳送一電流流入該第二電流鏡的該第一端。

在一實施例中，該偏置電壓產生模塊的該電流複製單元包括：一第三電流鏡，具有一第一端、一第二端、一第三端、與一第四端，其中，該第三端和該第四端皆耦接該第一工作電壓；以及一MOSFET傳輸元件，具有一閘極端、一汲極端與一源極端，其中，該汲極端耦接該第三電流鏡的該第一端，且該源極端耦接該第二工作電壓。

在一實施例中，該偏置電壓產生模塊的該電流產生單元包括： 一由S個電流鏡疊接而成的第一電流鏡組，其中，S為至少為2的正整數，且該第一電流鏡組具有一第一端、一第二端、一第三端、一第四端、一第五端、一第一端點、以及一第二端點，其中，該第一端耦接至該MOSFET傳輸元件的該閘極端，該第一端點用以發送所述第一偏置電壓，該第二端點用以發送所述第二偏置電壓，且該第四端與該第五端皆耦接至該第一工作電壓；一第三BJT元件，具有一基極端、一射極端和一集極端，其中，該射極端耦接該第一電流鏡組的該第二端，且該集極端耦接該第二工作電壓；一基極電阻，具有一第一端與一第二端，且該第一端耦接該第三BJT元件的該基極端；一第四BJT元件，具有一基極端、一射極端和一集極端，其中，該基極端耦接該基極電阻的該第二端，且該射極端耦接該第一電流鏡組的該第三端；以及一射極電阻，具有一第一端與一第二端，其中該第一端耦接該第四BJT元件的該集極端，且該第二端耦接該第二工作電壓；其中，該第三電流鏡的該第二端耦接至該基極電阻的該第二端和該第四BJT元件的該基極端之間的一共接點。

在一實施例中，該補償電流產生模塊包括：一電阻，具有一第一端與一第二端；一由二個電流鏡疊接而成的第二電流鏡組，具有一第一端、一第二端、一第三端、一第四端、一第一端點、以及一第二端點，其中，該第一端與該第一端點皆耦接該電阻的該第一端，該第二端點耦接該電阻的該第二端，該第二端用以輸出所述第二補償電流，且該第三端與該第四端皆耦接至該第一工作電壓； 一第一MOSFET傳輸元件，具有一閘極端、一汲極端與一源極端，其中，該閘極端耦接該第二電流鏡組的該第一端點，且該源極端耦接該第一工作電壓；以及一第二MOSFET傳輸元件，具有一閘極端、一汲極端與一源極端，其中，該閘極端耦接該第二電流鏡組的該第二端點，該源極端耦接該第一MOSFET傳輸元件的該汲極端，且該汲極端用以輸出所述第一補償電流；其中，該電阻的該第二端同時耦接至該MOSFET元件的該汲極端。

在一實施例中，該第一電流產生單元、該第二電流產生單元與該第四電流產生單元皆包括：一電阻，具有一第一端與一第二端，且該第一端耦接該第一工作電壓；以及由二個P型MOSFET元件疊接而成的一電阻串，具有第一端、一第二端、一第一信號輸入端、與一第二信號輸入端，其中該第一端耦接該電阻的該第二端，該第一信號輸入端耦接所述第一偏置電壓，該第二信號輸入端耦接所述第二偏置電壓。

在一實施例中，該第三電流產生單元包括：一電阻，具有一第一端與一第二端，且該第二端耦接該接地端；以及由Q個P型MOSFET元件疊接而成的一電阻串，其中，Q為至少為2的正整數，各所述P型MOSFET元件以其閘極端耦接至該電阻的該第一端，且第Q個所述P型MOSFET元件以其汲極耦接至該第一電流鏡的該第一端。

並且，本發明同時提供一種積體電路晶片，其特徵在於，包含如前所述本發明之帶隙電壓產生電路。

在一實施例中，該積體電路晶片為選自於由感測器晶片、系統單晶片(System on Chip,SoC)、特殊應用積體電路(Application specific integrated circuit,ASIC)晶片、微控制器晶片、處理器晶片、繪圖晶片、顯示驅動晶片、觸控晶片、觸控顯示整合(Touch and display integration,TDDI)晶片、指紋識別晶片、和車用電子晶片所組成群組之中的任一者。

進一步地，本發明還提出一種資訊處理裝置，其具有至少一個積體電路晶片；並且，其特徵在於，該積體電路晶片包含如前所述本發明之帶隙電壓產生電路。在可行的實施例中，所述資訊處理裝置為選自於由感測裝置、顯示裝置、智慧型電視、智慧型手機、智慧型手錶、智慧手環、頭戴式顯示裝置、平板電腦、桌上型電腦、筆記型電腦、一體式電腦、工業電腦、伺服器電腦、自動櫃員機、互動式資訊服務站(KIOSK)、作為銷售點終端(Point of sales,POS)的電子裝置、車載娛樂系統、門禁裝置、指紋打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。

1a:帶隙電壓產生電路

11a:運算放大器

M1a:第一MOSFET元件

M2a:第二MOSFET元件

Q1a:第一BJT元件

Q2a:第二BJT元件

R1a:第一電阻

R2a:第一電阻

Rva:可變電阻

1:帶隙電壓產生電路

11:偏置電壓產生模塊

111:第一電流鏡

112:第三電流產生單元

113:第二電流鏡

114:第四電流產生單元

115:第三電流鏡

116:MOSFET傳輸元件

117:第一電流鏡組

1171:第一端

1172:第二端

1173:第三端

1174:第四端

1175:第五端

1176:第一端點

1177:第二端點

1178:第二端點

12:補償電流產生模塊

13:帶隙電壓產生模塊

131:第一電流產生單元

132:第二電流產生單元

133:MOSFET元件

Q1:第一BJT元件

Q2:第二BJT元件

Q3:第三BJT元件

Q4:第四BJT元件

R1:第一電阻

R2:第二電阻

R3:第三電阻

R4:第四電阻

R5:第五電阻

R0:電阻

R_C:基極電阻

R_B:射極電阻

121:第二電流鏡組

1211:第一端

1212:第二端

1213:第三端

1214:第四端

1215:第一端點

1216:第二端點

122:第一MOSFET傳輸元件

123:第二MOSFET傳輸元件

圖1為習知的一種帶隙電壓產生電路；圖2為本發明之一種帶隙電壓產生電路的方塊圖；圖3為圖2所示之補償電流產生模塊和帶隙電壓產生模塊的電路拓撲圖；圖4為圖2所示之偏置電壓產生模塊的電路拓撲圖；以及圖5為多個非線性電壓相對於溫度的曲線圖。

為使 貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

請參閱圖2，其為本發明之一種帶隙電壓產生電路的方塊圖。如圖2所示，本發明之帶隙電壓產生電路1包括：一偏置電壓產生模塊11、一補償電流產生模塊12以及一帶隙電壓產生模塊13，其中，該偏置電壓產生模塊11耦接至一第一導線與一第二導線，且該第一導線耦接一第一工作電壓且該第二導線耦接一第二工作電壓，使得該偏置電壓產生模塊偏置於一第一工作電壓AVDD與一第二工作電壓AVSS之間，且用以產生一第一偏置電壓vbp與一第二偏置電壓vbpc。並且，該補償電流產生模塊12同樣耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓AVDD與該第二工作電壓AVSS之間，且用以產生一第一補償電流I _C _comp與一第二補償電流I _B _comp。

圖3為圖2所示之補償電流產生模塊和帶隙電壓產生模塊的電路拓撲圖。如圖2與圖3所示，該帶隙電壓產生模塊13耦接該偏置電壓產生模塊11與該補償電流產生模塊12，且包括：一第一BJT元件Q1、一第一電阻R1、一第二電阻R2、一第一電流產生單元131、一第二BJT元件Q2、以及一第二電流產生單元132。

和圖1所示之習知的帶隙電壓產生模塊1a相比，可以發現，本發明以所述第一電流產生單元131替換圖1中的用以產生電流I _C +I _B 的第二MOSFET元件M2a，且以所述第二電流產生單元132替換圖1中的第一MOSFET元件M1a。更重要的是，本發明以一MOSFET元件133和一補償電流產生模塊12耦接於由該第一電流產生單元131、該第一電阻R1、該第二電阻R2、以及該第一 BJT元件Q1組成的一第一電路單元與由該第二電流產生單元132以及該第二BJT元件Q2組成的一第二電路單元之間。

如圖3所示，該第一BJT元件Q1的一基極端和一集極端耦接在一第一補償點V _BE ，且其一射極端耦接該第二工作電壓AVSS。並且，該第一電阻R1具一第一端與一第二端，其中該第二端耦接至該第一補償點V _BE 。另一方面，該一第二電阻R2具一第一端與一第二端，且該第二端和該第一電阻R1的該第一端耦接在一第二補償點。依據本發明之設計，該第一電流產生單元131包括一電阻以及由二個P型MOSFET元件疊接而成的一電阻串，且對外具有一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中，該第一電性端和該第二電阻R2的該第一端耦接在一電壓輸出端(即，用以輸出帶隙電壓V _BG )，該第二電性端耦接該第一工作電壓AVDD，該第一控制端耦接所述第一偏置電壓vbp，該第二控制端耦接所述第二偏置電壓vbpc。如此設計，在該第一工作電壓AVDD、該第一偏置電壓vbp與該第二偏置電壓vbpc的偏置(biasing)下，該第一電流產生單元131以其所述第一電性端傳送一和絕對溫度成比例的PTAT(Proportional to absolute temperature)電流I _PTAT 流入該第二電阻R2。

更詳細地說明，在該第一電流產生單元131的電路拓撲中，該電阻具有一第一端與一第二端，且該第一端耦接該第一工作電壓AVDD。並且，該電阻串具有第一端、一第二端、一第一信號輸入端、與一第二信號輸入端，其中該第一端耦接該電阻的該第二端，該第一信號輸入端(即，該第一電流產生單元131的第一控制端)耦接所述第一偏置電壓vbp，該第二信號輸入端(即，該第一電流產生單元131的第二控制端)耦接所述第二偏置電壓vbpc。

相對於該第一BJT元件Q1，該第二BJT元件Q2的一基極端和一集極端分別耦接該MOSFET元件133的一源極端與一閘極端，且其一射極端耦接該第二工作電壓AVSS。並且，該MOSFET元件133還以其一汲極端耦接該補償電流產生模塊12。如圖3所示，該第二電流產生單元132同樣包括一電阻以及由二個P型MOSFET元件疊接而成的一電阻串，且對外具有一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中該第一電性端耦接至該第二BJT元件Q2的該集極端與該MOSFET元件133的該閘極端之間的一共接點，該第二電性端耦接該第一工作電壓AVDD，該第一控制端耦接該第一偏置電壓vbp，該第二控制端耦接該第二偏置電壓vbpc。如此設計，在該第一工作電壓AVDD、該第一偏置電壓vbp與該第二偏置電壓vbpc的偏置(biasing)下，該第二電流產生單元132以其所述第一電性端傳送一電流流入前述之共接點。

補充說明的是，在該第二電流產生單元132的電路拓撲中，該電阻具有一第一端與一第二端，且該第一端耦接該第一工作電壓AVDD。並且，該電阻串具有第一端、一第二端、一第一信號輸入端、與一第二信號輸入端，其中該第一端耦接該電阻的該第二端，該第一信號輸入端(即，該第二電流產生單元132的第一控制端)耦接所述第一偏置電壓vbp，該第二信號輸入端(即，該第二電流產生單元132的第二控制端)耦接所述第二偏置電壓vbpc。

綜上所述，該偏置電壓產生模塊11用以產生一第一偏置電壓vbp與一第二偏置電壓vbpc傳送至該帶隙電壓產生模塊13，且該補償電流產生模塊12用以產生一第一補償電流I _C _comp與一第二補償電流I _B _comp傳送至該帶隙電壓產生模塊13。如此，該第一補償電流I _C _comp與該第二補償電流I _B _comp補償該帶隙電壓產生模塊13的輸出側的該第一BJT元件Q1的基極電流，使得該第 一補償點(即，Q1的基極端和集極端的共接點)之上的端點電壓V _BE 受到一非線性補償，從而使該帶隙電壓產生模塊13能夠提供穩定的帶隙電壓V _BG 。

進一步地，圖4為圖2所示之偏置電壓產生模塊11的電路拓撲圖。如圖2與圖4所示，該偏置電壓產生模塊11包括一基準電流產生單元、一電流複製單元與一電流產生單元，其中，該基準電流產生單元耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓AVDD與該第二工作電壓AVSS之間，且包括：一第一電流鏡111、一第三電流產生單元112、一第二電流鏡113、以及一第四電流產生單元114。依據本發明之設計，該第一電流鏡111由二個N型MOSFET元件組成，且具有一第一端、一第二端、一第三端、一第四端、與一內部接點，其中，該第二端耦接該第二偏置電壓vbpc，且該第三端和該第四端皆耦接該第二工作電壓AVSS。同樣地，該第二電流鏡113亦由二個N型MOSFET元件組成，且具有一第一端、一第二端、一第三端、一第四端、與一內部接點，其中該第二端耦接至該第一電流鏡111的該內部接點，且該第三端和該第四端皆耦接該第二工作電壓AVSS。

更詳細地說明，該第三電流產生單元112包括一電阻以及由Q個P型MOSFET元件疊接而成的一電阻串，其中，Q為至少為2的正整數。如圖4所示，該電阻具有一第一端與一第二端，且該第二端耦接該接地端。並且，各所述P型MOSFET元件以其閘極端耦接至該電阻的該第一端，且第Q個所述P型MOSFET元件以其汲極耦接至該第一電流鏡111的該第一端。依據本發明之設計，該第三電流產生單元112對外具有一第一電性端、一第二電性端與一第三電性端，其中，該第一電性端耦接至該第一電流鏡111的該第一端，該第二電性端耦接該第一工作電壓AVDD，該第三電性端耦接至一接地端。如此設計， 在該第一工作電壓AVDD的偏置下，該第三電流產生單元112以其所述第一電性端傳送一電流流入該第一電流鏡111的該第一端。

如圖4所示，該第四電流產生單元114包括一電阻以及由二個P型MOSFET元件疊接而成的一電阻串，且對外具有一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中，該第一電性端耦接至該第二電流鏡113的該第一端，該第二電性端耦接該第一工作電壓AVDD，該第一控制端耦接該第一偏置電壓vbp，該第二控制端耦接該第二偏置電壓vbpc。如此設計，在該第一工作電壓AVDD、該第一偏置電壓vbp與該第二偏置電壓vbpc的偏置下，該第四電流產生單元114以其所述第一電性端傳送一電流流入該第二電流鏡113的該第一端。

依據本發明之設計，該電流複製單元耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓AVDD與該第二工作電壓AVSS之間，且通過該第一導線與該第二導線耦接該基準電流產生單元。並且，該電流產生單元同樣耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間。因此，可以理解，該電流產生單元通過該第一導線與該第二導線耦接該電流複製單元和該基準電流產生單元，如此該電流複製單元可以將該基準電流產生單元所產生的一基準電流複製至該電流產生單元，使該電流產生單元基於該基準電流產生一絕對溫度成比例的集極電流I _C 、所述第一偏置電壓vbp以及所述第二偏置電壓vbpc。如圖4所示，該電流複製單元包括一第三電流鏡115以及一MOSFET傳輸元件116，其中，該第三電流鏡115由二個P型MOSFET組成，且具有一第一端、一第二端以及耦接該第一工作電壓AVDD的一第三端與一第四端。另一方面，該MOSFET傳輸元件116(即，pass element) 具有一閘極端、一汲極端與一源極端，其中該汲極端耦接該第三電流鏡115的該第一端，且該源極端耦接該第二工作電壓AVSS。

如圖4所示，該電流產生單元偏置於該第一工作電壓AVDD與該第二工作電壓AVSS之間，且被配置用以將該第一偏置電壓vbp和該第二偏置電壓vbpc回傳該基準電流產生單元的該第一電流鏡111與該第四電流產生單元114，使該基準電流產生單元在該第一工作電壓AVDD、該第一偏置電壓vbp和該第二偏置電壓vbpc的偏置下提供穩定的所述基準電流。依據本發明之設計，該電流產生單元包括：一第一電流鏡組117、一第三BJT元件Q3、一基極電阻R _C 、一第四BJT元件Q4、以及一射極電阻R _B ，其中，該第一電流鏡組117為由S個電流鏡疊接而成的倍增電流鏡(multiplier current mirror)，因此S為至少為2的正整數。在一示範性實施例中，如圖4所示，該第一電流鏡組117依高至低由第1個電流鏡、第2個電流鏡與第3個電流鏡疊接而成，其中一第三電阻R3耦接於第3個電流鏡與第2個電流鏡之間。並且，該第一電流鏡組117對外具有一第一端1171、一第二端1172、一第三端1173、一第四端1174、一第五端1175、一第一端點(即，第1個電流鏡的內接點)1176、一第二端點1177(即，第2個電流鏡的內接點)、以及一第三端點1178(即，第3個電流鏡的內接點)。如圖4所示，該第三端點1178耦接該第一端1171，該第一端1171耦接至該MOSFET傳輸元件116的該閘極端，該第一端點1176用以發送所述第一偏置電壓vbp，該第二端點1177用以發送所述第二偏置電壓vbpc，該第四端1174與該第五端1175皆耦接至該第一工作電壓AVDD。補充說明的是，在該第一電流鏡組117的電路拓撲中，該第三電阻R3的第一端和第二端分別耦接至該第一端點1176與該第二端點1177。並且，一第四電阻R4耦接於該第四端1174與該第一工作電壓 AVDD之間，且一第五電阻R5耦接於該第五端1175與該第一工作電壓AVDD之間。如此設計，在該第一電流鏡組117之中，第1個電流鏡和第2個電流鏡作為第3個電流鏡的電流源，使該第3個電流鏡產生一絕對溫度成比例的集極電流I _C 。

更詳細地說明，該第三BJT元件Q3具有一基極端、一射極端和一集極端，其中該射極端耦接該第一電流鏡組117的該第二端1172，且該集極端耦接該第二工作電壓AVSS。並且，該基極電阻R _C 具有一第一端與一第二端，且該第一端耦接該第三BJT元件Q3的該基極端。如圖4所示，相對於該第三BJT元件Q3，該第四BJT元件Q4具有一基極端、一射極端和一集極端，其中，該基極端耦接該基極電阻R_C的該第二端，且該射極端耦接該第一電流鏡組117的該第三端1173。再者，該射極電阻R _B 具有一第一端與一第二端，且該第一端耦接該第四BJT元件Q4的該集極端，且該第二端耦接該第二工作電壓AVSS。補充說明的是，如圖4所示，該第三電流鏡115的該第二端耦接至該基極電阻R _C 的該第二端和該第四BJT元件Q4的該基極端之間的一共接點。

綜上所述，在該偏置電壓產生模塊11之中，該電流複製單元將該基準電流傳輸給該電流產生單元，使該電流產生單元基於該基準電流產生一絕對溫度成比例的集極電流I _C 、所述第二偏置電壓vbpc以及所述第一偏置電壓vbp。為了將該集極電流I _C 複製至該帶隙電壓產生模塊13，如圖3所示，本發明在該帶隙電壓產生模塊13的電路拓撲中設置了該第一電流產生單元131與該第二電流產生單元132，並利用該第一電流鏡組117的第一端點(即，第1個電流鏡的內接點)1176和第二端點1177(即，第2個電流鏡的內接點)分別傳送所述第一偏置電壓vbp與所述第二偏置電壓vbpc至該第一電流產生單元131與該第二 電流產生單元132。此外，該電流產生單元還將該第一偏置電壓vbp和該第二偏置電壓vbpc回傳該基準電流產生單元的該第一電流鏡111與該第四電流產生單元114，使該基準電流產生單元在該第一工作電壓AVDD、該第一偏置電壓vbp和該第二偏置電壓vbpc的偏置下提供穩定的所述基準電流。

重複參閱圖3，該補償電流產生模塊12包括：一電阻R0、由二個電流鏡疊接而成的第二電流鏡組121、一第一MOSFET傳輸元件122、以及一第二MOSFET傳輸元件123。應可理解，該第二電流鏡組121同樣為一倍增電流鏡，且其對外具有一第一端1211、一第二端1212、一第三端1213、一第四端1214、一第一端點1215、以及一第二端點1216，其中，該第一端1211與該第一端點1215(即，第1個電流鏡的內接點)皆耦接該電阻R0的第一端，該第二端點1216(即，第2個電流鏡的內接點)耦接該電阻R0的第二端，該第二端1212用以輸出所述第二補償電流I _B _comp，且該第三端1213與該第四端1214皆耦接至該第一工作電壓AVDD。另一方面，該第一MOSFET傳輸元件122具有一閘極端、一汲極端與一源極端，其中，該閘極端耦接該第二電流鏡組121的該第一端點1215，且該源極端耦接該第一工作電壓AVDD。並且，該第二MOSFET傳輸元件123具有一閘極端、一汲極端與一源極端，其中，該閘極端耦接該第二電流鏡組121的該第二端點(即，第1個電流鏡的內接點)1216，該源極端耦接該第一MOSFET傳輸元件122的該汲極端，且該汲極端用以輸出所述第一補償電流I _C _comp。並且，如圖4所示，該電阻R0的該第二端同時耦接至該MOSFET元件133的該汲極端。

如圖4所示，令R _B =R _C ，則所述絕對溫度成比例的集極電流I _C 可利用下式(2)計算：：

一般而言，集極電流和BJT元件的電流增益(β)正相關，而BJT元件的電流增益會隨著溫度變化。換句話說，就單一個BJT元件而言，其在不同溫度下會有不同的β值，故複數個溫度和對應的複數個電流增益可以繪製出一帶有曲率的非線性曲線。由於

，因此常規BJT元件的集極電流會是與絕對溫度成正比的帶曲率的電流。於上式(2)中，V _BE3為該第三BJT元件Q3的基極-射極電壓，V _BE4為該第四BJT元件Q4的基極-射極電壓，且N為第三BJT元件Q3和第四BJT元件Q4之間的數量比或元件面積比。因此，由式(2)可知，在該偏置電壓產生模塊11之中，該電流產生單元係產生不帶曲率的、與絕對溫度成正比的PTAT電流(即，集極電流I _C )。

進一步地，如圖3與圖4所示，將所述第一偏置電壓vbp和所述所述第二偏置電壓vbpc引入該帶隙電壓產生模塊13的該第一電流產生單元131與該第二電流產生單元132之後，所述不帶曲率的、與絕對溫度成正比的集極電流I _C 被鏡像為一和絕對溫度成比例的PTAT(Proportional to absolute temperature)電流I _PTAT 流入該第二電阻R2。應可理解，由於該第一BJT元件Q1和該第二BJT元件Q2具相同元件尺寸，因此流過Q1、Q2的電流均為I _PTAT ，使得Q1、Q2具相同的基極電流，故而最終得到的帶隙基準電壓V _BG 可利用下式(3)、(4)計算：V _BG =V _BE2+I _PTAT (R ₁+R ₂)+R ₁．I _C _comp‥‥……(3)

於上式(3)、(4)之中，V _BE2為該第二BJT元件Q2的基極-射極電壓，R ₁．I _C _comp為曲率補償項，I _B 為基極電流，且a為該第一電流鏡組117(即，multiplier current mirror)的電流倍增數。特別說明的是，該第一補償點(即，Q1 的基極端和集極端的共接點)之上的端點電壓V _BE 相對於不同溫度的數據點可以繪製出一開口向下的曲線，如圖5所示。相對地，R ₁．I _C _comp為一非線性電壓，其相對於不同溫度的數據點可以繪製出一開口向上的曲線。因此，本發明係利用該第一補償電流I _C _comp與該第二補償電流I _B _comp補償該帶隙電壓產生模塊13的輸出側的該第一BJT元件Q1的基極電流，使得該第一補償點(即，Q1的基極端和集極端的共接點)之上的端點電壓V _BE 受到一非線性補償，而補償後的V _BE 可以利用下式(5)計算：

於上式(5)之中，I _S 為PN接面的逆向飽和電流，而I _PTAT 為一個不帶曲率、和絕對溫度成正比的電流。因此，經過補償後，V _BE 不包含與溫度相關的β，亦即消除了由BJT電流增益β帶來的non-PTAT誤差。綜上，本發明之帶隙電壓電路具有不包含運算放大器，避免了輸入失調電壓(input offset voltage,V _OS )的影響，且其針對不與絕對溫度成正比(non-PTAT)的偏差以下兩種補償方案：(a)利用電流增益(β)的非線性來補償V _BE 的高階非線性；以及(b)利用對基極電流進行補償以解決因電流增益(β)變化所引起的V _BE 誤差。

進一步地，對包含圖2和圖3所示電路拓撲的分發明之帶隙電壓產生電路1完成一驗證實驗，該驗證實驗包括以下組別：實驗組：啟用該補償電流產生模塊12，使該第二補償電流I _B _comp該第一補償電流I _C _comp分別流入該第一補償點V _BE 與該第二補償點(如圖3所示，R1和R2之間的共接點)；對照組I：阻斷該第一補償電流I _C _comp流入該第二補償點，並調整

；以及 對照組II：不啟用該補償電流產生模塊12。

實驗數據如下表(1)所示。如下表(1)所示，未採用補償技術(即，對照組II)的帶隙電壓V _BG 的溫度係數為21μV/℃，僅採用基極電流補償的帶隙電壓V _BG 的溫度係數為16μV/℃，且採用(a)利用電流增益(β)的非線性來補償V _BE 的高階非線性；以及(b)利用對基極電流進行補償以解決因電流增益(β)變化所引起的V _BE 誤差之帶隙電壓V _BG 的溫度係數僅為8μV/℃。因此。實驗數據顯示，本發明之帶隙電壓產生電路1所產生的帶隙電壓V _BG 受溫度影響的程度很低，故具有高穩定度和高精度。

如此，上述已完整且清楚地說明本發明之帶隙電壓產生電路；並且，經由上述可得知本發明具有下列優點：

(1)本發明提供一種帶隙電壓電路，其包括：一偏置電壓產生模塊、一補償電流產生模塊以及一帶隙電壓產生模塊，其中，該偏置電壓產生模塊用以產生一第一偏置電壓與一第二偏置電壓傳送至該帶隙電壓產生模塊，且該補償電流產生模塊用以產生一第一補償電流與一第二補償電流傳送至該帶隙電壓產生模塊。依據本發明之設計，該第一補償電流與該第二補償電流補償該帶隙電壓產生模塊的輸出側的BJT元件的基極電流，使得該BJT元件的V _BE 受到一非線性補償，從而使該帶隙電壓產生模塊能夠提供穩定的帶隙電壓V _BG 。

(2)本發明之帶隙電壓電路具有以下優點：(1)不包含運算放大器，避免了輸入失調電壓(input offset voltage,V _OS )的影響；(2)針對不與絕對溫度成正比(non-PTAT)的偏差以下兩種補償方案：(a)利用電流增益(β)的非線性來補償V _BE 的高階非線性；以及(b)利用對基極電流進行補償以解決因電流增益(β)變化所引起的V _BE 誤差。

(3)並且，本發明同時提供一種積體電路晶片，其特徵在於，包含如前所述本發明之帶隙電壓產生電路。在一實施例中，該積體電路晶片為選自於由感測器晶片、系統單晶片(System on Chip,SoC)、特殊應用積體電路(Application specific integrated circuit,ASIC)晶片、微控制器晶片、處理器晶片、繪圖晶片、顯示驅動晶片、觸控晶片、觸控顯示整合(Touch and display integration,TDDI)晶片、指紋識別晶片、和車用電子晶片所組成群組之中的任一者。

(4)進一步地，本發明還提出一種資訊處理裝置，其具有至少一個積體電路晶片；並且，其特徵在於，該積體電路晶片包含如前所述本發明之帶隙電壓產生電路。在可行的實施例中，所述資訊處理裝置為選自於由感測裝置、顯示裝置、智慧型電視、智慧型手機、智慧型手錶、智慧手環、頭戴式顯示裝置、平板電腦、桌上型電腦、筆記型電腦、一體式電腦、工業電腦、伺服器電腦、自動櫃員機、互動式資訊服務站(KIOSK)、作為銷售點終端(Point of sales,POS)的電子裝置、車載娛樂系統、門禁裝置、指紋打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

1:帶隙電壓產生電路

11:偏置電壓產生模塊

12:補償電流產生模塊

13:帶隙電壓產生模塊

Claims (10)

1. 一種帶隙電壓產生電路，包括：一偏置電壓產生模塊，耦接至一第一導線與一第二導線，其中該第一導線耦接一第一工作電壓且該第二導線耦接一第二工作電壓，使得該偏置電壓產生模塊偏置於該第一工作電壓與該第二工作電壓之間，且用以產生一第一偏置電壓與一第二偏置電壓；一補償電流產生模塊，同樣耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，且用以產生一第一補償電流與一第二補償電流；以及一帶隙電壓產生模塊，耦接該偏置電壓產生模塊與該補償電流產生模塊，且包括：一第一BJT元件，其一基極端和一集極端耦接在一第一補償點，且其一射極端耦接該第二工作電壓；一第一電阻，具一第一端與一第二端，且該第二端耦接至該第一補償點；一第二電阻，具一第一端與一第二端，且該第二端和該第一電阻的該第一端耦接在一第二補償點；一第一電流產生單元，具一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中該第一電性端和該第二電阻的該第一端耦接在一電壓輸出端，該第二電性端耦接該第一工作電壓，該第一控制端耦接該第一偏置電壓，該第二控制端耦接該第二偏置電壓，且該第一電流產生單元以其所述第一電性端傳送一和絕對溫度成比例的PTAT(Proportional to absolute temperature)電流流入該第二電阻； 一第二BJT元件，其一基極端和一集極端分別耦接一MOSFET元件的一源極端與一閘極端，且其一射極端耦接該第二工作電壓；其中，該MOSFET元件還以其一汲極端耦接該補償電流產生模塊；以及一第二電流產生單元，具一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中該第一電性端耦接至該第二BJT元件的該集極端與該MOSFET元件的該閘極端之間的一共接點，該第二電性端耦接該第一工作電壓，該第一控制端耦接該第一偏置電壓，該第二控制端耦接該第二偏置電壓，且該第二電流產生單元以其所述第一電性端傳送一電流流入該共接點。
2. 如請求項1所述之帶隙電壓產生電路，其中，該偏置電壓產生模塊包括：一基準電流產生單元，耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，用以產生一基準電流；一電流複製單元，耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，且通過該第一導線與該第二導線耦接該基準電流產生單元；以及一電流產生單元，耦接至該第一導線與該第二導線，從而偏置於該第一工作電壓與該第二工作電壓之間，且通過該第一導線與該第二導線耦接該電流複製單元和該基準電流產生單元；其中，該電流複製單元將該基準電流傳輸給該電流產生單元，使該電流產生單元基於該基準電流產生一絕對溫度成比例的集極電流、所述第二偏置電壓以及所述第一偏置電壓； 其中，該電流產生單元將該第一偏置電壓和該第二偏置電壓回傳該基準電流產生單元，使該基準電流產生單元在該第一工作電壓、該第一偏置電壓和該第二偏置電壓的偏置下提供穩定的所述基準電流。
3. 如請求項2所述之帶隙電壓產生電路，其中，該基準電流產生單元包括：一第一電流鏡，具有一第一端、一第二端、一第三端、一第四端、與一內部接點，其中，該第二端耦接該第二偏置電壓，且該第三端和該第四端皆耦接該第二工作電壓；一第三電流產生單元，具一第一電性端、一第二電性端與一第三電性端，其中該第一電性端耦接至該第一電流鏡的該第一端，該第二電性端耦接該第一工作電壓，該第三電性端耦接至一接地端，該第三電流產生單元以其所述第一電性端傳送一電流流入該第一電流鏡的該第一端；一第二電流鏡，具有一第一端、一第二端、一第三端、與一第四端，其中該第二端耦接至該第一電流鏡的該內部接點，且該第三端和該第四端皆耦接該第二工作電壓；以及一第四電流產生單元，具一第一電性端、一第二電性端、一第一控制端、與一第二控制端，其中該第一電性端耦接至該第二電流鏡的該第一端，該第二電性端耦接該第一工作電壓，該第一控制端耦接該第一偏置電壓，該第二控制端耦接該第二偏置電壓，且該第四電流產生單元以其所述第一電性端傳送一電流流入該第二電流鏡的該第一端。
4. 如請求項3所述之帶隙電壓產生電路，其中，該電流複製單元包括： 一第三電流鏡，具有一第一端、一第二端、一第三端、與一第四端，其中，該第三端和該第四端皆耦接該第一工作電壓；以及一MOSFET傳輸元件，具有一閘極端、一汲極端與一源極端，其中，該汲極端耦接該第三電流鏡的該第一端，且該源極端耦接該第二工作電壓。
5. 如請求項4所述之帶隙電壓產生電路，其中，該電流產生單元包括：一由S個電流鏡疊接而成的第一電流鏡組，其中，S為至少為2的正整數，且該第一電流鏡組具有一第一端、一第二端、一第三端、一第四端、一第五端、一第一端點、以及一第二端點，其中，該第一端耦接至該MOSFET傳輸元件的該閘極端，該第一端點用以發送所述第一偏置電壓，該第二端點用以發送所述第二偏置電壓，且該第四端與該第五端皆耦接至該第一工作電壓；一第三BJT元件，具有一基極端、一射極端和一集極端，其中，該射極端耦接該第一電流鏡組的該第二端，且該集極端耦接該第二工作電壓；一基極電阻，具有一第一端與一第二端，且該第一端耦接該第三BJT元件的該基極端；一第四BJT元件，具有一基極端、一射極端和一集極端，其中，該基極端耦接該基極電阻的該第二端，且該射極端耦接該第一電流鏡組的該第三端；以及一射極電阻，具有一第一端與一第二端，其中該第一端耦接該第四BJT元件的該集極端，且該第二端耦接該第二工作電壓；其中，該第三電流鏡的該第二端耦接至該基極電阻的該第二端和該第四BJT元件的該基極端之間的一共接點。
6. 如請求項4所述之帶隙電壓產生電路，其中，該補償電流產生模塊包括：一電阻，具有一第一端與一第二端；由二個電流鏡疊接而成的第二電流鏡組，具有一第一端、一第二端、一第三端、一第四端、一第一端點、以及一第二端點，其中，該第一端與該第一端點皆耦接該電阻的該第一端，該第二端點耦接該電阻的該第二端，該第二端用以輸出所述第二補償電流，且該第三端與該第四端皆耦接至該第一工作電壓；一第一MOSFET傳輸元件，具有一閘極端、一汲極端與一源極端，其中，該閘極端耦接該第二電流鏡組的該第一端點，且該源極端耦接該第一工作電壓；以及一第二MOSFET傳輸元件，具有一閘極端、一汲極端與一源極端，其中，該閘極端耦接該第二電流鏡組的該第二端點，該源極端耦接該第一MOSFET傳輸元件的該汲極端，且該汲極端用以輸出所述第一補償電流；其中，該電阻的該第二端同時耦接至該MOSFET元件的該汲極端。
7. 如請求項4所述之帶隙電壓產生電路，其中，該第一電流產生單元、該第二電流產生單元與該第四電流產生單元皆包括：一電阻，具有一第一端與一第二端，且該第一端耦接該第一工作電壓；以及由二個P型MOSFET元件疊接而成的一電阻串，具有第一端、一第二端、一第一信號輸入端、與一第二信號輸入端，其中該第一端耦接該電阻的該第二端，該第一信號輸入端耦接所述第一偏置電壓，該第二信號輸入端耦接所述第二偏置電壓。
8. 如請求項4所述之帶隙電壓產生電路，其中，該第三電流產生單元包括：一電阻，具有一第一端與一第二端，且該第二端耦接該接地端；以及由Q個P型MOSFET元件疊接而成的一電阻串，其中，Q為至少為2的正整數，各所述P型MOSFET元件以其閘極端耦接至該電阻的該第一端，且第Q個所述P型MOSFET元件以其汲極耦接至該第一電流鏡的該第一端。
9. 一種積體電路晶片，其特徵在於，包含如請求項1至請求項8之中任一項所述之帶隙電壓產生電路。
10. 一種資訊處理裝置，具有至少一個積體電路晶片；其特徵在於，該積體電路晶片包含如請求項1至請求項8之中任一項所述之帶隙電壓產生電路。

Images