TWI859525B

TWI859525B - 用於直接半導體接合的異質接合層的裝置及其方法

Info

Publication number: TWI859525B
Application number: TW111113669A
Authority: TW
Inventors: 鄭光偉; 倪其聰
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-08-31
Filing date: 2022-04-11
Publication date: 2024-10-21
Also published as: US20250309190A1; TW202312277A; US12205921B2; US20230065793A1; US12400996B2; US20230402427A1; CN115565857A

Abstract

根據本發明的一些實施例，可使用異質接合層直接接合一第一半導體裝置及一第二半導體裝置。可在該第一半導體裝置上形成一第一接合層，且可在該第二半導體裝置上形成第二接合層。該第一接合層可包含相對於該第二接合層更高之一含羥基矽濃度。該第二接合層可包含具有相對於該第一接合層更高之一氮濃度之矽。可執行一退火以致使導致該第一接合層之羥基組分之分解之一脫水反應，此在該第一接合層與該第二接合層之間形成氧化矽鍵。該第二接合層中之氮增加該脫水反應的有效性及該第一接合層與該第二接合層之間之該鍵的有效性及強度。

Description

用於直接半導體接合的異質接合層的裝置及其方法

本發明實施例係有關用於直接半導體接合的異質接合層。

半導體工業中之接合係一種可用來形成堆疊式半導體裝置及三維積體電路之技術。接合之一些實例包含晶圓對晶圓接合、晶粒對晶圓接合及晶粒對晶粒接合。

根據本發明的一實施例，一種方法包括：在一第一半導體裝置之一表面上形成一第一接合層；在一第二半導體裝置之一表面上形成一第二接合層，其中該第一接合層之一化學組成不同於該第二接合層之一化學組成以促成該第一半導體裝置與該第二半導體裝置之間的接合；及執行一退火操作以經由該第一接合層及該第二接合層接合該第一半導體裝置與該第二半導體裝置。

根據本發明的一實施例，一種裝置包括：一第一半導體裝置；一第二半導體裝置；及一第一接合層及一第二接合層，兩者結合該第一半導體裝置及該第二半導體裝置，其中該第一接合層之一化學組成包含相對於該第二接合層之一化學組成更大之一矽濃度以致使在該第一接合層與該第二接合層之間矽-氧-矽鍵之形成，且其中該第二接合層之該化學組成包含相對於該第一接合層之該化學組成更大之一氮濃度以增加在該第一接合層與第二接合層之間該等矽-氧-矽鍵之該形成。

根據本發明的一實施例，一種方法包括：在一第一半導體裝置之一表面上形成一第一接合層；在一第二半導體裝置之一表面上形成一第二接合層；及執行一退火操作以經由該第一接合層及該第二接合層接合該第一半導體裝置及該第二半導體裝置，其中該第一接合層之一含羥基矽濃度導致在該退火操作期間矽-氧-矽鍵之形成，且其中該第二接合層之一氮濃度增加在該退火操作期間該等矽-氧-矽鍵之該形成。

以下揭露提供用於實施所提供之標的之不同構件之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且非意欲限制。舉例而言，在以下描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各個實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的且本身不指示所論述之各項實施例及/或組態之間之一關係。

此外，為便於描述，諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語可在本文中用於描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語意欲涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述詞。

可使用各種接合技術來接合一第一半導體裝置與一第二半導體裝置，諸如直接接合、化學活化接合、電漿活化接合、陽極接合、共晶接合、玻璃介質接合、黏合劑接合、熱壓接合及反應接合以及其他實例。一些接合技術涉及一電漿預處理技術之使用。電漿預處理包含使用一電漿(例如，一氮基電漿或另一類型之電漿)來預處理一或多個接合膜以促成第一半導體裝置與第二半導體裝置之間的黏合。此等接合技術可包含若干昂貴且耗時的處理技術。

本文中所描述之一些實施方案提供用於使用異質接合層直接接合兩個半導體裝置之技術及設備。在一些實施方案中，一第一接合層可經形成於一第一半導體裝置上且一第二接合層可經形成於待接合或結合至第一半導體裝置之一第二半導體裝置上。各接合層可包含一含矽材料。第一接合層可包含相對於第二接合層更高之一含羥基矽濃度(與羥基鍵結之矽，其可包含鍵結至一氫原子(OH)之一氧原子)及相對於第二接合層更低之一氮濃度。第二接合層可包含具有相對於第一接合層更高之一氮濃度之矽。

可執行一乾式退火以接合或熔合第一接合層及第二接合層。在乾式退火期間，一脫水反應發生於第一接合層與第二接合層之間。脫水反應導致第一接合層之羥基組分之分解，此在第一接合層與第二接合層之間形成氧化矽鍵。在此，第一接合層之矽-羥基(Si-OH)中之矽及氧與第二接合層中之矽鍵結以形成Si-O-Si鍵，其中水形成脫水反應之一副產物(例如，Si-OH中之氫及氧原子形成H ₂O)。以此方式，第一半導體裝置及第二半導體裝置可直接接合，而無需使用一電漿預處理製程，此降低接合製程之一成本及一複雜度。此外，第二接合層中之氮增加脫水反應之有效性且因此，增加第一接合層與第二接合層之間的鍵之有效性及強度。

圖1係其中可實施本文中所描述之系統及/或方法之一實例環境100之一圖。如圖1中所展示，環境100可包含複數個半導體處理工具102至112及一晶圓/晶粒輸送工具114。複數個半導體處理工具102至112可包含一沉積工具102、一曝光工具104、一顯影劑工具106、一蝕刻工具108、一平坦化工具110、一退火工具112及/或另一類型之半導體處理工具。實例環境100中所包含之複數個半導體處理工具102至112可被包含於一半導體潔淨室、一半導體代工廠、一半導體處理及/或製造設施及/或類似者中。

沉積工具102係包含一半導體處理室及能夠將各種類型之材料沉積至一基板上之一或多個裝置之一半導體處理工具。在一些實施方案中，沉積工具102包含能夠將一光阻劑層沉積於諸如一晶圓之一基板上之一旋塗工具。在一些實施方案中，沉積工具102包含一化學氣相沉積(CVD)工具，諸如一電漿輔助CVD (PECVD)工具、一高密度電漿CVD (HDP-CVD)工具、一次常壓CVD (SACVD)工具、一原子層沉積(ALD)工具、一電漿輔助原子層沉積(PEALD)工具或另一類型之CVD工具。在一些實施方案中，沉積工具102包含一物理氣相沉積(PVD)工具，諸如一濺鍍工具或另一類型之PVD工具。在一些實施方案中，實例環境100包含複數個類型之沉積工具102。

曝光工具104係能夠將一光阻劑層曝光於一輻射源，諸如一紫外光(UV)源(例如，一深UV光源、一極UV光源及/或類似者)、一x射線源及/或類似者之一半導體處理工具。曝光工具104可將一光阻劑層曝光於輻射源以將一圖案自一光罩轉印至光阻劑層。該圖案可包含用於形成一或多個半導體裝置之一或多個半導體裝置層圖案，可包含用於形成一半導體裝置之一或多個結構之一圖案，可包含用於蝕刻一半導體裝置之各個部分之一圖案，及/或類似者。在一些實施方案中，曝光工具104包含一掃描儀、一步進器或一類似類型之曝光工具。

顯影劑工具106係能夠顯影已曝光於一輻射源之一光阻劑層以顯影自曝光工具104轉印至光阻劑層之一圖案之一半導體處理工具。在一些實施方案中，顯影劑工具106藉由移除一光阻劑層之未經曝光部分來顯影一圖案。在一些實施方案中，顯影劑工具106藉由移除一光阻劑層之經曝光部分來顯影一圖案。在一些實施方案中，顯影劑工具106藉由透過使用一化學顯影劑溶解一光阻劑層之經曝光或未經曝光部分來顯影一圖案。

蝕刻工具108係能夠蝕刻一基板、晶圓或半導體裝置之各種類型之材料之一半導體處理工具。例如，蝕刻工具108可包含一濕式蝕刻工具、一乾式蝕刻工具及/或類似者。在一些實施方案中，蝕刻工具108包含填充有一蝕刻劑之一室，且基板經放置於該室中達一特定時間段以移除基板之一或多個部分之特定量。在一些實施方案中，蝕刻工具108可使用一電漿蝕刻或一電漿輔助蝕刻來蝕刻基板之一或多個部分，此可涉及使用一離子化氣體來同區地或定向地蝕刻一或多個部分。

平坦化工具110係能夠拋光或平坦化一晶圓或半導體裝置之各種層之一半導體處理工具。例如，一拋光裝置可包含一化學機械拋光(CMP)裝置及/或另一類型之拋光裝置。在一些實施方案中，一拋光裝置可拋光或平坦化一經沉積或經電鍍材料層。

退火工具112係包含一半導體處理室及能夠加熱一半導體裝置之一或多個裝置之一半導體處理工具。例如，退火工具112可包含一快速熱退火(RTA)工具、一乾式退火工具或能夠加熱一半導體裝置以致使兩種或更多種材料或氣體之間的一反應，以致使一材料分解，以接合兩個或更多個半導體裝置及/或類似者之另一類型之退火工具。

晶圓/晶粒輸送工具114包含一行動機器人、一機械臂、一軌道車(tram或rail car)、及/或用來在半導體處理工具102至112之間輸送晶圓及/或晶粒及/或將晶圓及/或晶粒輸送至諸如一晶圓架、一儲存室及/或類似者之其他位置及自諸如一晶圓架、一儲存室及/或類似者之其他位置輸送晶圓及/或晶粒之另一類型之裝置。在一些實施方案中，晶圓/晶粒輸送工具114可為用以行進一特定路徑之一程式化裝置及/或可半自主地或自主地操作。

圖1中所展示之裝置之數目及配置被提供作為一或多項實例。在實踐中，與圖1中所展示之裝置相比，可存在額外裝置、更少裝置、不同裝置或不同地配置之裝置。此外，圖1中所展示之兩個或更多個裝置可在單個裝置內實施，或圖1中所展示之單個裝置可被實施為多個分佈式裝置。另外或替代地，環境100之一組裝置(例如，一或多個裝置)可執行被描述為由環境100之另一組裝置執行之一或多個功能。

圖2A至圖2G係製造本文中所描述之一實例裝置時所涉及之一或多個實例操作200之圖。該裝置可包含一邏輯裝置、一記憶體裝置、一finFET、一MOSFET、一積體電路、一處理器、一感測器、另一類型之半導體或電子裝置，或其等之一部分。結合圖2A至圖2G所繪示及描述之實例操作200可作為一接合製程之部分來執行以接合該裝置之兩個或更多個半導體裝置。

如圖2A中所展示，該裝置可包含一第一半導體裝置202。第一半導體裝置202可包含一第一矽層204、設置於第一矽層204上之一無摻雜矽酸鹽玻璃(USG)層206、形成於USG層206中之第一金屬接點208及形成於USG層206及第一金屬接點208上之一鈍化層209。第一半導體裝置202可包含一半導體晶圓、一半導體晶粒及/或類似者。

第一矽層204可包含自生長為一圓柱體之一矽晶錠切片之一矽晶圓。第一矽層204可包含落入諸如金屬銅之一導體與諸如玻璃之一絕緣體之電導率值之間的一電導率值。第一矽層204可用其他材料，諸如鍺、砷化鎵、矽鍺及/或類似者替換。

USG層206可包含保護及隔離第一半導體裝置202之元件之一無摻雜矽酸鹽玻璃。USG層206可包含在低溫下之一高沉積速率，且可包含類似於二氧化矽之性質。USG層206可用作多層級層間介電裝置中之一絕緣體及鈍化層(例如，以將第一金屬接點208與第一半導體裝置202之其他組件電絕緣)。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在第一矽層204之一頂表面上形成USG層206。例如，沉積工具102可執行一PECVD操作、一HDP-CVD操作、一SACVD操作、一ALD操作、一PVD操作或另一沉積操作以將USG層206沉積於第一矽層204之頂表面上。

第一金屬接點208可包含一導電金屬，諸如鈦、鈷、鎢、鋁、銅、釕、銥及/或類似者。在一些實施方案中，第一金屬接點208可經形成於USG層206中形成之開口內。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來執行在USG層206之開口中形成第一金屬接點208之一沉積操作。在一些實施方案中，使用一電鍍工具來在USG層206中形成第一金屬接點208。在此等實例中，電鍍工具可執行一電鍍操作以形成第一金屬接點208。電鍍可包含跨由一電鍍材料形成之一陽極及一陰極(例如，一基板)施加一電壓。電壓致使一電流氧化陽極，此致使電鍍材料離子自陽極之釋放。此等電鍍材料離子形成行進通過一電鍍浴朝向基板(例如，USG層206)之一電鍍溶液。電鍍溶液到達USG層206且將電鍍材料離子沉積至USG層206中之開口中以形成第一金屬接點208。

在一些實施方案中，可利用上文結合圖1所描述之環境100之一或多個半導體處理工具來在於開口中形成第一金屬接點208之前，在USG層206中形成開口。例如，沉積工具102可在USG層206上形成一光阻劑層，曝光工具104可將光阻劑層曝光於一輻射源以圖案化光阻劑層，顯影劑工具106可顯影及移除光阻劑層之部分以曝光圖案，且蝕刻工具108可蝕刻USG層206之一或多個部分以在USG層206中形成開口。在一些實施方案中，一光阻劑移除工具在蝕刻工具108蝕刻USG層206之後移除光阻劑層之剩餘部分(例如，使用一化學剝離劑及/或另一技術)。

鈍化層209可包含惰性且不由於與接觸鈍化層209之空氣或其他材料之相互作用而改變半導體性質之氧化物材料(例如，金屬氧化物)。鈍化層209可允許電可靠地滲透至設置於鈍化層209下方之導電層，且克服阻止電到達導電層之表面狀態。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在USG層206及第一金屬接點208之頂表面上形成鈍化層209。

如圖2A中進一步展示，該裝置可包含一第二半導體裝置210。第二半導體裝置210可包含一第二矽層212、設置於第二矽層212上之一摻雜層214、形成於摻雜層214上之一磊晶層216、形成於磊晶層216上之一金屬間介電質(IMD)層218、形成於IMD層218中之第二金屬接點220以及形成於IMD層218及第二金屬接點220上之一鈍化層221。第二半導體裝置210可包含一半導體晶圓、一半導體晶粒及/或類似者。

第二矽層212可包含自生長為一圓柱體之一矽晶錠切片之一矽晶圓。第二矽層212可包含落入諸如金屬銅之一導體與諸如玻璃之一絕緣體之電導率值之間的一電導率值。第二矽層212可用其他材料，諸如鍺、砷化鎵、矽鍺及/或類似者替換。

摻雜層214可包含摻雜有一摻雜劑材料(例如，硼、砷、磷、鎵及/或類似者)之一材料(例如，矽、鍺、碳化矽、矽鍺及/或類似者)。摻雜係出於調變一本質半導體材料之電、光學及/或結構性質之目的而將雜質有意引入至該半導體材料中。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來執行在第二矽層212之一頂表面上形成本質半導體材料之一沉積操作。亦可利用一離子佈植工具或一擴散工具來在本質半導體材料中佈植摻雜劑材料以形成摻雜層214。

磊晶層216可包含經由磊晶生長形成之矽鍺。在一些實施方案中，磊晶層216包含其他材料，諸如矽、碳化矽、矽鍺、砷化鎵、磷化鎵及/或類似者。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來執行在摻雜層214之一頂表面上形成磊晶層216之一沉積操作。

IMD層218可包含將第二金屬接點220與第二半導體裝置210之其他組件電絕緣之一金屬間介電質材料，諸如二氧化矽、一低介電常數(例如，在3.2至2.0之一範圍內之k值)介電質材料、氟化二氧化矽玻璃、矽、氮化矽、氧化矽及/或類似者。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在磊晶層216之一頂表面上形成IMD層218。例如，沉積工具102可執行一PECVD操作、一HDP-CVD操作、一SACVD操作、一ALD操作、一PVD操作或另一沉積操作以將IMD層218沉積於磊晶層216之頂表面上。

第二金屬接點220可包含一導電金屬，諸如鈦、鈷、鎢、鋁、銅、釕、銥及/或類似者。在一些實施方案中，第二金屬接點220可經形成於IMD層218中形成之開口內。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來執行在IMD層218之開口中形成第二金屬接點220之一沉積操作。在一些實施方案中，使用一電鍍工具來在IMD層218中形成第二金屬接點220。在此等實例中，電鍍工具可執行一電鍍操作以形成第二金屬接點220。電鍍操作可包含跨由一電鍍材料形成之一陽極及一陰極(例如，一基板)施加一電壓。電壓致使一電流氧化陽極，此致使電鍍材料離子自陽極之釋放。此等電鍍材料離子形成行進通過一電鍍浴朝向基板(例如，IMD層218)之一電鍍溶液。電鍍溶液到達IMD層218且將電鍍材料離子沉積至IMD層218中之開口中以形成第二金屬接點220。

在一些實施方案中，可利用上文結合圖1所描述之環境100之一或多個半導體處理工具來在於開口中形成第二金屬接點220之前在IMD層218中形成開口。例如，沉積工具102可在IMD層218上形成一光阻劑層，曝光工具104可將光阻劑層曝光於一輻射源以圖案化光阻劑層，顯影劑工具106可顯影及移除光阻劑層之部分以曝光圖案，且蝕刻工具108可蝕刻IMD層218之一或多個部分以在USG層206中形成開口。在一些實施方案中，一光阻劑移除工具在蝕刻工具108蝕刻IMD層218之後移除光阻劑層之剩餘部分(例如，使用一化學剝離劑及/或另一技術)。

鈍化層221可包含惰性且不由於與接觸鈍化層221之空氣或其他材料相互作用而改變半導體性質之氧化物材料(例如，金屬氧化物)。鈍化層221可允許電可靠地滲透至設置於鈍化層221下方之導電層，且克服阻止電到達導電層之表面狀態。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在IMD層218及第二金屬接點220之頂表面上形成鈍化層221。

如圖2B中且由元件符號222所展示，可執行一沉積操作以在第一半導體裝置202之一頂表面上形成一第一接合層224且在第二半導體裝置210之一頂表面上形成一第二接合層226。例如，第一接合層224可經形成於USG層206及第一金屬接點208之頂表面上，且第二接合層226可經形成於IMD層218及第二金屬接點220之頂表面上。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在第一半導體裝置202之頂表面上形成第一接合層224且在第二半導體裝置210之頂表面上形成第二接合層226。例如，沉積工具102可執行一CVD操作、一PECVD操作、一HDP-CVD操作、一SACVD操作、一ALD操作、一PVD操作或另一沉積操作以在第一半導體裝置202之頂表面上形成第一接合層224且在第二半導體裝置210之頂表面上形成第二接合層226。

在一些實施方案中，可對第一接合層224及/或第二接合層226執行一平坦化操作以平整第一接合層224及/或第二接合層226。在一些實施方案中，上文結合圖1所描述之環境100之平坦化工具110可執行平坦化操作。平坦化操作可包含一化學機械拋光/平坦化(CMP)操作或另一類型之平坦化操作。一CMP操作可包含將一漿料(或拋光化合物)沉積至一拋光墊上。第一半導體裝置202可經安裝至一載體，該載體可在第一半導體裝置202經壓抵於拋光墊上時旋轉第一半導體裝置202。漿料及拋光墊充當在第一半導體裝置202旋轉時拋光或平坦化第一接合層224之一磨料。亦可旋轉拋光墊以確保將一連續供應之漿料施加至拋光墊。可執行類似技術以平坦化第二半導體裝置210之第二接合層226。

在一些實施方案中，可將第一接合層224及/或第二接合層226平坦化至一特定厚度。例如，可將第一接合層224及/或第二接合層226平坦化至在近似10埃至近似100,000埃之一範圍內之一厚度，使得可對第一接合層224及/或第二接合層226維持表面均勻性及粗糙度控制。在一些實施方案中，可平坦化第一接合層224及/或第二接合層226以達成一特定表面粗糙度。例如，可平坦化第一接合層224及/或第二接合層226以達成小於1埃之一表面粗糙度。

第一接合層224及第二接合層226可為異質接合層。特定而言，第一接合層224及第二接合層226可係由一或多種材料形成，使得第一接合層224之一化學組成及第二接合層226之一化學組成係不同化學組成。第一接合層224可係由一或多種材料形成，使得第一接合層224之化學組成的矽含量及含羥基矽含量(例如，羥基基團含量)高，且氮含量低。第二接合層226可係由一或多種材料形成，使得第二接合層226之化學組成包含矽，且氮含量高。

第一接合層224之矽濃度(例如，含羥基矽濃度)可大於第二接合層226之矽濃度。第一接合層224之高矽濃度(例如，含羥基矽濃度)可致使或促進在一退火操作期間矽-氧-矽鍵之形成，以接合第一半導體裝置202及第二半導體裝置210。第二接合層226之氮濃度可大於第一接合層224之氮濃度。第二接合層226之高氮濃度可增強及/或增加在退火操作期間矽-氧-矽鍵之形成的容易度。

據此，第一接合層224之矽氮比可相對於第二接合層226之矽氮比更大。作為一實例，第一接合層224之矽氮比可為近似20或更大，且第二接合層226之矽氮比可為近似2或更小，以促進在一退火操作期間矽-氧-矽鍵之形成，以接合第一半導體裝置202及第二半導體裝置210。作為另一實例，第一接合層224之矽氮比可在近似20至近似1000之一範圍內，且第二接合層226之矽氮比可在近似0.5至近似2之一範圍內，以增強及/或增加在退火操作期間矽-氧-矽鍵之形成。

在一些實施方案中，第一接合層224係由氧化矽(SiO) (例如，含羥基氧化矽)、二氧化矽(SiO ₂) (例如，含羥基二氧化矽)、碳氧化矽(SiOC) (例如，含羥基碳氧化矽)或另一含矽材料形成。含矽材料可經鍵結至諸如OH之羥基(或羥基基團)組分以在第一接合層224中形成Si-OH鍵。在一些實施方案中，第二接合層226係由氮化矽(SiN)、氮氧化矽(SiON)、氮化碳矽(SiCN)或另一含矽及氮材料形成。

如圖2C中且由元件符號228所展示，可執行一退火操作以熔合第一接合層224及第二接合層226，此接合第一半導體裝置202及第二半導體裝置210。例如，第一半導體裝置202或第二半導體裝置210之一者可旋轉180度，使得第一接合層224面對第二接合層226。圖2C展示旋轉180度之第二半導體裝置210，但第一半導體裝置202可代替第二半導體裝置210旋轉180度。一旦第一接合層224面對第二接合層226，第一接合層224便可與第二接合層226接合在一起，此可結合第一半導體裝置202及第二半導體裝置210。因此，如圖2C之實例定向中所展示，第二接合層226可經設置於第一接合層224之一頂表面上。第二金屬接點220及IMD層218可經設置於第二接合層226上，且磊晶層216可經設置於IMD層218上。摻雜層214可經設置於磊晶層216上，且第二矽層212可經設置於摻雜層214上。

第一接合層224及第二接合層226之各者之一接合強度可大於兩焦耳/平方米以實現第一半導體裝置202及第二半導體裝置210之直接接合。例如，第一接合層224及第二接合層226之各者之接合強度可近似大於2.5焦耳/平方米。第一半導體裝置202及第二半導體裝置210可經由第一接合層224及第二接合層226結合，而無需使用一電漿處理製程預處理第一接合層224及第二接合層226。第一接合層224及第二接合層226之接合強度消除對當前接合製程中所利用之昂貴且耗時的電漿預處理之一需要。

在一些實施方案中，可利用上文結合圖1所描述之環境100之退火工具112來執行退火操作以熔合或接合第一接合層224及第二接合層226 (例如，透過第一接合層224及第二接合層226之共價鍵結)。在一些實施方案中，可在特定製程條件下執行退火操作以熔合或接合第一接合層224及第二接合層226。例如，可在自近似攝氏150度至近似攝氏400度之一範圍內之一溫度下且在自近似30分鐘至近似3小時之一時間段內執行退火操作，以容許在第一接合層224與第二接合層226之間形成共價鍵。

在一些實施方案中，退火操作係一乾式退火、一RTA或另一類型之退火操作。退火操作可能導致發生於第一接合層224與第二接合層226之間的一脫水反應。脫水反應係導致水(例如，H ₂O)自第一接合層224及/或第二接合層226移除之一反應。脫水反應致使第一接合層224之羥基組分(例如，OH組分)分解，此在第一接合層226與第二接合層226之間形成矽-氧-矽鍵(例如，Si-O-Si鍵)。在此，第一接合層224之矽-羥基鍵(例如，Si-OH鍵)中之矽及氧與第二接合層226中之矽鍵結以形成Si-O-Si鍵，其中水作為脫水反應之副產物而形成。此外，第二接合層226中之氮增加脫水反應之有效性且因此，增加第一接合層224與第二接合層226之間的鍵之有效性及強度。特定而言，第二接合層226中之氮含量容許在退火操作期間更容易地形成第一接合層224與第二接合層226之間的Si-O-Si鍵(例如，與缺乏氮之情況相比)。

如圖2D中且由元件符號230所展示，可執行一蝕刻操作以自磊晶層216移除第二矽層212及摻雜層214。在一些實施方案中，執行一第一蝕刻操作以自摻雜層214移除第二矽層212，且執行一第二蝕刻操作以自磊晶層216移除摻雜層214。在一些實施方案中，可利用上文結合圖1所描述之環境100之蝕刻工具108來執行第一蝕刻操作以自摻雜層214移除第二矽層212，且執行第二蝕刻操作以自磊晶層216移除摻雜層214。在一些實施方案中，執行單個蝕刻操作以自磊晶層216移除第二矽層212及摻雜層214。在一些實施方案中，(若干)蝕刻操作可包含(若干)濕式蝕刻操作、(若干)乾式蝕刻操作、(若干)電漿蝕刻操作及/或(若干)其他類型之蝕刻操作。

如圖2E中且由元件符號232所展示，可在磊晶層216上形成一鈍化層234。例如，可將鈍化層234沉積於磊晶層216之一頂表面上。鈍化層234可包含惰性且不由於與接觸鈍化層234之空氣或其他材料之相互作用而改變半導體性質之氧化物材料(例如，金屬氧化物)。鈍化層234可允許電可靠地滲透至設置於鈍化層234下方之導電層，且克服阻止電到達導電層之表面狀態。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在磊晶層216之頂表面上形成鈍化層234。

如圖2F中且由元件符號236所展示，可穿過鈍化層234、磊晶層216、IMD層218、第一接合層224及第二接合層226形成金屬通路238，以與第一金屬接點208及第二金屬接點220連接。例如，可執行沉積工具102、曝光工具104、顯影劑工具106及蝕刻工具108以穿過鈍化層234、磊晶層216、IMD層218、第二金屬接點220、第一接合層224及/或第二接合層226形成開口。沉積工具102可執行一或多個沉積操作，或一電鍍工具可執行一或多個電鍍操作，以在穿過鈍化層234、磊晶層216、IMD層218、第二金屬接點220、第一接合層224及/或第二接合層226形成之開口中提供金屬通路238。

金屬通路238可包含一導電金屬，諸如鈦、鈷、鎢、鋁、銅、釕、銥及/或類似者。在一些實施方案中，可為第一金屬接點208之各者及第二金屬接點220之各者形成一金屬通路238。在一些實施方案中，可形成單個金屬通路238，使得單個金屬通路238與第一金屬接點208之兩者或更多者及/或第二金屬接點220之兩者或更多者連接。

如圖2G中且由元件符號240所展示，可在金屬通路238上形成第三金屬接點242。第三金屬接點242可包含一導電金屬，諸如鈦、鈷、鎢、鋁、銅、釕、銥及/或類似者。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在金屬通路238上形成第三金屬接點242。在一些實施方案中，可使用一電鍍工具來執行一電鍍製程以在金屬通路238上形成第三金屬接點242。該裝置(或其部分)之最終配置可包含堆疊式半導體裝置(例如，第一半導體裝置202及第二半導體裝置210)、一三維積體電路及/或類似者。在一些實施方案中，可在金屬通路238之各者上形成一第三金屬接點242。在一些實施方案中，可在金屬通路238之兩者或更多者上形成單個第三金屬接點242。

圖2A至圖2G中所展示之結構、層及/或類似者之數目及配置被提供作為一實例。在實踐中，與圖2A至圖2G中所展示之結構及/或層相比，該裝置可包含額外結構及/或層、更少結構及/或層、不同結構及/或層、或不同地配置之結構及/或層。

圖3係一裝置300之實例組件之一圖。在一些實施方案中，沉積工具102、曝光工具104、顯影劑工具106、蝕刻工具108、平坦化工具110、退火工具112及/或晶圓/晶粒輸送工具114可包含一或多個裝置300及/或裝置300之一或多個組件。如圖3中所展示，裝置300可包含一匯流排310、一處理器320、一記憶體330、一儲存組件340、一輸入組件350、一輸出組件360及一通信組件370。

匯流排310包含容許裝置300之組件當中之通信之一組件。處理器320以硬體、韌體或硬體及軟體之一組合來實施。處理器320係一中央處理單元(CPU)、一圖形處理單元(GPU)、一加速處理單元(APU)、一微處理器、一微控制器、一數位信號處理器(DSP)、一場可程式化閘陣列(FPGA)、一特定應用積體電路(ASIC)或另一類型之處理組件。在一些實施方案中，處理器320包含能夠經程式化以執行一功能之一或多個處理器。記憶體330包含一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)及/或儲存供處理器320使用之資訊及/或指令之另一類型之動態或靜態儲存裝置(例如，一快閃記憶體、一磁性記憶體及/或一光學記憶體)。

儲存組件340儲存與裝置300之操作及使用相關之資訊及/或軟體。例如，儲存組件340可包含一硬碟(例如，一磁碟、一光碟、一磁光碟及/或一固態硬碟)、一光碟片(CD)、一數位多功能光碟(DVD)、一軟碟、一卡匣、一磁帶及/或另一類型之非暫時性電腦可讀媒體，連同一對應驅動器。

輸入組件350包含容許裝置300諸如經由使用者輸入接收資訊之一組件(例如，一觸控螢幕顯示器、一鍵盤、一小鍵盤、一滑鼠、一按鈕、一開關及/或一麥克風)。另外或替代地，輸入組件350可包含用於感測資訊之一感測器(例如，一全球定位系統(GPS)組件、一加速度計、一陀螺儀及/或一致動器)。輸出組件360包含提供來自裝置300之輸出資訊之一組件(例如，一顯示器、一揚聲器及/或一或多個LED)。

通信組件370包含使裝置300能夠諸如經由一有線連接、一無線連接或有線及無線連接之一組合與其他裝置進行通信之一類收發器組件(例如，一收發器及/或一分開的接收器及發射器)。通信組件370可容許裝置300自另一裝置接收資訊及/或將資訊提供至另一裝置。例如，通信組件370可包含一乙太網路介面、一光學介面、一同軸介面、一紅外介面、一射頻(RF)介面、一通用串列匯流排(USB)介面、一無線區域介面、一蜂巢網路介面及/或類似者。

裝置300可執行本文中所描述之一或多個製程。裝置300可基於處理器320執行由一非暫時性電腦可讀媒體(諸如記憶體330及/或儲存組件340)儲存之軟體指令執行此等製程。一電腦可讀媒體在本文中被定義為非暫時性記憶體裝置。一記憶體裝置包含單個實體儲存裝置內之記憶體空間或跨多個實體儲存裝置散佈之記憶體空間。

軟體指令可經由通信組件370自另一電腦可讀媒體或自另一裝置被讀入記憶體330及/或儲存組件340。當被執行時，儲存於記憶體330及/或儲存組件340中之軟體指令可致使處理器320執行本文中所描述之一或多個製程。另外或替代地，硬連線電路系統可取代軟體指令或與軟體指令相組合用來執行本文中所描述之一或多個製程。因此，本文中所描述之實施方案不限於硬體電路系統及軟體之任何特定組合。

圖3中所展示之組件之數目及配置被提供作為一實例。在實踐中，與圖3中所展示之組件相比，裝置300可包含額外組件、更少組件、不同組件或不同地配置之組件。另外或替代地，裝置300之一組組件(例如，一或多個組件)可執行被描述為由裝置300之另一組組件執行之一或多個功能。

圖4係與結合半導體裝置相關聯之一實例製程400之一流程圖。在一些實施方案中，圖4之一或多個製程方塊可由一或多個半導體處理工具(例如，半導體處理工具102至110之一或多者)來執行。另外或替代地，圖4之一或多個製程方塊可由裝置300之一或多個組件(諸如處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360及/或通信組件370)來執行。

如圖4中所展示，製程400可包含在一第一半導體裝置之一表面上形成一第一接合層(方塊410)。例如，一半導體處理工具(例如，沉積工具102)可在一第一半導體裝置202之一表面上形成一第一接合層224，如上文所描述。

如圖4中進一步展示，製程400可包含在一第二半導體裝置之一表面上形成一第二接合層，其中第一接合層之一化學組成不同於第二接合層之一化學組成以促成第一半導體裝置與第二半導體裝置之間的接合(方塊420)。例如，一半導體處理工具(例如，沉積工具102)可在一第二半導體裝置210之一表面上形成一第二接合層226，如上文所描述。在一些實施方案中，第一接合層224之一化學組成不同於第二接合層226之一化學組成以促成第一半導體裝置202與第二半導體裝置210之間的接合。

如圖4中進一步展示，製程400可包含執行一退火操作以經由第一接合層及第二接合層接合第一半導體裝置與第二半導體裝置(方塊430)。例如，半導體處理工具(例如，退火工具112)可執行一退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202與第二半導體裝置210，如上文所描述。

製程400可包含額外實施方案，諸如下文及/或結合本文中別處描述之一或多個其他製程所描述之任何單項實施方案或任何實施方案組合。

在一第一實施方案中，第一接合層224及第二接合層226各包含在自近似10埃至近似100,000埃之一範圍內之一厚度。在一第二實施方案中，單獨地或與第一實施方案相組合，第一接合層224之化學組成之一矽氮比相對於第二接合層226之化學組成之一矽氮比更大。在一第三實施方案中，單獨地或與第一及第二實施方案之一或多者相組合，第一接合層之化學組成包括含羥基二氧化矽，且其中第二接合層之化學組成包括氮化矽。在一第四實施方案中，單獨地或與第一至第三實施方案之一或多者相組合，執行退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202與第二半導體裝置210包含執行退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202與第二半導體裝置210，而無需預處理該第一接合層或該第二接合層。

在一第五實施方案中，單獨地或與第一至第四實施方案之一或多者相組合，執行退火操作熔合第一接合層224及第二接合層226，其中第一接合層224之化學組成及第二接合層226之化學組成致使在第一接合層224與第二接合層226之間矽-氧-矽鍵之形成以直接接合第一半導體裝置202及第二半導體裝置210。在一第六實施方案中，單獨地或與第一至第五實施方案之一或多者相組合，第一接合層224或第二接合層226之一粗糙度小於近似1埃。

儘管圖4展示製程400之實例方塊，但在一些實施方案中，與圖4中所描繪之方塊相比，製程400可包含額外方塊、更少方塊、不同方塊或不同地配置之方塊。另外或替代地，製程400之方塊之兩者或更多者可並行執行。

圖5係與接合半導體裝置相關聯之一實例製程500之一流程圖。在一些實施方案中，圖5之一或多個製程方塊可由一或多個半導體處理工具(例如，半導體處理工具102至110之一或多者)來執行。另外或替代地，圖5之一或多個製程方塊可由裝置300之一或多個組件(諸如處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360及/或通信組件370)來執行。

如圖5中所展示，製程500可包含在一第一半導體裝置之一表面上形成一第一接合層(方塊510)。例如，一半導體處理工具(例如，沉積工具102)可在一第一半導體裝置202之一表面上形成一第一接合層224，如上文所描述。

如圖5中進一步展示，製程500可包含在一第二半導體裝置之一表面上形成一第二接合層(方塊520)。例如，一半導體處理工具(例如，沉積工具102)可在一第二半導體裝置210之一表面上形成一第二接合層226，如上文所描述。

如圖5中進一步展示，製程500可包含執行一退火操作以經由第一接合層及第二接合層接合第一半導體裝置及第二半導體裝置，其中第一接合層之一含羥基矽濃度導致在退火操作期間矽-氧-矽鍵之形成，且其中第二接合層之一氮濃度增加在退火操作期間矽-氧-矽鍵之形成(方塊530)。例如，一半導體處理工具(例如，退火工具112)可執行一退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202及第二半導體裝置210，如上文所描述。在一些實施方案中，第一接合層224之一含羥基矽濃度導致在退火操作期間矽-氧-矽鍵之形成。在一些實施方案中，第二接合層226之一氮濃度增加在退火操作期間矽-氧-矽鍵之形成。

製程500可包含額外實施方案，諸如下文及/或結合本文中別處描述之一或多個其他製程所描述之任何單項實施方案或任何實施方案組合。

在一第一實施方案中，第一接合層224之一矽氮比係近似20或更大。在一第二實施方案中，單獨地或與第一實施方案相組合，第二接合層226之一矽氮比係近似2或更小。在一第三實施方案中，單獨地或與第一及第二實施方案之一或多者相組合，第二接合層之氮濃度增加在退火操作期間發生於第一接合層與第二接合層之間的一脫水反應之有效性。

在一第四實施方案中，單獨地或與第一至第三實施方案之一或多者相組合，執行退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202及第二半導體裝置210包含執行退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202及第二半導體裝置210，而無需在退火操作之前對第一接合層224或第二接合層226執行一預處理製程。在一第五實施方案中，單獨地或與第一至第四實施方案之一或多者相組合，執行退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202及第二半導體裝置210包含在自近似攝氏150度至近似攝氏400度之一範圍內之一溫度下且在自近似30分鐘至近似3小時之一範圍內之一時間段內執行退火操作，以熔合第一接合層224及第二接合層226。

儘管圖5展示製程500之實例方塊，但在一些實施方案中，與圖5中所描繪之方塊相比，製程500可包含額外方塊、更少方塊、不同方塊或不同地配置之方塊。另外或替代地，製程500之方塊之兩者或更多者可並行執行。

圖6A至圖6D係製造本文中所描述之一實例半導體裝置時所涉及之一或多個實例操作600之圖。特定而言，可執行一或多個實例操作600以將第二半導體裝置210接合至諸如一矽載體晶圓之一載體基板，使得可在由載體基板支撐第二半導體裝置210的同時對第二半導體裝置210執行一或多個額外操作(例如，一或多個背側操作)。

如圖6A中所展示，一第一半導體裝置202可包含一第一矽層204。第一矽層204可為諸如一矽載體晶圓之一載體基板。如圖6A中進一步展示，第二半導體裝置210可包含第二矽層212、設置於第二矽層212上之摻雜層214、形成於摻雜層214上之磊晶層216、形成於磊晶層216上之IMD層218及形成於IMD層218中之第二金屬接點220。在一些實施方案中，鈍化層221亦可經形成於IMD層218及第二金屬接點220上。

如圖6B中且由元件符號602所展示，可執行一沉積操作以在第一半導體裝置202之一頂表面上形成一第一接合層224且在第二半導體裝置210之一頂表面上形成一第二接合層226。例如，第一接合層224可經形成於第一矽層204之頂表面上，且第二接合層226可經形成於IMD層218及第二金屬接點220之頂表面上。在一些實施方案中，可利用上文結合圖1所描述之環境100之沉積工具102來在第一半導體裝置202之頂表面上形成第一接合層224且在第二半導體裝置210之頂表面上形成第二接合層226。例如，沉積工具102可執行一CVD操作、一PECVD操作、一HDP-CVD操作、一SACVD操作、一ALD操作、一PVD操作或另一沉積操作以在第一半導體裝置202之頂表面上形成第一接合層224且在第二半導體裝置210之頂表面上形成第二接合層226。

在一些實施方案中，可對第一接合層224及/或第二接合層226執行一平坦化操作以平整第一接合層224及/或第二接合層226。在一些實施方案中，上文結合圖1所描述之環境100的平坦化工具110可執行平坦化操作。平坦化操作可包含一CMP操作或另一類型之平坦化操作。在一些實施方案中，可將第一接合層224及/或第二接合層226平坦化至一特定厚度。例如，可將第一接合層224及/或第二接合層226平坦化至在近似10埃至近似100,000埃之一範圍內之一厚度，使得可對第一接合層224及/或第二接合層226維持表面均勻性及粗糙度控制。在一些實施方案中，可平坦化第一接合層224及/或第二接合層226以達成一特定表面粗糙度。例如，可平坦化第一接合層224及/或第二接合層226以達成小於1埃之一表面粗糙度。

第一接合層224及第二接合層226可為異質接合層。特定而言，第一接合層224及第二接合層226可係由一或多種材料形成，使得第一接合層224之一化學組成及第二接合層226之一化學組成係不同化學組成。第一接合層224可係由一或多種材料形成，使得第一接合層224之化學組成之矽含量及含羥基矽含量(例如，羥基基團含量)高，且氮含量低。第二接合層226可係由一或多種材料形成，使得第二接合層226之化學組成包含矽，且氮含量高。

據此，第一接合層224之矽氮比可相對於第二接合層226之矽氮比更大。作為一實例，第一接合層224之矽氮比可為近似20或更大，且第二接合層226之矽氮比可為近似2或更小以促進在一退火操作期間矽-氧-矽鍵之形成以接合第一半導體裝置202及第二半導體裝置210。作為另一實例，第一接合層224之矽氮比可在近似20至近似1000之一範圍內，且第二接合層226之矽氮比可在近似0.5至近似2之一範圍內以增強及/或增加在退火操作期間矽-氧-矽鍵之形成。

在一些實施方案中，第一接合層224由氧化矽(SiO) (例如，含羥基氧化矽)、二氧化矽(SiO ₂) (例如，含羥基二氧化矽)、碳氧化矽(SiOC) (例如，含羥基碳氧化矽)或另一含矽材料形成。含矽材料可經鍵結至諸如OH之羥基(或羥基基團)組分以在第一接合層224中形成Si-OH鍵。在一些實施方案中，第二接合層226由氮化矽(SiN)、氮氧化矽(SiON)、氮化碳矽(SiCN)或另一含矽及氮材料形成。

如圖6C中且由元件符號604所展示，可執行一退火操作以熔合第一接合層224及第二接合層226，此接合第一半導體裝置202及第二半導體裝置210。例如，第一半導體裝置202或第二半導體裝置210之一者可旋轉180度，使得第一接合層224面對第二接合層226。圖6C展示旋轉180度之第二半導體裝置210，但第一半導體裝置202可代替第二半導體裝置210旋轉180度。一旦第一接合層224面對第二接合層226，第一接合層224便可與第二接合層226接合在一起，此可結合第一半導體裝置202及第二半導體裝置210。因此，如圖6C之實例定向中所展示，第二接合層226可經設置於第一接合層224之一頂表面上。第二金屬接點220及IMD層218可經設置於第二接合層226上，且磊晶層216可經設置於IMD層218上。摻雜層214可經設置於磊晶層216上，且第二矽層212可經設置於摻雜層214上。

在一些實施方案中，退火操作係一乾式退火、一RTA或另一類型之退火操作。退火操作可導致發生於第一接合層224與第二接合層226之間的一脫水反應。脫水反應係導致水(例如，H ₂O)自第一接合層224及/或第二接合層226移除之一反應。脫水反應致使第一接合層224之羥基組分(例如，OH組分)分解，此在第一接合層224與第二接合層226之間形成矽-氧-矽鍵(例如，Si-O-Si鍵)。在此，第一接合層224之矽-羥基鍵(例如，Si-OH鍵)中之矽及氧與第二接合層226中之矽鍵結以形成Si-O-Si鍵，其中水作為脫水反應之副產物而形成。此外，第二接合層226中之氮增加脫水反應之有效性且因此，增加第一接合層224與第二接合層226之間的鍵之有效性及強度。特定而言，第二接合層226中之氮含量容許在退火操作期間更容易地形成第一接合層224與第二接合層226之間的Si-O-Si鍵(例如，與缺乏氮之情況相比)。

如圖6D中且由元件符號606所展示，可執行一蝕刻操作以自磊晶層216移除第二矽層212及摻雜層214。在一些實施方案中，執行一第一蝕刻操作以自摻雜層214移除第二矽層212，且執行一第二蝕刻操作以自磊晶層216移除摻雜層214。在一些實施方案中，可利用上文結合圖1所描述之環境100之蝕刻工具108來執行第一蝕刻操作以自摻雜層214移除第二矽層212，且執行第二蝕刻操作以自磊晶層216移除摻雜層214。在一些實施方案中，執行單個蝕刻操作以自磊晶層216移除第二矽層212及摻雜層214。在一些實施方案中，(若干)蝕刻操作可包含(若干)濕式蝕刻操作、(若干)乾式蝕刻操作、(若干)電漿蝕刻操作及/或(若干)其他類型之蝕刻操作。

以此方式，可執行上文結合元件符號606所描述之退火操作以將第二半導體裝置210接合至諸如一矽載體晶圓之一載體基板(例如，第一矽層204)，使得可在由載體基板支撐第二半導體裝置210的同時，對第二半導體裝置210執行一或多個額外操作(例如，一或多個背側操作)。

如上文所指示，圖6A至圖6D僅僅被提供作為一或多項實例。其他實例可不同於關於圖6A至圖6D所描述之內容。

圖7係用於結合半導體裝置之一實例製程700之一流程圖。在一些實施方案中，圖7之一或多個製程方塊可由一裝置(例如，圖1中所描繪之工具之一或多者)來執行。在一些實施方案中，圖7之一或多個製程方塊可由與圖1中所描繪之一或多個工具分開或包含圖1中所描繪之一或多個工具之另一裝置或一裝置群組來執行。另外或替代地，圖7之一或多個製程方塊可由裝置300之一或多個組件(諸如處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360、通信組件370及/或類似者)來執行。

如圖7中所展示，製程700可包含在一第一半導體裝置之一載體基板上方形成一第一接合層(方塊710)。例如，該裝置可在一第一半導體裝置202之一載體基板上方形成第一接合層224，如上文所描述。載體基板包含一第一矽層204，諸如一矽載體晶圓。

如圖7中進一步展示，製程700可包含在一第二半導體裝置之一表面上形成一第二接合層(方塊720)。例如，該裝置可在一第二半導體裝置210之一表面上形成一第二接合層226，如上文所描述。

如圖7中進一步展示，製程700可包含執行一退火操作以經由第一接合層及第二接合層接合第一半導體裝置與第二半導體裝置(方塊730)。例如，該裝置可執行一退火操作以經由第一接合層224及第二接合層226接合第一半導體裝置202與第二半導體裝置210，如上文所描述。在一些實施方案中，第一接合層224之一含羥基矽濃度導致在退火操作期間矽-氧-矽鍵之形成。在一些實施方案中，第二接合層226之一氮濃度增加在退火操作期間矽-氧-矽鍵之形成。

如圖7中進一步展示，製程700可包含在執行退火操作之後自第二半導體裝置移除一矽層及一摻雜層(方塊740)。例如，該裝置可在執行退火操作之後自第二半導體裝置210移除第二矽層212及一摻雜層214，如上文所描述。

製程700可包含額外實施方案，諸如下文及/或結合本文中別處描述之一或多個其他製程所描述之任何單項實施方案或任何實施方案組合。儘管圖7展示製程700之實例方塊，但在一些實施方案中，與圖6中所描繪之方塊相比，製程700可包含額外方塊、更少方塊、不同方塊或不同地配置之方塊。另外或替代地，製程700之方塊之兩者或更多者可並行執行。

以此方式，可使用異質接合層直接接合一第一半導體裝置及一第二半導體裝置。可在第一半導體裝置上形成一第一接合層且可在待接合或結合至第一半導體裝置之第二半導體裝置上形成第二接合層。各接合層可包含一含矽材料。第一接合層可包含相對於第二接合層更高之一含羥基矽濃度及相對於第二接合層更低之一氮濃度。第二接合層可包含具有相對於第一接合層更高之一氮濃度之矽。可執行一乾式退火以致使導致第一接合層之羥基組分之分解之一脫水反應，此在第一接合層與第二接合層之間形成氧化矽鍵。第二接合層中之氮增加脫水反應之有效性且因此，增加第一接合層與第二接合層之間的鍵之有效性及強度。據此，第一半導體裝置及第二半導體裝置可直接接合而無需使用一電漿預處理製程，此降低接合製程之一成本及一複雜度。

如上文更詳細地描述，本文中所描述之一些實施方案提供一種方法。該方法包含在一第一半導體裝置之一表面上形成一第一接合層。該方法包含在一第二半導體裝置之一表面上形成一第二接合層。該第一接合層之一化學組成不同於該第二接合層之一化學組成以促成該第一半導體裝置與該第二半導體裝置之間的接合。該方法包含執行一退火操作以經由該第一接合層及該第二接合層接合該第一半導體裝置與該第二半導體裝置。

如上文更詳細地描述，本文中所描述之一些實施方案提供一種裝置。該裝置包含一第一半導體裝置、一第二半導體裝置以及一第一接合層及一第二接合層。該第一接合層及該第二接合層兩者結合該第一半導體裝置及該第二半導體裝置。該第一接合層之一化學組成包含相對於該第二接合層之一化學組成更大之一矽濃度以致使在該第一接合層與該第二接合層之間矽-氧-矽鍵之形成。該第二接合層之該化學組成包含相對於該第一接合層之該化學組成更大之一氮濃度以增加在該第一接合層與第二接合層之間該等矽-氧-矽鍵之該形成。

如上文更詳細地描述，本文中所描述之一些實施方案提供一種方法。該方法包含在一第一半導體裝置之一表面上形成一第一接合層。該方法包含在一第二半導體裝置之一表面上形成一第二接合層。該方法包含執行一退火操作以經由該第一接合層及該第二接合層接合該第一半導體裝置及該第二半導體裝置。該第一接合層之一含羥基矽濃度導致在該退火操作期間矽-氧-矽鍵之形成。該第二接合層之一氮濃度增加在該退火操作期間該等矽-氧-矽鍵之該形成。

前文概述若干實施例之特徵，使得熟習此項技術者可更佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作為設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應認識到，此等等效構造並不脫離本揭露之精神及範疇，且其等可在不脫離本揭露之精神及範疇之情況下在本文中作出各種改變、替代及更改。

100:環境 102:半導體處理工具/沉積工具 104:半導體處理工具/曝光工具 106:半導體處理工具/顯影劑工具 108:半導體處理工具/蝕刻工具 110:半導體處理工具/平坦化工具 112:半導體處理工具/退火工具 114:半導體處理工具/晶圓/晶粒輸送工具 200:操作 202:第一半導體裝置 204:第一矽層 206:無摻雜矽酸鹽玻璃(USG)層 208:第一金屬接點 209:鈍化層 210:第二半導體裝置 212:第二矽層 214:摻雜層 216:磊晶層 218:金屬間介電質(IMD)層 220:第二金屬接點 221:鈍化層 222:操作 224:第一接合層 226:第二接合層 228:操作 230:操作 232:操作 234:鈍化層 236:操作 238:金屬通路 240:操作 242:第三金屬接點 246:第三金屬接點 300:裝置 310:匯流排 320:處理器 330:記憶體 340:儲存組件 350:輸入組件 360:輸出組件 370:通信組件 400:製程 410:方塊 420:方塊 430:方塊 500:製程 510:方塊 520:方塊 530:方塊 600:操作 602:操作 604:操作 606:操作 700:製程 710:方塊 720:方塊 730:方塊 740:方塊

當結合隨附圖式閱讀時自下列實施方式最佳地理解本揭露之態樣。應注意，根據行業中之標準實踐，各種構件不按比例繪製。實際上，為清晰論述，各種構件之尺寸可任意增大或減小。

圖1係其中可實施本文中所描述之系統及/或方法之一實例環境之一圖。

圖2A至圖2G係製造本文中所描述之一實例半導體裝置時所涉及之一或多個實例操作之圖。

圖3係本文中所描述之圖1之一或多個工具及/或裝置之實例組件之一圖。

圖4及圖5係用於結合本文中所描述之半導體裝置之實例製程之流程圖。

圖6A至圖6D係製造本文中所描述之一實例半導體裝置時所涉及之一或多個實例操作之圖。

圖7係用於結合本文中所描述之一半導體裝置之一實例製程之一流程圖。

400:製程

410:方塊

420:方塊

430:方塊

Claims

一種接合半導體裝置之方法，其包括：在一第一半導體裝置之一表面上形成一第一接合層；在一第二半導體裝置之一表面上形成一第二接合層，其中該第一接合層之一化學組成係不同於該第二接合層之一化學組成以促成該第一半導體裝置與該第二半導體裝置之間的接合；及執行一退火操作以經由該第一接合層及該第二接合層接合該第一半導體裝置與該第二半導體裝置。
如請求項1之方法，其中該第一接合層及該第二接合層各包含在自近似10埃至近似100,000埃之一範圍內之一厚度。
如請求項1之方法，其中相對於該第二接合層之該化學組成之一矽氮比，該第一接合層之該化學組成之一矽氮比更大。
如請求項1之方法，其中該第一接合層之該化學組成包括含羥基二氧化矽；及其中該第二接合層之該化學組成包括氮化矽。
如請求項1之方法，其中執行該退火操作以經由該第一接合層及該第二接合層接合該第一半導體裝置與該第二半導體裝置包括：執行該退火操作以經由該第一接合層及該第二接合層來接合該第一半導體裝置與該第二半導體裝置，而無需預處理該第一接合層或該第二接合層。
一種接合半導體裝置，其包括：一第一半導體裝置；一第二半導體裝置；及一第一接合層及一第二接合層，兩者結合該第一半導體裝置及該第二半導體裝置，其中該第一接合層之一化學組成包含相對於該第二接合層之一化學組成更大之一矽濃度，以致使在該第一接合層與該第二接合層之間矽-氧-矽鍵的形成，且其中該第二接合層之該化學組成包含相對於該第一接合層之該化學組成更大之一氮濃度，以增加在該第一接合層與第二接合層之間該等矽-氧-矽鍵的該形成。
如請求項6之接合半導體裝置，其中該第一接合層之該化學組成之一矽氮比在近似20至近似1000之一範圍內。
如請求項6之接合半導體裝置，其中該第二接合層之該化學組成之一矽氮比在近似0.5至近似2之一範圍內。
一種接合半導體裝置之方法，其包括：在一第一半導體裝置之一表面上形成一第一接合層；在一第二半導體裝置之一表面上形成一第二接合層；及執行一退火操作以經由該第一接合層及該第二接合層接合該第一半導體裝置及該第二半導體裝置，其中該第一接合層之一含羥基矽濃度導致在該退火操作期間矽-氧-矽鍵之形成，且其中該第二接合層之一氮濃度增加在該退火操作期間該等矽-氧-矽鍵之該形成。
如請求項9之方法，其中該第一接合層之一矽氮比係近似20或更大。