TWI853398B - 記憶體裝置及其測試方法 - Google Patents
記憶體裝置及其測試方法 Download PDFInfo
- Publication number
- TWI853398B TWI853398B TW112100158A TW112100158A TWI853398B TW I853398 B TWI853398 B TW I853398B TW 112100158 A TW112100158 A TW 112100158A TW 112100158 A TW112100158 A TW 112100158A TW I853398 B TWI853398 B TW I853398B
- Authority
- TW
- Taiwan
- Prior art keywords
- regional
- lines
- common
- memory cell
- line
- Prior art date
Links
- 238000010998 test method Methods 0.000 title claims abstract 8
- 238000012360 testing method Methods 0.000 claims abstract description 67
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 101100015456 Litomosoides carinii GP22 gene Proteins 0.000 description 6
- 238000007667 floating Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一種記憶體裝置及其測試方法被提出。記憶體裝置，例如為三維堆疊式及式快閃記憶體，包括記憶胞陣列、第一共同位元線、第二共同位元線以及開關元件。記憶胞陣列區分為第一記憶胞群組以及第二記憶胞群組，第一記憶胞群組具有多條第一區域位元線以及多條第一區域源極線，第二記憶胞群組具有多條第二區域位元線以及多條第二區域源極線。開關元件用以在不同的多個測試模式中，使第一區域源極線耦接至共同源極線，或者使第二區域源極線耦接至共同源極線。
Description
本發明是有關於一種記憶體裝置及其測試方法，且特別是有關於一種記憶體裝置及用於測試源極線以及位元線間短路狀態的測試方法。
隨著電子科技的進步，記憶體裝置的儲存密度也隨之增加。在現今的記憶胞陣列中，常具有大量的區域位元線以及區域源極線。這些區域位元線以及區域源極線通常以交錯的方式來進行佈局，並可能發生彼此間的短路狀態。
在記憶體裝置中，區域位元線以及區域源極線間的短路狀態，可發生在相同的記憶胞群組中，也可能發生在相鄰的記憶胞群組間。在習知的測試技術中，當測試出區域位元線以及區域源極線間有發生短路現象時，常無法辨識出這個短路是發生在相同的記憶胞群組中，或是發生在相鄰的記憶胞群組間。也因此無法執行正確的修復動作。
本發明提供一種記憶體裝置及其測試方法，可有效測試出相鄰群組間區域位元線以及區域源極線間的短路現象。
本發明的記憶體裝置，例如為三維堆疊式及式快閃記憶體，包括記憶胞陣列、第一共同位元線、第二共同位元線以及開關元件。記憶胞陣列區分為第一記憶胞群組以及第二記憶胞群組，第一記憶胞群組具有多條第一區域位元線以及多條第一區域源極線，第二記憶胞群組具有多條第二區域位元線以及多條第二區域源極線。第一共同位元線以及一第二共同位元線分別耦接至第一感測放大器以及第二感測放大器。第一共同位元線耦接至第一區域位元線。第二共同位元線耦接至第二區域位元線。開關元件耦接在第一區域源極線、第二區域源極線以及共同源極線間。開關元件用以在不同的多個測試模式中，使第一區域源極線耦接至共同源極線，或者使第二區域源極線耦接至共同源極線。
本發明的測試方法包括：區分記憶胞陣列為第一記憶胞群組以及第二記憶胞群組，其中第一記憶胞群組具有多條第一區域位元線以及多條第一區域源極線，第二記憶胞群組具有多條第二區域位元線以及多條第二區域源極線；使第一共同位元線以及第二共同位元線分別耦接至第一感測放大器以及第二感測放大器，其中第一共同位元線耦接至第一區域位元線，第二共同位元線耦接至第二區域位元線；設置開關元件在第一區域源極線、第二區域源極線以及共同源極線間；以及，在不同的多個測試模式
中，使第一區域源極線耦接至共同源極線，或者使第二區域源極線耦接至共同源極線。
基於上述，本發明的記憶體裝置透過開關元件，使第一區域源極線或第二區域源極線耦接至共同源極線，來分別測試相同記憶胞群組中的區域位元線以及區域源極線間的短路現象，並測試相鄰記憶胞群組間，區域位元線以及區域源極線間的短路現象。如此一來，記憶胞陣列中，區域位元線以及區域源極線間的短路現象可有效的完成測試，並可維持記憶體裝置的正常運作。
100、200:記憶體裝置
110:記憶胞陣列
120、210:開關元件
AC:記憶胞區
BL11_1~BL22_8、BL:區域位元線
BLT111~BLT228、BLT:位元線開關
CH:通道結構
CSL:共同源極線
CT1、CT2:測試模式信號
GBL11~GBL22、GBL_n、GBL_n+1、GBLi、GBLj:共同位元線
GP1、GP2:記憶胞群組
GP11、GP12、GP21、GP22:記憶胞子群組
GS、GS1、GS2:閘極結構
GSL_n+1、GSL_n:源極線
MC、MCs:記憶胞
ONO:氧化矽-氮化矽-氧化矽層
PG1、PG2:導電插銷
S310~S330、S610~S640:步驟
SA1、SA2:感測放大器
SL11_1~SL22_8、SLi、SLj、SL:區域源極線
SLT111~SLT228、SLT:源極線開關
SSW11、SSW12、SSW21、SSW22:選擇開關
WL1~WLN:字元線
SW1、SW2:開關
圖1繪示本發明一實施例的記憶體裝置的示意圖。
圖2繪示本發明實施例的記憶體裝置的架構示意圖。
圖3繪示本發明實施例的記憶體裝置的測試流程圖。
圖4A至圖4C繪示本發明實施例的記憶體裝置的測試動作示意圖。
圖5繪示本發明一實施例的記憶體裝置的記憶胞架構的示意圖。
圖6繪示本發明一實施例的記憶體裝置的測試方法的流程圖。
請參照圖1，圖1繪示本發明一實施例的記憶體裝置的示意圖。記憶體裝置100包括記憶胞陣列110、第一共同位元線GBL11、GBL21、第二共同位元線GBL12、GBL22、感測放大器SA1、SA2以及開關元件120。記憶胞陣列110具有多個快閃記憶胞MC。記憶胞陣列110被區分為第一記憶胞群組GP1以及第二記憶胞群組GP2，其中第一記憶胞群組可更區分為記憶胞子群組GP11、GP12，第二記憶胞群組則可更區分為記憶胞子群組GP21、GP22。在本實施例中，記憶胞子群組GP11中具有區域源極線SL11_1~SL11_8以及區域位元線BL11_1~BL11_8；記憶胞子群組GP21中具有區域源極線SL21_1~SL21_8以及區域位元線BL21_1~BL21_8；記憶胞子群組GP12中具有區域源極線SL12_1~SL12_8以及區域位元線BL12_1~BL12_8；記憶胞子群組GP21中則具有區域源極線SL22_1~SL22_8以及區域位元線BL22_1~BL22_8。
此外，區域源極線SL11_1~SL11_8以及區域源極線SL12_1~SL12_8分別透過源極線開關SLT111~SLT118以及SLT121~SLT128以耦接至開關元件120，區域源極線SL21_1~SL21_8以及區域源極線SL22_1~SL22_8則分別透過源極線開關SLT211~SLT218以及SLT221~SLT228以耦接至開關元件120。區域位元線BL11_1~BL11_8透過位元線開關BLT111~BLT118以耦接至共同位元線GBL11；區域位元線BL21_1~BL21_8透過位元線開關BLT211~BLT218以耦接至共同位元線GBL21；區域位元
線BL12_1~BL12_8透過位元線開關BLT121~BLT128以耦接至共同位元線GBL12；區域位元線BL22_1~BL22_8透過位元線開關BLT221~BLT228以耦接至共同位元線GBL22。
上述的源極線開關SLT111~SLT228以及位元線開關BLT111~BLT228均可以為電晶體開關。
感測放大器SA1透過選擇開關SSW11、SSW21以分別耦接至共同位元線GBL11以及GBL21。感測放大器SA2則透過選擇開關SSW12、SSW22以分別耦接至共同位元線GBL21以及GBL22。
在另一方面，開關元件120包括由電晶體建構的開關SW1以及SW2。其中開關SW1的第一端耦接至源極線開關SLT111~SLT118以及SLT121~SLT128，開關SW1的第二端耦接至共同源極線CSL。開關SW2的第一端耦接至源極線開關SLT211~SLT218以及SLT221~SLT228，開關SW2的第二端耦接至共同源極線CSL。開關SW1、SW2分別受控於測試模式信號CT1以及CT2。
在本發明實施例中，當進行記憶體裝置100中，區域位元線BL11_1~BL22_8與區域源極線SL11_1~SL22_8彼此間有無發生短路現象的測試動作時，記憶胞陣列110中所有的記憶胞MC透過所接收的字元線電壓WL1~WLN被關閉。另外，透過源極線開關SLT111~SLT228以及位元線開關BLT111~BLT228中的每一者的導通或斷開狀態，可以選定受測的區域位元線以及受測的區域
源極線。感測放大器SA1、SA2則可透過感測所耦接至共同位元線上有無發生漏電現象，來獲得測試結果。
值得注意的，在上述的測試動作中，開關元件120可以利用開關SW1的導通或斷開狀態，來使區域源極線SL11_1~SL11_8以及SL12_1~SL12_8為共同源極線CSL電壓或為浮接的狀態。開關元件120另可以利用開關SW2的導通或斷開狀態，來使區域源極線SL21_1~SL21_8以及SL22_1~SL22_8為共同源極電壓或為浮接的狀態。在本實施例中，共同源極電壓可以為任意的一設定電壓值，例如為0伏特。
細節上來說，當開關元件120，搭配源極線開關SLT111~SLT118以及SLT121~SLT128的導通及斷開狀態，使區域源極線SL11_1~SL11_8的其中之一以及SL12_1~SL12_8的其中之一為共同源極電壓(0伏特)，開關元件120可使區域源極線SL21_1~SL21_8以及SL22_1~SL22_8為浮接的狀態。在此時，搭配位元線開關BLT111~BLT118以及BLT121~BLT128的導通及斷開狀態以及選擇開關SSW11、SSW12的導通狀態，區域位元線BL11_1~BL11_8的其中之一以及BL12_1~BL12_8的其中之一可分別耦接至共同位元線GBL11以及GBL12，並分別透過選擇開關SSW11、SSW12以耦接至感測放大器SA1以及SA2。如此一來，感測放大器SA1可透過感測共同位元線GBL11上有無漏電電流，來測試出記憶胞子群組GP11中的區域位元線BL11_1~BL11_8與區域源極線SL11_1~SL11_8彼此間有無發生短路現象，感測放大
器SA2則可透過感測共同位元線GBL12上有無漏電電流，來測試出記憶胞子群組GP12中的區域位元線BL12_1~BL12_8與區域源極線SL12_1~SL12_8彼此間有無發生短路現象。
值得一提的，在當上述的測試結果指示區域位元線BL11_1~BL11_8、BL12_1~BL12_8與區域源極線SL11_1~SL11_8、SL12_1~SL12_8間有產生短路現象時，可針對發生短路現象的記憶胞串進行置換動作，並有效排除錯誤的狀態。
接著，可使開關元件120，搭配源極線開關SLT211~SLT218以及SLT221~SLT228的導通及斷開狀態，使區域源極線SL21_1~SL21_8的其中之一以及SL22_1~SL22_8的其中之一為共同源極電壓(0伏特)，開關元件120並可使區域源極線SL11_1~SL11_8以及SL12_1~SL12_8為浮接的狀態。在此時，搭配位元線開關BLT211~BLT218以及BLT221~BLT228的導通及斷開狀態以及選擇開關SSW21、SSW22的導通狀態，區域位元線BL21_1~BL21_8的其中之一以及BL22_1~BL22_8的其中之一可分別耦接至共同位元線GBL21以及GBL22，並分別透過選擇開關SSW21、SSW22以耦接至感測放大器SA1以及SA2。如此一來，感測放大器SA1可透過感測共同位元線GBL21上有無漏電電流，來測試出記憶胞子群組GP21中的區域位元線BL21_1~BL21_8與區域源極線SL21_1~SL21_8彼此間有無發生短路現象，感測放大器SA2則可透過感測共同位元線GBL22上有無漏電電流，來測試出記憶胞子群組GP22中的區域位元線BL22_1~BL22_8與區域源
極線SL22_1~SL22_8彼此間有無發生短路現象。
值得一提的，在當上述的測試結果指示區域位元線BL21_1~BL21_8、BL22_1~BL22_8與區域源極線SL21_1~SL21_8、SL22_1~SL22_8間有產生短路現象時，可針對發生短路現象的記憶胞串進行置換動作，並有效排除錯誤的狀態。
透過上述的測試動作，相同記憶胞群組GP1、GP2中的線路短路現象均可被有效排除，接著可針對記憶胞群組GP1、GP2間的線路短路現象進行測試。在此時，可使開關元件120，搭配源極線開關SLT211~SLT218以及SLT221~SLT228的導通及斷開狀態，使區域源極線SL21_1~SL21_8中，佈局在記憶胞子群組GP21邊緣的其中之一者為共同源極電壓(0伏特)，並使區域源極線SL22_1~SL22_8中，佈局在記憶胞子群組GP22邊緣的其中之一者為共同源極電壓(0伏特)。開關元件120並可使區域源極線SL11_1~SL11_8以及SL12_1~SL12_8為浮接的狀態。在此時，搭配位元線開關BLT111~BLT118以及BLT121~BLT128的導通及斷開狀態以及選擇開關SSW11、SSW12的導通狀態，區域位元線BL11_1~BL11_8中，佈局在記憶胞子群組GP11邊緣的其中之一者可耦接至共同位元線GBL11，區域位元線BL12_1~BL12_8中，佈局在記憶胞子群組GP12邊緣的其中之一者可耦接至共同位元線GBL11，並分別透過選擇開關SSW11、SSW12以耦接至感測放大器SA1以及SA2。
如此一來，感測放大器SA1可透過感測共同位元線
GBL11上有無漏電電流，來測試出記憶胞子群組GP11中的區域位元線BL11_1~BL11_8與記憶胞子群組GP21中的區域源極線SL21_1~SL21_8彼此間有無發生短路現象。感測放大器SA2則可透過感測共同位元線GBL12上有無漏電電流，來測試出記憶胞子群組GP12中的區域位元線BL12_1~BL12_8與記憶胞子群組GP22中的區域源極線SL22_1~SL22_8以及記憶胞子群組GP21中的區域源極線SL21_1~SL21_8彼此間有無發生短路現象。
也就是說，相鄰的記憶胞群組GP1、GP2間的線路短路現象，也可有效被測出。並可針對發生短路現象的記憶胞串進行置換動作，有效排除錯誤的狀態。
以下請參照圖2，圖2繪示本發明實施例的記憶體裝置的架構示意圖。記憶體裝置200為三維堆疊式記憶體，具有記憶胞區AC、位元線開關BLT、源極線開關SLT以及開關元件210。記憶胞區AC用以設置多個記憶胞，並形成記憶胞陣列。位元線開關BLT以及源極線開關SLT為多個電晶體開關。開關元件210具有開關SW1、SW2，同樣為電晶體開關。其中，開關SW1具有閘極結構GS1，開關SW1的一端耦接至共同位元線CSL，開關SW1的另一端可耦接至源極線GSL_n+1。其中，源極線GSL_n+1耦接至部分的多個源極線開關SLT。開關SW2具有閘極結構GS2，開關SW2的一端耦接至共同位元線CSL，開關SW2的另一端可耦接至源極線GSL_n。其中，源極線GSL_n耦接至其餘的多個源極線開關SLT。
閘極結構GS1接收測試模式信號CT1，閘極結構GS2則接收測試模式信號CT2。其中，開關SW1以及SW2可分別根據測試模式信號CT1以及CT2以被導通或斷開。在當開關SW1導通時，源極線GSL_n+1可耦接至共同源極線CSL，而在當開關SW2導通時，源極線GSL_n可耦接至共同源極線CSL。在本實施例中，在測試模式下，開關SW1以及SW2的其中之一可以被導通，其中之另一則可以被切斷。
附帶一提的，在記憶體裝置200中，共同位元線GBL_n可耦接至部分的多個位元線開關BLT，共同位元線GBL_n+1可耦接至其餘的多個位元線開關BLT。
以下請參照圖3以及圖4A至圖4C，其中圖3繪示本發明實施例的記憶體裝置的測試流程圖，圖4A至圖4C繪示本發明實施例的記憶體裝置的測試動作示意圖。在圖3中，在步驟S310中，對應圖4A，連接區域源極線SLj的開關SW1被斷開，並使區域源極線SLj浮接。其中區域源極線SLj與共同位元線BLj耦接至相同的記憶胞。而連接區域源極線SLi的開關SW2被導通，並使區域源極線SLi耦接至共同源極線CSL以接收共同源極電壓(例如0伏特)。感測放大器SA2可針對共同位元線BLi進行讀取測試，並在測試出共同位元線BLi上具有漏電電流時，表示測試失敗，並表示區域源極線SLi以及與共同位元線BLi對應的位元線間有短路現象。
在測試失敗時，可針對發生短路的區域源極線SLi的記
憶胞串進行取代動作。
若步驟S310測試的結果為通過，可執行步驟S320。
在步驟S320中，對應圖4B，連接區域源極線SLi的開關SW2被斷開，並使區域源極線SLi浮接。而連接區域源極線SLj的開關SW1被導通，並使區域源極線SLj耦接至共同源極線CSL以接收共同源極電壓(例如0伏特)。感測放大器SA1可針對共同位元線BLj進行讀取測試，並在測試出共同位元線BLj上具有漏電電流時，表示測試失敗，並表示區域源極線SLj以及與共同位元線BLj對應的位元線間有短路現象。
在測試失敗時，可針對發生短路的區域源極線SLj的記憶胞串進行取代動作。
若步驟S320測試的結果為通過，可執行步驟S330。
在步驟S330中，對應圖4C，連接區域源極線SLi的開關SW2被斷開，並使區域源極線SLi浮接。而連接區域源極線SLj的開關SW1被導通，並使區域源極線SLj耦接至共同源極線CSL以接收共同源極電壓(例如0伏特)。感測放大器SA2可針對共同位元線BLi進行讀取測試，並在測試出共同位元線BLi上具有漏電電流時，表示測試失敗，並表示區域源極線SLj以及與共同位元線BLi對應的位元線間有短路現象。
在測試失敗時，可針對發生短路的區域源極線SLi的記憶胞串進行取代動作。
若步驟S330測試的結果為通過，表示記憶體裝置的線路
短路測試通過。
以下請參照圖5，圖5繪示本發明一實施例的記憶體裝置的記憶胞架構的示意圖。在本發明實施例中，記憶體裝置中的多個記憶胞MCS以堆疊的方式來建構，並形成一三維架構的記憶胞串。每一記憶胞可具有氧化矽-氮化矽-氧化矽層ONO以作為絕緣層。並具有通道結構CH以及閘極結構GS。區域位元線BL以及區域源極線SL，分別透過導電插銷PG1、PG2以連接至記憶胞串中的全部記憶胞MCS。
請參照圖6，圖6繪示本發明一實施例的記憶體裝置的測試方法的流程圖。在步驟S610中，記憶胞陣列被區分為第一記憶胞群組以及第二記憶胞群組，其中第一記憶胞群組具有多條第一區域位元線以及多條第一區域源極線，第二記憶胞群組具有多條第二區域位元線以及多條第二區域源極線。在步驟S620中，使第一共同位元線以及第二共同位元線分別耦接至第一感測放大器以及第二感測放大器，其中第一共同位元線耦接至第一區域位元線，第二共同位元線耦接至第二區域位元線。並且，在步驟S630中，設置開關元件在第一區域源極線、第二區域源極線以及共同源極線間。以及，在步驟S640中，在不同的多個測試模式中，使第一區域源極線耦接至共同源極線，或者使第二區域源極線耦接至共同源極線。
關於上述步驟的動作細節，在前述的多個實施例中已有詳細的說明，以下恕不多贅述。
綜上所述，本發明的記憶體裝置透過在共同源極線以及多條區域源極線間設置開關元件。在測試模式下，開關元件用以使一記憶胞群組中的區域源極線浮接，並使另一記憶胞群組中的區域源極線耦接至共同源極線。並且，透過對應不同記憶胞群組的感測放大器以針對共同位元線來執行讀取動作，可根據共同位元線上有無漏電流來檢測出相同或相鄰的記憶胞群組中的區域源極線以及區域位元線間有無發生短路現象，並維持記憶胞陣列可正常工作。
100：記憶體裝置
110：記憶胞陣列
120：開關元件
BL11_1~BL22_8：區域位元線
BLT111~BLT228：位元線開關
CSL：共同源極線
CT1、CT2：測試模式信號
GBL11~GBL22：共同位元線
GP1、GP2：記憶胞群組
GP11、GP12、GP21、GP22：記憶胞子群組
MC：記憶胞
SA1、SA2：感測放大器
SL11_1~SL22_8：區域源極線
SLT111~SLT228：源極線開關
SSW11、SSW12、SSW21、SSW22：選擇開關
SW1、SW2：開關
WL1~WLN：字元線
Claims (16)
- 一種記憶體裝置，包括：一記憶胞陣列，區分為一第一記憶胞群組以及一第二記憶胞群組，該第一記憶胞群組具有多條第一區域位元線以及多條第一區域源極線，該第二記憶胞群組具有多條第二區域位元線以及多條第二區域源極線；一第一共同位元線以及一第二共同位元線，分別耦接至一第一感測放大器以及一第二感測放大器，該第一共同位元線耦接至該些第一區域位元線，該第二共同位元線耦接至該些第二區域位元線；以及一開關元件，耦接在該些第一區域源極線、該些第二區域源極線以及一共同源極線間，用以在不同的多個測試模式中，使該些第一區域源極線耦接至該共同源極線，或者使該些第二區域源極線耦接至該共同源極線，其中在一第一測試模式中，該開關元件使該些第一區域源極線耦接至該共同源極線，並切斷該些第二區域源極線與該共同源極線的耦接關係。
- 如請求項1所述的記憶體裝置，其中在該第一測試模式中，該第一感測放大器測試各該第一區域源極線與各該第一區域位元線間有無發生短路。
- 如請求項1所述的記憶體裝置，其中在一第二測試模式中，該開關元件使該些第二區域源極線耦接至該共同源極線，並切斷該些第一區域源極線與該共同源極線的耦接關係。
- 如請求項3所述的記憶體裝置，其中在該第二測試模式中，該第二感測放大器測試各該第二區域源極線與各該第二區域位元線間有無發生短路。
- 如請求項3所述的記憶體裝置，其中在一第三測試模式中，該開關元件使該些第二區域源極線耦接至該共同源極線，並切斷該些第一區域源極線與該共同源極線的耦接關係，該第二感測放大器測試各該第一區域源極線與各該第二區域位元線間有無發生短路。
- 如請求項1所述的記憶體裝置，其中該開關元件包括：一第一開關，具有第一端耦接至該些第一區域源極線，該第一開關的第二端耦接至該共同源極線；以及一第二開關，具有第一端耦接至該些第二區域源極線，該第二開關的第二端耦接至該共同源極線，其中該第一開關與該第二開關分別受控於一第一測試模式信號以及一第二測試模式信號。
- 如請求項1所述的記憶體裝置，更包括：多個第一位元線開關，耦接在該第一共同位元線與該些第一區域位元線間；以及 多個第二位元線開關，耦接在該第二共同位元線與該些第二區域位元線間。
- 如請求項7所述的記憶體裝置，更包括：一第一選擇開關，耦接在該第一共同位元線與該第一感測放大器間；以及一第二選擇開關，耦接在該第二共同位元線與該第二感測放大器間。
- 如請求項1所述的記憶體裝置，更包括：多個第一源極線開關，耦接在該開關元件與該些第一區域源極線間；以及多個第二源極線開關，耦接在該開關元件與該些第二區域源極線間。
- 如請求項1所述的記憶體裝置，其中在該些測試模式下，該第一記憶胞群組以及該第二記憶胞群組中的多個記憶胞均為禁止存取的狀態。
- 一種記憶體裝置的測試方法，包括：區分一記憶胞陣列為一第一記憶胞群組以及一第二記憶胞群組，其中該第一記憶胞群組具有多條第一區域位元線以及多條第一區域源極線，該第二記憶胞群組具有多條第二區域位元線以及多條第二區域源極線；使一第一共同位元線以及一第二共同位元線分別耦接至一第一感測放大器以及一第二感測放大器，其中該第一共同位元線耦 接至該些第一區域位元線，該第二共同位元線耦接至該些第二區域位元線；設置一開關元件在該些第一區域源極線、該些第二區域源極線以及一共同源極線間；在不同的多個測試模式中，使該些第一區域源極線耦接至該共同源極線，或者使該些第二區域源極線耦接至該共同源極線；以及在一第一測試模式中，該開關元件使該些第一區域源極線耦接至該共同源極線，並切斷該些第二區域源極線與該共同源極線的耦接關係。
- 如請求項11所述的測試方法，更包括：在該第一測試模式中，使該第一感測放大器測試各該第一區域源極線與各該第一區域位元線間有無發生短路。
- 如請求項11所述的測試方法，更包括：在一第二測試模式中，該開關元件使該些第二區域源極線耦接至該共同源極線，並切斷該些第一區域源極線與該共同源極線的耦接關係。
- 如請求項13所述的測試方法，更包括：在該第二測試模式中，使該第二感測放大器測試各該第二區域源極線與各該第二區域位元線間有無發生短路。
- 如請求項13所述的測試方法，更包括： 在一第三測試模式中，使該開關元件使該些第二區域源極線耦接至該共同源極線，並切斷該些第一區域源極線與該共同源極線的耦接關係；以及使該第二感測放大器測試各該第一區域源極線與各該第二區域位元線間有無發生短路。
- 如請求項11所述的測試方法，更包括：在該些測試模式下，該第一記憶胞群組以及該第二記憶胞群組中的多個記憶胞均為關閉的狀態。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112100158A TWI853398B (zh) | 2023-01-04 | 2023-01-04 | 記憶體裝置及其測試方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112100158A TWI853398B (zh) | 2023-01-04 | 2023-01-04 | 記憶體裝置及其測試方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202429467A TW202429467A (zh) | 2024-07-16 |
| TWI853398B true TWI853398B (zh) | 2024-08-21 |
Family
ID=92928726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112100158A TWI853398B (zh) | 2023-01-04 | 2023-01-04 | 記憶體裝置及其測試方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI853398B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102737726A (zh) * | 2011-04-13 | 2012-10-17 | 旺宏电子股份有限公司 | 存储阵列局部位线缺陷的检测方法 |
| TWI597732B (zh) * | 2015-12-29 | 2017-09-01 | 華邦電子股份有限公司 | 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 |
| CN110838335A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种Nand型快闪存储器的漏电测试方法 |
| CN113192549A (zh) * | 2021-05-14 | 2021-07-30 | 长江存储科技有限责任公司 | 三维存储器、检测装置、三维存储器装置及检测方法 |
| TWI783869B (zh) * | 2022-02-11 | 2022-11-11 | 華邦電子股份有限公司 | 記憶體以及記憶體的讀取方法 |
-
2023
- 2023-01-04 TW TW112100158A patent/TWI853398B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102737726A (zh) * | 2011-04-13 | 2012-10-17 | 旺宏电子股份有限公司 | 存储阵列局部位线缺陷的检测方法 |
| TWI597732B (zh) * | 2015-12-29 | 2017-09-01 | 華邦電子股份有限公司 | 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 |
| CN110838335A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种Nand型快闪存储器的漏电测试方法 |
| CN113192549A (zh) * | 2021-05-14 | 2021-07-30 | 长江存储科技有限责任公司 | 三维存储器、检测装置、三维存储器装置及检测方法 |
| CN113192549B (zh) | 2021-05-14 | 2022-05-20 | 长江存储科技有限责任公司 | 三维存储器、检测装置、三维存储器装置及检测方法 |
| TWI783869B (zh) * | 2022-02-11 | 2022-11-11 | 華邦電子股份有限公司 | 記憶體以及記憶體的讀取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202429467A (zh) | 2024-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8009474B2 (en) | Semiconductor storage device and read voltage correction method | |
| KR950011295B1 (ko) | 불휘발성 반도체기억장치와 리드온리 메모리 및 그 임계치전압 측정방법 | |
| JPH01113999A (ja) | 不揮発性メモリのストレステスト回路 | |
| US6370070B1 (en) | Methods for alternate bitline stress testing | |
| US20150078067A1 (en) | Method of measuring threshold voltage of mos transistor in sram array | |
| TW202025323A (zh) | 用於選擇性矽／基板穿孔(tsv)區塊測試之裝置 | |
| TWI789307B (zh) | 半導體儲存裝置 | |
| JP4314056B2 (ja) | 半導体記憶装置 | |
| US20100054071A1 (en) | Semiconductor memory device | |
| TWI853398B (zh) | 記憶體裝置及其測試方法 | |
| TW525166B (en) | Semiconductor device in which storage electrode of capacitor is connected to gate electrode of FET and inspection method thereof | |
| JP4764142B2 (ja) | 半導体記憶装置 | |
| CN118298888A (zh) | 存储器装置及其测试方法 | |
| US7826268B2 (en) | Nonvolatile semiconductor memory | |
| US8248835B2 (en) | Semiconductor memory and test method for the semiconductor memory | |
| US6212115B1 (en) | Test method for contacts in SRAM storage circuits | |
| EP1671328A1 (en) | Accelerated life test of mram celles | |
| US20210201993A1 (en) | Memory array structures and methods for determination of resistive characteristics of access lines | |
| CN116417056A (zh) | Mram芯片及mram芯片阵列短路位置的测试方法 | |
| TWI846345B (zh) | 記憶體裝置 | |
| JP2002367399A (ja) | 不揮発性半導体記憶装置及びその検査方法 | |
| TWI722755B (zh) | 非揮發性記憶體與其操作方法 | |
| US7813195B2 (en) | Method for testing semiconductor memory device | |
| JPH1050098A (ja) | 半導体集積回路装置、半導体集積回路装置のストレステストモニタ方法および半導体集積回路装置のストレステスト | |
| JP6721205B1 (ja) | 半導体記憶装置 |