[go: up one dir, main page]

TWI851581B - 前側成像器及用於製造此成像器之方法 - Google Patents

前側成像器及用於製造此成像器之方法 Download PDF

Info

Publication number
TWI851581B
TWI851581B TW108121761A TW108121761A TWI851581B TW I851581 B TWI851581 B TW I851581B TW 108121761 A TW108121761 A TW 108121761A TW 108121761 A TW108121761 A TW 108121761A TW I851581 B TWI851581 B TW I851581B
Authority
TW
Taiwan
Prior art keywords
layer
imager
silicon
active layer
substrate
Prior art date
Application number
TW108121761A
Other languages
English (en)
Other versions
TW202015226A (zh
Inventor
瓦特 史瓦然貝區
曼紐 西利爾
路多維克 艾卡諾特
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202015226A publication Critical patent/TW202015226A/zh
Application granted granted Critical
Publication of TWI851581B publication Critical patent/TWI851581B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/184—Infrared image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明有關一種前側成像器，其依序包含： -  一半導體載體基材， -  一第一電絕緣分離層，及 -  一單晶半導體層，稱作主動層，其包含光二極體之一矩陣陣列， 該成像器之特徵在於其進一步在該載體基材與該第一電絕緣層之間包含： -  一第二電絕緣分離層，及 -  一第二半導體或導電層，稱作中間層，其排列在該第二分離層與該第一分離層之間，該第二分離層比該第一分離層厚。

Description

前側成像器及用於製造此成像器之方法
發明領域 本發明有關一種前側成像器及用於製造此成像器之方法。
發明背景 文獻US 2016/0118431說明一種前側成像器。
如圖1所示，該成像器包含絕緣體上半導體(SOI)基材，從其背側至其前側，包含具一定摻雜位準的矽載體基材1’；氧化矽層2’，稱作埋入式氧化物(BOX)；及具有能夠與載體層1’區分之摻雜位準的層3’，稱作主動矽層，在該層中界定光二極體之矩陣陣列，各光二極體界定一個像素。
根據一個實施例，選擇相對薄的埋入式氧化物(即，具有小於100nm之厚度，特別是約20nm)，以便實現電容器之介電質的作用。在位於該埋入式氧化物下面的基材部分施加偏壓至一與該主動層之電壓不同的電壓，此使得可鈍化該介電層與此主動層之間的介面。
待施加至該位在BOX下面的基材部分之電壓，取決於該BOX的厚度。待施加的電位差與該埋入式氧化物的厚度成正比。
相反地，假如選擇相對厚的埋入式氧化物(即，具有約100至200nm或更厚的厚度)，則其具有反射光學特性並能夠反射入射光，如此將其等侷限在主動層中，特別是在近紅外線之波長範圍內的光子之情況下。
針對此二種功能中之每一個的最適當厚度範圍並不一致，熟悉此技藝之人士需在埋入式氧化物之反射率與其通過於主動層和基材之間施加低電位差來極化各像素之能力之間作出妥協。
發明概要 本發明之一目的是設計一種表現優於既存成像器之前側成像器，特別是可從其獲得該成像器之基材。
較佳地，此基材必須能夠低成本製造。
為此，本發明之第一主題有關一種前側成像器，其依序包含： - 一半導體載體基材， - 一第一電絕緣分離層，及 - 一單晶半導體層，稱作主動層，其包含光二極體之一矩陣陣列， 該成像器之特徵在於其進一步在該載體基材與該第一電絕緣層之間包含： - 一第二電絕緣分離層，及 - 一第二半導體或導電層，稱作中間層，其排列在該第二分離層與該第一分離層之間，該第二分離層比該第一分離層厚。
在本文中，“前側”意指成像器中旨在曝露於光輻射的那一側，該側與相關電子組件位在結構的同一側。
該第一分離層有利地具有10至100nm間之厚度。
該第二分離層有利地具有100至300nm間之厚度。
根據一實施例，該中間層由摻雜多晶或非晶形材料製成。
根據一實施例，該中間層由摻雜矽製成。
選擇性地，該中間層由金屬製成。
該中間層有利地具有20至150nm間之厚度。
根據一實施例，該主動層包含矽晶種層。
根據另一實施例，該晶種層是矽-鍺層。
根據一實施例，該主動層進一步在該晶種層上包含矽-鍺單晶層。
特別有利地，該矽-鍺層中之鍺含量低於或等於10%。
較佳地，該矽-鍺層之厚度小於一臨界厚度，該臨界厚度定義為超過該厚度矽-鍺會發生弛豫的厚度。
根據另一實施例，該主動層進一步在該晶種層上包含矽單晶層。
根據一實施例，該基材進一步在該主動層上包含一層，稱作光學侷限層，其具有從該前側朝向該主動層之光反射係數，高於從該主動層朝向該前側之反射係數。
有利地，該光學侷限層包含在二個氧化矽層之間的氮化鈦層。
根據一實施例，各光二極體藉由至少一個延伸至該第一電絕緣層之電氣隔離溝槽而與鄰接的光二極體分開。
有利地，該溝槽包含一導電或半導體通孔，其在由電絕緣材料製成的壁之間延伸至該中間層。
根據一實施例，該至少一個溝槽貫穿該光學侷限層。
根據一實施例，各溝槽包含延伸至該中間層之一第一壁，及至少部分延伸進入該第二分離層之一第二壁，以致電氣隔離該中間層之一片段，該導電或半導體通孔電氣連接至該中間層之該片段。
以上所述之成像器是從用於前側成像器之基材形成，其依序包含： - 該半導體載體基材， - 該第一電絕緣分離層，及 - 一單晶半導體層，稱作晶種層，其適合用於磊晶成長一單晶半導體層， 該基材進一步在該載體基材與該第一電絕緣層之間包含： - 該第二電絕緣分離層，及 - 該第二半導體或導電層，稱作中間層，其排列在該第二分離層與該第一分離層之間，該第二分離層比該第一分離層厚。
根據一實施例，該晶種層是矽層。
根據另一實施例，該晶種層是矽-鍺層。
根據一實施例，該基材進一步在該晶種層上包含矽-鍺單晶層，該矽-鍺層與該晶種層一起形成該成像器之主動層。
根據另一實施例，該基材進一步在該晶種層上包含矽單晶層，該矽層與該晶種層一起形成該成像器之主動層。
根據一實施例，該基材可使用包含下列步驟之方法製成： - 提供一第一供體基材， - 在該第一供體基材中形成一弱化區，以便劃出一第一半導體層， - 將該第一層轉移至一半導體載體基材上，一電絕緣層位在該供體基材與該載體基材之界面處，以便形成包含該載體基材、該電絕緣層及該轉移層之結構， - 提供一第二供體基材， - 在該第二供體基材中形成一弱化區，以便劃出一單晶半導體層， - 將該單晶半導體層轉移至該結構上，一電絕緣層位在該第二供體基材與該結構之介面處。
根據一替代實施例，該基材可使用包含下列步驟之方法製成： - 在覆蓋有一電絕緣層之一載體基材上沈積一導電或半導體層，形成一結構， - 提供一供體基材， - 在該供體基材中形成一弱化區，以便劃出一單晶半導體層， - 將該單晶半導體層轉移至該結構上，一電絕緣層位在該第二供體基材與該結構之介面處。
本發明之另一目的有關一種用於製造如上所述之前側成像器之方法。
根據一實施例，該製造方法包含下列步驟： - 提供一第一供體基材， - 在該第一供體基材中形成一弱化區，以便劃出一第一半導體層， - 將該第一層轉移至一半導體載體基材上，一電絕緣層位在該供體基材與該載體基材之介面處，以便形成包含該載體基材、該電絕緣層及該轉移層之一結構， - 提供一第二供體基材， - 在該第二供體基材中形成一弱化區，以便劃出一單晶半導體層， - 將該單晶半導體層轉移至該結構上，一電絕緣層位在該第二供體基材與該結構之介面處， -在該轉移單晶半導體層上磊晶成長一單晶半導體層，該磊晶單晶半導體層與該轉移單晶半導體層一起形成該成像器之主動層。
根據一替代實施例，該製造方法包含下列步驟： - 在覆蓋有一電絕緣層之一載體基材上沈積一導電或半導體層，形成一結構， - 提供一供體基材， - 在該供體基材中形成一弱化區，以便劃出一單晶半導體層， - 將該單晶半導體層轉移至該結構上，一電絕緣層位在該第二供體基材與該結構之介面處， - 在該轉移單晶半導體層上磊晶成長一單晶半導體層，該磊晶單晶半導體層與該轉移單晶半導體層一起形成該成像器之主動層。
該方法進一步包含在該主動層中形成光二極體之一矩陣陣列的步驟。
此外，可在該主動層上形成稱作光學侷限層之層，該光學侷限層具有從該前側朝向該主動層之光反射係數，高於從該主動層朝向該前側之反射係數。
較佳實施例之詳細說明 與圖1之基材相反，根據本發明之成像器基材包含一疊層，其包含二個由稱作中間層之半導體或導電層分開的電絕緣分離層。該疊層介在載體基材與主動層之間，且其配置成可將通過該主動層之光子反射朝向相同的主動層。
該載體基材一般是通過切割單晶錠獲得。該基材在該成像器中基本上起機械載體之作用。該載體基材可包含選自矽、III-V半導體、玻璃、二氧化矽、藍寶石、氧化鋁、氮化鋁、碳化矽或甚至陶瓷或金屬合金之材料。有利地，該載體基材是由矽製成。可優化其之摻雜(如果其是矽的話)、本質及特徵，以便以混合的方式，以系統單晶片之形式整合除該成像器外的電子元件。該基材之摻雜可以是均勻的在整個材料之厚度上或侷限在其之一個部分。較佳地，該摻雜區與該二個分離層中之一個相鄰。
該主動層包含一單晶半導體，旨在接收容許捕獲影像的光二極體之一矩陣陣列。
二個在該中間層各側上的分離層具有不同的厚度，且在該成像器之操作中起不同的作用。
該第一分離層位於前側上，且其比位於背側之該第二分離層薄。
該第一分離層之作用是使一偏壓能夠從該中間層轉移至該主動層。該第二分離層之作用是使該中間層與該基材電絕緣，且使分離該主動層與該載體基材之疊層對於來自該主動層之光子具有適當的反射率。
該二個分離層中之每一個是由電絕緣材料製成，諸如介電材料，例如氧化物，如熱或沈積的氧化矽，或甚至是氮氧化物。而包含此等二個電絕緣層之結構可稱作“雙BOX”，即“雙埋入式氧化物”。
在其前側上，該基材在該第一分離層上包含一晶種層，該晶種層是一單晶半導體層，適合用於磊晶成長一單晶半導體層，其與該晶種層一起形成該成像器之主動層。
該晶種層之材料的選擇取決於該磊晶層之材料，特別是具有適合該磊晶層之成長，同時防止或至少使晶體缺陷如差排之產生減至最小的晶格參數。
該晶種層及該磊晶層可由相同的材料(同質磊晶)或二種不同的材料(異質磊晶)製成。
該磊晶層可由矽製成。在此情況下，該晶種層有利地由矽製成。
較佳地，該磊晶層由矽-鍺(SiGe)製成，因為矽-鍺具有比矽高的光吸收係數，特別是在紅外線中，此吸收係數與鍺的濃度成正比。然後該晶種層可由矽-鍺或由矽製成。在後者之情況下，該磊晶層之設計不僅需考慮鍺之濃度，且需考該層之厚度。具體地，假如在矽晶種層上磊晶形成該SiGe層，則其晶格參數與矽-鍺的不同，該SiGe層超過某個厚度會發生弛豫，稱作臨界厚度。此弛豫導致該SiGe層內差排的形成。此差排使得該SiGe層不適合用作特別是成像器中之主動層，因此必需避開。此時，臨界厚度與鍺之濃度成反比。因此該磊晶層之厚度與該層中鍺之濃度是下列之間妥協的結果： -一方面，厚度夠厚，以便在近紅外線之波長下捕獲最多的光子， -另一方面，鍺的濃度夠高，以便增加該主動層吸收光子之能力，特別是在近紅外線中，及 -最後，小於該臨界厚度之有限厚度(取決於濃度)，以便防止矽-鍺弛豫及因此產生的晶體缺陷(差排)。
通常，為了在紅外線中獲得最好的吸收，一般會尋求使該磊晶層的厚度及鍺濃度最大化。較佳地，該主動層之鍺含量低於或等於10%。具體地，Si0.9 Ge0.1 層之臨界厚度為約數微米，此適合前側成像器之主動層。
該中間層可為半導體或甚至導電材料。具體地，此中間層之作用容許從後面對主動層施加偏壓，換句話說，透過設置在該載體基材與該第二電絕緣層間之區域。此一偏壓容許在該主動層與該埋入式中間層之間施加一電位差。
該中間層可為單晶，但此並非必不可或缺的，因為沒有要尋求達到將電子傳導通過此層之能力，亦沒有要尋求任何諸如一般針對成像器以外之應用所考慮的其它電子特性，而只是尋求達到修改第一分離層外圍之主動層電位的能力。
因此該中間層可為多晶和/或非晶形，此使得其製造成本較低，和/或金屬。此層可或多或少的摻雜，以確保其能夠被偏壓。半導體中間層最好是由矽製成。之後該層通常具有介於20與150nm間之厚度。
該第一電絕緣分離層，其位在該主動層與該中間層之間，起電容器之介電質的作用，因此容許在該電絕緣材料周邊之主動層上施加偏壓。為此，該第一分離層之選擇應夠薄，以便在該中間層與該主動層之間施加最小的電位壓。通常，該第一分離層之厚度介在10與100nm之間。
相反的，該第一分離層之厚度太薄以至無法反射所有通過該主動層之光子，特別是波長在近紅外線範圍內之光子。因此，通過該主動層之光子可自由的通過該第一分離層及該中間層。
該第二分離層之作用是引起光子，特別是波長在近紅外線範圍內之光子反射，通過包含下列之疊層朝向該主動層中形成的像素：該第二分離層、該中間層及該第一分離層。為此，此第二分離層具有足夠的厚度以便在特別是近紅外線之範圍內具有高反射率(或光反射係數)。通常，該第二分離層之厚度，例如由氧化矽製成，介在100與300nm之間。
圖2是用於根據本發明之一實施例之前側成像器之基材的橫截面視圖。
該基材從其背側至其前側依序包含： - 一載體基材1，較佳地一半導體載體基材， - 該第二電絕緣分離層2b， - 該半導體中間層4， - 該第一電絕緣分離層2a，及 - 該單晶半導體晶種層3a。
現在將描述用於製造圖2所述的基材之方法的例子。
根據圖3A-3E所示之第一實施例，用於製造該基材之方法包含二個連續的層轉移步驟，其中例如進行SmartCut™方法二次。
在一方面，參考圖3A，提供第一供體基材40，其包含目的用於形成中間層4之半導體。
另一方面，參考圖3B，提供載體基材1，及將該供體基材黏合至該載體基材，該第二分離層2b在該黏合介面處。如圖3A所示，例如該層2b係在該黏合之前事先形成在第一供體基材40之表面上。選擇性地，層2b可形成在載體基材1上，或甚至通過結合形成在該第一供體基材上之層與形成在該載體基材上之層而形成。
接著，薄化該第一供體基材，以便將該半導體之層4轉移至該接收基材。此薄化可通過從與黏合介面相反那一側拋光或蝕刻該半導體來進行。然而，有利的是在該黏合步驟之前，在該半導體中形成一弱化區41，以便劃出待轉移的表面層4；該弱化區可藉由植入如氫和/或氦之原子種類而形成(該植入以圖3中之箭頭示意)。在該黏合步驟之後，該薄化包含沿著弱化區41分開第一供體基材40，此導致中間層4轉移至載體基材1上(見圖3C)。通常，轉移層4之厚度小於或等於300nm。任擇地，為了促進新的層轉移步驟之實施，在該轉移層之自由表面上進行光整處理，此處理可能導致該轉移層變薄及降低其粗糙度。
參考圖3D，此外提供一第二供體基材30，其包含適合於磊晶成長該主動層且旨在形成晶種層3a之單晶材料。
參考圖3E，將此第二供體基材與事先轉移至載體基材1上之中間層4黏合，第一分離層2a位在該黏合介面處。如圖3D所示，例如層2a係在該黏合之前事先形成在第二供體基材30之表面上。選擇性地，層2a可在中間層4轉移至載體基材1後形成在中間層4上，或甚至通過結合形成在該第二供體基材上之層與形成在該轉移中間層上之層而形成。
接著，薄化該第二供體基材，以便將該半導體之層3a轉移至該接收基材，此可獲得圖2所示之基材。此薄化可通過拋光或蝕刻該半導體來進行，以便獲得磊晶成長該主動層所需的厚度及表面光整度。然而，有利的是在該黏合步驟之前，在該單晶半導體中形成一弱化區31，以便劃出待轉移的晶種層3a。在該黏合步驟之後，該薄化包含沿著弱化區31分開第二供體基材30，此導致晶種層3a轉移至由載體基材1、第二分離層2b及中間層4構成之結構上。通常，該轉移晶種層之厚度小於或等於300nm。任擇地，為了促進磊晶的實施，在該轉移晶種層之自由表面上進行光整處理，此處理可能導致該轉移層變薄和/或降低其粗糙度。
根據圖4A-4D所示之第二實施例，用於製造該基材之方法包含沈積該中間層之步驟(取代從供體基材轉移該層)及單一個層轉移步驟，以形成該晶種層。
該方法之此第二實施例利用半導體中間層不具光學或電子功能之事實，因此可由不是單晶而是多晶和/或非晶形之材料製成。因此，該中間層可通過在下方第二電絕緣層2b上沈積而形成。
參考圖4A，提供覆蓋有第二分離層2b之載體基材1。假如載體基材1是由矽形成的，則該層2b通常是通過載體基材1之熱氧化而形成。該層亦可通過化學氣相沈積(CVD)形成，其之後可能需要進行降低其粗糙度之處理。
參考圖4B，沈積中間層4，其由例如多晶矽和/或非晶矽製成。此沈積可通過CVD或在不同溫度下磊晶(範圍從300°C至超過800°C，視所使用之技術而定)達成。此沈積之後可接著平滑處理，例如，電漿處理，或拋光該層4，以便獲得適合黏合然後轉移該晶種層之表面光整度。
參考圖4C，提供一供體基材30，其包含適合於磊晶成長該主動層且旨在形成晶種層3a之一單晶材料。根據一實施例，藉由植入如氫和/或氦之原子種類形成弱化區31而劃出晶種層3a。
參考圖4D，將此供體基材30與事先沈積在載體基材1上之中間層4黏合，第一分離層2a位在黏合介面處。如圖4C所示，例如該層2a係在黏合之前事先形成在供體基材30之表面上。選擇性地，該層2a可在中間層4沈積在載體基材1後形成在中間層4上，或甚至通過結合形成在該供體基材上之層與形成在該沈積的中間層上之層而形成。
接著，薄化供體基材30，以便將層3a轉移至中間層4，此可獲得圖2所示的基材。有利地，該薄化包含沿著弱化區31分開供體基材30。選擇性地，此薄化可通過從與該黏合介面相反那一側拋光或蝕刻該供體基材來進行，以便獲得磊晶成長該主動層所需的厚度及表面光整度。通常，該轉移晶種層之厚度小於或等於300nm。任擇地，為了促進磊晶的實施，在該轉移晶種層之自由表面上進行光整處理，此處理可能導致該轉移層變薄和/或降低其粗糙度。
該方法之此第二實施例特別有利之處在於其較便宜，因為其涉及單一個層轉移步驟而不是二個。
無論用於製造圖2所示的結構之方法如何，之後在轉移晶種層3a上磊晶成長矽-鍺或矽之層3b，直到獲得該主動層所需的厚度(見圖5)，即，通常是大於或等於1µm之厚度。可稍微摻雜磊晶層3b。
晶種層3a及磊晶層3b一起形成主動層3。因為磊晶層3b之厚度很明顯地大於晶種層3a，所以該主動層之光學特性被視為基本上是磊晶層3b之特性，即使層3a與3b是由不同的材料製成。
因此，例如，假如該磊晶層是由SiGe製成，但該晶種層不是由SiGe製成，例如其由矽製成時，則相對於SiGe層之厚度，該矽層夠薄(厚度小於或等於300nm)，以致不會顯著地影響該主動層在紅外線之吸收方面的特性。
然而，可能通過例如熱-混合方法之方式，修改該晶種層之本質。就其本身而言，該方法包含氧化磊晶成長在矽層上之SiGe層，該氧化具有僅消耗矽之作用(形成氧化矽)，且使得鍺朝向與SiGe層之自由表面相反的表面移動。之後在該表面上獲得SiO2 層，其之後可通過蝕刻除去。
參考圖6，在主動層3中形成多個延伸至該第一電絕緣層2a之電氣隔離溝槽5。此等溝槽在成像器領域中稱作電容式深溝隔離(CDTIs)。該主動層中由此等溝槽界定之區域目的是用於形成該成像器之像素。為此目的，用於製造該成像器之方法的後續步驟是在該區域中形成光二極體(未示出)。用於製造溝槽及光二極體之方法是熟悉此技藝之人士已知的，因此在本文中不再詳細地說明。
根據一任擇但有利的實施例，參考圖7A，於其中已形成溝槽隔離5之主動層3上，覆蓋一光學侷限層6，其具有從該前側朝向該主動層之光反射係數高於從該主動層朝向該前側之反射係數。光學侷限層6由一疊層構成，其確保此一反射率之選擇性隨入射光子之方向變化。根據一較佳實施例，光學侷限層6包含在二層具有不同厚度的氧化矽之間之一層氮化鈦。此一疊層之優點是其可與用於微電子的製程相容；因此該光學侷限層之形成可很容易地整合進入用於製造該成像器之方法中。例如，光學侷限層6從前側至背側包含一層100nm厚的SiO2 、一層10nm厚的TiN及一層200nm厚的SiO2 。此一疊層從該成像器之前側至主動層之反射率為0.5%，然而從主動層至前側之反射率為37%。
光學侷限層6使得入射至該成像器之表面上的輻射在沒有反射之情況下大量通過，但相反的反射存在該主動層中及被該雙BOX結構反射之光子，此具有將該光子捕捉在該主動層中之作用，且增加其等在該主動層中之路徑長度。因此該光學侷限層使得能夠增加該主動層之光學吸收。
根據圖7B所示之一實施例，電氣隔離溝槽5還可延伸至光學侷限層6。此構型有利於使二個鄰接的像素(或二個鄰接的成像器)即使在該侷限層中仍彼此電氣隔離，特別是可避免寄生或陰影作用。
根據圖8所示之實施例，可以完全對每個像素施加偏壓(即，對其整個厚度施加偏壓)。為此，各溝槽5由在電絕緣材料製成之壁5b之間，延伸至中間層4之導電或半導體通孔5a (例如由矽製成)形成。此排列特別有利之處在於，單次接觸即可使整個像素產生偏壓，因為半導體層5a與4是電氣連接的。
最後，根據圖9所示的實施例，可以完全及獨立地對每個像素施加偏壓。具體地，藉由調整各溝槽之內與外壁5b的深度及厚度，可獨立於鄰接像素使各像素產生偏壓。例如，各像素之一側可用由相對薄的電絕緣材料製成、延伸至中間層4之壁5b界定(圖9之中央像素的右手邊)，而另一側(圖9之中央像素的左手邊)由相對厚的電絕緣材料製成、至少部分延伸至第二分離層2b之壁5b界定。位在該像素下之中間層4的片段4a與位在該像素之僅一側之半導體層5a (圖9之中央像素的右手邊)電氣連接，而與中間層4之剩餘部分電氣隔離。因此，可以有利地獨立地尋址每個像素。
雖然圖8及9中未示出，但在該主動層上可存在該光學侷限層，且如圖7B及7A所示被或沒被溝槽5貫穿。 範例
已對根據先前技術(在載體基材與主動層之間具有單一層氧化矽，如圖1所示)以及根據本發明(在載體基材與主動層之間具有雙BOX結構，如圖5所示)之各種基材進行光吸收的數值模擬。該雙BOX結構包含下列從該基材之前側至背側之疊層構成： - 第一分離層2a：SiO2 ，40nm - 半導體中間層4：多晶矽，100nm - 第二分離層2b：SiO2 ，150nm
此一疊層對入射波長940nm之反射率為約72%。
在此等模擬中，某些基材上覆蓋有光學侷限層，其具有從前側朝向主動層之反射率大於從主動層朝向前側之反射率。該光學侷限層包含下列從該基材之前側朝向背側之疊層構成：SiO2 100nm / TiN 10nm / SiO2 200nm。
該主動層由厚度6µm之矽層，或厚度2µm、鍺濃度等於10%之SiGe層構成。
下表示出該主動層對垂直入射且具有波長940nm之輻射(即，垂直於基材之前側的入射)的光吸收係數。該模擬沒有將來自各像素之溝槽的繞射或折射之影響列入考慮。
當使用雙BOX結構取代單一SiO2 層時，觀察到吸收度顯著的改善。當主動層是由SiGe，而不是矽製得時，和/或當加上會將光子侷限在主動層中之光學侷限層時，吸光度進一步改善。參考文獻 US 2016/0118431
1’:矽載體基材 2’:氧化矽層、BOX 3’:層、主動層 1:載體基材 2b:第二分離層、第二電絕緣層、第二電絕緣分離層 40:供體基材、第一供體基材 31、41:弱化區 4:待轉移的表面層、中間層、半導體中間層 30:第二供體基材 3a:晶種層、單晶半導體晶種層 3:主動層 2a:第一分離層、第一電絕緣層、第一電絕緣分離層 3b:磊晶層 5:電氣隔離溝槽、溝槽隔離、溝槽 6:光學侷限層 5b:壁 4a:片段 5a:半導體層、半導體通孔
本發明之其它特徵及優點將隨著下列之詳細說明及參考所附的圖式而顯現出來，其中： -圖1是用於如文獻US 2016/0118431中所述之前側成像器之SOI基材的橫截面視圖； -圖2是準備用於磊晶以形成根據本發明之前側成像器的主動層之SOI基材的橫截面視圖； -圖3A至3E示意性地說明用於製造圖2之基材的方法之主要步驟， -圖4A至4D示意性地說明用於製造圖2之基材的另一方法之主要步驟， -圖5說明在圖2之基材上磊晶成長主動層後獲得之基材， -圖6說明在圖5之基材中形成電氣隔離溝槽後所獲得之基材，以便單一化該成像器之每一個像素， -圖7A說明在圖6之基材上形成光學侷限層後獲得之基材， -圖7B說明在圖5之基材上形成光學侷限層且在該基材中形成電氣隔離溝槽後獲得之基材， - 圖8及9說明圖6之基材的變體，其中各溝槽包含可與該中間層接觸之半導體通孔。
為使圖式更清楚，各層未必按比例顯示。
1:載體基材
2a:第一分離層
2b:第二分離層
3:主動層
4:中間層
3a:晶種層
3b:磊晶層

Claims (23)

  1. 一種前側成像器，其從一背側至一前側依序包含：一半導體載體基材，一第一電絕緣分離層，及一單晶半導體層，稱作主動層，其包含光二極體之一矩陣陣列，該成像器之特徵在於其進一步在該載體基材與該第一電絕緣層之間包含：一第二電絕緣分離層，及一第二半導體或導電層，稱作中間層，其排列在該第二分離層與該第一分離層之間，該第二分離層比該第一分離層厚。
  2. 如請求項1之成像器，其中該第一分離層具有10至100nm間之厚度。
  3. 如請求項1或2之成像器，其中該第二分離層具有100至300nm間之厚度。
  4. 如請求項1或2之成像器，其中該中間層由摻雜多晶或非晶形材料製成。
  5. 如請求項1或2之成像器，其中該中間層由摻雜矽製成。
  6. 如請求項1或2之成像器，其中該中間層由金屬製成。
  7. 如請求項1或2之成像器，其中該中間 層具有20至150nm間之厚度。
  8. 如請求項1之成像器，其中該主動層包含矽晶種層。
  9. 如請求項1之成像器，其中該主動層包含矽-鍺晶種層。
  10. 如請求項8或9之成像器，其中該主動層進一步在該晶種層上包含矽-鍺單晶層。
  11. 如請求項10之成像器，其中該矽-鍺層中之鍺含量低於或等於10%。
  12. 如請求項10之成像器，其中該矽-鍺層之厚度小於一臨界厚度，該臨界厚度定義為超過該厚度矽-鍺會發生弛豫的厚度。
  13. 如請求項8之成像器，其中該主動層進一步包含在該晶種層上的矽單晶層。
  14. 如請求項1或2之成像器，其進一步在該主動層上包含稱作光學侷限層的一層，其具有從該前側朝向該主動層之光反射係數，該光反射係數高於從該主動層朝向該前側之反射係數。
  15. 如請求項14之成像器，其中該光學侷限層包含在二個氧化矽層之間的氮化鈦層。
  16. 如請求項1或2之成像器，其中各光二極體藉由至少一個延伸至該第一電絕緣層之電氣隔離溝槽而與鄰接的光二極體分開。
  17. 如請求項16之成像器，其中該溝槽包 含一導電或半導體通孔，其在由電絕緣材料製成的壁之間延伸至該中間層。
  18. 如請求項16之成像器，其進一步在該主動層上包含稱作光學侷限層的一層，其具有從該前側朝向該主動層之光反射係數，該光反射係數高於從該主動層朝向該前側之反射係數，其中該至少一個溝槽貫穿該光學侷限層。
  19. 如請求項17之成像器，其中各溝槽包含延伸至該中間層之一第一壁，及至少部分延伸進入該第二分離層之一第二壁，以致電氣隔離該中間層之一片段，該導電或半導體通孔電氣連接至該中間層之該片段。
  20. 一種用於製造如請求項1的前側成像器之方法，其包含下列步驟：提供一第一供體基材，在該第一供體基材中形成一弱化區，以便劃出該第二半導體或導電層，將該第二半導體或導電層轉移至該半導體載體基材上，該第二電絕緣分離層位在該供體基材與該載體基材之界面處，以便形成包含該載體基材、該第二電絕緣分離層及該經轉移之第二半導體或導電層之結構，提供一第二供體基材，在該第二供體基材中形成一弱化區，以便劃出一第一單晶半導體層，將該第一單晶半導體層轉移至該結構上，該第一電絕 緣分離層位在該第二供體基材與該結構之介面處，在該經轉移之第一單晶半導體層上磊晶成長一第二單晶半導體層，該磊晶的第二單晶半導體層與該經轉移之第一單晶半導體層一起形成該成像器之主動層。
  21. 一種用於製造如請求項1的前側成像器之方法，其包含下列步驟：在覆蓋有該第二電絕緣分離層之該載體基材上沈積該第二導電或半導體層，形成一結構，提供一供體基材，在該供體基材中形成一弱化區，以便劃出一第一單晶半導體層，將該第一單晶半導體層轉移至該結構上，該第二電絕緣分離層位在該第二供體基材與該結構之介面處，在該經轉移之第一單晶半導體層上磊晶成長一第二單晶半導體層，該磊晶的第二單晶半導體層與該經轉移之第一單晶半導體層一起形成該成像器之主動層。
  22. 如請求項20或21之方法，其進一步包含在該主動層上形成稱作光學侷限層之一層，該光學侷限層具有從該前側朝向該主動層之光反射係數，該光反射係數高於從該主動層朝向該前側之反射係數。
  23. 如請求項20或21之方法，其進一步包含在該主動層中形成光二極體之一矩陣陣列。
TW108121761A 2018-06-21 2019-06-21 前側成像器及用於製造此成像器之方法 TWI851581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1855540 2018-06-21
FR1855540A FR3083000B1 (fr) 2018-06-21 2018-06-21 Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat

Publications (2)

Publication Number Publication Date
TW202015226A TW202015226A (zh) 2020-04-16
TWI851581B true TWI851581B (zh) 2024-08-11

Family

ID=63638027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121761A TWI851581B (zh) 2018-06-21 2019-06-21 前側成像器及用於製造此成像器之方法

Country Status (9)

Country Link
US (2) US12148755B2 (zh)
EP (1) EP3811411A1 (zh)
JP (1) JP7467805B2 (zh)
KR (1) KR102666552B1 (zh)
CN (1) CN112292760B (zh)
FR (1) FR3083000B1 (zh)
SG (1) SG11202012792SA (zh)
TW (1) TWI851581B (zh)
WO (1) WO2019243751A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7790297B2 (ja) * 2022-08-03 2025-12-23 株式会社Sumco 接合シリコンウェーハ及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096274A (ja) * 2005-09-07 2007-04-12 Soi Tec Silicon On Insulator Technologies Sa 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
JP2011522415A (ja) * 2008-05-30 2011-07-28 サーノフ コーポレーション Ｕｔｓｏｉウェーハ上に製作された背面照射型撮像装置の背面を電子的にピン止めする方法
JP2013115100A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 固体撮像装置
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
JP2017054890A (ja) * 2015-09-08 2017-03-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
TW201729408A (zh) * 2016-02-05 2017-08-16 台灣積體電路製造股份有限公司 背側照明式(bsi)影像感測器之電壓偏壓金屬屏蔽及深溝槽隔離

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2364958A (en) 1940-12-23 1944-12-12 Deere & Co Planter
DK538685A (da) 1984-11-24 1986-05-25 Amazonen Werke Dreyer H Saamaskine
US5407733A (en) * 1990-08-10 1995-04-18 Viratec Thin Films, Inc. Electrically-conductive, light-attenuating antireflection coating
US6365479B1 (en) * 2000-09-22 2002-04-02 Conexant Systems, Inc. Method for independent control of polycrystalline silicon-germanium in a silicon-germanium HBT and related structure
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
EP1722422A3 (fr) * 2005-05-13 2007-04-18 Stmicroelectronics Sa Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant
US7768085B2 (en) * 2005-10-11 2010-08-03 Icemos Technology Ltd. Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes
KR20070118391A (ko) 2006-06-12 2007-12-17 삼성전자주식회사 크로스토크가 감소한 이미지 센서
US7645701B2 (en) 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
FR2935067B1 (fr) 2008-08-14 2011-02-25 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice plan de masse enterre
JP5356872B2 (ja) * 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
EP2498280B1 (en) 2011-03-11 2020-04-29 Soitec DRAM with trench capacitors and logic back-biased transistors integrated on an SOI substrate comprising an intrinsic semiconductor layer and manufacturing method thereof
US20140339614A1 (en) * 2011-12-30 2014-11-20 Shanghai Advanced Research Institute, Chinese Aca- Demy Of Sciences Image sensor and method of fabricating the same
US9105577B2 (en) * 2012-02-16 2015-08-11 International Business Machines Corporation MOSFET with work function adjusted metal backgate
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
GB2507512A (en) * 2012-10-31 2014-05-07 Ibm Semiconductor device with epitaxially grown active layer adjacent a subsequently grown optically passive region
US9773824B2 (en) 2012-12-13 2017-09-26 Cbrite Inc. Active matrix light emitting diode array and projector display comprising it
KR102180102B1 (ko) 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
US10056293B2 (en) * 2014-07-18 2018-08-21 International Business Machines Corporation Techniques for creating a local interconnect using a SOI wafer
US9219150B1 (en) * 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
FR3027731B1 (fr) * 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi
WO2016206809A1 (en) 2015-06-24 2016-12-29 Pixium Vision Sa Photosensitive pixel structure with increased light absorption and photosensitive implant
EP3326203B1 (en) * 2015-07-24 2024-03-06 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
CN109863600B (zh) 2016-11-02 2023-06-20 索尼半导体解决方案公司 成像器件、成像装置以及电子设备
US9859311B1 (en) * 2016-11-28 2018-01-02 Omnivision Technologies, Inc. Storage gate protection
US10515989B2 (en) * 2017-08-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Device comprising photodiode and method of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096274A (ja) * 2005-09-07 2007-04-12 Soi Tec Silicon On Insulator Technologies Sa 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
JP2011522415A (ja) * 2008-05-30 2011-07-28 サーノフ コーポレーション Ｕｔｓｏｉウェーハ上に製作された背面照射型撮像装置の背面を電子的にピン止めする方法
JP2013115100A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 固体撮像装置
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
JP2017054890A (ja) * 2015-09-08 2017-03-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
TW201729408A (zh) * 2016-02-05 2017-08-16 台灣積體電路製造股份有限公司 背側照明式(bsi)影像感測器之電壓偏壓金屬屏蔽及深溝槽隔離

Also Published As

Publication number Publication date
FR3083000B1 (fr) 2024-11-29
KR20210021488A (ko) 2021-02-26
SG11202012792SA (en) 2021-01-28
EP3811411A1 (fr) 2021-04-28
TW202015226A (zh) 2020-04-16
KR102666552B1 (ko) 2024-05-20
US20250072111A1 (en) 2025-02-27
CN112292760A (zh) 2021-01-29
WO2019243751A1 (fr) 2019-12-26
US12148755B2 (en) 2024-11-19
JP2021527954A (ja) 2021-10-14
FR3083000A1 (fr) 2019-12-27
JP7467805B2 (ja) 2024-04-16
US20210384223A1 (en) 2021-12-09
CN112292760B (zh) 2024-11-08

Similar Documents

Publication Publication Date Title
US11855120B2 (en) Substrate for a front-side-type image sensor and method for producing such a substrate
JP7170664B2 (ja) 前面型撮像素子用基板および前記基板の製造方法
US11482562B2 (en) Methods for forming image sensors
US20250072111A1 (en) Front-side-type image sensor
US12198975B2 (en) Semiconductor on insulator structure for a front side type imager
CN113228248B (zh) 制造用于正面图像传感器的衬底的方法