[go: up one dir, main page]

TWI850094B - 微機電封裝及其製造方法 - Google Patents

微機電封裝及其製造方法 Download PDF

Info

Publication number
TWI850094B
TWI850094B TW112133199A TW112133199A TWI850094B TW I850094 B TWI850094 B TW I850094B TW 112133199 A TW112133199 A TW 112133199A TW 112133199 A TW112133199 A TW 112133199A TW I850094 B TWI850094 B TW I850094B
Authority
TW
Taiwan
Prior art keywords
component
wafer
bonding
micro
layer
Prior art date
Application number
TW112133199A
Other languages
English (en)
Other versions
TW202512408A (zh
Inventor
夏佳杰
國富 周
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW112133199A priority Critical patent/TWI850094B/zh
Application granted granted Critical
Publication of TWI850094B publication Critical patent/TWI850094B/zh
Publication of TW202512408A publication Critical patent/TW202512408A/zh

Links

Landscapes

  • Micromachines (AREA)

Abstract

一種微機電(MEMS)封裝,包含晶圓、第一元件基板和第二元件基板,晶圓上設置互連層,第一元件基板包含第一微機電元件,第二元件基板包含第二微機電元件,第一和第二元件基板彼此側向隔開並設置在晶圓上。第一和第二鍵合密封環分別設置在第一和第二元件基板下方,且均鍵合到互連層。第一支撐基板包含具有第一壓力的第一空腔,且鍵合至第一元件基板。第二支撐基板包含具有第二壓力的第二空腔,第二壓力不同於第一壓力,且第二支撐基板鍵合至第二元件基板。

Description

微機電封裝及其製造方法
本揭露係關於微機電(Micro Electro Mechanical System,MEMS)封裝,特別是關於微機電封裝包含具有不同壓力的MEMS元件及其製造方法。
微機電(MEMS)元件是整合機械和電性組件的微型元件,以感測物理量和/或與周圍環境交互作用,MEMS元件例如加速度計(accelerometer)、陀螺儀(gyroscope)、壓力感測器和麥克風等已廣泛應用於許多現代電子產品中,舉例來說,由加速度計和/或陀螺儀組成的慣性測量單元(inertial measurement units,IMU)常見於平板電腦、汽車或智能手機中。對於某些應用而言,需要將各種MEMS元件整合到一個微機電封裝中。然而,針對需要不同壓力的MEMS元件,這些MEMS元件需要在不同的環境壓力下分開封裝,然後再整合到一個微機電封裝中,因此傳統的微機電封裝的封裝製程複雜,且傳統的微機電封裝也需要較大的佔位面積(footprint)。
有鑑於此,本揭露的一些實施例提供微機電(MEMS)封裝及其製造方法,以克服傳統的微機電封裝的前述缺點。本揭露的微機電封裝包含位於鍵合 密封環中的孔洞,以在鍵合後達到MEMS元件的空腔之壓力調節。此外,在壓力調節的製程步驟期間,還可以在MEMS元件上形成抗黏附塗層。因此,相較於傳統的微機電封裝,本揭露包含具有不同空腔壓力的多個MEMS元件的微機電封裝之封裝製程可被簡化,且微機電封裝的佔位面積較小。
根據本揭露的一實施例,提供了一種微機電(MEMS)封裝,包括晶圓、互連層、第一元件基板、第二元件基板、第一鍵合密封環、第二鍵合密封環、第一支撐基板、第二支撐基板、孔洞以及介電膜。互連層設置在晶圓上,第一元件基板包括第一MEMS元件,且設置在晶圓上,第二元件基板包括第二MEMS元件,且設置在晶圓上,第二元件基板與第一元件基板側向隔開。第一鍵合密封環設置在第一元件基板下方且鍵合至互連層,第二鍵合密封環設置在第二元件基板下方且鍵合至互連層。第一支撐基板包括第一空腔且鍵合至第一元件基板,第二支撐基板包括第二空腔且鍵合至第二元件基板。孔洞設置在第二鍵合密封環中,介電膜設置於互連層上,且鄰近第一鍵合密封環和第二鍵合密封環。第一空腔具有第一壓力,第二空腔具有第二壓力,第二壓力不同於第一壓力。
根據本揭露的一實施例,提供一種微機電封裝的製造方法,包括以下步驟:提供支撐晶圓,其包含第一空腔和第二空腔形成於其中;提供元件晶圓,其包含第一MEMS元件和第二MEMS元件形成於其中且彼此側向隔開;形成第一鍵合密封環和第二鍵合密封環,分別在第一MEMS元件和第二MEMS元件下方;在第二鍵合密封環中形成孔洞;在元件晶圓中形成兩條預切割線,且位於第一MEMS元件和第二MEMS元件之間;將支撐晶圓鍵合至元件晶圓,其中第一空腔位於第一MEMS元件正上方,第二空腔位於第二MEMS元件正上方;提供晶圓,並在晶圓上形成互連層;在第一壓力下將元件晶圓鍵合至晶圓上的互連層;移除在兩條預切割線之間的支撐晶圓的一部分和元件晶圓的一部分,讓第二鍵 合密封環中的孔洞暴露於環境壓力下;以及在互連層上形成介電膜。
為了讓本揭露之特徵明顯易懂,下文特舉出實施例,並配合所附圖式,作詳細說明如下。
100:微機電封裝
100A:第一MEMS區
100B:第二MEMS區
SL:切割道
110:支撐晶圓
110A:第一支撐基板
110B:第二支撐基板
110F、110K、110T:表面
112:第一空腔
114:第二空腔
116:鍵合層
116A:第一鍵合層
116B:第二鍵合層
118、118A、118B:導電層
120:元件晶圓
120A:第一元件基板
120B:第二元件基板
120P:元件晶圓的一部分
121:支座凸塊
122:第一MEMS元件
123、127:溝槽
124:第二MEMS元件
125A:第一鍵合密封環
125B:第二鍵合密封環
126:鍵合材料
130:晶圓
132:互連層
134:保護層
140:通氣孔/孔洞
142:孔洞
145:抗黏附塗層
150:台階結構
151、152、153:預切割線
152P:突出部分
154:接合墊
160:介電膜
161:介電材料層
170:密封層
S101、S103、S105、S107、S201、S202、S203、S205、S207:步驟
為了使下文更容易被理解,在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式,俾以詳細解說本揭露之具體實施例,並用以闡述本揭露之具體實施例之作用原理。此外,為了清楚起見,圖式中的各特徵可能未按照實際的比例繪製,因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。
第1圖是根據本揭露一實施例所繪示的微機電(MEMS)封裝的俯視示意圖。
第2圖是根據本揭露一實施例所繪示的MEMS封裝的剖面示意圖。
第3圖是根據本揭露另一實施例所繪示的MEMS封裝的俯視示意圖。
第4圖是根據本揭露另一實施例所繪示的MEMS封裝的剖面示意圖。
第5圖、第6圖和第7圖是根據本揭露一實施例所繪示的MEMS封裝的製造方法之一些中間階段的剖面示意圖。
第8圖、第9圖和第10圖是根據本揭露另一實施例所繪示的MEMS封裝的製造方法之一些中間階段的剖面示意圖。
本揭露提供了數個不同的實施例,可用於實現本揭露的不同特徵。為簡化說明起見,本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意,而非予以任何限制。舉例而言,下文中針對「第一特徵 形成在第二特徵上或上方」的敘述,其可以是指「第一特徵與第二特徵直接接觸」,也可以是指「第一特徵與第二特徵間另存在有其他特徵」,致使第一特徵與第二特徵並不直接接觸。此外,本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確,而非用以指示不同的實施例及/或配置之間的關聯性。
另外,針對本揭露中所提及的空間相關的敘述詞彙,例如:「在...之下」,「低」,「下」,「上方」,「之上」,「上」,「頂」,「底」和類似詞彙時,為便於敘述,其用法均在於描述圖式中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖式中所顯示的擺向外,這些空間相關詞彙也用來描述微機電封裝在使用中以及操作時的可能擺向。隨著微機電封裝的擺向的不同(旋轉90度或其它方位),用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。
雖然本揭露使用第一、第二、第三等等用詞,以敘述種種元件、部件、區域、層、及/或區塊,但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊,其本身並不意含及代表該元件有任何之前的序數,也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此,在不背離本揭露之具體實施例之範疇下,下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。
本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。應注意的是,說明書中所提供的數量為大約的數量,亦即在沒有特定說明「約」或「實質上」的情況下,仍可隱含「約」或「實質 上」之含義。
本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言,若文中描述第一部件耦接於第二部件,則代表第一部件可直接電氣連接於第二部件,或透過其他裝置或連接手段間接地電氣連接至該第二部件。
雖然下文係藉由具體實施例以描述本揭露的發明,然而本揭露的發明原理亦可應用至其他的實施例。此外,為了不致使本發明之精神晦澀難懂,特定的細節會被予以省略,該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。
本揭露係關於微機電(MEMS)封裝及其製造方法,微機電封裝包含在第一壓力下封裝的第一MEMS元件,以及在第二壓力下封裝的第二MEMS元件,第二壓力不同於第一壓力。在一些實施例中,微機電封裝可包含慣性測量單元(IMU),其可包含加速度計和陀螺儀,以及需要不同壓力的其他MEMS元件。在一些實施例中,第一MEMS元件可以是需要高真空的第一壓力之陀螺儀,第二MEMS元件可以是需要低真空的第二壓力之加速度計。第一鍵合密封環和第二鍵合密封環分別對應第一MEMS元件和第二MEMS元件設置,並且在第二鍵合密封環中設置孔洞,以形成通氣孔(vent hole),藉此達成第二MEMS元件的第二空腔之鍵合後的壓力調節。此外,在鍵合後的壓力調節之製程步驟期間,還可以通過通氣孔在第二MEMS元件上形成抗黏附塗層(anti-stiction coating layer)。因此,簡化了包含不同空腔壓力的各種MEMS元件之微機電封裝的封裝製程,並且微機電封裝的佔位面積比傳統的微機電封裝的佔位面積更小。
第1圖是本揭露一實施例的微機電封裝100的俯視示意圖,微機電封裝100包含彼此分開的各種MEMS元件,例如,第一MEMS元件122位於第一MEMS區100A中,第二MEMS元件124位於第二MEMS區100B中,第一MEMS區100A和第 二MEMS區100B由切割道SL分開。在切割道SL中形成有兩條預切割線151和152,且位於第一MEMS元件122和第二MEMS元件124之間。此外,在切割道SL中設置有多個接合墊(bond pad)154,且位於兩條預切割線151和152之間,另一條預切割線153也形成在切割道SL中。第一MEMS元件122和第二MEMS元件124的操作需要不同的真空度,並且第一MEMS元件122和第二MEMS元件124的MEMS結構不同。第一MEMS元件122和第二MEMS元件124可以包含各種部件特徵,例如支座凸塊(standoff bump)121、溝槽127、檢測質量塊(proof mass)(未繪示)等部件特徵,並且第一MEMS元件122的支座凸塊121、溝槽127和其他部件特徵的佈局不同於第二MEMS元件124的那些部件特徵的佈局。在一些實施例中,第一MEMS元件122例如是需要高真空的陀螺儀,第二MEMS元件124例如是需要低真空或大氣壓的加速度計。此外,第二MEMS元件124可能需要抗黏附塗層,而第一MEMS元件122可能不需要抗黏附塗層,但不限於此。
另外,微機電封裝100包含位於第一MEMS元件122正上方的第一空腔112,以及位於第二MEMS元件124正上方的第二空腔114。第一空腔112具有第一壓力,第二空腔114具有第二壓力,由於第一MEMS元件122和第二MEMS元件124需要不同的空腔壓力,因此第二壓力不同於第一壓力。從俯視圖來看,第一MEMS元件122和第二MEMS元件124均可包含位於其空腔範圍之外或以內的溝槽123。此外,微機電封裝100包含對應第一MEMS元件122設置的第一鍵合密封環125A,以及對應第二MEMS元件124設置的第二鍵合密封環125B。於一些實施例中,孔洞140設置在第二鍵合密封環125B中,以形成通氣孔(vent hole),用於調節第二空腔114內的壓力。孔洞140側向穿過第二鍵合密封環125B(例如沿著Y軸方向)形成,並且連接到第二空腔114。於其他實施例中,在第二鍵合密封環125B中可以設置多個孔洞140,以形成多個通氣孔,用於調節第二空腔114中的壓力,每個孔洞140均側向地穿過第二鍵合密封環125B(例如沿X軸或Y軸方向)形成,且所有孔 洞140均連接到第二空腔114。在一些實施例中,每個孔洞140在X軸或Y軸方向上的寬度可以在約1微米(μm)到約100μm之間,每個孔洞140在Y軸或X軸方向上的長度大致上與第二鍵合密封環125B的寬度相同。
第2圖是本揭露一實施例的微機電封裝100的剖面示意圖,其係沿著第1圖中的剖面線A-A’繪製。為了讓圖式簡潔易懂,將第2圖中的第一MEMS元件122和第二MEMS元件124的剖面細部結構予以簡化,其中溝槽127的數量以及溝槽127之間的部件尺寸並未完全對應於第1圖,那些被簡化的細部結構係屬於所屬技術領域中具有通常知識者可以理解。微機電封裝100包含晶圓130,以及形成在晶圓130上的互連層132。晶圓130可包含多個互補式金屬氧化物半導體(CMOS)或其他元件形成在其中,互連層132包含多個金屬層、多個金屬間介電(inter-metal dielectric,IMD)層以及位於IMD層中用以連接兩個金屬層的多個導通孔(via)。接合墊(bond pad)154設置在互連層132的頂部金屬層上,保護層134也設置在互連層132的頂部金屬層上,且具有多個開口,以分別暴露出接合墊154。此外,微機電封裝100包含第一元件基板120A和第二元件基板120B,第一元件基板120A包含第一MEMS元件122且設置在晶圓130上,第二元件基板120B包含第二MEMS元件124且也設置在晶圓130上,第二元件基板120B和第一元件基板120A側向地隔開。為了讓圖式簡單且容易理解,在第2圖中簡化了第一MEMS元件122和第二MEMS元件124的MEMS結構。另外,第一鍵合密封環125A設置在第一元件基板120A下方,且經由鍵合材料126鍵合至互連層132。第二鍵合密封環125B設置在第二元件基板120B下方,且也經由鍵合材料126鍵合至互連層132。在一些實施例中,第一鍵合密封環125A和第一元件基板120A可以是一體成型結構,並具有相同的組成,例如矽。第二鍵合密封環125B和第二元件基板120B也可以是一體成型結構,並具有相同的組成,例如矽。鍵合材料126用於與互連層132的頂部金屬層產生共晶鍵合(eutectic bonding),例如是鍺(Ge)。
另外,微機電封裝100包含第一支撐基板110A,其經由第一鍵合層116A鍵合到第一元件基板120A,以及第二支撐基板110B,其經由第二鍵合層116B鍵合到第二元件基板120B。第一支撐基板110A包含第一空腔112形成在其中,且第一空腔112設置在第一MEMS元件122正上方。第二支撐基板110B包含第二空腔114形成在其中,且第二空腔114設置在第二MEMS元件124正上方。第一鍵合層116A設置在第一元件基板120A和第一支撐基板110A之間。於一些實施例中,第一鍵合層116A可以進一步延伸到第一空腔112內,以順向地(conformally)設置在第一空腔112的側壁和底面上。第二鍵合層116B設置在第二元件基板120B和第二支撐基板110B之間,第二鍵合層116B也可以延伸到第二空腔114內,以順向地設置在第二空腔114的側壁和底面上。另外,在第一支撐基板110A的頂面上可設置導電層118A,在第二支撐基板110B的頂面上可設置導電層118B,導電層118A可以是電耦接到第一MEMS元件122和/或互連層132的圖案化導電層,導電層118B可以是電耦接到第二MEMS元件124和/或互連層132的圖案化導電層。
在一些實施例中,如第2圖所示,孔洞140沿X軸方向側向穿過第二鍵合密封環125B,並且經由第二MEMS元件124的溝槽連接到第二空腔114。因此,在第二元件基板120B鍵合至晶圓130上的互連層132之後,孔洞140可作為通氣孔,用於調節第二空腔114內的壓力,以達到第二MEMS元件124所需的壓力。於一些實施例中,在Z軸方向上,通氣孔/孔洞140的高度可相同於或稍微小於第二鍵合密封環125B的厚度,通氣孔/孔洞140的高度例如可以在約1μm至約2μm。
在一些實施例中,第一空腔112具有第一壓力P1,而第二空腔114則可通過第二鍵合密封環125B中的通氣孔/孔洞140,來調節第二空腔114內的壓力,使得第二空腔114具有不同於第一壓力P1的第二壓力P2。在將第一元件基板120A鍵合到晶圓130上的互連層132之製程步驟期間,可以控制並決定第一空腔112內的第一壓力P1。在將第二元件基板120B鍵合到晶圓130上的互連層132之 後,則可以通過通氣孔/孔洞140將第二空腔114內的壓力調節到期望的真空度,以得到第二空腔114內的第二壓力P2。此外,在調節第二空腔114內的壓力之製程步驟期間,還可以通過通氣孔/孔140讓抗黏附塗層145順向地形成在第二元件基板120B上,以包裹第二MEMS元件124。在第二空腔114內的第二壓力P2調節到期望的真空度,並且在第二MEMS元件124上形成抗黏附塗層145之後,可以在互連層132上形成介電膜160,其中通氣孔/孔洞140的一部分被介電膜160填充,以重新密封通氣孔/孔洞140。在此實施例中,互連層132的頂面可提供用於沉積介電膜160的台階結構,以重新密封通氣孔/孔洞140。介電膜160可以形成在保護層134上,並且鄰近第一鍵合密封環125A和第二鍵合密封環125B。由於通氣孔/孔洞140的高度很小,例如約1μm至約2μm,因此藉由在互連層132上沉積介電膜160,可以很容易地重新密封通氣孔/孔洞140。另外,於此實施例中,在孔洞140的區域內,鍵合材料126的一部分可形成在第二元件基板120B的背面上,且介電膜160鄰近鍵合材料126的此部分。
第3圖是本揭露另一實施例的微機電封裝100的俯視示意圖,在第3圖的微機電封裝100中,孔洞142設置在第二鍵合密封環125B中,並且沿Z軸方向垂直地穿過第二鍵合密封環125B。從俯視圖來看,孔洞142被第二鍵合密封環125B圍繞,而且孔洞142沒有在Y軸或X軸方向上側向地穿過第二鍵合密封環125B。另外,在此實施例中,鄰近第二鍵合密封環125B的預切割線152具有對應於孔洞142位置的突出部分(平台結構)152P,突出部分152P遠離孔洞142向外突出,藉由突出部分152P可以在通過孔洞142所形成的通氣孔之外側提供台階結構。於一些實施例中,可以在第二鍵合密封環125B中形成多個孔洞142,並且預切割線152具有與這些孔洞142對應的多個突出部分152P。第3圖的微機電封裝100的其他部件特徵之細節可參考前述第1圖的微機電封裝100的相關說明,在此不再重複。
第4圖是本揭露另一實施例的微機電封裝100的剖面示意圖,其係沿 著第3圖中的剖面線B-B’繪製。為了讓圖式簡潔易懂,將第4圖中的第一MEMS元件122和第二MEMS元件124的剖面細部結構予以簡化,其中溝槽127的數量以及溝槽127之間的部件尺寸並未完全對應於第3圖,那些被簡化的細部結構係屬於所屬技術領域中具有通常知識者可以理解。微機電封裝100包含設置在第二鍵合密封環125B中的孔洞142,孔洞142在Z軸方向上垂直地穿過第二鍵合密封環125B,並且進一步延伸以穿過第二元件基板120B。在此實施例中,通過孔洞142藉由蝕刻製程可去除位於第二元件基板120B和第二支撐基板110B之間的第二鍵合層116B的一部分,以在第二鍵合層116B中形成通氣孔140。如第4圖所示,於一些實施例中,通氣孔140在第二元件基板120B和第二支撐基板110B之間沿X軸方向側向延伸。此外,通氣孔140連接至第二空腔114和孔洞142,通過通氣孔140可將第二空腔114內的第二壓力P2調節至所需的真空度,使得第二空腔114內的第二壓力P2與第一空腔112內的第一壓力P1不同。
另外,在此實施例中,如第3圖所示,鄰近第二鍵合密封環125B的預切割線152具有突出部分152P。在切割道SL上進行切割製程之後,如第4圖所示,第二元件基板120B和第二支撐基板110B構成鄰近孔洞142的台階結構150,並且經由孔洞142所形成的通氣孔140位於台階結構150中。此外,在調節第二空腔114內的壓力之製程步驟期間,通過通氣孔140可以讓抗黏附塗層145順向性地設置在第二元件基板120B上,以包裹第二MEMS元件124。當第二空腔114內的第二壓力P2調節至期望的真空度,並且通過通氣孔140在第二MEMS元件124上形成抗黏附塗層145之後,在台階結構150的平台上沉積密封層170,使得通氣孔140的一部分被密封層170填充,以重新密封通氣孔140。此外,在互連層132的保護層134上可形成介電膜160,且介電膜160的位置鄰近第一鍵合密封環125A和第二鍵合密封環125B。於一些實施例中,密封層170和介電膜160可以藉由相同的沉積製程形成,並且具有相同的組成,例如氧化矽。
於一些實施例中,如第4圖所示,第一鍵合層116A設置在第一元件基板120A和第一支撐基板110A之間,並且沒有延伸到第一空腔112的側壁和底面上。第二鍵合層116B設置在第二元件基板120B和第二支撐基板110B之間,並且沒有延伸到第二空腔114的側壁和底面上,第二鍵合層116B對應於孔洞142的部分可被去除,以形成通氣孔140。於一些實施例中,在Z軸方向上,通氣孔140的高度可以相同於或稍微小於第二鍵合層116B的厚度,例如,通氣孔140的高度可以為約1000埃(Å)至約2000Å。於一些實施例中,通氣孔140在Y軸方向上的寬度可以在約1μm至約100μm的範圍內,通氣孔140在X軸方向上的長度可以與第二鍵合層116B的寬度相同。第4圖的微機電封裝100的其他部件特徵的細節可參考前述第2圖的微機電封裝100的相關說明,在此不再重複。
第5圖、第6圖和第7圖是根據本揭露一實施例所繪示的微機電封裝的製造方法之一些中間階段的剖面示意圖,參閱第5圖,於步驟S101,首先提供支撐晶圓(handle wafer)110,例如矽晶圓,並且在支撐晶圓110的表面110F上進行蝕刻製程,以形成第一空腔112和第二空腔114。然後,在支撐晶圓110上以及第一空腔112和第二空腔114內,順向地沉積鍵合層116,以包裹支撐晶圓110。鍵合層116的組成例如是二氧化矽,可以藉由熱氧化或沉積製程來形成鍵合層116。另外,提供元件晶圓(device wafer)120,例如矽晶圓,並將元件晶圓120鍵合至支撐晶圓110的表面110F上,以覆蓋第一空腔112和第二空腔114。之後,藉由光微影和蝕刻製程將元件晶圓120圖案化,以形成彼此側向隔開的第一MEMS元件122和第二MEMS元件124。如第5圖所示,元件晶圓120包含具有第一MEMS元件122的第一元件基板120A,具有第二MEMS元件124的第二元件基板120B,以及位於第一元件基板120A和第二元件基板120B之間的元件晶圓120的一部分120P。預切割線151形成在元件晶圓120中,且位於第一元件基板120A和元件晶圓120的一部分120P之間,另一預切割線152形成在元件晶圓120中,且位於第二元件基板120B 和元件晶圓120的一部分120P之間,並且這兩條預切割線151和152形成在第一MEMS元件122和第二MEMS元件124之間。可以藉由相同的蝕刻製程,例如深反應離子蝕刻(deep reactive-ion etching,DRIE)製程,同時形成預切割線151和152,以及第一MEMS元件122和第二MEMS元件124兩者的溝槽。
此外,形成第一鍵合密封環125A和第二鍵合密封環125B,分別對應於第一MEMS元件122和第二MEMS元件124,其中,第一鍵合密封環125A和第一元件基板120A可以是由元件晶圓120形成的一體成型結構,第二鍵合密封環125B和第二元件基板120B也可以是由元件晶圓120形成的一體成型結構。藉由將元件晶圓120圖案化,可以形成第一鍵合密封環125A和第二鍵合密封環125B。於此實施例中,可藉由蝕刻製程在第二鍵合密封環125B中形成如第1圖所示的孔洞140,孔洞140側向地穿過第二鍵合密封環125B。之後,在第一鍵合密封環125A和第二鍵合密封環125B上形成鍵合材料126,例如鍺(Ge),其中在孔洞140的區域內,鍵合材料126係形成在第二元件基板120B上。
仍參閱第5圖,於步驟S103,將鍵合後的支撐晶圓110和元件晶圓120上下顛倒,其中第一空腔112位於第一MEMS元件122正上方,第二空腔114位於第二MEMS元件124正上方。之後,提供晶圓130,例如為其上形成有互連層132的CMOS晶圓。然後,在第一壓力P1下,通過鍵合材料126將元件晶圓120鍵合至晶圓130上的互連層132。於步驟S103,第一空腔112和第二空腔114均具有第一壓力P1。此外,在支撐晶圓110的另一表面110K上進行研磨或蝕刻製程,以減薄支撐晶圓110。然後,在減薄的支撐晶圓110之頂面110T上沉積導電層118,例如鋁(A1)層。
接著,參閱第6圖,於步驟S105,經由切割製程去除在切割道SL上,位於兩條預切割線151和152之間的支撐晶圓110的一部分和元件晶圓120的一部分120P,使得孔洞140暴露於環境壓力下,並且在切割道SL上的接合墊154也可藉 由切割製程暴露出來。於步驟S105,在第一MEMS元件122正上方的第一空腔112仍保持步驟S103的第一壓力P1。另外,在第二鍵合密封環125B中的孔洞140則暴露出來並作為通氣孔,以調節第二空腔114內的壓力,使得第二空腔114內的壓力可以被調節成不同於第一壓力P1的第二壓力P2。此外,於一些實施例中,在調節第二空腔114內的壓力之製程步驟期間,可以通過通氣孔/孔洞140,讓抗黏附塗層145順向地沉積在第二元件基板120B上,以包裹第二MEMS元件124。於一些實施例中,抗黏附塗層145可以是經由氣相沉積製程形成的自組裝單層(self-assembled monolayer,SAM)塗層。抗黏附塗層145的組成可以是有機材料,例如1H,1H,2H,2H-全氟癸基三氯矽烷(perfluorodecyltrichlorosilane,FDTS)、十八烷基三氯矽烷(octadecyltrichlorosilane,OTS)或二氯二甲基矽烷(dichlorodimethylsilane,DDMS),但不限於此。
之後,參閱第7圖,於步驟S107,通過毯覆式沉積製程,例如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)或原子層沉積(atomic layer deposition,ALD)製程,在互連層132上沉積介電材料層161,以在第二壓力P2下重新密封通氣孔/孔洞140。此外,介電材料層161也會沉積在導電層118A和118B上,介電材料層161的組成例如是氧化矽。之後,經由蝕刻製程去除位於導電層118A和118B上的介電材料層161的那些部分,以暴露出導電層118A和118B。另外,在互連層132上的介電材料層161的另一部分也可經由此蝕刻製程被去除,以形成介電膜160,並且暴露出位於切割道SL的接合墊154。此外,通氣孔/孔洞140的一部分可被介電膜160填充,以完成第2圖的微機電封裝100。
第8圖、第9圖和第10圖是根據本揭露另一實施例所繪示的微機電封裝100的製造方法之一些中間階段的剖面示意圖。參閱第8圖,於步驟S201,首先提供支撐晶圓110,並且在支撐晶圓110中形成第一空腔112和第二空腔114。然 後,在支撐晶圓110上以及第一空腔112和第二空腔114內順向地沉積鍵合層116,以包裹支撐晶圓110。之後,提供元件晶圓120,並且將元件晶圓120鍵合至支撐晶圓110,以覆蓋第一空腔112和第二空腔114。如第8圖所示,元件晶圓120包含具有第一MEMS元件122的第一元件基板120A,具有第二MEMS元件122的第二元件基板120B,對應於第一MEMS元件122的第一鍵合密封環125A,對應於第二MEMS元件124的第二鍵合密封環125B,以及位於兩條預切割線151和152之間的元件晶圓120的一部分120P。另外,在第一鍵合密封環125A和第二鍵合密封環125B上形成鍵合材料126。
在此實施例中,於步驟S201,形成如第3圖所示的孔洞142,其垂直地穿過鍵合材料126和第二鍵合密封環125B,並且進一步延伸以垂直地穿過第二元件基板120B,藉此暴露出鍵合層116的一部分。另外,可以藉由相同的蝕刻製程,例如深反應離子蝕刻(DRIE)製程,以同時形成預切割線151和152、第一MEMS元件122和第二MEMS元件124兩者的溝槽以及孔洞142。步驟S201的其他細節可參考前述第5圖中步驟S101的說明,在此不再重複。
仍參閱第8圖,於步驟S202,藉由使用蒸氣氫氟酸(vapor hydrofluoric acid,VHF)的蝕刻製程,經由第一MEMS元件122和第二MEMS元件124兩者的溝槽以及預切割線151和152,以去除在第一空腔112和第二空腔114內以及位於元件晶圓120和支撐晶圓110之間的鍵合層116的一些部分。此外,位於第二元件基板120B和支撐晶圓110之間的鍵合層116的一部分也可藉由使用VHF的此蝕刻製程,經由孔洞142被去除,以形成通氣孔140,通氣孔140連接到第二空腔114和孔洞142。
接著,參閱第9圖,於步驟S203,將鍵合後的支撐晶圓110和元件晶圓120上下翻轉,其中第一空腔112位於第一MEMS元件122正上方,第二空腔114位於第二MEMS元件124正上方。然後,提供晶圓130,其上形成有互連層132, 在第一壓力P1下,通過鍵合材料126將元件晶圓120鍵合至晶圓130上的互連層132。之後,在第二鍵合層116B中形成通氣孔140,於後續製程中,通氣孔140可用來調節第二空腔114內的壓力。步驟S203的其他細節可參考前述第5圖中步驟S103的說明,在此不再重複。
然後,參閱第10圖,於步驟S205,經由切割製程去除在切割道SL上位於兩條預切割線151和152之間的支撐晶圓110的一部分和元件晶圓120的一部分120P,讓通氣孔140暴露於環境壓力下,並且在第二鍵合密封環125B和第二元件基板120B兩者中的孔洞142以及第二空腔114也暴露在環境壓力下。此外,於步驟S205,在第一MEMS元件122正上方的第一空腔112仍維持在步驟S203的第一壓力P1。於此實施例中,通氣孔140可用於調整第二空腔114內的壓力至所需的真空度,使得第二空腔114具有第二壓力P2,其不同於第一空腔112內的第一壓力P1。另外,在一些實施例中,於步驟S205進行期間,通過通氣孔140可讓抗黏附塗層145順向地沉積在第二元件基板120B上,以包裹第二MEMS元件124。步驟S205的其他細節可參考前述第6圖中的步驟S105的說明,在此不再重複。
另外,於此實施例中,如第3圖所示,由於預切線152具有對應於孔洞142位置的突出部分152P,在步驟S205的切割製程之後,第二支撐基板110B和第二元件基板120B可構成如第10圖之剖面示意圖所示的台階結構150,並且通氣孔140位於台階結構150中。
接著,仍參考第10圖,於步驟S207,在台階結構150的平台上沉積介電材料層161,以在第二壓力P2下重新密封通氣孔140。此外,介電材料層161也可沉積在互連層132上,且位於第一鍵合密封環125A和第二鍵合密封環125B周圍,同時,介電材料層161還可沉積在導電層118A和118B上。於一些實施例中,可以經由毯覆式沉積製程,例如CVD、PVD或ALD製程形成介電材料層161,介電材料層161的組成例如為氧化矽。然後,可以經由蝕刻製程去除位於導電層 118A和118B上的介電材料層161的一部分,以暴露出導電層118A和118B。此外,在互連層132上的介電材料層161的另一部分也可通過此蝕刻製程被去除,以形成介電膜160,並且暴露出在切割道SL的接合墊154。另外,還可通過此蝕刻製程去除在台階結構150的平台上的介電材料層161的一部分,以形成密封層170,且密封層170填充通氣孔140,以完成第4圖的微機電封裝100。
根據本揭露的實施例,微機電封裝包含在不同壓力下封裝的各種MEMS元件。於一些實施例中,MEMS封裝可包含慣性測量單元(IMU),且慣性測量單元可包含例如為陀螺儀的第一MEMS元件,以及例如為加速度計的第二MEMS元件,第一MEMS元件和第二MEMS元件需要不同的真空度和不同的抗黏附要求,並且整合在同一個晶片上。於一實施例中,可設置一個或多個通氣孔側向穿過第二鍵合密封環,並且通氣孔連接到第二空腔,以調節第二空腔內的壓力,這些通氣孔的高度大致上相同於第二鍵合密封環的厚度。於另一實施例中,可以在第二元件基板和第二支撐基板之間的第二鍵合層中形成一個或多個通氣孔,並且通氣孔連接到第二空腔體,以調節第二空腔內的壓力,這些通氣孔的高度大致上相同於第二鍵合層的厚度。根據本揭露的實施例,在元件晶圓鍵合至支撐晶圓和CMOS晶圓之後,可以通過通氣孔調節第二空腔內的第二壓力,使得第二壓力不同於第一空腔內的第一壓力。
另外,在調節第二空腔內的壓力之製程步驟期間,還可以通過通氣孔在第二MEMS元件上形成抗黏附塗層。此外,微機電封裝在通氣孔外側還可包含平台結構,藉由在平台結構上沉積介電膜,可以很容易地重新密封高度較小的通氣孔,進而改善密封通氣孔的可靠度。因此,本揭露的微機電封裝能夠在鍵合後調節不同空腔內的壓力,並且在鍵合後於不同MEMS元件上形成抗黏附塗層,使得包含不同空腔壓力的各種MEMS元件之微機電封裝的封裝製程簡化,並且還可以縮減微機電封裝的佔位面積。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:微機電封裝
100A:第一MEMS區
100B:第二MEMS區
SL:切割道
110A:第一支撐基板
110B:第二支撐基板
112:第一空腔
114:第二空腔
116A:第一鍵合層
116B:第二鍵合層
118A、118B:導電層
120A:第一元件基板
120B:第二元件基板
122:第一MEMS元件
124:第二MEMS元件
125A:第一鍵合密封環
125B:第二鍵合密封環
126:鍵合材料
127:溝槽
130:晶圓
132:互連層
134:保護層
140:通氣孔/孔洞
145:抗黏附塗層
154:接合墊
160:介電膜

Claims (20)

  1. 一種微機電封裝,包括:一晶圓;一互連層,設置在該晶圓上;一第一元件基板,包括一第一微機電元件,且設置在該晶圓上;一第二元件基板,包括一第二微機電元件,與第一元件基板側向隔開,且設置在該晶圓上;一第一鍵合密封環,設置在該第一元件基板下方,且鍵合至該互連層;一第二鍵合密封環,設置在該第二元件基板下方,且鍵合至該互連層;一第一支撐基板,包括一第一空腔,且鍵合至該第一元件基板;一第二支撐基板,包括一第二空腔,且鍵合至該第二元件基板;一孔洞,設置在該第二鍵合密封環中;以及一介電膜,設置在該互連層上,且鄰近該第一鍵合密封環和該第二鍵合密封環,其中該第一空腔具有一第一壓力,該第二空腔具有一第二壓力,該第二壓力和該第一壓力不同。
  2. 如請求項1所述之微機電封裝,其中該孔洞側向穿過該第二鍵合密封環,且連接到該第二空腔,以作為一通氣孔,且該通氣孔的一部分被該介電膜填充。
  3. 如請求項2所述之微機電封裝,其中該通氣孔的高度與該第二鍵合密封環的厚度相同,且該通氣孔的寬度在1微米至100微米之間。
  4. 如請求項1所述之微機電封裝,其中該第一微機電元件包括陀螺儀,該第二微機電元件包括加速度計,且該第二壓力大於該第一壓力。
  5. 如請求項1所述之微機電封裝,還包括一抗黏附塗層,順向地設置在該第二元件基板上。
  6. 如請求項1所述之微機電封裝,還包括一第一鍵合層,設置在該第一元件基板和該第一支撐基板之間,以及一第二鍵合層,設置在該第二元件基板和該第二支撐基板之間。
  7. 如請求項6所述之微機電封裝,其中該孔洞垂直地穿過該第二鍵合密封環,且延伸至穿過該第二元件基板。
  8. 如請求項7所述之微機電封裝,還包括一通氣孔設置在該第二鍵合層中,該通氣孔在該第二元件基板和該第二支撐基板之間側向延伸,且該通氣孔連接到該第二空腔和該孔洞。
  9. 如請求項8所述之微機電封裝,其中該第二元件基板和該第二支撐基板構成一台階結構,且該通氣孔位於該台階結構中。
  10. 如請求項9所述之微機電封裝,還包括一密封層填充該通氣孔的一部分,且該密封層在該台階結構上。
  11. 一種微機電封裝的製造方法,包括: 提供一支撐晶圓,包括在該支撐晶圓中形成一第一空腔和一第二空腔;提供一元件晶圓,包括:在該元件晶圓中形成彼此側向隔開的一第一微機電元件和一第二微機電元件;形成一第一鍵合密封環和一第二鍵合密封環,分別對應於該第一微機電元件和該第二微機電元件;在該第二鍵合密封環中形成一孔洞;以及在該元件晶圓中形成兩條預切割線,且位於該第一微機電元件和該第二微機電元件之間;將該支撐晶圓鍵合至該元件晶圓,其中該第一空腔位於該第一微機電元件正上方,且該第二空腔位於該第二微機電元件正上方;提供一晶圓,包括在該晶圓上形成一互連層;在一第一壓力下,將該元件晶圓鍵合至該晶圓上的該互連層;去除位於該兩條預切割線之間的該支撐晶圓的一部分和該元件晶圓的一部分,以讓該第二鍵合密封環中的該孔洞暴露在一環境壓力下;以及在該互連層上形成一介電膜。
  12. 如請求項11所述之微機電封裝的製造方法,其中該孔洞側向穿過該第二鍵合密封環,且連接到該第二空腔,以作為一通氣孔,該通氣孔在一第二壓力下被該介電膜重新密封,該第二壓力和該第一壓力不同。
  13. 如請求項12所述之微機電封裝的製造方法,還包括通過該通氣孔,在該第二微機電元件上順向地沉積一抗黏附塗層。
  14. 如請求項11所述之微機電封裝的製造方法,其中形成該介電膜包括:在該互連層上沉積一介電材料層,且該介電材料層位於該第一鍵合密封環和該第二鍵合密封環周圍;以及去除在該互連層上的該介電材料層的一部分,以暴露出一接合墊。
  15. 如請求項11所述之微機電封裝的製造方法,還包括在該支撐晶圓和該元件晶圓之間形成一鍵合層。
  16. 如請求項15所述之微機電封裝的製造方法,其中該孔洞垂直地穿過該第二鍵合密封環,且進一步延伸以穿過該元件晶圓。
  17. 如請求項16所述之微機電封裝的製造方法,在將該元件晶圓鍵合至該晶圓上的該互連層之前,還包括通過該孔洞,去除位於該支撐晶圓和該元件晶圓之間的該鍵合層的一部分,以形成一通氣孔,且該通氣孔連接到該第二空腔和該孔洞。
  18. 如請求項17所述之微機電封裝的製造方法,其中以俯視觀看,該兩條預切割線其中之一具有一突出部分,對應於該第二鍵合密封環中的該孔洞,在去除位於該兩條預切割線之間的該支撐晶圓的該部分和該元件晶圓的該部分之後,形成包括該第一微機電元件的一第一元件基板、包括該第二微機電元件的一第二元件基板、位於該第一微機電元件正上方的一第一支撐基板以及位於該第二微機電元件正上方的一第二支撐基板,且該第二支撐基板和該第二元件基板構成一台階結構,該通氣孔位於該台階結構中。
  19. 如請求項18所述之微機電封裝的製造方法,其中形成該介電膜包括:在該互連層上沉積一介電材料層,位於該第一鍵合密封環和該第二鍵合密封環周圍,且該介電材料層還沉積在該台階結構上,以在不同於該第一壓力的一第二壓力下密封該通氣孔;去除在該互連層上的該介電材料層的一部分,以暴露出一接合墊;以及去除在該台階結構上的該介電材料層的另一部分,以形成一密封層,填充該通氣孔的一部分。
  20. 如請求項17所述之微機電封裝的製造方法,還包括通過該通氣孔在該第二微機電元件上順向地沉積一抗黏附塗層。
TW112133199A 2023-09-01 2023-09-01 微機電封裝及其製造方法 TWI850094B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112133199A TWI850094B (zh) 2023-09-01 2023-09-01 微機電封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112133199A TWI850094B (zh) 2023-09-01 2023-09-01 微機電封裝及其製造方法

Publications (2)

Publication Number Publication Date
TWI850094B true TWI850094B (zh) 2024-07-21
TW202512408A TW202512408A (zh) 2025-03-16

Family

ID=92929687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112133199A TWI850094B (zh) 2023-09-01 2023-09-01 微機電封裝及其製造方法

Country Status (1)

Country Link
TW (1) TWI850094B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201131710A (en) * 2010-02-26 2011-09-16 Xintec Inc Chip package and fabrication method thereof
US20190245515A1 (en) * 2018-02-05 2019-08-08 Zhuhai Crystal Resonance Technologies Co., Ltd. Single crystal piezoelectric rf resonators and filters with improved cavity definition
TW202314964A (zh) * 2021-09-09 2023-04-01 美商英特爾股份有限公司 具有背側晶粒到封裝互連的微電子組件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201131710A (en) * 2010-02-26 2011-09-16 Xintec Inc Chip package and fabrication method thereof
US20190245515A1 (en) * 2018-02-05 2019-08-08 Zhuhai Crystal Resonance Technologies Co., Ltd. Single crystal piezoelectric rf resonators and filters with improved cavity definition
TW202314964A (zh) * 2021-09-09 2023-04-01 美商英特爾股份有限公司 具有背側晶粒到封裝互連的微電子組件

Also Published As

Publication number Publication date
TW202512408A (zh) 2025-03-16

Similar Documents

Publication Publication Date Title
EP2860532B1 (en) Mems sensor device with multi-stimulus sensing and method of fabrication
TWI675444B (zh) 微機電系統裝置與微機電系統的封裝方法
US8432005B2 (en) Method and structure of monolithetically integrated inertial sensor using IC foundry-compatible processes
CN107032290B (zh) 半导体器件及其形成方法
CN106145024B (zh) 运动微机电系统(mems)封装件
US9452924B2 (en) MEMS devices and fabrication methods thereof
TWI511190B (zh) 製造及封裝微電機系統之晶圓級結構及方法
TWI548585B (zh) 微機電裝置、被封裝之微機電裝置及其製造方法
CN105874312B (zh) 在单芯片上的惯性和压力传感器
TWI424546B (zh) 半導體裝置及其製造方法
US20080290494A1 (en) Backside release and/or encapsulation of microelectromechanical structures and method of manufacturing same
US20120142136A1 (en) Wafer level packaging process for mems devices
KR101048085B1 (ko) 기능성 소자 패키지 및 그 제조 방법
TW201601325A (zh) 壓力感測器以及其製造方法
KR100620810B1 (ko) Mems 소자 패키지 및 그 제조방법
US20190084826A1 (en) A through silicon interposer wafer and method of manufacturing the same
TWI850094B (zh) 微機電封裝及其製造方法
TWI693191B (zh) 用於微機電系統裝置的基底結構和製造半導體結構的方法
CN114455537B (zh) Mems器件及其制备方法
US12017909B2 (en) Fabrication method for a MEMS device
US20250011165A1 (en) Micro-electro-mechanical system package and fabrication method thereof
TWI542019B (zh) 壓力感測器以及其製造方法
TWI876889B (zh) 微機電封裝及其製造方法
CN119568984A (zh) 微机电封装及其制造方法
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices