TWI845115B - 半導體結構及其製造方法 - Google Patents

Abstract

一種半導體結構，包括第一元件結構、第二元件結構、第一基底穿孔結構與第二基底穿孔結構。第一元件結構包括第一基底、第一介電結構、第一著陸墊與第一頂蓋層。第二元件結構設置在第一元件結構上。第二元件結構包括第二基底、第二介電結構、終止層與第二著陸墊。終止層的厚度大於第一頂蓋層的厚度。第一基底穿孔結構設置在第二基底、第二介電結構與第一介電結構中。第一基底穿孔結構穿過第一頂蓋層，且電性連接至第一著陸墊。第二基底穿孔結構設置在第二基底與第二介電結構中。第二基底穿孔結構穿過終止層，且電性連接至第二著陸墊。

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種具有基底穿孔(through-substrate via，TSV)結構的半導體結構及其製造方法。

在一些半導體製程中，會先將兩個基底上的介電結構行接合，再形成多個基底穿孔結構。每個基底穿孔結構電性連接至所對應的著陸墊(landing pad)。多個基底穿孔結構的形成方法可包括以下步驟。首先，形成用以容納多個基底穿孔結構的多個開口，其中每個開口暴露出所對應的著陸墊。接著，在每個開口中形成所對應的基底穿孔結構。在用以形成多個開口的乾式蝕刻製程中，由於位在不同基底上的多個著陸墊位在不同的高度，所以先暴露出的著陸墊暴露在電漿下的時間較長。

然而，由於先暴露出的著陸墊暴露在電漿下的時間較長，因此容易在先暴露出的著陸墊上積聚危險電壓(build-up dangerous voltage)而導致天線效應(antenna effect)，進而對半導體元件造成損害，且降低產品的良率與可靠度。

本發明提供一種半導體結構及其製造方法，其可有效地防止或降低天線效應，進而提升產品的良率與可靠度。

本發明提出一種半導體結構，包括第一元件結構、第二元件結構、第一基底穿孔結構與第二基底穿孔結構。第一元件結構包括第一基底、第一介電結構、第一著陸墊與第一頂蓋層。第一介電結構設置在第一基底上。第一著陸墊設置在第一介電結構中。第一頂蓋層設置在第一介電結構中與第一著陸墊上。第二元件結構設置在第一元件結構上。第二元件結構包括第二基底、第二介電結構、終止層與第二著陸墊。第二介電結構設置在第二基底上。終止層設置在第二介電結構中。終止層的厚度大於第一頂蓋層的厚度。第二著陸墊設置在第二介電結構中與終止層上。第一基底穿孔結構設置在第二基底、第二介電結構與第一介電結構中。第一基底穿孔結構穿過第一頂蓋層，且電性連接至第一著陸墊。第二基底穿孔結構設置在第二基底與第二介電結構中。第二基底穿孔結構穿過終止層，且電性連接至第二著陸墊。

依照本發明的一實施例所述，在上述半導體結構中，終止層的厚度可為第一頂蓋層的厚度的2倍至5倍。

依照本發明的一實施例所述，在上述半導體結構中，第二介電結構可接合於第一介電結構。

依照本發明的一實施例所述，在上述半導體結構中，第一著陸墊可位在第一頂蓋層與第一基底之間。終止層可位在第二著陸墊與第二基底之間。

依照本發明的一實施例所述，在上述半導體結構中，第一基底穿孔結構可具有突出部。突出部可朝向第一頂蓋層突出。

依照本發明的一實施例所述，在上述半導體結構中，第二基底穿孔結構可具有突出部。突出部可朝向終止層突出。

依照本發明的一實施例所述，在上述半導體結構中，第二元件結構更可包括第二頂蓋層。第二頂蓋層設置在第二介電結構中與第二著陸墊上。

依照本發明的一實施例所述，在上述半導體結構中，第二著陸墊可位在第二頂蓋層與第二基底之間。

依照本發明的一實施例所述，在上述半導體結構中，終止層的厚度可大於第二頂蓋層的厚度。

依照本發明的一實施例所述，在上述半導體結構中，終止層的厚度可為第二頂蓋層的厚度的2倍至5倍。

依照本發明的一實施例所述，在上述半導體結構中，第一基底穿孔結構可具有突出部。突出部可朝向第二頂蓋層突出。

依照本發明的一實施例所述，在上述半導體結構中，更可包括襯介電層。襯介電層位在第一基底穿孔結構與第二基底之間、第一基底穿孔結構與第二介電結構之間、第一基底穿孔結構與第一介電結構之間、第一基底穿孔結構與第一頂蓋層之間、第二基底穿孔結構與第二基底之間、第二基底穿孔結構與第二介電結構之間以及第二基底穿孔結構與終止層之間。

本發明提出一種半導體結構的製造方法，包括以下步驟。提供第一元件結構。第一元件結構包括第一基底、第一介電結構、第一著陸墊與頂蓋層。第一介電結構設置在第一基底上。第一著陸墊設置在第一介電結構中。頂蓋層設置在第一介電結構中與第一著陸墊上。在第一元件結構上提供第二元件結構。第二元件結構包括第二基底、第二介電結構、終止層與第二著陸墊。第二介電結構設置在第二基底上。終止層設置在第二介電結構中。終止層的厚度大於頂蓋層的厚度。第二著陸墊設置在第二介電結構中與終止層上。形成第一基底穿孔結構。第一基底穿孔結構設置在第二基底、第二介電結構與第一介電結構中。第一基底穿孔結構穿過頂蓋層，且電性連接至第一著陸墊。形成第二基底穿孔結構。第二基底穿孔結構設置在第二基底與第二介電結構中。第二基底穿孔結構穿過終止層，且電性連接至第二著陸墊。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，在第一元件結構上提供第二元件結構的方法包括將第二介電結構接合於第一介電結構。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，第一基底穿孔結構與第二基底穿孔結構的形成方法可包括以下步驟。在第二基底、第二介電結構與第一介電結構中形成暴露出頂蓋層的第一開口，且在第二基底與第二介電結構中形成暴露出終止層的第二開口。移除部分頂蓋層，而使得第一開口暴露出第一著陸墊，且移除部分終止層，而使得第二開口暴露出第二著陸墊。在第一開口中形成第一基底穿孔結構，且在第二開口中形成第二基底穿孔結構。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，第一開口與第二開口的形成方法可包括以下步驟。在第二基底上形成圖案化光阻層。利用圖案化光阻層作為罩幕，對第二基底、第二介電結構與第一介電結構進行乾式蝕刻製程，而形成暴露出頂蓋層的第一開口，且利用圖案化光阻層作為罩幕，對第二基底與第二介電結構進行乾式蝕刻製程，而形成暴露出終止層的第二開口。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，部分頂蓋層與部分終止層的移除方法可包括對第一開口所暴露出的部分頂蓋層與第二開口所暴露出的部分終止層進行濕式蝕刻製程。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，在進行濕式蝕刻製程之後，第一開口所暴露出的頂蓋層可具有第一凹陷，且第二開口所暴露出的終止層可具有第二凹陷。第一基底穿孔結構可具有朝向第一凹陷突出的第一突出部，且第二基底穿孔結構可具有朝向第二凹陷突出的第二突出部。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，部分頂蓋層與部分終止層的移除方法可包括對第一開口所暴露出的部分頂蓋層與第二開口所暴露出的部分終止層進行乾式蝕刻製程。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，更可包括以下步驟。在形成第一基底穿孔結構與第二基底穿孔結構之前，在第一開口的側壁與第二開口的側壁上形成襯介電層。

基於上述，在本發明所提出的半導體結構及其製造方法中，第一基底穿孔結構設置在第二基底、第二介電結構與第一介電結構中。第一基底穿孔結構穿過頂蓋層，且電性連接至第一著陸墊。第二基底穿孔結構設置在第二基底與第二介電結構中。第二基底穿孔結構穿過終止層，且電性連接至第二著陸墊。此外，終止層的厚度大於頂蓋層的厚度。因此，在形成用以容納第一基底穿孔結構與第二基底穿孔結構的多個開口的過程中，可有效地防止或降低天線效應。如此一來，可防止天線效應對半導體結構中的半導體元件造成損害，進而提升產品的良率與可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1A至圖1L為根據本發明的一些實施例的半導體結構的製造流程剖面圖。此外，在圖1L中，繪示出區域A、區域B與區域C的放大圖。

請參照圖1A，提供元件結構DS1。元件結構DS1包括基底100、介電結構102、著陸墊104與頂蓋層106。在一些實施例中，基底100可為半導體基底，如矽基底。此外，在圖中雖未示出，但在基底100中或基底100上可具有所需的構件(如，摻雜區及/或電晶體等)，於此省略其說明。

介電結構102設置在基底100上。在一些實施例中，介電結構102可為多層結構。在本實施例中，介電結構102可包括介電層108、介電層110與保護層112。在一些實施例中，介電層108可為多層結構。在一些實施例中，介電層108的材料例如是氧化矽、低介電常數(low dielectric constant，low-k)材料或其組合。此外，在圖中雖未示出，但在介電層108中可具有所需的構件(如，半導體元件及/或內連線結構)，於此省略其說明。在一些實施例中，上述半導體元件可包括主動元件、被動元件或其組合。介電層110設置在介電層108上。在一些實施例中，介電層110的材料例如是氧化矽或低介電常數材料。保護層112設置在介電層110上。在一些實施例中，保護層112的材料例如是氧化矽等介電材料。

著陸墊104設置在介電結構102中。著陸墊104可為單層結構或多層結構。在一些實施例中，著陸墊104的材料例如是銅、鉭、氮化鉭、鋁、鈦、氮化鈦或其組合。

頂蓋層106設置在介電結構102中與著陸墊104上。頂蓋層106可具有厚度T1。在一些實施例中，頂蓋層106可位在介電層108與介電層110之間。在一些實施例中，頂蓋層106的材料例如是氮化物(如，氮碳化矽(SiCN)或氮化矽)。

請參照圖1B，可提供基底200。在一些實施例中，基底200可為半導體基底，如矽基底。此外，在圖中雖未示出，但在基底200中或基底200上可具有所需的構件(如，摻雜區及/或電晶體等)，於此省略其說明。

接著，可在基底200上形成介電層202。在一些實施例中，介電層202可為多層結構。在一些實施例中，介電層202的材料例如是氧化矽、低介電常數材料或其組合。此外，在圖中雖未示出，但在介電層202中可具有所需的構件(如，半導體元件及/或內連線結構)，於此省略其說明。在一些實施例中，上述半導體元件可包括主動元件、被動元件或其組合。在一些實施例中，可藉由前段製程(front end of line (FEOL) process)與後段製程(back end of line (BEOL) process)來形成介電層202。

然後，可在介電層202上形成終止材料層204。在一些實施例中，終止材料層204的材料例如是氮化物(如，氮碳化矽或氮化矽)。在一些實施例中，終止材料層204的形成方法例如是化學氣相沉積法。

接下來，可在終止材料層204上形成圖案化光阻層206。在一些實施例中，可藉由微影製程來形成圖案化光阻層206。

請參照圖1C，可利用圖案化光阻層206作為罩幕，對終止材料層204進行圖案化，而形成終止層204a。在一些實施例中，可利用圖案化光阻層206作為罩幕，移除部分終止材料層204，而對終止材料層204進行圖案化，且形成終止層204a。在一些實施例中，部分終止材料層204的移除方法例如是乾式蝕刻法。

終止層204a可設置在介電層202上。終止層204a的厚度T2大於頂蓋層106的厚度T1。在一些實施例中，終止層204a的厚度T2可為頂蓋層106的厚度T1的2倍至5倍。在一些實施例中，終止層204a的材料例如是氮化物(如，氮碳化矽或氮化矽)。

請參照圖1D，可移除圖案化光阻層206。在一些實施例中，圖案化光阻層206的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。

接著，可在介電層202與終止層204a上形成介電層208。介電層208的材料例如是氧化矽或低介電常數材料。在一些實施例中，介電層208的形成方法例如是化學氣相沉積法。

請參照圖1E與圖1F，可在介電層208中與終止層204a上形成著陸墊210a。著陸墊210a可為單層結構或多層結構。在一些實施例中，著陸墊210a的材料例如是銅、鉭、氮化鉭或其組合。此外，可在介電層208與介電層202中形成導電層210b。導電層210b可為單層結構或多層結構。在一些實施例中，導電層210b的材料例如是銅、鉭、氮化鉭或其組合。

在一些實施例中，著陸墊210a與導電層210b可藉由金屬鑲嵌製程來形成。舉例來說，著陸墊210a與導電層210b的形成方法可包括以下步驟。首先，請參照圖1E，可在介電層208中形成開口OP1，且可在介電層208與介電層202中形成開口OP2。開口OP1可暴露出終止層204a。在一些實施例中，在用以形成開口OP1的蝕刻製程(如，乾式蝕刻製程)中，終止層204a可用以作為蝕刻終止層。在一些實施例中，開口OP1可為單鑲嵌開口，且開口OP2可為雙鑲嵌開口。接著，請參照圖1F，可在開口OP1形成著陸墊210a，且可在開口OP2中形成導電層210b。

請參照圖1G，可在介電層208、著陸墊210a與導電層210b上形成頂蓋層212。在一些實施例中，終止層204a的厚度T2可大於頂蓋層212的厚度T3。在一些實施例中，終止層204a的厚度T2可為頂蓋層212的厚度T3的2倍至5倍。在一些實施例中，頂蓋層212的材料例如是氮化物(如，氮碳化矽或氮化矽)。在一些實施例中，頂蓋層212的形成方法例如是化學氣相沉積法。

接著，可在頂蓋層212上形成介電層214。在一些實施例中，介電層214的材料例如是氧化矽或低介電常數材料。在一些實施例中，介電層214的形成方法例如是化學氣相沉積法。

然後，可在介電層214上形成保護層216。保護層216的材料例如是氧化矽等介電材料。在一些實施例中，保護層216的形成方法例如是化學氣相沉積法。

在一些實施例中，藉由上述方法可形成元件結構DS2。元件結構DS2包括基底200、介電結構218、終止層204a與著陸墊210a。介電結構218設置在基底200上。在一些實施例中，介電結構218可為多層結構。在一些實施例中，介電結構218可包括介電層202、介電層208、介電層214與保護層216。介電層202設置在基底200上。介電層208設置在介電層202上。介電層214設置在介電層208上。保護層216設置在介電層214上。終止層204a設置在介電結構218中。著陸墊210a設置在介電結構218中與終止層204a上。

在一些實施例中，元件結構DS2更可包括導電層210b與頂蓋層212中的至少一者。導電層210b設置在介電結構218中。頂蓋層212可位在介電層214與著陸墊210a之間以及介電層214與導電層210b之間。

請參照圖1H，在元件結構DS1上提供元件結構DS2。在一些實施例中，在元件結構DS1上提供元件結構DS2的方法包括將介電結構218接合於介電結構102。在一些實施例中，將介電結構218接合於介電結構102的方法可包括將保護層216接合於保護層112。在一些實施例中，將保護層216接合於保護層112的方法例如是熔融接合(fusion bonding)法。

請參照圖1I，可在基底200上形成圖案化光阻層300。在一些實施例中，可藉由微影製程來形成圖案化光阻層300。

接著，可利用圖案化光阻層300作為罩幕，對基底200、介電結構218、頂蓋層212與介電結構102進行乾式蝕刻製程，而形成暴露出頂蓋層106的開口OP3，且可利用圖案化光阻層300作為罩幕，對基底200與介電結構218進行乾式蝕刻製程，而形成暴露出終止層204a的開口OP4。藉此，可在基底200、介電結構218、頂蓋層212與介電結構102中形成暴露出頂蓋層106的開口OP3，且可在基底200與介電結構218中形成暴露出終止層204a的開口OP4。在一些實施例中，開口OP3與開口OP4可藉同一個乾式蝕刻製程來形成。在上述乾式蝕刻製程中，頂蓋層106與終止層204a可用以作為蝕刻終止層，且終止層204a的厚度T2大於頂蓋層106的厚度T1。因此，在上述乾式蝕刻製程中，可防止著陸墊104與著陸墊210a暴露於電漿下，藉此可有效地防止天線效應。

請參照圖1J，可移除部分頂蓋層106，而使得開口OP3暴露出著陸墊104，且可移除部分終止層204a，而使得開口OP4暴露出著陸墊210a。在本實施例中，部分頂蓋層106與部分終止層204a的移除方法可包括對開口OP3所暴露出的部分頂蓋層106與開口OP4所暴露出的部分終止層204a進行濕式蝕刻製程。在本實施例中，藉由濕式蝕刻製程來移除部分頂蓋層106與部分終止層204a，因此在移除部分頂蓋層106與部分終止層204a的過程中不會產生天線效應。在本實施例中，在進行濕式蝕刻製程之後，開口OP3所暴露出的頂蓋層106可具有凹陷R1，開口OP3所暴露出的頂蓋層212可具有凹陷R2，且開口OP4所暴露出的終止層204a可具有凹陷R3。

在另一些實施例中，部分頂蓋層106與部分終止層204a的移除方法可包括對開口OP3所暴露出的部分頂蓋層106與開口OP4所暴露出的部分終止層204a進行乾式蝕刻製程。在另一些實施例中，在圖中雖未示出，但在藉由乾式蝕刻製程來移除部分頂蓋層106與部分終止層204a的情況下，頂蓋層106可不具有凹陷R1，頂蓋層212可不具有凹陷R2，且終止層204a可不具有凹陷R3。

請參照圖1K，可移除圖案化光阻層300。在一些實施例中，圖案化光阻層300的移除方法例如是乾式剝離法或濕式剝離法。

接著，可在開口OP3的側壁與開口OP4的側壁上形成襯介電層302。襯介電層302可暴露出著陸墊104與著陸墊210a。在一些實施例中，襯介電層302的材料例如是氧化矽。在一些實施例中，襯介電層302的形成方法可包括以下步驟。首先，可共形地在基底200上且在開口OP3與開口OP4中形成襯介電材料層(未示出)。在一些實施例中，襯介電材料層的形成方法例如是化學氣相沉積法。接著，可對襯介電材料層進行回蝕刻製程，而移除位在開口OP3底部的部分襯介電材料層與位在開口OP4底部的部分襯介電材料層，而形成襯介電層302。在一些實施例中，上述回蝕刻製程例如是乾式蝕刻製程。在一些實施例中，襯介電層302更可位在基底200的表面S1上。在一些實施例中，襯介電層302更可位在頂蓋層106的凹陷R1、頂蓋層212的凹陷R2與終止層204a的凹陷R3中。

請參照圖1L，可在開口OP3中形成基底穿孔結構304a，且可在開口OP4中形成基底穿孔結構304b。基底穿孔結構304a設置在基底200、介電結構218與介電結構102中。在一些實施例中，基底穿孔結構304a更可設置在頂蓋層212中。基底穿孔結構304a穿過頂蓋層106，且電性連接至著陸墊104。基底穿孔結構304b設置在基底200與介電結構218中。基底穿孔結構304b穿過終止層204a，且電性連接至著陸墊210a。在本實施例中，基底穿孔結構304a可具有朝向凹陷R1突出的突出部P1，基底穿孔結構304a可具有朝向凹陷R2突出的突出部P2，且基底穿孔結構304b可具有朝向凹陷R3突出的突出部P3。

基底穿孔結構304a與基底穿孔結構304b可為單層結構或多層結構。在本實施例中，基底穿孔結構304a與基底穿孔結構304b是以多層結構為例，但本發明並不以此為限。在一些實施例中，基底穿孔結構304a可包括基底穿孔306a與阻障層308a。基底穿孔306a位在開口OP3中。阻障層308a可位在基底穿孔306a與襯介電層302之間以及基底穿孔306a與著陸墊104之間。在一些實施例中，基底穿孔結構304b可包括基底穿孔306b與阻障層308b。基底穿孔306b位在開口OP4中。阻障層308b可位在基底穿孔306b與襯介電層302之間以及基底穿孔306b與著陸墊210a之間。在一些實施例中，基底穿孔306a與基底穿孔306b的材料例如是銅等導電材料。在一些實施例中，阻障層308a與阻障層308b的材料例如是鉭、氮化鉭或其組合。

在一些實施例中，基底穿孔結構304a與基底穿孔結構304b的形成方法可包括以下步驟。首先，可共形地在開口OP3與開口OP4中形成阻障材料層(未示出)。在一些實施例中，阻障材料層可形成在襯介電層302、部分著陸墊104與部分著陸墊210a上。在一些實施例中，阻障材料層的形成方法例如是物理氣相沉積法或化學氣相沉積法。接著，可在阻障材料層上形成基底穿孔材料層(未示出)。基底穿孔材料層可填入開口OP3與開口OP4中。在一些實施例中，基底穿孔材料層的形成方法例如是電鍍法。然後，可移除位在開口OP3的外部與開口OP4的外部的部分基底穿孔材料層與部分阻障材料層，而形成基底穿孔306a、基底穿孔306b、阻障層308a與阻障層308b。藉此，可在開口OP3中形成基底穿孔結構304a，且可在開口OP4中形成基底穿孔結構304b。在一些實施例中，位在開口OP3的外部與開口OP4的外部的部分基底穿孔材料層與部分阻障材料層的移除方法例如是化學機械研磨法。

以下，藉由圖1L來說明上述實施例的半導體結構10。此外，雖然半導體結構10的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。

請參照圖1L，半導體結構10包括元件結構DS1、元件結構DS2、基底穿孔結構304a與基底穿孔結構304b。元件結構DS1包括基底100、介電結構102、著陸墊104與頂蓋層106。介電結構102設置在基底100上。著陸墊104設置在介電結構102中。頂蓋層106設置在介電結構102中與著陸墊104上。在一些實施例中，著陸墊104可位在頂蓋層106與基底100之間。

元件結構DS2設置在元件結構DS1上。元件結構DS2包括基底200、介電結構218、終止層204a與著陸墊210a。介電結構218設置在基底200上。在一些實施例中，介電結構218可接合於介電結構102。終止層204a設置在介電結構218中。終止層204a的厚度T2大於頂蓋層106的厚度T1。在一些實施例中，終止層204a的厚度T2可為頂蓋層106的厚度T1的2倍至5倍。著陸墊210a設置在介電結構218中與終止層204a上。在一些實施例中，終止層204a可位在著陸墊210a與基底200之間。

在一些實施例中，元件結構DS2更可包括導電層210b。導電層210b設置在介電結構218中。在一些實施例中，元件結構DS2更可包括頂蓋層212。頂蓋層212設置在介電結構218中與著陸墊210a上。頂蓋層212設置在介電結構218中與導電層210b上。在一些實施例中，著陸墊210a可位在頂蓋層212與基底200之間。在一些實施例中，導電層210b可位在頂蓋層212與基底200之間。在一些實施例中，終止層204a的厚度T2可大於頂蓋層212的厚度T3。在一些實施例中，終止層204a的厚度T2可為頂蓋層212的厚度T3的2倍至5倍。

基底穿孔結構304a設置在基底200、介電結構218與介電結構102中。在一些實施例中，基底穿孔結構304a更可設置在頂蓋層212中。基底穿孔結構304a穿過頂蓋層106，且電性連接至著陸墊104。基底穿孔結構304b設置在基底200與介電結構218中。基底穿孔結構304b穿過終止層204a，且電性連接至著陸墊210a。

在一些實施例中，基底穿孔結構304a可具有突出部P1。突出部P1可朝向頂蓋層106突出。在一些實施例中，穿孔結構304a可具有突出部P2。突出部P2可朝向頂蓋層212突出。在一些實施例中，基底穿孔結構304b可具有突出部P3。突出部P3可朝向終止層204a突出。

在一些實施例中，半導體結構10更可包括襯介電層302。襯介電層302位在基底穿孔結構304a與基底200之間、基底穿孔結構304a與介電結構218之間、基底穿孔結構304a與介電結構102之間、基底穿孔結構304a與頂蓋層106之間、基底穿孔結構304b與基底200之間、基底穿孔結構304b與介電結構218之間以及基底穿孔結構304b與終止層204a之間。在一些實施例中，襯介電層302更可位在基底穿孔結構304a與頂蓋層212之間。

此外，半導體結構10中的各構件的詳細內容(如，材料與形成方法等)已於上述實施例進行詳盡地說明，於此不再說明。

基於上述實施例可知，在半導體結構10及其製造方法中，基底穿孔結構304a設置在基底200、介電結構218與介電結構102中。基底穿孔結構304a穿過頂蓋層106，且電性連接至著陸墊104。基底穿孔結構304b設置在基底200與介電結構218中。基底穿孔結構304b穿過終止層204a，且電性連接至著陸墊210a。此外，終止層204a的厚度T2大於頂蓋層106的厚度T1。因此，在形成用以容納基底穿孔結構304a與基底穿孔結構304b的多個開口(如，開口OP3與開口OP4)的過程中，可有效地防止或降低天線效應。如此一來，可防止天線效應對半導體結構10中的半導體元件造成損害，進而提升產品的良率與可靠度。

圖2A至圖2J為根據本發明的另一些實施例的半導體結構的製造流程剖面圖。此外，在圖2J中，繪示出區域D與區域E的放大圖。

請參照圖2A，提供如圖1A所示的元件結構DS1。此外，元件結構DS1中的各構件的詳細內容(如，設置方式與材料等)已於上述實施例進行詳盡地說明，於此不再說明。

請參照圖2B，可提供基底400。在一些實施例中，基底400可為半導體基底，如矽基底。此外，在圖中雖未示出，但在基底400中或基底400上可具有所需的構件(如，摻雜區及/或電晶體等)，於此省略其說明。

接著，可在基底400上形成介電層402。在一些實施例中，介電層402可為多層結構。在一些實施例中，介電層402的材料例如是氧化矽、低介電常數材料或其組合。此外，在圖中雖未示出，但在介電層402中可具有所需的構件(如，半導體元件及/或內連線結構)，於此省略其說明。在一些實施例中，上述半導體元件可包括主動元件、被動元件或其組合。在一些實施例中，可藉由前段製程與後段製程來形成介電層402。

然後，可在介電層402上形成終止材料層404。在一些實施例中，終止材料層404的材料例如是氮化物(如，氮碳化矽或氮化矽)。在一些實施例中，終止材料層404的形成方法例如是化學氣相沉積法。

接下來，可在終止材料層404與介電層402中形成開口OP5。在一些實施例中，可藉由微影製程與蝕刻製程(如，乾式蝕刻製程)對終止材料層404與介電層402進行圖案化，而形成開口OP5。

請參照圖2C，可在終止材料層404上形成導電材料層406。在一些實施例中，導電材料層406可填入開口OP5。導電材料層406可為單層結構或多層結構。在一些實施例中，導電材料層406的材料例如是鋁、鈦、氮化鈦或其組合。在一些實施例中，導電材料層406的形成方法例如是物理氣相沉積法或化學氣相沉積法。

接著，可在導電材料層406上形成圖案化光阻層408。在一些實施例中，可藉由微影製程來形成圖案化光阻層408。

請參照圖2D，可利用圖案化光阻層408作為罩幕，對導電材料層406與終止材料層404進行圖案化，而形成著陸墊406a、導電層406b、終止層404a與終止層404b。在一些實施例中，可利用圖案化光阻層408作為罩幕，移除部分導電材料層406與部分終止材料層404，而對導電材料層406與終止材料層404進行圖案化，且形成著陸墊406a、導電層406b、終止層404a與終止層404b。在一些實施例中，部分導電材料層406與部分終止材料層404的移除方法例如是乾式蝕刻法。

終止層404a可設置在介電層402上。終止層404a的厚度T4大於頂蓋層106的厚度T1。在一些實施例中，終止層404a的厚度T4可為頂蓋層106的厚度T1的2倍至5倍。在一些實施例中，終止層404a的材料例如是氮化物(如，氮碳化矽或氮化矽)。著陸墊406a可設置在終止層404a上。著陸墊406a可為單層結構或多層結構。在一些實施例中，著陸墊406a的材料例如是鋁、鈦、氮化鈦或其組合。

終止層404b可設置在介電層402上。終止層404b的厚度T5可大於頂蓋層106的厚度T1。在一些實施例中，終止層404b的厚度T5可為頂蓋層106的厚度T1的2倍至5倍。在一些實施例中，終止層404b的材料例如是氮化物(如，氮碳化矽或氮化矽)。導電層406b可設置在終止層404b上。導電層406b可填入開口OP5中。導電層406b可貫穿終止層404b。導電層406b可為單層結構或多層結構。在一些實施例中，導電層406b的材料例如是鋁、鈦、氮化鈦或其組合。

請參照圖2E，可移除圖案化光阻層408。在一些實施例中，圖案化光阻層408的移除方法例如是乾式剝離法或濕式剝離法。

接著，可在介電層402、著陸墊406a與導電層406b上形成介電層410。在一些實施例中，介電層410的材料例如是氧化矽或低介電常數材料。在一些實施例中，介電層410的形成方法例如是化學氣相沉積法。

然後，可在介電層410上形成保護層412。保護層412的材料例如是氧化矽等介電材料。在一些實施例中，保護層412的形成方法例如是化學氣相沉積法。

在一些實施例中，藉由上述方法可形成元件結構DS3。元件結構DS3包括基底400、介電結構414、終止層404a與著陸墊406a。介電結構414設置在基底400上。在一些實施例中，介電結構414可為多層結構。在一些實施例中，介電結構414可包括介電層402、介電層410與保護層412。介電層402設置在基底400上。介電層410設置在介電層402上。保護層412設置在介電層410上。終止層404a設置在介電結構414中。著陸墊406a設置在介電結構414中與終止層404a上。

在一些實施例中，元件結構DS3更可包括終止層404b與導電層406b中的至少一者。終止層404b設置在介電結構414中。導電層406b設置在介電結構414中與終止層404b上。在一些實施例中，導電層406b可貫穿終止層404b。

請參照圖2F，在元件結構DS1上提供元件結構DS3。在一些實施例中，在元件結構DS1上提供元件結構DS3的方法包括將介電結構414接合於介電結構102。在一些實施例中，將介電結構414接合於介電結構102的方法可包括將保護層412接合於保護層112。在一些實施例中，將保護層412接合於保護層112的方法例如是熔融接合法。

請參照圖2G，可在基底400上形成圖案化光阻層500。在一些實施例中，可藉由微影製程來形成圖案化光阻層500。

接著，可利用圖案化光阻層500作為罩幕，對基底400、介電結構414與介電結構102進行乾式蝕刻製程，而形成暴露出頂蓋層106的開口OP6，且可利用圖案化光阻層500作為罩幕，對基底400與介電結構414進行乾式蝕刻製程，而形成暴露出終止層404a的開口OP7。藉此，可在基底400、介電結構414與介電結構102中形成暴露出頂蓋層106的開口OP6，且可在基底400與介電結構414中形成暴露出終止層404a的開口OP7。在一些實施例中，開口OP6與開口OP7可藉同一個乾式蝕刻製程來形成。在上述乾式蝕刻製程中，頂蓋層106與終止層404a可用以作為蝕刻終止層，且終止層404a的厚度T4大於頂蓋層106的厚度T1。因此，在上述乾式蝕刻製程中，可防止著陸墊104與著陸墊406a暴露於電漿下，藉此可有效地防止天線效應。

請參照圖2H，可移除部分頂蓋層106，而使得開口OP6暴露出著陸墊104，且可移除部分終止層404a，而使得開口OP7暴露出著陸墊406a。在本實施例中，部分頂蓋層106與部分終止層404a的移除方法可包括對開口OP6所暴露出的部分頂蓋層106與開口OP7所暴露出的部分終止層404a進行濕式蝕刻製程。在本實施例中，藉由濕式蝕刻製程來移除部分頂蓋層106與部分終止層404a，因此在移除部分頂蓋層106與部分終止層404a的過程中不會產生天線效應。在本實施例中，在進行濕式蝕刻製程之後，開口OP6所暴露出的頂蓋層106可具有凹陷R4，且開口OP7所暴露出的終止層404a可具有凹陷R5。

在另一些實施例中，部分頂蓋層106與部分終止層404a的移除方法可包括對開口OP6所暴露出的部分頂蓋層106與開口OP7所暴露出的部分終止層404a進行乾式蝕刻製程。在另一些實施例中，在圖中雖未示出，但在藉由乾式蝕刻製程來移除部分頂蓋層106與部分終止層404a的情況下，頂蓋層106可不具有凹陷R4，且終止層404a可不具有凹陷R5。

請參照圖2I，可移除圖案化光阻層500。在一些實施例中，圖案化光阻層500的移除方法例如是乾式剝離法或濕式剝離法。

接著，可在開口OP6的側壁與開口OP7的側壁上形成襯介電層502。襯介電層502可暴露出著陸墊104與著陸墊406a。在一些實施例中，襯介電層502的材料例如是氧化矽。在一些實施例中，襯介電層502的形成方法可包括以下步驟。首先，可共形地在基底400上且在開口OP6與開口OP7中形成襯介電材料層(未示出)。在一些實施例中，襯介電材料層的形成方法例如是化學氣相沉積法。接著，可對襯介電材料層進行回蝕刻製程，而移除位在開口OP6底部的部分襯介電材料層與位在開口OP7底部的部分襯介電材料層，而形成襯介電層502。在一些實施例中，上述回蝕刻製程例如是乾式蝕刻製程。在一些實施例中，襯介電層502更可位在基底400的表面S2上。在一些實施例中，襯介電層502更可位在頂蓋層106的凹陷R4與終止層404a的凹陷R5中。

請參照圖2J，可在開口OP6中形成基底穿孔結構504a，且可在開口OP7中形成基底穿孔結構504b。基底穿孔結構504a設置在基底400、介電結構414與介電結構102中。基底穿孔結構504a穿過頂蓋層106，且電性連接至著陸墊104。基底穿孔結構504b設置在基底400與介電結構414中。基底穿孔結構504b穿過終止層404a，且電性連接至著陸墊406a。在本實施例中，基底穿孔結構504a可具有朝向凹陷R4突出的突出部P4，且基底穿孔結構504b可具有朝向凹陷R5突出的突出部P5。

基底穿孔結構504a與基底穿孔結構504b可為單層結構或多層結構。在本實施例中，基底穿孔結構504a與基底穿孔結構504b是以多層結構為例，但本發明並不以此為限。在一些實施例中，基底穿孔結構504a可包括基底穿孔506a與阻障層508a。基底穿孔506a位在開口OP6中。阻障層508a可位在基底穿孔506a與襯介電層502之間以及基底穿孔506a與著陸墊104之間。在一些實施例中，基底穿孔結構504b可包括基底穿孔506b與阻障層508b。基底穿孔506b位在開口OP7中。阻障層508b可位在基底穿孔506b與襯介電層502之間以及基底穿孔506b與著陸墊406a之間。在一些實施例中，基底穿孔506a與基底穿孔506b的材料例如是銅等導電材料。在一些實施例中，阻障層508a與阻障層508b的材料例如是鉭、氮化鉭或其組合。

在一些實施例中，基底穿孔結構504a與基底穿孔結構504b的形成方法可包括以下步驟。首先，可共形地在開口OP6與開口OP7中形成阻障材料層(未示出)。在一些實施例中，阻障材料層可形成在襯介電層502、部分著陸墊104與部分著陸墊406a上。在一些實施例中，阻障材料層的形成方法例如是物理氣相沉積法或化學氣相沉積法。接著，可在阻障材料層上形成基底穿孔材料層(未示出)。基底穿孔材料層可填入開口OP6與開口OP7中。在一些實施例中，基底穿孔材料層的形成方法例如是電鍍法。然後，可移除位在開口OP6的外部與開口OP7的外部的部分基底穿孔材料層與部分阻障材料層，而形成基底穿孔506a、基底穿孔506b、阻障層508a與阻障層508b。藉此，可在開口OP6中形成基底穿孔結構504a，且可在開口OP7中形成基底穿孔結構504b。在一些實施例中，位在開口OP6的外部與開口OP7的外部的部分基底穿孔材料層與部分阻障材料層的移除方法例如是化學機械研磨法。

以下，藉由圖2J來說明上述實施例的半導體結構20。此外，雖然半導體結構20的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。

請參照圖2J，半導體結構20包括元件結構DS1、元件結構DS3、基底穿孔結構504a與基底穿孔結構504b。元件結構DS1包括基底100、介電結構102、著陸墊104與頂蓋層106。介電結構102設置在基底100上。著陸墊104設置在介電結構102中。頂蓋層106設置在介電結構102中與著陸墊104上。在一些實施例中，著陸墊104可位在頂蓋層106與基底100之間。

元件結構DS3設置在元件結構DS1上。元件結構DS3包括基底400、介電結構414、終止層404a與著陸墊406a。介電結構414設置在基底400上。在一些實施例中，介電結構414可接合於介電結構102。終止層404a設置在介電結構414中。終止層404a的厚度T4大於頂蓋層106的厚度T1。在一些實施例中，終止層404a的厚度T4可為頂蓋層106的厚度T1的2倍至5倍。著陸墊406a設置在介電結構414中與終止層404a上。在一些實施例中，終止層404a可位在著陸墊406a與基底400之間。

在一些實施例中，元件結構DS3更可包括終止層404b。終止層404b設置在介電結構414中。在一些實施例中，終止層404b的厚度T5可大於頂蓋層106的厚度T1。在一些實施例中，終止層404b的厚度T5可為頂蓋層106的厚度T1的2倍至5倍。

在一些實施例中，元件結構DS3更可包括導電層406b。導電層406b設置在介電結構414中與終止層404b上。在一些實施例中，終止層404b可位在導電層406b與基底400之間。

基底穿孔結構504a設置在基底400、介電結構414與介電結構102中。基底穿孔結構504a穿過頂蓋層106，且電性連接至著陸墊104。基底穿孔結構504b設置在基底400與介電結構414中。基底穿孔結構504b穿過終止層404a，且電性連接至著陸墊406a。

在一些實施例中，基底穿孔結構504a可具有突出部P4。突出部P4可朝向頂蓋層106突出。在一些實施例中，基底穿孔結構504b可具有突出部P5。突出部P5可朝向終止層404a突出。

在一些實施例中，半導體結構20更可包括襯介電層502。襯介電層502位在基底穿孔結構504a與基底400之間、基底穿孔結構504a與介電結構414之間、基底穿孔結構504a與介電結構102之間、基底穿孔結構504a與頂蓋層106之間、基底穿孔結構504b與基底400之間、基底穿孔結構504b與介電結構414之間以及基底穿孔結構504b與終止層404a之間。

此外，半導體結構20中的各構件的詳細內容(如，材料與形成方法等)已於上述實施例進行詳盡地說明，於此不再說明。

基於上述實施例可知，在半導體結構20及其製造方法中，基底穿孔結構504a設置在基底400、介電結構414與介電結構102中。基底穿孔結構504a穿過頂蓋層106，且電性連接至著陸墊104。基底穿孔結構504b設置在基底400與介電結構414中。基底穿孔結構504b穿過終止層404a，且電性連接至著陸墊406a。此外，終止層404a的厚度T4大於頂蓋層106的厚度T1。因此，在形成用以容納基底穿孔結構504a與基底穿孔結構504b的多個開口(如，開口OP6與開口OP7)的過程中，可有效地防止或降低天線效應。如此一來，可防止天線效應對半導體結構20中的半導體元件造成損害，進而提升產品的良率與可靠度。

綜上所述，在上述實施例的半導體結構及其製造方法中，在形成用以容納多個基底穿孔結構的多個開口的過程中，可有效地防止或降低天線效應。如此一來，可防止天線效應對半導體結構中的半導體元件造成損害，進而提升產品的良率與可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10,20:半導體結構

100,200,400:基底

102,218,414:介電結構

104,210a,406a:著陸墊

106,212:頂蓋層

108,110,202,208,214,402,410:介電層

112,216,412:保護層

204,404:終止材料層

204a,404a,404b:終止層

206,300,408,500:圖案化光阻層

210b,406b:導電層

302,502:襯介電層

304a,304b,504a,504b:基底穿孔結構

306a,306b,506a,506b:基底穿孔

308a,308b,508a,508b:阻障層

406:導電材料層

A,B,C,D,E:區域

DS1,DS2,DS3:元件結構

OP1,OP2,OP3,OP4,OP5,OP6,OP7:開口

P1 P2,P3,P4,P5:突出部

R1,R2,R3,R4,R5:凹陷

S1,S2:表面

T1,T2,T3,T4,T5:厚度

圖1A至圖1L為根據本發明的一些實施例的半導體結構的製造流程剖面圖。 圖2A至圖2J為根據本發明的另一些實施例的半導體結構的製造流程剖面圖。

10:半導體結構

100,200:基底

102,218:介電結構

104,210a:著陸墊

106,212:頂蓋層

108,110,202,208,214:介電層

112,216:保護層

204a:終止層

210b:導電層

302:襯介電層

304a,304b:基底穿孔結構

306a,306b:基底穿孔

308a,308b:阻障層

A,B,C:區域

DS1,DS2:元件結構

OP3,OP4:開口

P1,P2,P3:突出部

R1,R2,R3:凹陷

S1:表面

T1,T2,T3:厚度

Claims (20)

1. 一種半導體結構，包括：第一元件結構，包括：第一基底；第一介電結構，設置在所述第一基底上；第一著陸墊，設置在所述第一介電結構中；以及第一頂蓋層，設置在所述第一介電結構中與所述第一著陸墊上；第二元件結構，設置在所述第一元件結構上，且包括：第二基底；第二介電結構，設置在所述第二基底上；終止層，設置在所述第二介電結構中，其中所述終止層的厚度大於所述第一頂蓋層的厚度；以及第二著陸墊，設置在所述第二介電結構中與所述終止層上；第一基底穿孔結構，設置在所述第二基底、所述第二介電結構與所述第一介電結構中，穿過所述第一頂蓋層，且電性連接至所述第一著陸墊；以及第二基底穿孔結構，設置在所述第二基底與所述第二介電結構中，穿過所述終止層，且電性連接至所述第二著陸墊。
2. 如請求項1所述的半導體結構，其中所述終止層的厚度為所述第一頂蓋層的厚度的2倍至5倍。
3. 如請求項1所述的半導體結構，其中所述第二介電結構接合於所述第一介電結構。
4. 如請求項1所述的半導體結構，其中所述第一著陸墊位在所述第一頂蓋層與所述第一基底之間，且所述終止層位在所述第二著陸墊與所述第二基底之間。
5. 如請求項1所述的半導體結構，其中所述第一基底穿孔結構具有突出部，且所述突出部朝向所述第一頂蓋層突出。
6. 如請求項1所述的半導體結構，其中所述第二基底穿孔結構具有突出部，且所述突出部朝向所述終止層突出。
7. 如請求項1所述的半導體結構，其中所述第二元件結構更包括：第二頂蓋層，設置在所述第二介電結構中與所述第二著陸墊上。
8. 如請求項7所述的半導體結構，其中所述第二著陸墊位在所述第二頂蓋層與所述第二基底之間。
9. 如請求項7所述的半導體結構，其中所述終止層的厚度大於所述第二頂蓋層的厚度。
10. 如請求項7所述的半導體結構，其中所述終止層的厚度為所述第二頂蓋層的厚度的2倍至5倍。
11. 如請求項7所述的半導體結構，其中所述第一基底穿孔結構具有突出部，且所述突出部朝向所述第二頂蓋層突出。
12. 如請求項1所述的半導體結構，更包括：襯介電層，位在所述第一基底穿孔結構與所述第二基底之間、所述第一基底穿孔結構與所述第二介電結構之間、所述第一基底穿孔結構與所述第一介電結構之間、所述第一基底穿孔結構與所述第一頂蓋層之間、所述第二基底穿孔結構與所述第二基底之間、所述第二基底穿孔結構與所述第二介電結構之間以及所述第二基底穿孔結構與所述終止層之間。
13. 一種半導體結構的製造方法，包括：提供第一元件結構，其中所述第一元件結構包括：第一基底；第一介電結構，設置在所述第一基底上；第一著陸墊，設置在所述第一介電結構中；以及頂蓋層，設置在所述第一介電結構中與所述第一著陸墊上；在所述第一元件結構上提供第二元件結構，其中所述第二元件結構包括：第二基底；第二介電結構，設置在所述第二基底上；終止層，設置在所述第二介電結構中，其中所述終止層的厚度大於所述頂蓋層的厚度；以及 第二著陸墊，設置在所述第二介電結構中與所述終止層上；形成第一基底穿孔結構，其中所述第一基底穿孔結構設置在所述第二基底、所述第二介電結構與所述第一介電結構中，穿過所述頂蓋層，且電性連接至所述第一著陸墊；以及形成第二基底穿孔結構，其中所述第二基底穿孔結構設置在所述第二基底與所述第二介電結構中，穿過所述終止層，且電性連接至所述第二著陸墊。
14. 如請求項13所述的半導體結構的製造方法，其中在所述第一元件結構上提供所述第二元件結構的方法包括將所述第二介電結構接合於所述第一介電結構。
15. 如請求項13所述的半導體結構的製造方法，其中所述第一基底穿孔結構與所述第二基底穿孔結構的形成方法包括：在所述第二基底、所述第二介電結構與所述第一介電結構中形成暴露出所述頂蓋層的第一開口，且在所述第二基底與所述第二介電結構中形成暴露出所述終止層的第二開口；移除部分所述頂蓋層，而使得所述第一開口暴露出所述第一著陸墊，且移除部分所述終止層，而使得所述第二開口暴露出所述第二著陸墊；以及在所述第一開口中形成所述第一基底穿孔結構，且在所述第二開口中形成所述第二基底穿孔結構。
16. 如請求項15所述的半導體結構的製造方法，其中所述第一開口與所述第二開口的形成方法包括：在所述第二基底上形成圖案化光阻層；以及利用所述圖案化光阻層作為罩幕，對所述第二基底、所述第二介電結構與所述第一介電結構進行乾式蝕刻製程，而形成暴露出所述頂蓋層的所述第一開口，且利用所述圖案化光阻層作為罩幕，對所述第二基底與所述第二介電結構進行所述乾式蝕刻製程，而形成暴露出所述終止層的所述第二開口。
17. 如請求項15所述的半導體結構的製造方法，其中部分所述頂蓋層與部分所述終止層的移除方法包括對所述第一開口所暴露出的部分所述頂蓋層與所述第二開口所暴露出的部分所述終止層進行濕式蝕刻製程。
18. 如請求項17所述的半導體結構的製造方法，其中在進行所述濕式蝕刻製程之後，所述第一開口所暴露出的所述頂蓋層具有第一凹陷，且所述第二開口所暴露出的所述終止層具有第二凹陷，所述第一基底穿孔結構具有朝向所述第一凹陷突出的第一突出部，且所述第二基底穿孔結構具有朝向所述第二凹陷突出的第二突出部。
19. 如請求項15所述的半導體結構的製造方法，其中部分所述頂蓋層與部分所述終止層的移除方法包括對所述第一開口所 暴露出的部分所述頂蓋層與所述第二開口所暴露出的部分所述終止層進行乾式蝕刻製程。
20. 如請求項15所述的半導體結構的製造方法，更包括：在形成所述第一基底穿孔結構與所述第二基底穿孔結構之前，在所述第一開口的側壁與所述第二開口的側壁上形成襯介電層。

Images