TWI842521B - 線路板結構及其製造方法 - Google Patents
線路板結構及其製造方法 Download PDFInfo
- Publication number
- TWI842521B TWI842521B TW112117285A TW112117285A TWI842521B TW I842521 B TWI842521 B TW I842521B TW 112117285 A TW112117285 A TW 112117285A TW 112117285 A TW112117285 A TW 112117285A TW I842521 B TWI842521 B TW I842521B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- coil pattern
- coil
- conductive
- packaging colloid
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
一種線路板結構及其製造方法。線路板結構包含一第一線路板、一第二線路板、一導電線圈以及一第一封裝膠體。第一線路板具有一第一側表面。第二線路板具有一第二側表面。第二側表面面對第一側表面並與第一側表面相分離。導電線圈呈螺旋狀並包含一第一線圈圖案及一第二線圈圖案。第一線圈圖案設置於第一線路板中。第二線圈圖案設置於第二線路板中。第一線圈圖案電性連接於第二線圈圖案。第一封裝膠體具有磁性,並填充於第一側表面及第二側表面之間。導電線圈環繞至少部分的第一封裝膠體。
Description
本發明係關於一種線路板結構及其製造方法,特別係關於一種包含導電線圈及第一封裝膠體的線路板結構及其製造方法。
由於作為被動元件的電感結構具有濾波去雜訊、抑制瞬間電流、防止電磁波干擾、遮蔽電磁輻射、降低電磁干擾及功率轉換等諸多功能,因此線路板中通常會設置電感結構。
一般來說,為了構成電感結構,會在單個線路板中形成一個完整的導電線圈。然而,這樣完整的導電線圈會在線路板中佔據較大的空間。如此一來,便會降低線路板的佈線利用率,並提高線路板微小化的困難度。
本發明在於提供一種線路板結構及其製造方法,以提高線路板的佈線利用率,並使線路板的微小化變得更容易。
本發明一實施例所揭露之線路板結構包含一第一線路板、一第二線路板、一導電線圈以及一第一封裝膠體。第一線路板具有一第一側表面。第二線路板具有一第二側表面。第二側表面面對第一側表面並與第一側表面相分離。導電線圈呈螺旋狀
並包含一第一線圈圖案及一第二線圈圖案。第一線圈圖案設置於第一線路板中。第二線圈圖案設置於第二線路板中。第一線圈圖案電性連接於第二線圈圖案。第一封裝膠體具有磁性,並填充於第一側表面及第二側表面之間。導電線圈環繞至少部分的第一封裝膠體。
於本發明的一實施例中,線路板結構更包含一第三線路板。第一線路板及第二線路板設置於第三線路板上。
於本發明的一實施例中,導電線圈更包含一第三線圈圖案。第三線圈圖案設置於第三線路板中。第一線圈圖案透過第三線圈圖案電性連接於第二線圈圖案。
於本發明的一實施例中,線路板結構更包含一第一晶片以及一第二晶片。第一晶片設置於第一線路板上。第二晶片設置於第二線路板上。
於本發明的一實施例中,線路板結構更包含一第二封裝膠體。第二封裝膠體填充於第三線路板靠近第一線路板及第二線路板的一側。
於本發明的一實施例中,線路板結構更包含一第四線路板。第四線路板設置於第一線路板及第二線路板上。
於本發明的一實施例中,導電線圈更包含一第三線圈圖案及一第四線圈圖案。第三線圈圖案設置於第三線路板中。第四線圈圖案設置於第四線路板中。第一線圈圖案透過第三線圈圖案及第四線圈圖案電性連接於第二線圈圖案。
於本發明的一實施例中,線路板結構更包含一第二封裝膠體。第二封裝膠體填充於第三線路板靠近第一線路板及第二線路板的一側,以及第四線路板靠近第一線路板及第二線路板的一側。
於本發明的一實施例中,第二線路板更具有一凹槽。第二側表面面對凹槽。第一線路板位於凹槽中。
於本發明的一實施例中,第一線路板更具有一底面。底面相鄰於第一側表面。第二線路板更具有一槽底面。槽底面及第二側表面形成凹槽。第一封裝膠體填充於第一側表面及第二側表面之間,以及底面與槽底面之間。
本發明另一實施例所揭露之線路板結構的製造方法包含形成一導電線圈的一第一線圈圖案於一第一線路板中、形成導電線圈的一第二線圈圖案於一第二線路板中、將第一線圈圖案電性連接至第二線圈圖案,以及將具有磁性的一第一封裝膠體填充於第一線路板的一第一側表面及第二線路板的一第二側表面之間。導電線圈環繞至少部分的第一封裝膠體。
於本發明的一實施例中,線路板結構的製造方法更包含將第一線路板及第二線路板設置於一第三線路板上。
於本發明的一實施例中,線路板結構的製造方法更包含將導電線圈的一第三線圈圖案設置於第三線路板中。將第一線圈圖案電性連接至第二線圈圖案的步驟,包含透過第三線圈圖案將第一線圈圖案電性連接至第二線圈圖案。
於本發明的一實施例中,線路板結構的製造方法更包含將第一線路板及第二線路板設置於一第三線路板上以及將一第四線路板設置於第一線路板及第二線路板上。
於本發明的一實施例中,線路板結構的製造方法更包含將導電線圈的一第三線圈圖案設置於第三線路板中,以及將導電線圈的一第四線圈圖案設置於第四線路板中。將第一線圈圖案電性連接至第二線圈圖案的步驟,包含透過第三線圈圖案及第四線圈圖案將第一線圈圖案電性連接至第二線圈圖案。
根據上述實施例所揭露之線路板結構及其製造方法,導電線圈呈螺旋狀,並包含設置於第一線路板中的第一線圈圖案以及設置於第二線路板中的第二線圈圖案。也就是說,本發明係在多個線路板中分別形成多個線圈圖案來構成導電線圈,而不會使導電線圈在單一線路板中佔據過多的空間。如此一來,便會提升第一線路板及第二線路板的佈線利用率,並使第一線路板及第二線路板的微小化變得容易。
此外,具有磁性的第一封裝膠體填充於第一側表面及第二側表面之間,且導電線圈環繞至少部分的第一封裝膠體。因此,第一封裝膠體不僅能加強導電線圈所產生的電感效應,也不會佔據第一線路板或第二線路板中的空間。也就是說,第一封裝膠體能在增強電感效應的同時,兼顧第一線路板及第二線路板的高佈線利用率。
10,10a,10b,10c:線路板結構
100,100a,100b,100c:第一線路板
101,101b,101c:第一側表面
110,110b,110c,210,210b,210c,610c,710c:絕緣部
111,211,211b,611c,711c:基板
112,112b,112c,212,212b,212c,612c,712c:介電層
113,213:絕緣材料層
120,120b,120c,220,220b,220c,620c,720c:導電部
121,221:導電通孔
122,122b,122c,222,222b,222c,622c,722c:線路層
123,123b,123c,223,223b,223c,623c,723c:導電盲孔
200,200a,200b,200c:第二線路板
201,201b,201c:第二側表面
300,300a,300b,300c:導電線圈
310,310a,310b,310c:第一線圈圖案
124,224,124a,124b,124c 224a,224b,224c 315,315a,601a,315b,315c,325,325a,325b,325c,335a,335c,345c,624c,724c:接墊
320,320a,320b,320c:第二線圈圖案
500,500b,500c,510,510b,510c,520,520a,520c,525a,525c:焊球
600,600a,600c:第三線路板
650,650a,650b,650c:第一封裝膠體
660,660a,660b,660c:第二封裝膠體
670:晶片封裝膠體
800:第一晶片
810:第二晶片
102a,102b,102c,202a,202c,701c:底面
330a,330c:第三線圈圖案
203b:槽底面
204b:凹槽
103c,203c,601c:頂面
340c:第四線圈圖案
670c:第三封裝膠體
700c:第四線路板
圖1至圖3呈現根據本發明第一實施例的線路板結構之製造方法的側剖示意圖。
圖4為根據本發明第一實施例的線路板結構的上視示意圖。
圖5為呈現圖4中的線路板結構的導電線圈之立體示意圖。
圖6為根據本發明第二實施例的線路板結構的側剖示意圖。
圖7至圖9呈現根據本發明第三實施例的線路板結構之製造方法的側剖示意圖。
圖10至圖14呈現根據本發明第四實施例的線路板結構之製造方法的側剖示意圖。
以下在實施方式中詳細敘述本發明之實施例之詳細特徵以及優點,其內容足以使任何本領域中具通常知識者了解本發明之實施例之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何本領域中具通常知識者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參閱圖1至圖3,圖1至圖3呈現根據本發明第一實施例的線路板結構之製造方法的側剖示意圖。本實施例的線路板結構10的製造方法可包含下列步驟:請參閱圖1,形成一導電線圈300的一第一線圈圖案310於一第一線路板100中。第一線路板100包含一絕緣部110
以及一導電部120。絕緣部110例如為多層結構,並包含一基板111、多個介電層112及二絕緣材料層113。這些介電層112設置於基板111上。二絕緣材料層113設置於這些介電層112上。導電部120用以傳遞訊號,並包含一導電通孔121、多個線路層122、多個導電盲孔123及多個接墊124。導電通孔121貫穿基板111。這些線路層122分別設置於這些介電層112上。這些導電盲孔123分別位於這些介電層112中。這些接墊124分別設置於這些介電層112的相對上下兩側。
於本實施例中,第一線圈圖案310包含多個垂直段及多個水平段。第一線圈圖案310的垂直段與第一線路板100中的導電通孔121或導電盲孔123一起形成於各個介電層112中。第一線圈圖案310的水平段與第一線路板100中的線路層122一起形成於各個介電層112上。
此外,形成多個接墊315於第一線圈圖案310。接墊315位於第一線路板100的一第一側表面101。
此外,形成導電線圈300的一第二線圈圖案320於一第二線路板200中。第二線路板200包含一絕緣部210以及一導電部220。絕緣部210例如為多層結構,並包含一基板211、多個介電層212及二絕緣材料層213。這些介電層212設置於基板211上。二絕緣材料層213設置於這些介電層212上。導電部220用以傳遞訊號,並包含一導電通孔221、多個線路層222、多個導電盲孔223及多個接墊224。導電通孔221貫穿基板211。這些線
路層222分別設置於這些介電層212上。這些導電盲孔223分別位於這些介電層212中。這些接墊224分別設置於這些介電層212的相對上下兩側。
於本實施例中,第二線圈圖案320包含多個垂直段及多個水平段。第二線圈圖案320的垂直段與第二線路板200中的導電通孔221或導電盲孔223一起形成於各個介電層212中。第二線圈圖案320的水平段與第二線路板200中的線路層222一起形成於各個介電層212上。
此外,分別形成多個接墊325於第二線圈圖案320。接墊325位於第二線路板200的一第二側表面201。
須注意的是,本發明並不以圖式中呈現的步驟順序為限。舉例來說,對於圖1中呈現的上述步驟來說,於其他實施例中,亦可先提供第一線路板,再提供第二線路板。或者,亦可先形成第一線圈圖案於第一線路板中,再形成第二線圈圖案於第二線路板中。再或者,亦可先於第一線圈圖案形成接墊,再於第二線圈圖案形成接墊。其餘圖式所呈現的步驟同理,故不再贅述。
接著,請參閱圖2,將第一線圈圖案310電性連接至第二線圈圖案320。詳細來說,例如係透過多個焊球500將接墊315及接墊325彼此電性連接,而使得第一線圈圖案310電性連接於第二線圈圖案320。
此外,將第一線路板100及第二線路板200設置於一第三線路板600上。此外,接墊124及接墊224電性連接於第
三線路板600。
接著,請參閱圖3,將具有磁性的一第一封裝膠體650填充於第一線路板100的第一側表面101及第二線路板200的第二側表面201之間。並且,將第二封裝膠體660填充於第三線路板600靠近第一線路板100及第二線路板200的一側。也就是說,第二封裝膠體660填充於第三線路板600與第一線路板100之間,以及第三線路板600與第二線路板200之間。於本實施例中,第一封裝膠體650分離於第二封裝膠體660。
此外,將一第一晶片800設置於第一線路板100上,並將一第二晶片810設置於第二線路板200上。第一晶片800例如透過焊球510電性連接於第一線路板100的接墊124。第二晶片810例如透過焊球520電性連接於第二線路板200的接墊224。此外,例如將一晶片封裝膠體670填充於第一晶片800與第一線路板100的這些介電層112之間,以及第二晶片810與第二線路板200的這些介電層212之間。至此,已製造出線路板結構10。
此外,於本實施例中,第二封裝膠體660及晶片封裝膠體670例如具有磁性,但並不以此為限。於其他實施例中,第二封裝膠體及晶片封裝膠體亦可不具有磁性。也就是說,第一線路板的第一側表面及第二線路板的第二側表面之間的第一封裝膠體之外的其他封裝膠體可不具有磁性。
請參閱圖3至圖5。圖4為根據本發明第一實施例的線路板結構的上視示意圖。圖5為呈現圖4中的線路板結構的
導電線圈之立體示意圖。於本實施例中,導電線圈300呈螺旋狀,並環繞至少部分的第一封裝膠體650。此外,為了重點呈現導電線圈300的螺旋狀外型,圖5係將導電線圈300的外形簡化。實際上,圖5中的第一線圈圖案310及第二線圈圖案320的垂直段的外形可相似於導電通孔121、221或導電盲孔123、223的外形。並且,圖5中的第一線圈圖案310及第二線圈圖案320的水平段的外形可相似於線路層122、222的外形。如圖5所示,導電線圈300例如包含三圈迴圈,但本發明並不以此為限。於其他實施例中,導電線圈亦可僅包含一圈迴圈。
此外,本發明並不以導電線圈300的環繞方向為限。於其他實施例中,只要導電線圈環繞至少部分的第一封裝膠體,導電線圈便能以任意方向環繞。
本發明係在第一線路板100及第二線路板200中分別形成第一線圈圖案310及第二線圈圖案320來構成導電線圈300。因此,導電線圈300不會在第一線路板100或第二線路板200中佔據過多的空間。如此一來,便會提升第一線路板100及第二線路板200的佈線利用率,並使第一線路板100及第二線路板200的微小化變得容易。
此外,具有磁性的第一封裝膠體650填充於第一側表面101及第二側表面201之間,且導電線圈300環繞至少部分的第一封裝膠體650。因此,第一封裝膠體650不僅能加強導電線圈300所產生的電感效應,也不會佔據第一線路板100或第二
線路板200中的空間。也就是說,第一封裝膠體650能在增強電感效應的同時,兼顧第一線路板100及第二線路板200的高佈線利用率。
以下將列舉其他實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
亦可根據各個線路板對電感效應之需求,來調整導電線圈之結構。舉例來說,請參閱圖6,圖6為根據本發明第二實施例的線路板結構的側剖示意圖。本實施例的線路板結構10a與第一實施例的線路板結構10之間的差異主要在於導電線圈300a的結構。相較第一實施例來說,本實施例的第三線路板600a對電感效應有較高的需求,如對消除磁場而穩壓具有較高的需求。因此,相較第一實施例來說,導電線圈300a更包含一第三線圈圖案330a及電性連接於第三線圈圖案330a的多個接墊335a。第三線圈圖案330a設置於第三線路板600a中。
第一線圈圖案310a透過第三線圈圖案330a電性連接於第二線圈圖案320a。詳細來說,於本實施例中,接墊315a分別位於第一線路板100a的第一側表面101及一底面102a。底面102a相鄰於第一側表面101。相似地,接墊325a分別位於第二線路板200a的第二側表面201及一底面202a。底面202a相鄰於第
二側表面201。位於第一側表面101的接墊315a電性連接於位於第二側表面201的接墊325a。位於底面102a的接墊315a及位於底面202a的接墊325a,例如透過多個焊球520a電性連接於接墊335a。並且,第一線路板100a的接墊124a及第二線路板200a的接墊224a,例如透過多個焊球525a電性連接於第三線路板600a的接墊601a。此外,於本實施例中,第一封裝膠體650a連接於第二封裝膠體660a。
須注意的是,線路板結構並不限於包含第三線路板。線路板結構亦可僅包含第一線路板及第二線路板,而沒有包含第三線路板。舉例來說,請參閱圖7至圖9,圖7至圖9呈現根據本發明第三實施例的線路板結構之製造方法的側剖示意圖。本實施例的線路板結構10b的製造方法可包含下列步驟:請參閱圖7,形成一導電線圈300b的一第一線圈圖案310b於一第一線路板100b中。第一線路板100b包含一絕緣部110b以及一導電部120b。絕緣部110b例如為多層結構,並包含多個介電層112b。導電部120b用以傳遞訊號,並包含多個線路層122b、多個導電盲孔123b及多個接墊124b。這些線路層122b分別設置於這些介電層112b上。這些導電盲孔123b分別位於這些介電層112b中。這些接墊124b位於這些介電層112b的一側。第一線圈圖案310b形成於第一線路板100b中的方式相似於第一線圈圖案310形成於第一線路板100中的方式,故不再贅述。
此外,形成多個接墊315b於第一線圈圖案310b。接
墊315b分別位於第一線路板100b的一第一側表面101b及一底面102b。底面102b相鄰於第一側表面101b。
此外,形成導電線圈300b的一第二線圈圖案320b於一第二線路板200b中。第二線路板200b包含一絕緣部210b以及一導電部220b。絕緣部210b例如為多層結構,並包含一基板211b及多個介電層212b。這些介電層212b設置於基板211b上。導電部220b用以傳遞訊號,並包含多個線路層222b、多個導電盲孔223b及多個接墊224b。這些線路層222b分別設置於這些介電層212b上。這些導電盲孔223b分別位於這些介電層212b中。這些接墊224b位於這些介電層212b的一側。第二線圈圖案320b形成於第二線路板200b中的方式相似於第二線圈圖案320形成於第二線路板200中的方式,故不再贅述。
此外,形成多個接墊325b於第二線圈圖案320b。接墊325b分別位於第二線路板200b的一第二側表面201b及一槽底面203b。
於本實施例中,第一線路板100b的尺寸例如小於第二線路板200b的尺寸。第二線路板200b具有一凹槽204b。由第二側表面201b及槽底面203b形成凹槽204b。第一線路板100b位於凹槽204b中。
請參閱圖8,將第一線圈圖案310b電性連接至第二線圈圖案320b。詳細來說,例如係透過多個焊球500b將接墊315b及接墊325b彼此電性連接,而使得第一線圈圖案310b電性連接
於第二線圈圖案320b。此外,第一線路板100b的接墊124b透過多個焊球510b電性連接於第二線路板200b的接墊224b。
請參閱圖9,將具有磁性的一第一封裝膠體650b填充於第一線路板100b的第一側表面101b及第二線路板200b的第二側表面201b之間。並且,將第二封裝膠體660b填充於第一線路板100b的底面102b與第二線路板200b的槽底面203b之間。至此,已製造出線路板結構10b。於本實施例中,第一封裝膠體650b連接於第二封裝膠體660b。須注意的是,於本實施例中,係依序填充第一封裝膠體650b及第二封裝膠體660b,但本發明並不以此為限。於其他實施例中,為了方便製程進行,亦可將第一封裝膠體同時填充至第一線路板的第一側表面與第二線路板的第二側表面之間,以及第一線路板的底面與第二線路板的槽底面之間,而無需使用第二封裝膠體。
線路板結構並不限於包含兩個或三個線路板。線路板結構亦可包含四個以上的線路板。舉例來說,請參閱圖10至圖14。圖10至圖14呈現根據本發明第四實施例的線路板結構之製造方法的側剖示意圖。本實施例的線路板結構10c的製造方法可包含下列步驟:請參閱圖10,形成一第一線圈圖案310c於一第一線路板100c中。第一線路板100c包含一絕緣部110c以及一導電部120c。絕緣部110c例如為多層結構,並包含多個介電層112c。導電部120c用以傳遞訊號,並包含多個線路層122c、多個導電盲
孔123c及多個接墊124c。這些線路層122c分別設置於這些介電層112c上。這些導電盲孔123c分別位於這些介電層112c中。這些接墊124c分別位於這些介電層112c的相對上下兩側。第一線圈圖案310c形成於第一線路板100c中的方式相似於第一線圈圖案310形成於第一線路板100中的方式,故不再贅述。
此外,形成多個接墊315c於第一線圈圖案310c。接墊315c分別位於第一線路板100c的一底面102c及一頂面103c。底面102c背對於頂面103c。
此外,形成一第二線圈圖案320c於一第二線路板200c中。第二線路板200c包含一絕緣部210c以及一導電部220c。絕緣部210c例如為多層結構,並包含多個介電層212c。導電部220c用以傳遞訊號,並包含多個線路層222c、多個導電盲孔223c及多個接墊224c。這些線路層222c分別設置於這些介電層212c上。這些導電盲孔223c分別位於這些介電層212c中。這些接墊224c分別位於這些介電層212c的相對上下兩側。第二線圈圖案320c形成於第二線路板200c中的方式相似於第二線圈圖案320形成於第二線路板200中的方式,故不再贅述。
此外,形成多個接墊325c於第二線圈圖案320c。接墊325c分別位於第二線路板200c的一底面202c及一頂面203c。底面202c背對於頂面203c。
此外,形成一第三線圈圖案330c於一第三線路板600c中。第三線路板600c包含一絕緣部610c以及一導電部620c。
絕緣部610c例如為多層結構,並包含一基板611c及多個介電層612c。這些介電層612c設置於基板611c上。導電部620c用以傳遞訊號,並包含多個線路層622c及多個導電盲孔623c。這些線路層622c分別設置於這些介電層612c上。這些導電盲孔623c分別位於這些介電層612c中。第三線圈圖案330c形成於第三線路板600c中的方式相似於第一線圈圖案310形成於第一線路板100中的方式,或第二線圈圖案320形成於第二線路板200中的方式,故不再贅述。
此外,形成多個接墊335c於第三線圈圖案330c。接墊335c位於第三線路板600c的一頂面601c。頂面601c面對第一線路板100c及第二線路板200c。
請參閱圖11,將第一線路板100c及第二線路板200c設置於第三線路板600c上。並且,將第一線圈圖案310c及第二線圈圖案320c電性連接至第三線圈圖案330c。詳細來說,例如係透過多個焊球500c,將位於底面102c、202c的接墊315c、325c電性連接至接墊335c,而使得第一線圈圖案310c及第二線圈圖案320c電性連接至第三線圈圖案330c。此外,第一線路板100c的接墊124c及第二線路板200c的接墊224c,會透過多個焊球510c電性連接於第三線路板600c的接墊624c。
請參閱圖12,將具有磁性的一第一封裝膠體650c填充於第一線路板100c的一第一側表面101c及第二線路板200c的一第二側表面201c之間。並且,將一第二封裝膠體660c填充於
第三線路板600c靠近第一線路板100c及第二線路板200c的一側。也就是說,第二封裝膠體660c會填充於第一線路板100c及第三線路板600c之間,以及第二線路板200c及第三線路板600c之間。第一側表面101c連接底面102c及頂面103c。第二側表面201c連接底面202c及頂面203c。
請參閱圖13,形成一第四線圈圖案340c設置於第四線路板700c中。將第四線路板700c設置於第一線路板100c及第二線路板200c上。第四線路板700c包含一絕緣部710c以及一導電部720c。絕緣部710c例如為多層結構,並包含一基板711c及多個介電層712c。基板711c設置於這些介電層712c上。導電部720c用以傳遞訊號,並包含多個線路層722c及一導電盲孔723c。這些線路層722c分別設置於這些介電層712c上。導電盲孔723c位於介電層712c中。第四線圈圖案340c形成於第四線路板700c中的方式相似於第一線圈圖案310形成於第一線路板100中的方式,或第二線圈圖案320形成於第二線路板200中的方式,故不再贅述。
此外,形成多個接墊345c於第四線圈圖案340c。接墊345c位於第四線路板700c的一底面701c。底面701c面對第一線路板100c及第二線路板200c。
此外,將第一線圈圖案310c及第二線圈圖案320c電性連接至第四線圈圖案340c。詳細來說,例如係透過多個焊球520c,將位於頂面103c、203c的接墊315c、325c電性連接至接
墊345c,而使得第一線圈圖案310c及第二線圈圖案320c電性連接至第四線圈圖案340c。如此一來,第一線圈圖案310c係透過第三線圈圖案330c及第四線圈圖案340c,而電性連接於第二線圈圖案320c。此外,第一線路板100c的接墊124c及第二線路板200c的接墊224c,會透過多個焊球525c電性連接於第四線路板700c的接墊724c。至此,已製造出包含第一線圈圖案310c、第二線圈圖案320c、第三線圈圖案330c、第四線圈圖案340c及接墊315c、325c、335c、345c的一導電線圈300c。
請參閱圖14,將一第三封裝膠體670c填充於第四線路板700c靠近第一線路板100c及第二線路板200c的一側。也就是說,第三封裝膠體670c會填充於第一線路板100c及第四線路板700c之間,以及第二線路板200c及第四線路板700c之間。至此,已製造出線路板結構10c。於本實施例中,第一封裝膠體650c、第二封裝膠體660c及第三封裝膠體670c彼此相連。
根據上述實施例所揭露之線路板結構及其製造方法,導電線圈呈螺旋狀,並包含設置於第一線路板中的第一線圈圖案以及設置於第二線路板中的第二線圈圖案。也就是說,本發明係在多個線路板中分別形成多個線圈圖案來構成導電線圈,而不會使導電線圈在單一線路板中佔據過多的空間。如此一來,便會提升第一線路板及第二線路板的佈線利用率,並使第一線路板及第二線路板的微小化變得容易。
此外,具有磁性的第一封裝膠體填充於第一側表面
及第二側表面之間,且導電線圈環繞至少部分的第一封裝膠體。因此,第一封裝膠體不僅能加強導電線圈所產生的電感效應,也不會佔據第一線路板或第二線路板中的空間。也就是說,第一封裝膠體能在增強電感效應的同時,兼顧第一線路板及第二線路板的高佈線利用率。
雖然本發明以前述之諸項實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10:線路板結構
100:第一線路板
101:第一側表面
112:介電層
124,224:接墊
200:第二線路板
201:第二側表面
300:導電線圈
600:第三線路板
650:第一封裝膠體
660:第二封裝膠體
670:晶片封裝膠體
800:第一晶片
810:第二晶片
Claims (15)
- 一種線路板結構,包含:一第一線路板,具有一第一側表面;一第二線路板,具有一第二側表面,該第二側表面面對該第一側表面並與該第一側表面相分離;一導電線圈,呈螺旋狀並包含一第一線圈圖案及一第二線圈圖案,該第一線圈圖案設置於該第一線路板中,該第二線圈圖案設置於該第二線路板中,該第一線圈圖案電性連接於該第二線圈圖案;以及一第一封裝膠體,具有磁性,並填充於該第一側表面及該第二側表面之間,該導電線圈環繞至少部分的該第一封裝膠體。
- 如請求項1所述之線路板結構,更包含一第三線路板,該第一線路板及該第二線路板設置於該第三線路板上。
- 如請求項2所述之線路板結構,其中該導電線圈更包含一第三線圈圖案,該第三線圈圖案設置於該第三線路板中,該第一線圈圖案透過該第三線圈圖案電性連接於該第二線圈圖案。
- 如請求項2或3所述之線路板結構,更包含一第一晶片以及一第二晶片,該第一晶片設置於該第一線路板上,該第二晶片設置於該第二線路板上。
- 如請求項2或3所述之線路板結構,更包含一第二封裝膠體,該第二封裝膠體填充於該第三線路板靠近該第一線路板及該第二線路板的一側。
- 如請求項2所述之線路板結構,更包含一第四線路板,該第四線路板設置於該第一線路板及該第二線路板上。
- 如請求項6所述之線路板結構,其中該導電線圈更包含一第三線圈圖案及一第四線圈圖案,該第三線圈圖案設置於該第三線路板中,該第四線圈圖案設置於該第四線路板中,該第一線圈圖案透過該第三線圈圖案及該第四線圈圖案電性連接於該第二線圈圖案。
- 如請求項6所述之線路板結構,更包含一第二封裝膠體及一第三封裝膠體,該第二封裝膠體填充於該第三線路板靠近該第一線路板及該第二線路板的一側,該第三封裝膠體填充於該第四線路板靠近該第一線路板及該第二線路板的一側。
- 如請求項1所述之線路板結構,其中該第二線路板更具有一凹槽,該第二側表面面對該凹槽,該第一線路板位於該凹槽中。
- 如請求項9所述之線路板結構,更包含一第二封裝膠體,該第一線路板更具有一底面,該底面相鄰於該第一側表面,該第二線路板更具有一槽底面,該槽底面及該第二側表面形成該凹槽,該第二封裝膠體填充於該底面與該槽底面之間。
- 一種線路板結構的製造方法,包含: 形成一導電線圈的一第一線圈圖案於一第一線路板中;形成該導電線圈的一第二線圈圖案於一第二線路板中;將該第一線圈圖案電性連接至該第二線圈圖案;以及將具有磁性的一第一封裝膠體填充於該第一線路板的一第一側表面及該第二線路板的一第二側表面之間,該導電線圈環繞至少部分的該第一封裝膠體。
- 如請求項11所述之線路板結構的製造方法,更包含:將該第一線路板及該第二線路板設置於一第三線路板上。
- 如請求項12所述之線路板結構的製造方法,更包含:將該導電線圈的一第三線圈圖案設置於該第三線路板中;其中,將該第一線圈圖案電性連接至該第二線圈圖案的步驟,包含透過該第三線圈圖案將該第一線圈圖案電性連接至該第二線圈圖案。
- 如請求項11所述之線路板結構的製造方法,更包含:將該第一線路板及該第二線路板設置於一第三線路板上;以及將一第四線路板設置於該第一線路板及該第二線路板上。
- 如請求項14所述之線路板結構的製造方法,更包含: 將該導電線圈的一第三線圈圖案設置於該第三線路板中;以及將該導電線圈的一第四線圈圖案設置於該第四線路板中;其中,將該第一線圈圖案電性連接至該第二線圈圖案的步驟,包含透過該第三線圈圖案及該第四線圈圖案將該第一線圈圖案電性連接至該第二線圈圖案。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112117285A TWI842521B (zh) | 2023-05-10 | 2023-05-10 | 線路板結構及其製造方法 |
| US18/205,240 US12396100B2 (en) | 2023-05-10 | 2023-06-02 | Circuit board structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112117285A TWI842521B (zh) | 2023-05-10 | 2023-05-10 | 線路板結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI842521B true TWI842521B (zh) | 2024-05-11 |
| TW202446187A TW202446187A (zh) | 2024-11-16 |
Family
ID=92077053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112117285A TWI842521B (zh) | 2023-05-10 | 2023-05-10 | 線路板結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US12396100B2 (zh) |
| TW (1) | TWI842521B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107533916A (zh) * | 2015-06-24 | 2018-01-02 | 株式会社村田制作所 | 线圈部件的制造方法 |
| TW202230402A (zh) * | 2020-10-14 | 2022-08-01 | 日商味之素股份有限公司 | 磁性糊料 |
| TW202301386A (zh) * | 2021-06-16 | 2023-01-01 | 奇力新電子股份有限公司 | 薄膜電感 |
| CN115643696A (zh) * | 2022-08-23 | 2023-01-24 | 宁波华远电子科技有限公司 | 一种线路板的制备工艺 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6023202A (en) * | 1998-02-13 | 2000-02-08 | Hewlett-Packard Company | Ground return for high speed digital signals that are capacitively coupled across a DC-isolated interface |
| WO2002043084A1 (en) * | 2000-11-21 | 2002-05-30 | Koninklijke Philips Electronics N.V. | System, printed circuit board, charger device, user device, and apparatus |
| US20070080441A1 (en) * | 2005-08-18 | 2007-04-12 | Scott Kirkman | Thermal expansion compensation graded IC package |
| US7201582B1 (en) * | 2006-05-24 | 2007-04-10 | Raytheon Company | Microstrip interconnector for solderless connection |
| WO2011065361A1 (ja) * | 2009-11-24 | 2011-06-03 | 日本発條株式会社 | 接続部材 |
| US8325002B2 (en) | 2010-05-27 | 2012-12-04 | Advanced Semiconductor Engineering, Inc. | Power inductor structure |
| US9841548B2 (en) * | 2015-06-30 | 2017-12-12 | Apple Inc. | Electronic devices with soft input-output components |
| US9781834B1 (en) * | 2016-03-29 | 2017-10-03 | Ferric Inc. | Magnetically-coupled inductors on integrated passive devices and assemblies including same |
| CN106010124A (zh) | 2016-06-28 | 2016-10-12 | 王强 | 一种热固化型磁性环氧树脂粉末及其封装电感的方法 |
| WO2019066969A1 (en) | 2017-09-29 | 2019-04-04 | Intel Corporation | Device, system and method for providing inductor structures |
| US10278279B1 (en) * | 2017-10-30 | 2019-04-30 | Dell Products L.P. | Transformer thermal radiator for power field effect transistors |
| US11158444B2 (en) | 2018-02-12 | 2021-10-26 | Intel Corporation | Magnetic material having coated ferromagnetic filler particles |
| US10777514B2 (en) * | 2018-06-19 | 2020-09-15 | Intel Corporation | Techniques for an inductor at a second level interface |
| US10892230B2 (en) | 2018-07-30 | 2021-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic shielding material with insulator-coated ferromagnetic particles |
| JP7070709B2 (ja) * | 2018-12-21 | 2022-05-18 | 住友電気工業株式会社 | 電力変換装置、それを構成する多層基板、及び電力変換装置を搭載した車両 |
| JP7788976B2 (ja) * | 2022-09-20 | 2025-12-19 | 株式会社東芝 | アイソレータ |
-
2023
- 2023-05-10 TW TW112117285A patent/TWI842521B/zh active
- 2023-06-02 US US18/205,240 patent/US12396100B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107533916A (zh) * | 2015-06-24 | 2018-01-02 | 株式会社村田制作所 | 线圈部件的制造方法 |
| TW202230402A (zh) * | 2020-10-14 | 2022-08-01 | 日商味之素股份有限公司 | 磁性糊料 |
| TW202301386A (zh) * | 2021-06-16 | 2023-01-01 | 奇力新電子股份有限公司 | 薄膜電感 |
| CN115643696A (zh) * | 2022-08-23 | 2023-01-24 | 宁波华远电子科技有限公司 | 一种线路板的制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202446187A (zh) | 2024-11-16 |
| US20240381533A1 (en) | 2024-11-14 |
| US12396100B2 (en) | 2025-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2024019217A (ja) | パッケージ基板およびそれを備えた半導体複合装置 | |
| JP7294584B2 (ja) | インダクタ及びその製造方法 | |
| JP2015065553A (ja) | 接続部材、半導体デバイスおよび積層構造体 | |
| KR101883046B1 (ko) | 코일 전자 부품 | |
| EP3104408B1 (en) | Package structure and method for manufacturing the same | |
| TWI768049B (zh) | 具有適應性垂直互連的電子裝置和其製造方法 | |
| JP2025508517A (ja) | 集積キャパシタを有する半導体パッケージ | |
| TWI842521B (zh) | 線路板結構及其製造方法 | |
| CN107069354A (zh) | 一种微型射频连接器及其制作方法 | |
| JP2807135B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JP5014380B2 (ja) | 多層基板および半導体装置 | |
| CN118945994A (zh) | 线路板结构及其制造方法 | |
| CN110634826A (zh) | 半导体器件 | |
| TW202429631A (zh) | 基板和半導體模組 | |
| JP3798978B2 (ja) | 多層配線基板 | |
| TW202010070A (zh) | 散熱基板及其製作方法與晶片封裝結構 | |
| JP4601369B2 (ja) | 配線基板 | |
| WO2014141607A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN111081451A (zh) | 玻璃集成电感及制备方法 | |
| TWI869095B (zh) | 電子封裝件及其製法 | |
| TWI854658B (zh) | 線路板結構及其製造方法 | |
| CN115881675B (zh) | 封装基板、其制备方法、封装结构及电子设备 | |
| JP4825012B2 (ja) | 配線基板の製造方法 | |
| JP4667070B2 (ja) | 配線基板及び配線基板の製造方法 | |
| KR102551247B1 (ko) | 인덕터 및 그 제조방법 |