TWI841201B - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TWI841201B TWI841201B TW112102253A TW112102253A TWI841201B TW I841201 B TWI841201 B TW I841201B TW 112102253 A TW112102253 A TW 112102253A TW 112102253 A TW112102253 A TW 112102253A TW I841201 B TWI841201 B TW I841201B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- lower electrode
- supporting layer
- electrode layer
- supporting
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 13
- 238000009966 trimming Methods 0.000 claims description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 or the like ) Inorganic materials 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本揭露提供一種半導體結構及其形成方法。形成半導體結構之方法包括形成介電堆疊於導電層上，其中形成介電堆疊包含依序形成的第一支撐層、第一犧牲層、第二支撐層、第二犧牲層以及第三支撐層。形成下電極層於介電堆疊中，其中下電極層在第一支撐層中具有第一臨界尺寸。蝕刻下電極層與第三支撐層以形成第一孔洞並暴露第二犧牲層。經由第一孔洞移除第二犧牲層。蝕刻第二支撐層以形成第二孔洞並暴露第一犧牲層。經由第二孔洞移除第一犧牲層。修整下電極層使得下電極層在第一支撐層與第二支撐層之間具有小於第一臨界尺寸的第二臨界尺寸。
Description
本揭露內容是有關於一種半導體結構以及形成半導體結構之方法。
電容器可以被用於各種不同的半導體電路中。舉例來說，電容器可被用於動態隨機存取記憶體(dynamic random access memory；DRAM)之記憶體電路或任何其他類型的記憶體電路中。DRAM記憶體電路可通過在單個半導體晶圓上複製數百萬個相同的電路元件（稱為DRAM單元）來製造。DRAM單元是一個可尋址的位置，其可以儲存數據的位元（二進制位）。在DRAM單元常見的形式，可包括兩個電路組件：一個存儲電容器(storage capacitor)與一個訪問場效電晶體(access field effect transistor)。
然而，現有的電容器因製程限制而面臨到許多問題。例如，電容器的下電極層的臨界尺寸過大可能導致電容器短路。因此，期望改善電容器的製程並開發出改良的半導體結構。
本揭露之技術態樣為一種形成半導體結構之方法。
根據本揭露一些實施方式，一種形成半導體結構之方法包括形成介電堆疊於導電層上，其中形成介電堆疊包含依序形成的第一支撐層、第一犧牲層、第二支撐層、第二犧牲層以及第三支撐層。形成下電極層於介電堆疊中，其中下電極層在第一支撐層中具有第一臨界尺寸。蝕刻下電極層與第三支撐層以形成第一孔洞並暴露第二犧牲層。經由第一孔洞移除第二犧牲層。蝕刻第二支撐層以形成第二孔洞並暴露第一犧牲層。經由第二孔洞移除第一犧牲層。修整下電極層使得下電極層在第一支撐層與第二支撐層之間具有小於第一臨界尺寸的第二臨界尺寸。
在本揭露一些實施方式中，修整下電極層係執行濕式蝕刻製程。
在本揭露一些實施方式中，執行濕式蝕刻製程係使用鹼性蝕刻溶液。
在本揭露一些實施方式中，修整下電極層更使得下電極層在第二支撐層與第三支撐層之間具有小於第一臨界尺寸的第三臨界尺寸。
在本揭露一些實施方式中，形成半導體結構之方法更包括形成高介電常數介電層沿著下電極層的側壁。形成上電極層沿著高介電常數介電層的側壁。
在本揭露一些實施方式中，形成第一孔洞更包括蝕刻第二犧牲層。
本揭露之技術態樣為一種半導體結構之方法。
根據本揭露一些實施方式，一種形成半導體結構之方法包括第一支撐層、第二支撐層、第三支撐層以及電容器。第一支撐層、第二支撐層及第三支撐層由下往上排列，且第一支撐層、第二支撐層及第三支撐層彼此分隔。電容器接觸第一支撐層的側壁、第二支撐層的側壁及第三支撐層的側壁，其中電容器包括從第一支撐層延伸到第三支撐層的下電極層、沿著下電極層的側壁的高介電常數介電層以及沿著高介電常數介電層的側壁的上電極層，其中下電極層在第一支撐層中具有第一臨界尺寸，且下電極層在第一支撐層與第二支撐層之間具有小於第一臨界尺寸的第二臨界尺寸。
在本揭露一些實施方式中，下電極層在第二支撐層與第三支撐層之間更具有小於第一臨界尺寸的第三臨界尺寸。
在本揭露一些實施方式中，下電極層在第二支撐層中具有大於第二臨界尺寸的第四臨界尺寸。
在本揭露一些實施方式中，高介電常數介電層的最低表面接觸下電極層的表面。
根據本揭露上述實施方式，透過修整下電極層可控制或減少下電極層的臨界尺寸（例如，下電極層在第一支撐層與第二支撐層之間的第二臨界尺寸小於在第一支撐層中的第一臨界尺寸），從而避免電容器短路。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
本揭露所用「約」、「近似」或「實質上」應通常是指給定值或範圍的百分之二十以內，優選地為百分之十以內，且更優選地為百分之五以內。在此給出的數值是近似的，意味著若沒有明確說明，則術語「約」、「近似」或「實質上」的涵意可被推斷出來。
此外，為方便描述可在本揭露之一些實施方式中使用空間上相對之術語，諸如「在……之下」、「在……下方」、「下面的」、「在……上方」、「上面的」及其類似物來描述如在諸圖中所描述之一個元件或特徵與另外之（諸等）元件或（諸等）特徵的關係。該等空間上相對之術語意欲除在圖式中所描述之方位外，涵蓋處於使用或操作中之元件之不同方位。元件可另外定位（經90度旋轉或在其它方位）且據此解釋本揭露之一些實施方式所用之該等空間上相對之描述詞。
第1圖至第11圖繪示根據本揭露一些實施方式之形成半導體結構的方法各中間階段的剖面圖。參閱第1圖，在導電層112上形成介電堆疊DS。詳細來說，先形成導電層112於基板110上，接著形成介電堆疊DS於導電層112上。在導電層112上形成介電堆疊DS包含在導電層112上形成第一支撐層120、在第一支撐層120上形成第一犧牲層130、在第一犧牲層130上形成第二支撐層140、在第二支撐層140上形成第二犧牲層150，以及在第二犧牲層150上形成第三支撐層160。換句話說，介電堆疊DS包含依序形成的第一支撐層120、第一犧牲層130、第二支撐層140、第二犧牲層150以及第三支撐層160。
在一些實施方式中，導電層112接觸介電堆疊DS的第一支撐層120。導電層112可包含鎢(W)或其他合適的金屬。在一些實施方式中，基板110包含具有接點、電晶體或其他類似部件的互連結構。因此，後續形成在介電堆疊DS中的電容器（例如，第10圖與第11圖的電容器Ca）連接到基板110中的其他部件（例如，電晶體）。
在一些實施方式中，第一支撐層120、第二支撐層140及第三支撐層160由下往上排列且彼此分隔。在一些實施方式中，形成第一支撐層120、第二支撐層140及第三支撐層160藉由原子層沉積(atomic layer deposition；ALD)、化學氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)或類似沉積方法。第一支撐層120、第二支撐層140及第三支撐層160包含氮化物，例如氮化矽。在一些實施方式中，形成第一犧牲層130與第二犧牲層150藉由原子層沉積、化學氣相沉積、物理氣相沉積或類似沉積方法。第一犧牲層130與第二犧牲層150包含氧化物。第一犧牲層130與第二犧牲層150可以由不同的材料製成。當形成第一犧牲層130時，摻雜劑被摻雜於第一犧牲層130中，前述的摻雜劑包含硼、磷或其組合。例如，第一犧牲層130由硼磷矽玻璃(boro-phospho-silicate-glass；BPSG)製成，BPSG是摻雜有硼與磷的氧化矽。在一些實施方式中，第二犧牲層150由矽烷(SiH
4)氧化物或其他合適的氧化物材料製成。
參閱第2圖，蝕刻介電堆疊DS，以在介電堆疊DS中形成開口170。換句話說，開口170形成於第一支撐層120、第一犧牲層130、第二支撐層140、第二犧牲層150及第三支撐層160中。在一些實施方式中，開口170從第三支撐層160向下延伸到導電層112，且暴露導電層112。開口170可暴露介電堆疊DS的側壁DS1。在一些實施方式中，蝕刻介電堆疊DS以形成開口170是藉由執行乾式蝕刻製程。例如，可以為乾式蝕刻製程選擇乾式蝕刻氣體，例如氫氣(H
2)與氮氣(N
2)。
參閱第2圖與第3圖，在開口170中填入導電材料，以在開口170中以及第三支撐層160上方形成下電極層180。下電極層180覆蓋第三支撐層160的頂面161，且下電極層180接觸介電堆疊DS的側壁DS1與導電層112的頂面。在一些實施方式中，形成下電極層180藉由化學氣相沉積、物理氣相沉積、原子層沉積或類似沉積方法。
在一些實施方式中，下電極層180在介電堆疊DS中具有第一臨界尺寸W1。詳細來說，如第2圖與第3圖所示，開口170在介電堆疊DS中平行於基板110的長度延伸方向上具有第一臨界尺寸（寬度）W1，因此下電極層180在介電堆疊DS中也具有第一臨界尺寸W1。下電極層180在第一支撐層120中、第一犧牲層130中、第二支撐層140中、第二犧牲層150中以及第三支撐層160中皆具有第一臨界尺寸W1。亦即，下電極層180在第一支撐層120中、第一犧牲層130中、第二支撐層140中、第二犧牲層150中以及第三支撐層160中具有實質上相等的臨界尺寸。應理解，本揭露的下電極層180的「臨界尺寸」可互換地稱為下電極層180的寬度。在一些實施方式中，下電極層180包含氮化鈦(TiN)或其他合適的導電材料。
參閱第4圖，蝕刻下電極層180與第三支撐層160以形成第一孔洞H1並暴露第二犧牲層150。在一些實施方式中，形成第一孔洞H1更包含蝕刻第二犧牲層150的一部分。如此一來，剩餘的第二犧牲層150具有階梯狀輪廓（即，暴露頂面以及垂直暴露頂面的暴露側壁）。在一些實施方式中，形成第一孔洞H1是藉由乾式蝕刻製程執行的。形成第一孔洞H1的蝕刻氣體可包含碳(C)與氟(F)組成的氣體，例如四氟化碳(CF
4)。
參閱第4圖與第5圖，經由第一孔洞H1移除介電堆疊DS的第二犧牲層150。在一些實施方式中，執行蝕刻製程，以移除第二犧牲層150的全體。例如，移除第二犧牲層150是藉由使用濕式蝕刻製程，並且濕式蝕刻製程的蝕刻溶液包含氟化物基的溶液，例如氫氟酸(HF)。在移除第二犧牲層150之後，在第二支撐層140與第三支撐層160之間形成空間S1。
參閱第5圖與第6圖，蝕刻第二支撐層140以在第二支撐層140中形成第二孔洞H2並暴露第一犧牲層130。在一些實施方式中，形成第二孔洞H2更包含蝕刻第一犧牲層130的一部分。如此一來，剩餘的第一犧牲層130具有倒U狀輪廓（即，暴露底面以及連接暴露底面的暴露側壁）。在一些實施方式中，形成第二孔洞H2是藉由乾式蝕刻製程執行的。形成第二孔洞H2的蝕刻氣體可包含碳(C)與氟(F)組成的氣體，例如四氟化碳(CF
4)。
在一些實施方式中，如第5圖與第6圖所示，在第二支撐層140中形成第二孔洞H2之後，移除下電極層180位於第三支撐層160上方的部分。如此一來，第三支撐層160的頂面161被暴露，且下電極層180的頂面181與第三支撐層160的頂面161實質上共面。在一些實施方式中，移除下電極層180位於第三支撐層160上方的部分是藉由乾式蝕刻製程執行的。在一些實施方式中，移除下電極層180位於第三支撐層160上方的部分與形成第二孔洞H2是通過使用一次乾式蝕刻製程。
參閱第6圖與第7圖，經由第二孔洞H2移除介電堆疊DS的第一犧牲層130。在一些實施方式中，執行蝕刻製程以移除第一犧牲層130的全體。例如，移除第一犧牲層130是藉由使用濕式蝕刻製程，並且濕式蝕刻製程的蝕刻溶液包含氟化物基的溶液，例如氫氟酸(HF)。在移除第一犧牲層130之後，在第二支撐層140與第一支撐層120之間形成空間S2，且空間S1與空間S2是通過第二支撐層140中的第二孔洞H2連接。第一支撐層120、第二支撐層140及第三支撐層160是通過下電極層180連接。
參閱第6圖至第8圖，在移除第一犧牲層130之後，修整下電極層180。詳細來說，修整下電極層180以減少下電極層180在介電堆疊DS中的臨界尺寸(寬度)。下電極層180在第一支撐層120與第二支撐層140之間的一部分183具有第二臨界尺寸W2，且第二臨界尺寸W2小於下電極層180在第一支撐層120中的一部分182的第一臨界尺寸W1。如此一來，可避免後續形成的電容器（例如，第10圖與第11圖的電容器Ca）短路。
在一些實施方式中，修整下電極層180使得下電極層180在第二支撐層140與第三支撐層160之間的一部分186具有小於第一臨界尺寸W1的第三臨界尺寸W3。在一些實施方式中，第三臨界尺寸W3實質上等於第二臨界尺寸W2。在一些其他的實施方式中，第三臨界尺寸W3大於第二臨界尺寸W2。
在一些實施方式中，下電極層180在第二支撐層140中的一部分185具有大於第二臨界尺寸W2的第四臨界尺寸W4。第四臨界尺寸W4可實質上等於第一臨界尺寸W1。在一些實施方式中，下電極層180接觸第三支撐層160的一部分187具有第五臨界尺寸W5，其中第五臨界尺寸W5不大於（例如，小於或實質上等於）第二臨界尺寸W2及/或第三臨界尺寸W3。在一些實施方式中，下電極層180的部分189具有最小臨界尺寸W6，其中下電極層180的部分189位於接觸第三支撐層160的部分187與在第二支撐層140上方的部分186之間。
如第7圖所示，在修整下電極層180之前，下電極層180的部分183及部分186皆具有第一臨界尺寸W1。在第8圖的步驟中（即，修整下電極層180），減少下電極層180的部分183及部分186的臨界尺寸。亦即，下電極層180的部分183被減少為具有第二臨界尺寸W2且下電極層180的部分186被減少為具有第三臨界尺寸W3。此外，在一些實施方式中，減少下電極層180的部分187及部分189的臨界尺寸。如此一來，透過修整下電極層180，可減少下電極層180的臨界尺寸，以避免後續形成的電容器（例如，第10圖與第11圖的電容器Ca）短路。舉例來說，下電極層180的第二臨界尺寸W2及/或第三臨界尺寸W3在約19奈米至約26奈米的範圍間，而下電極層180的第一臨界尺寸在約27奈米至約30奈米的範圍間。
在一些實施方式中，修整下電極層180係執行濕式蝕刻製程。濕式蝕刻製程可使用鹼性蝕刻溶液。例如，鹼性蝕刻溶液可包括氫氧化氨、過氧化氫與水之組合（即，NH
4OH:H
2O
2:H2O，亦稱APM），其中氫氧化氨、過氧化氫與水之比可以是1:8:60。在一些實施方式中，修整下電極層180的濕式蝕刻製程的時間約15秒至約30秒的範圍間。若濕式蝕刻製程的時間小於15秒，則下電極層180的臨界尺寸可能太大，從而導致後續形成的電容器短路；若濕式蝕刻製程的時間大於30秒，則下電極層180的臨界尺寸可能太小，從而導致電容器的電容值過低。
參閱第9圖，在修整下電極層180之後，形成高介電常數介電層（高k介電層）190。詳細來說，沿著下電極層180的側壁180S形成高介電常數介電層190。此外，高介電常數介電層190可以沿著第二支撐層140的側壁、頂面與底面、第三支撐層160的側壁、頂面與底面以及第一支撐層120的頂面形成。在一些實施方式中，高介電常數介電層190沿著下電極層180的側壁180S共形地沉積，例如原子層沉積、化學氣相沉積、物理氣相沉積或類似沉積方法。在一些實施方式中，高介電常數介電層190的最低表面191接觸下電極層180在第一支撐層120中的表面180T與第一支撐層120的頂面。換句話說，高介電常數介電層190的最低表面191至少部分地與下電極層180在第一支撐層120中的表面180T重疊。
在一些實施方式中，高介電常數介電層190包含氧化鉿(HfO)。在各種示例中，高介電常數介電層190包含金屬氧化物（例如，HfSiO
2、ZnO、ZrO
2、Ta
2O
5、Al
2O
3，或類似物）、金屬氮化物，或其組合。
參閱第10圖，在形成高介電常數介電層190之後，沿著高介電常數介電層190的側壁193形成上電極層200。上電極層200位於高介電常數介電層190的水平表面之上。如此一來，包含下電極層180、高介電常數介電層190以及上電極層200的電容器Ca被定義於介電堆疊DS中。由於在形成高介電常數介電層190之前先修整下電極層180，下電極層180的臨界尺寸可以被減少，因此可避免電容器Ca短路。在一些實施方式中，上電極層200沿著高介電常數介電層190的側壁193共形地沉積，例如原子層沉積、化學氣相沉積、物理氣相沉積或類似沉積方法。
上電極層200可以包含氮化鈦(TiN)或其他合適的導電材料。在一些實施方式中，上電極層200與下電極層180包含相同的材料，例如TiN。在一些實施方式中，上電極層200與下電極層180包含不同的材料，例如下電極層180包含TiSiN，而上電極層200包含TiN。
參閱第10圖與第11圖，半導體層210形成於第一支撐層120與第二支撐層140之間的空間S1、第二支撐層140與第三支撐層160之間的空間S2、第三支撐層160中的第一孔洞H1以及第二支撐層140中的第二孔洞H2中。半導體層210可以完全填充介電堆疊DS的空間S1、空間S2、第一孔洞H1以及第二孔洞H2。半導體層210也可以接觸並覆蓋第三支撐層160上方的上電極層200。
在一些實施方式中，半導體結構包含複數個支撐層（即，第一支撐層120、第二支撐層140及第三支撐層160）以及電容器Ca。第一支撐層120、第二支撐層140及第三支撐層160自下而上排列，且第一支撐層120、第二支撐層140及第三支撐層160彼此分隔。換句話說，第三支撐層160位於第二支撐層140上，且第二支撐層140位於第一支撐層120上。電容器Ca接觸第一支撐層120的側壁123、第二支撐層140的側壁143以及第三支撐層160的側壁163。電容器Ca包含從第一支撐層120延伸到第三支撐層160的下電極層180、沿著下電極層180的側壁180S的高介電常數介電層190以及沿著高介電常數介電層190的側壁193的上電極層200，其中下電極層180在第一支撐層120中具有第一臨界尺寸W1，且下電極層180在第一支撐層120與第二支撐層140之間具有小於第一臨界尺寸W1的第二臨界尺寸W2。應注意，第11圖中的電容器Ca為例示性的，電容器Ca不限於第11圖所示的結構。例如，電容器Ca中包含其他的層。
綜上所述，本揭露的半導體結構的電容器Ca的下電極層180在第一支撐層120與第二支撐層140之間的第二臨界尺寸W2小於在第一支撐層120中的第一臨界尺寸W1，可達到降低電容器Ca的臨界尺寸的效果，從而避免電容器Ca短路。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之申請專利範圍的精神及其範圍不應限於本揭露實施方式之說明。
所屬技術領域任何熟習此技術者，在不脫離本揭露之精神與範圍間，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附申請專利範圍的保護範圍之內。
110:基板
112:導電層
120:第一支撐層
123,143,163,180S,193,DS1:側壁
130:第一犧牲層
140:第二支撐層
150:第二犧牲層
160:第三支撐層
161,181:頂面
170:開口
180:下電極層
180T:表面
182,183,185,186,187,189:部分
190:高介電常數介電層
191:最低表面
200:上電極層
210:半導體層
Ca:電容器
DS:介電堆疊
H1:第一孔洞
H2:第二孔洞
S1,S2:空間
W1:第一臨界尺寸
W2:第二臨界尺寸
W3:第三臨界尺寸
W4:第四臨界尺寸
W5:第五臨界尺寸
W6:最小臨界尺寸
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1圖至第11圖繪示根據本揭露一些實施方式之形成半導體結構的方法各中間階段的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
110:基板
112:導電層
120:第一支撐層
123,143,163,180S,193:側壁
140:第二支撐層
160:第三支撐層
180:下電極層
190:高介電常數介電層
200:上電極層
210:半導體層
Ca:電容器
DS:介電堆疊
W1:第一臨界尺寸
W2:第二臨界尺寸
Claims (10)
- 一種形成半導體結構之方法，包含： 形成一介電堆疊於一導電層上，其中形成該介電堆疊包含依序形成的一第一支撐層、一第一犧牲層、一第二支撐層、一第二犧牲層以及一第三支撐層； 形成一下電極層於該介電堆疊中，其中該下電極層在該第一支撐層中具有一第一臨界尺寸； 蝕刻該下電極層與該第三支撐層以形成一第一孔洞並暴露該第二犧牲層； 經由該第一孔洞移除該第二犧牲層； 蝕刻該第二支撐層以形成一第二孔洞並暴露該第一犧牲層； 經由該第二孔洞移除該第一犧牲層；以及 修整該下電極層使得該下電極層在該第一支撐層與該第二支撐層之間具有小於該第一臨界尺寸的一第二臨界尺寸。
- 如請求項1所述之方法，其中修整該下電極層係執行一濕式蝕刻製程。
- 如請求項2所述之方法，其中執行該濕式蝕刻製程係使用一鹼性蝕刻溶液。
- 如請求項1所述之方法，其中修整該下電極層更使得該下電極層在該第二支撐層與該第三支撐層之間具有小於該第一臨界尺寸的一第三臨界尺寸。
- 如請求項1所述之方法，更包含： 形成一高介電常數介電層沿著該下電極層的一側壁；以及 形成一上電極層沿著該高介電常數介電層的一側壁。
- 如請求項1所述之方法，其中形成該第一孔洞更包含蝕刻該第二犧牲層。
- 一種半導體結構，包含： 一第一支撐層、一第二支撐層及一第三支撐層，由下往上排列，且該第一支撐層、該第二支撐層及該第三支撐層彼此分隔；以及 一電容器，接觸該第一支撐層的一側壁、該第二支撐層的一側壁及該第三支撐層的一側壁，其中該電容器包含從該第一支撐層延伸到該第三支撐層的一下電極層、沿著該下電極層的一側壁的一高介電常數介電層以及沿著該高介電常數介電層的一側壁的一上電極層，其中該下電極層在該第一支撐層中具有一第一臨界尺寸，且該下電極層在該第一支撐層與該第二支撐層之間具有小於該第一臨界尺寸的一第二臨界尺寸。
- 如請求項7所述之半導體結構，其中該下電極層在該第二支撐層與該第三支撐層之間更具有小於該第一臨界尺寸的一第三臨界尺寸。
- 如請求項7所述之半導體結構，其中該下電極層在該第二支撐層中具有大於該第二臨界尺寸的一第四臨界尺寸。
- 如請求項7所述之半導體結構，其中該高介電常數介電層的一最低表面接觸該下電極層的一表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112102253A TWI841201B (zh) | 2023-01-18 | 2023-01-18 | 半導體結構及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112102253A TWI841201B (zh) | 2023-01-18 | 2023-01-18 | 半導體結構及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI841201B true TWI841201B (zh) | 2024-05-01 |
| TW202431383A TW202431383A (zh) | 2024-08-01 |
Family
ID=92076799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112102253A TWI841201B (zh) | 2023-01-18 | 2023-01-18 | 半導體結構及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI841201B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563271A (zh) * | 2019-09-10 | 2021-03-26 | 长鑫存储技术有限公司 | 电容孔形成方法、电容器制造方法、电容器及半导体存储器 |
| US20210217658A1 (en) * | 2020-01-10 | 2021-07-15 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor structure and method for fabricating the same |
| US20220037333A1 (en) * | 2020-07-31 | 2022-02-03 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure, and semiconductor structure |
| TW202249179A (zh) * | 2021-06-02 | 2022-12-16 | 南亞科技股份有限公司 | 半導體結構和其形成方法 |
-
2023
- 2023-01-18 TW TW112102253A patent/TWI841201B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563271A (zh) * | 2019-09-10 | 2021-03-26 | 长鑫存储技术有限公司 | 电容孔形成方法、电容器制造方法、电容器及半导体存储器 |
| US20210217658A1 (en) * | 2020-01-10 | 2021-07-15 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor structure and method for fabricating the same |
| US20220037333A1 (en) * | 2020-07-31 | 2022-02-03 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure, and semiconductor structure |
| TW202249179A (zh) * | 2021-06-02 | 2022-12-16 | 南亞科技股份有限公司 | 半導體結構和其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202431383A (zh) | 2024-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100422063B1 (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
| CN114823540B (zh) | 半导体结构的制作方法及半导体结构 | |
| GB2399944A (en) | Bottom electrode of capacitor of semiconductor device | |
| US11688611B2 (en) | Method for manufacturing a capacitor | |
| US20030222296A1 (en) | Method of forming a capacitor using a high K dielectric material | |
| CN1790610A (zh) | 用于制造半导体器件的电容器的方法 | |
| TWI841201B (zh) | 半導體結構及其形成方法 | |
| KR100689680B1 (ko) | 반도체 구조물의 처리 방법 및 이를 이용한 반도체커패시터의 제조 방법 | |
| TWI892595B (zh) | 形成半導體結構之方法 | |
| TWI833463B (zh) | 形成半導體結構之方法 | |
| US20230065654A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US6218308B1 (en) | Method of manufacturing a contact for a capacitor of high density DRAMs | |
| WO2019151043A1 (ja) | Ｄｒａｍ及びその製造方法 | |
| TWI817793B (zh) | 形成半導體結構之方法 | |
| US6236080B1 (en) | Method of manufacturing a capacitor for high density DRAMs | |
| TWI817598B (zh) | 半導體裝置的製造方法 | |
| TWI871927B (zh) | 形成半導體結構之方法 | |
| KR100762869B1 (ko) | 캐패시터의 형성방법 | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US8455360B2 (en) | Method for fabricating storage node of semiconductor device | |
| KR100861367B1 (ko) | 반도체 메모리소자의 캐패시터 형성방법 | |
| KR20050107027A (ko) | 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 | |
| KR100575883B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| TW202425742A (zh) | 半導體結構及其形成方法 | |
| TW202416794A (zh) | 形成半導體結構之方法 |