TWI841295B - 微發光二極體顯示系統 - Google Patents
微發光二極體顯示系統 Download PDFInfo
- Publication number
- TWI841295B TWI841295B TW112109615A TW112109615A TWI841295B TW I841295 B TWI841295 B TW I841295B TW 112109615 A TW112109615 A TW 112109615A TW 112109615 A TW112109615 A TW 112109615A TW I841295 B TWI841295 B TW I841295B
- Authority
- TW
- Taiwan
- Prior art keywords
- time
- storage area
- bit frame
- unit
- micro
- Prior art date
Links
- 238000011084 recovery Methods 0.000 claims abstract description 28
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000005286 illumination Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 101100421857 Caenorhabditis elegans sod-2 gene Proteins 0.000 description 20
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 15
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 15
- PGHJZJNBFSOFNB-AFCXAGJDSA-N [(2r,3s,4r,5r)-5-(3-carbamothioyl-1,2,4-triazol-1-yl)-3,4-dihydroxyoxolan-2-yl]methyl sulfamate Chemical compound N1=C(C(=S)N)N=CN1[C@H]1[C@H](O)[C@H](O)[C@@H](COS(N)(=O)=O)O1 PGHJZJNBFSOFNB-AFCXAGJDSA-N 0.000 description 9
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
一種微發光二極體顯示系統，包括驅動器及第一列微發光二極體積體電路。驅動器包括時脈資料恢復單元、分頻單元及產生單元。時脈資料恢復單元接收內嵌有時脈信號的資料信號並分別輸出時脈信號及資料信號。分頻單元耦接時脈及資料恢復單元，用以接收時脈信號並分別輸出第一時脈信號及第二時脈信號。產生單元耦接時脈資料恢復單元及分頻單元，用以根據資料信號、第一時脈信號及第二時脈信號分別產生列資料信號及移位時脈信號。第一列微發光二極體積體電路包括彼此串接的複數個微發光二極體積體電路，用以依序傳送列資料信號及移位時脈信號。
Description
本發明係與微發光二極體(uLED)有關，特別是關於一種微發光二極體顯示系統。
一般而言，微發光二極體顯示系統包括複數列微發光二極體積體電路且每一列微發光二極體積體電路包括彼此串接的複數個微發光二極體積體電路(uICs)，每一個微發光二極體積體電路分別驅動複數個微發光二極體(uLEDs)。
然而，由於傳統的微發光二極體積體電路均需設置有鎖相迴路(Phase-Locked Loop，PLL)且相鄰微發光二極體積體電路之間以及微發光二極體積體電路與面板之間所需的接線數量較多，導致傳統的微發光二極體顯示系統所需的電路成本及面積難以減少，有待進一步解決。
因此，本發明提出一種微發光二極體顯示系統，以有效解決先前技術所遭遇到的上述問題。
根據本發明的一較佳具體實施例為一種微發光二極體顯示系統。於此實施例中，微發光二極體顯示系統包括驅動器及第一列微發光二極體積體電路。驅動器包括時脈資料恢復單元、分頻單元及產生單元。時脈資料恢復單元接收內嵌有時脈信號的資料信號並分別輸出時脈信號及資料信號。分頻單元耦接時脈及資料恢復單元，用以接收時脈信號並分別輸出第一時脈信號及第二時脈信號。產生單元耦接時脈資料恢復單元及分頻單元，用以根據資料信號、第一時脈信號及第二時脈信號分別產生列資料信號及移位時脈信號。第一列微發光二極體積體電路包括彼此串接的複數個微發光二極體積體電路，用以依序傳送列資料信號及移位時脈信號。
於一實施例中，產生單元還根據資料信號、第一時脈信號及第二時脈信號產生致能信號，並由彼此串接的該複數個微發光二極體積體電路依序傳送致能信號。
於一實施例中，驅動器還包括解碼單元及分頻單元。解碼單元耦接時脈資料恢復單元及分頻單元，用以解碼資料信號及第一時脈信號後輸出。儲存單元耦接於解碼單元與產生單元之間，用以儲存資料信號及第一時脈信號以供產生單元存取。儲存單元為位元幀緩衝器。
於一實施例中，驅動器還包括控制單元及暫存單元。控制單元耦接儲存單元，用以控制儲存單元的讀取/寫入動作。暫存單元耦接解碼單元，用以暫存產生列資料信號、第二時脈信號、移位時脈信號及致能信號所需相關的參數設定。
於一實施例中，每一個微發光二極體積體電路分別耦接複數個微發光二極體並根據致能信號、列資料信號及移位時脈信號產生脈寬調變控制信號來控制該複數個微發光二極體發光與否。
於一實施例中，若儲存單元包括第一儲存區、第二儲存區及第三儲存區且資料信號包括第一位元幀、第二位元幀及第三位元幀，於第一時間至第二時間的期間，控制單元將第一位元幀寫入至第一儲存區；於第二時間至第三時間的期間，控制單元將第二位元幀寫入至第二儲存區；於第三時間至第四時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出；於第四時間至第五時間的期間，控制單元從第二儲存區讀取第二位元幀後輸出；於第五時間至第六時間的期間，控制單元從第一儲存區讀取並輸出第一位元幀；於第六時間至第七時間的期間，控制單元從第三儲存區讀取第三位元幀後輸出；於第七時間至第八時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出。
於一實施例中，若儲存單元包括第一儲存區、第二儲存區及第三儲存區且資料信號包括第一位元幀、第二位元幀及第三位元幀，於第一時間至第三時間的期間，控制單元將第一位元幀寫入至第一儲存區；於第三時間至第五時間的期間，控制單元將第二位元幀寫入至第二儲存區；於第五時間至第六時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出；於第六時間至第七時間的期間，控制單元繼續將第三位元幀寫入至第三儲存區並從第二儲存區讀取第二位元幀後輸出；於第七時間至第八時間的期間，控制單元從第一儲存區讀取並輸出第一位元幀；於第八時間至第九時間的期間，控制單元從第三儲存區讀取第三位元幀後輸出；於第九時間至第十時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出；於第十時間至第十一時間的期間，控制單元繼續將第三位元幀寫入至第三儲存區並從第二儲存區讀取第二位元幀後輸出。
於一實施例中，若儲存單元包括第一儲存區、第二儲存區及第三儲存區且資料信號包括第一位元幀、第二位元幀及第三位元幀，於第一時間至第四時間的期間，控制單元將第一位元幀寫入至第一儲存區；於第四時間至第七時間的期間，控制單元將第二位元幀寫入至第二儲存區；於第七時間至第八時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出；於第八時間至第九時間的期間，控制單元繼續將第三位元幀寫入至第三儲存區並從第二儲存區讀取第二位元幀後輸出；於第九時間至第十時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出；於第十時間至第十一時間的期間，控制單元從第三儲存區讀取第三位元幀後輸出；於第十一時間至第十二時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出；於第十二時間至第十三時間的期間，控制單元繼續將第三位元幀寫入至第三儲存區並從第二儲存區讀取第二位元幀後輸出；於第十三時間至第十四時間的期間，控制單元將第三位元幀寫入至第三儲存區並從第一儲存區讀取第一位元幀後輸出。
於一實施例中，微發光二極體顯示系統還包括第二列微發光二極體積體電路，其包括彼此串接的複數個微發光二極體積體電路，用以依序傳送致能信號、列資料信號及移位時脈信號，其中第二列微發光二極體積體電路傳送的致能信號的上升沿晚於第一列微發光二極體積體電路傳送的致能信號的上升沿。
於一實施例中，產生單元還根據資料信號、第一時脈信號及第二時脈信號產生令牌信號，並由彼此串接的該複數個微發光二極體積體電路依序傳送令牌信號。
於一實施例中，驅動器還包括解碼單元及儲存單元。解碼單元耦接時脈資料恢復單元及分頻單元，用以接收資料信號及第一時脈信號進行解碼後輸出。儲存單元耦接於解碼單元與產生單元之間，用以儲存解碼後的資料信號及第一時脈信號以供產生單元存取，且儲存單元為線緩衝器。
於一實施例中，驅動器還包括控制單元及暫存單元。控制單元耦接儲存單元，用以控制儲存單元的讀取/寫入動作。暫存單元耦接解碼單元，用以暫存產生列資料信號、第二時脈信號、移位時脈信號及令牌信號所需相關的參數設定。
於一實施例中，每一個微發光二極體積體電路分別耦接複數個微發光二極體並根據令牌信號、列資料信號及移位時脈信號產生脈寬調變控制信號來控制該複數個微發光二極體發光。
相較於先前技術，本發明的微發光二極體顯示系統包括複數列微發光二極體積體電路且每一列微發光二極體積體電路中的彼此串接的各微發光二極體積體電路均無需設置鎖相迴路(Phase-Locked Loop，PLL)且相鄰微發光二極體積體電路之間的接線數以及微發光二極體積體電路與面板之間的接線數均能減少，故可達到大幅減少微發光二極體顯示系統的整體電路成本及面積的實質功效。
本發明揭露一種微發光二極體顯示系統，其至少包括有驅動器及第一列微發光二極體積體電路。驅動器至少包括有時脈資料恢復單元、分頻單元及產生單元。第一列微發光二極體積體電路包括彼此串接的複數個微發光二極體積體電路。時脈資料恢復單元接收內嵌有時脈信號的資料信號並分別輸出時脈信號及資料信號。分頻單元耦接時脈及資料恢復單元，用以接收時脈信號並分別輸出第一時脈信號及第二時脈信號。產生單元耦接時脈資料恢復單元及分頻單元，用以根據資料信號、第一時脈信號及第二時脈信號分別產生列資料信號及移位時脈信號。彼此串接的該複數個微發光二極體積體電路用以依序傳送列資料信號及移位時脈信號。
接下來，將分別以下列各個不同具體實施例詳細說明本發明的微發光二極體顯示系統。
根據本發明的第一較佳具體實施例為一種微發光二極體顯示系統。請參照圖1及圖2，圖1及圖2分別繪示本發明的第一較佳具體實施例中的發光二極體顯示系統的驅動器及第一列微發光二極體積體電路的示意圖。
如圖1所示，發光二極體顯示系統的驅動器DR包括時脈資料恢復單元CDR、分頻單元DIV、解碼單元DEC、暫存單元REG、儲存單元SRAM(BFB)、控制單元CON及產生單元GEN。時脈資料恢復單元CDR分別耦接分頻單元DIV及解碼單元DEC。解碼單元DEC分別耦接暫存單元REG及儲存單元SRAM(BFB)。控制單元CON耦接儲存單元SRAM(BFB)。儲存單元SRAM(BFB)耦接產生單元GEN。
時脈資料恢復單元CDR接收內嵌有時脈信號CLK的資料信號DAT並分別輸出時脈信號CLK及資料信號DAT。分頻單元DIV用以接收時脈信號CLK並分別輸出第一時脈信號DCLK及第二時脈信號GCLK。解碼單元DEC用以解碼資料信號DAT及第一時脈信號DCLK後輸出。暫存單元REG用以暫存產生列資料信號CD、第二時脈信號GCLK、移位時脈信號SC及致能信號EN所需相關的參數設定。儲存單元SRAM(BFB)用以儲存資料信號DAT及第一時脈信號DCLK以供產生單元GEN存取。儲存單元SRAM(BFB)為位元幀緩衝器(Bit-Frame Buffer)。控制單元CON用以控制儲存單元SRAM(BFB)的讀取/寫入動作。產生單元GEN用以根據資料信號DAT、第一時脈信號DCLK及第二時脈信號GCLK分別產生致能信號EN、列資料信號CD及移位時脈信號SC。
如圖2所示，發光二極體顯示系統的第一列微發光二極體積體電路包括彼此串接的複數個微發光二極體積體電路uICs，用以透過令牌輸入(Token-in)TKI及令牌輸出(Token-out)TKO的機制依序傳送驅動器DR的產生單元GEN所提供的致能信號EN、列資料信號CD及移位時脈信號SC，但不以此為限。
於實際應用中，每一個微發光二極體積體電路uIC分別耦接複數個微發光二極體(uLEDs)並可根據致能信號EN、列資料信號CD及移位時脈信號SC產生脈寬調變控制信號(PWM)來控制該複數個微發光二極體發光與否。
請參照圖3，圖3繪示圖2中的微發光二極體積體電路的示意圖。如圖3所示，微發光二極體積體電路uIC包括位移暫存及令牌控制器SRTC、時脈單元CL、反相器/緩衝器/D型正反器IBD、資料單元DU、暫存設定器RS、儲存器ST、脈寬調變控制器PWMC、LED電流源CS及偏壓單元BS。位移暫存及令牌控制器SRTC分別耦接時脈單元CL、資料單元DU及暫存設定器RS。資料單元DU耦接儲存器ST。儲存器ST耦接脈寬調變控制器PWMC。脈寬調變控制器PWMC耦接LED電流源CS。偏壓單元BS耦接LED電流源CS。
位移暫存及令牌控制器SRTC接收來自驅動器DR的致能信號EN及列資料信號CD並輸出令牌信號TK。時脈單元CL接收來自驅動器DR的移位時脈信號SC並輸出時脈信號CLK至所有區塊。反相器/緩衝器/D型正反器IBD接收來自驅動器DR的列資料信號CD及移位時脈信號SC並輸出列資料信號CD及移位時脈信號SC。位移暫存及令牌控制器SRTC還輸出RGB資料信號至資料單元DU。資料單元DU輸出RGB資料信號至儲存器ST加以儲存。脈寬調變控制器PWMC根據儲存器ST儲存的RGB資料信號產生脈寬調變信號PWM至LED電流源CS。LED電流源CS根據脈寬調變信號PWM及偏壓單元BS提供的偏壓產生n個LED電流I1~In以使n個uLED發光。
請參照圖4至圖8，圖4至圖8分別繪示不同實施例中的驅動器的控制單元控制儲存單元讀取/寫入列資料信號的時序圖。
如圖4所示，若儲存單元SRAM(BFB)包括第一儲存區SRAM0、第二儲存區SRAM1及第三儲存區SRAM2且輸入的資料信號DAT包括設定信號SET、第一位元幀BF0、第二位元幀BF1、第三位元幀BF2及水平同步信號LSYNC，於第零時間t0至第一時間t1的期間，輸入的資料信號DAT為設定信號SET；於第一時間t1至第二時間t2的期間，輸入的資料信號DAT為第一位元幀BF0，控制單元CON將第一位元幀BF0寫入至第一儲存區SRAM0；於第二時間t2至第三時間t3的期間，輸入的資料信號DAT為第二位元幀BF1，控制單元CON將第二位元幀BF1寫入至第二儲存區SRAM1；於第三時間t3至第四時間t4的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第零子幀SF0；於第四時間t4至第五時間t5的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第一子幀SF1；於第五時間t5至第六時間t6的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第二子幀SF2；於第六時間t6至第七時間t7的期間，控制單元CON從第三儲存區SRAM2讀取第三位元幀BF2後輸出，故輸出的資料信號DAT為第三位元幀BF2，亦即第三子幀SF3；於第七時間t7至第八時間t8的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第四子幀SF4；於第八時間t8至第九時間t9的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第五子幀SF5；於第九時間t9至第十時間t10的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第六子幀SF6，其餘可依此類推。
如圖5所示，若儲存單元SRAM(BFB)包括第一儲存區SRAM0、第二儲存區SRAM1及第三儲存區SRAM2且輸入的資料信號DAT包括設定信號SET、第一位元幀BF0、第二位元幀BF1、第三位元幀BF2及水平同步信號LSYNC，於第零時間t0至第一時間t1的期間，輸入的資料信號DAT為設定信號SET；於第一時間t1至第二時間t2的期間，輸入的資料信號DAT為第一位元幀BF0，控制單元CON將第一位元幀BF0寫入至第一儲存區SRAM0；於第二時間t2至第三時間t3的期間，輸入的資料信號DAT為第二位元幀BF1，控制單元CON將第二位元幀BF1寫入至第二儲存區SRAM1；於第三時間t3至第四時間t4的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第零子幀SF0；於第四時間t4至第五時間t5的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第一子幀SF1；於第五時間t5至第六時間t6的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第二子幀SF2；於第六時間t6至第七時間t7的期間，控制單元CON從第三儲存區SRAM2讀取第三位元幀BF2後輸出，故輸出的資料信號DAT為第三位元幀BF2，亦即第三子幀SF3；於第七時間t7至第八時間t8的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第四子幀SF4；於第八時間t8至第九時間t9的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第五子幀SF5；於第九時間t9至第十時間t10的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第六子幀SF6，其餘可依此類推。
如圖6所示，若儲存單元SRAM(BFB)包括第一儲存區SRAM0及第二儲存區SRAM1且輸入的資料信號DAT包括設定信號SET、第一位元幀BF0及第二位元幀BF1，於第零時間t0至第一時間t1的期間，輸入的資料信號DAT為設定信號SET；於第一時間t1至第二時間t2的期間，輸入的資料信號DAT為第一位元幀BF0，控制單元CON將第一位元幀BF0寫入至第一儲存區SRAM0；於第二時間t2至第三時間t3的期間，輸入的資料信號DAT為第二位元幀BF1，控制單元CON將第二位元幀BF1寫入至第二儲存區SRAM1並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第零子幀SF0；於第三時間t3至第四時間t4的期間，輸入的資料信號DAT為第一位元幀BF0，控制單元CON將第一位元幀BF0寫入至第一儲存區SRAM0並從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第一子幀SF1；於第四時間t4至第五時間t5的期間，輸入的資料信號DAT為第二位元幀BF1，控制單元CON將第二位元幀BF1寫入至第二儲存區SRAM1並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第二子幀SF2；於第五時間t5至第六時間t6的期間，輸入的資料信號DAT為第一位元幀BF0，控制單元CON將第一位元幀BF0寫入至第一儲存區SRAM0並從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第三子幀SF3，其餘可依此類推。
如圖7所示，若儲存單元SRAM(BFB)包括第一儲存區SRAM0、第二儲存區SRAM1及第三儲存區SRAM2且輸入的資料信號DAT包括設定信號SET、第一位元幀BF0、第二位元幀BF1、第三位元幀BF2及水平同步信號LSYNC，於第零時間t0至第一時間t1的期間，輸入的資料信號DAT為設定信號SET；於第一時間t1至第三時間t3的期間，輸入的資料信號DAT為第一位元幀BF0，控制單元CON將第一位元幀BF0寫入至第一儲存區SRAM0；於第三時間t3至第五時間t5的期間，輸入的資料信號DAT為第二位元幀BF1，控制單元CON將第二位元幀BF1寫入至第二儲存區SRAM1；於第五時間t5至第六時間t6的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第零子幀SF0；於第六時間t6至第七時間t7的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON繼續將第三位元幀BF2寫入至第三儲存區SRAM2並從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第一子幀SF1；於第七時間t7至第八時間t8的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第二子幀SF2；於第八時間t8至第九時間t9的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第三儲存區SRAM2讀取第三位元幀BF2後輸出，故輸出的資料信號DAT為第三位元幀BF2，亦即第三子幀SF3；於第九時間t9至第十時間t10的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第四子幀SF4；於第十時間t10至第十一時間t11的期間，輸入的資料信號DAT為第三位元幀BF2，控制單元CON繼續將第三位元幀BF2寫入至第三儲存區SRAM2並從第二儲存區SRAM1讀取第二位元幀BF1後輸出，故輸出的資料信號DAT為第二位元幀BF1，亦即第五子幀SF5；於第十一時間t11至第十二時間t12的期間，輸入的資料信號DAT為水平同步信號LSYNC，控制單元CON從第一儲存區SRAM0讀取第一位元幀BF0後輸出，故輸出的資料信號DAT為第一位元幀BF0，亦即第六子幀SF6，其餘可依此類推。
如圖8所示，若儲存單元SRAM(BFB)包括第一儲存區SRAM0、第二儲存區SRAM1及第三儲存區SRAM2且輸入的資料信號DAT包括設定信號SET、第一位元幀BF0、第二位元幀BF1及第三位元幀BF2，於第零時間t0至第一時間t1的期間，輸入的資料信號DAT為設定信號SET；於第一時間t1至第四時間t4的期間，輸入的資料信號DAT為第一位元幀BF0，控制單元CON將第一位元幀BF0寫入至第一儲存區SRAM0；於第四時間t4至第七時間t7的期間，控制單元CON將第二位元幀BF1寫入至第二儲存區SRAM1；於第七時間t7至第八時間t8的期間，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出；於第八時間t8至第九時間t9的期間，控制單元CON繼續將第三位元幀BF2寫入至第三儲存區SRAM2並從第二儲存區SRAM1讀取第二位元幀BF1後輸出；於第九時間t9至第十時間t10的期間，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出；於第十時間t10至第十一時間t11的期間，控制單元CON從第三儲存區SRAM2讀取第三位元幀BF2後輸出；於第十一時間t11至第十二時間t12的期間，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出；於第十二時間t12至第十三時間t13的期間，控制單元CON繼續將第三位元幀BF2寫入至第三儲存區SRAM2並從第二儲存區SRAM1讀取第二位元幀BF1後輸出；於第十三時間t13至第十四時間t14的期間，控制單元CON將第三位元幀BF2寫入至第三儲存區SRAM2並從第一儲存區SRAM0讀取第一位元幀BF0後輸出。
請參照圖9，圖9繪示單一列微發光二極體積體電路的致能信號、列資料信號及移位時脈信號的時序圖。如圖9所示，第n子幀SFn依序包括移位設定SS0、移位資料SD0、移位設定SS1、移位資料SD1、…、移位設定SSm-1、移位資料SDm-1及虛設資料DM。移位設定SS0、SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD0、SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。致能信號EN維持高位準直至移位資料SDm-1才變為低位準。移位時脈信號SC的每個脈波分別對應於複數個設定值S[0]、S[1]、…及複數個資料D0、D1、…。
請參照圖10，圖10繪示複數列微發光二極體積體電路的致能信號、列資料信號及移位時脈信號的時序圖。如圖10所示，就第一列微發光二極體積體電路而言，第n子幀SFn依序包括移位設定SS0、移位資料SD0、移位設定SS1、移位資料SD1、…、移位設定SSm-1、移位資料SDm-1及虛設資料DM。移位設定SS0、SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD0、SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。同理，第n+1子幀SFn依序包括移位設定SS0、移位資料SD0、移位設定SS1、移位資料SD1、…、移位設定SSm-1、移位資料SDm-1及虛設資料DM。移位設定SS0、SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD0、SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。致能信號EN從移位設定SS0開始維持高位準直至移位資料SDm-1才變為低位準。致能信號EN維持高位準的期間依序包括移位致能期間SEP及LED啟動致能期間ONEP。移位時脈信號SC的每個脈波分別對應於複數個設定值S[0]、S[1]、…及複數個資料D0、D1、…。
接著，就第二列微發光二極體積體電路而言，移位設定SS0及移位資料SD0對應於維持0或1的列資料信號CD。致能信號EN在移位設定SS0維持高位準且在移位資料SD0維持低位準。移位設定SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。致能信號EN從移位設定SS1開始維持高位準直至下一子幀的移位設定SS0才變為低位準。致能信號EN維持高位準的期間依序包括移位致能期間SEP及LED啟動致能期間ONEP。需說明的是，第二列微發光二極體積體電路傳送的致能信號EN的上升沿晚於第一列微發光二極體積體電路傳送的致能信號EN的上升沿。
其餘可依此類推，直至最後的第n列微發光二極體積體電路，其致能信號EN從移位設定SSm-1開始維持高位準直至下一子幀的移位資料SD1才變為低位準。於此實施例中，致能信號EN維持高位準的期間依序可包括移位致能期間SEP及LED啟動致能期間ONEP，但不以此為限。
根據本發明的第二較佳具體實施例亦為一種微發光二極體顯示系統。請參照圖11及圖12，圖11及圖12分別繪示本發明的第二較佳具體實施例中的發光二極體顯示系統的驅動器及第一列微發光二極體積體電路的示意圖。
如圖11所示，發光二極體顯示系統的驅動器DR包括時脈資料恢復單元CDR、分頻單元DIV、解碼單元DEC、暫存單元REG、儲存單元SRAM(LB)、控制單元CON及產生單元GEN。時脈資料恢復單元CDR分別耦接分頻單元DIV及解碼單元DEC。解碼單元DEC分別耦接暫存單元REG及儲存單元SRAM(LB)。控制單元CON耦接儲存單元SRAM(LB)。儲存單元SRAM(LB)耦接產生單元GEN。
時脈資料恢復單元CDR接收內嵌有時脈信號CLK的資料信號DAT並分別輸出時脈信號CLK及資料信號DAT。分頻單元DIV用以接收時脈信號CLK並分別輸出第一時脈信號DCLK及第二時脈信號GCLK。解碼單元DEC用以解碼資料信號DAT及第一時脈信號DCLK後輸出。暫存單元REG用以暫存產生列資料信號CD、第二時脈信號GCLK、移位時脈信號SC及致能信號EN所需相關的參數設定。儲存單元SRAM(LB)用以儲存資料信號DAT及第一時脈信號DCLK以供產生單元GEN存取。儲存單元SRAM(LB)為線緩衝器(Line Buffer)。控制單元CON用以控制儲存單元SRAM(LB)的讀取/寫入動作。產生單元GEN用以根據資料信號DAT、第一時脈信號DCLK及第二時脈信號GCLK分別產生令牌信號TK、列資料信號CD及移位時脈信號SC。
如圖12所示，發光二極體顯示系統的第一列微發光二極體積體電路包括彼此串接的複數個微發光二極體積體電路uICs，用以透過令牌輸入(Token-in)TKI及令牌輸出(Token-out)TKO的機制依序傳送驅動器DR的產生單元GEN所提供的令牌信號TK、列資料信號CD及移位時脈信號SC，但不以此為限。
請參照圖13，圖13繪示圖12中的微發光二極體積體電路的示意圖。如圖13所示，微發光二極體積體電路uIC包括位移暫存及令牌控制器SRTC、時脈單元CL、反相器/緩衝器/D型正反器IBD、資料單元DU、暫存設定器RS、儲存器ST、脈寬調變控制器PWMC、LED電流源CS及偏壓單元BS。位移暫存及令牌控制器SRTC分別耦接時脈單元CL、資料單元DU及暫存設定器RS。資料單元DU耦接儲存器ST。儲存器ST耦接脈寬調變控制器PWMC。脈寬調變控制器PWMC耦接LED電流源CS。偏壓單元BS耦接LED電流源CS。
位移暫存及令牌控制器SRTC接收來自驅動器DR的令牌信號TK及列資料信號CD並輸出令牌信號TK。時脈單元CL接收來自驅動器DR的移位時脈信號SC並輸出時脈信號CLK至所有區塊。反相器/緩衝器/D型正反器IBD接收來自驅動器DR的列資料信號CD及移位時脈信號SC並輸出列資料信號CD及移位時脈信號SC。位移暫存及令牌控制器SRTC還輸出RGB資料信號至資料單元DU。資料單元DU輸出RGB資料信號至儲存器ST加以儲存。脈寬調變控制器PWMC根據儲存器ST儲存的RGB資料信號產生脈寬調變信號PWM至LED電流源CS。LED電流源CS根據脈寬調變信號PWM及偏壓單元BS提供的偏壓產生n個LED電流I1~In以使n個LED發光。
請參照圖14，圖14繪示單一列微發光二極體積體電路的令牌信號、列資料信號及移位時脈信號與每個微發光二極體積體電路之運作狀態的時序圖。如圖14所示，第n幀係從第零時間t0開始一直至第二十時間t20為止。列資料信號CD包括暫存器設定RS及RGB資料DRGB，其中第一時間t1至第三時間t3的期間、第五時間t5至第七時間t7的期間、第九時間t9至第十一時間t11的期間及第十五時間t15至第十七時間t17的期間為暫存器設定RS，第三時間t3至第五時間t5的期間、第七時間t7至第九時間t9的期間、第十一時間t11至第十二時間t12的期間及第十七時間t17至第十八時間t18的期間為RGB資料DRGB。移位時脈信號SC為週期性的脈波信號。令牌信號TK僅有在第一時間t1至時間t2’的期間維持於高位準，其餘時間均維持於低位準。
在第n幀(第零時間t0至第二十時間t20)的期間內，假設該列微發光二極體積體電路包括n個微發光二極體積體電路uIC1~uICn，就微發光二極體積體電路uIC1而言，在第零時間t0至第二時間t2的期間為閒置IDLE的運作狀態，在第二時間t2至第六時間t6的期間為移位資料SD的運作狀態，在第六時間t6至第二十時間t20的期間為脈寬調變產生器PWMG產生第n幀的運作狀態。
接著，就微發光二極體積體電路uIC2而言，在第零時間t0至第四時間t4的期間為脈寬調變產生器PWMG產生第n-1幀的運作狀態，在第四時間t4至第六時間t6的期間為閒置IDLE的運作狀態，在第六時間t6至第十時間t10的期間為移位資料SD的運作狀態，在第十時間t10至第二十時間t20的期間為脈寬調變產生器PWMG產生第n幀的運作狀態。
其餘可依此類推，直至最後的微發光二極體積體電路uICn，其在第零時間t0至第十四時間t14的期間為脈寬調變產生器PWMG產生第n-1幀的運作狀態，在第十四時間t14至第十六時間t16的期間為閒置IDLE的運作狀態，在第十六時間t16至第十九時間t19的期間為移位資料SD的運作狀態，在第十九時間t19至第二十時間t20的期間為脈寬調變產生器PWMG產生第n幀的運作狀態。
請參照圖15，圖15繪示複數列微發光二極體積體電路的令牌信號、列資料信號及移位時脈信號的時序圖。如圖15所示，就第一列微發光二極體積體電路而言，第n子幀SFn依序包括移位設定SS0、移位資料SD0、移位設定SS1、移位資料SD1、…、移位設定SSm-1、移位資料SDm-1及虛設資料DM。移位設定SS0、SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD0、SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。同理，第n+1子幀SFn依序包括移位設定SS0、移位資料SD0、移位設定SS1、移位資料SD1、…、移位設定SSm-1、移位資料SDm-1及虛設資料DM。移位設定SS0、SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD0、SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。在第n子幀SFn的期間，令牌信號TK僅有在移位設定SS0的設定值S[0]時維持高位準，其餘時間均維持低位準。移位時脈信號SC的每個脈波分別對應於複數個設定值S[0]、S[1]、…及複數個資料D0、D1、…。
接著，就第二列微發光二極體積體電路而言，移位設定SS0及移位資料SD0對應於維持0或1的列資料信號CD。移位設定SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。在第n子幀SFn的期間，令牌信號TK僅有在移位設定SS1的設定值S[0]時維持高位準，其餘時間均維持低位準。需說明的是，第二列微發光二極體積體電路傳送的令牌信號TK的上升沿晚於第一列微發光二極體積體電路傳送的令牌信號TK的上升沿。
其餘可依此類推，直至最後的第n列微發光二極體積體電路，在第n子幀SFn的期間，令牌信號TK僅有在移位設定SSm-1的設定值S[0]時維持高位準，其餘時間均維持低位準。
根據本發明的第三較佳具體實施例亦為一種微發光二極體顯示系統。請參照圖16及圖17，圖16及圖17分別繪示本發明的第三較佳具體實施例中的發光二極體顯示系統的驅動器及第一列微發光二極體積體電路的示意圖。
如圖16所示，發光二極體顯示系統的驅動器DR包括時脈資料恢復單元CDR、分頻單元DIV、解碼單元DEC、暫存單元REG、儲存單元SRAM(LB)、控制單元CON、編碼單元ENC及產生單元GEN。時脈資料恢復單元CDR分別耦接分頻單元DIV及解碼單元DEC。解碼單元DEC分別耦接暫存單元REG及儲存單元SRAM(LB)。控制單元CON耦接儲存單元SRAM(LB)。儲存單元SRAM(LB)耦接編碼單元ENC。編碼單元ENC耦接產生單元GEN。
時脈資料恢復單元CDR接收內嵌有時脈信號CLK的資料信號DAT並分別輸出時脈信號CLK及資料信號DAT。分頻單元DIV用以接收時脈信號CLK並分別輸出第一時脈信號DCLK及第二時脈信號GCLK。解碼單元DEC用以解碼資料信號DAT及第一時脈信號DCLK後輸出。暫存單元REG用以暫存產生列資料信號CD、第二時脈信號GCLK、移位時脈信號SC及致能信號EN所需相關的參數設定。儲存單元SRAM(LB)用以儲存資料信號DAT及第一時脈信號DCLK以供編碼單元ENC存取。儲存單元SRAM(LB)為線緩衝器(Line Buffer)。控制單元CON用以控制儲存單元SRAM(LB)的讀取/寫入動作。編碼單元ENC對資料信號DAT及第一時脈信號DCLK進行編碼後，由產生單元GEN根據資料信號DAT、第一時脈信號DCLK及第二時脈信號GCLK分別產生列資料信號CD及移位時脈信號SC。
如圖17所示，發光二極體顯示系統的第一列微發光二極體積體電路包括彼此串接的複數個微發光二極體積體電路uICs，用以透過令牌輸入(Token-in)TKI及令牌輸出(Token-out)TKO的機制依序傳送驅動器DR的產生單元GEN所提供的列資料信號CD及移位時脈信號SC以及從外部接收到的令牌信號TK，但不以此為限。
請參照圖18，圖18繪示圖17中的微發光二極體積體電路的示意圖。如圖18所示，微發光二極體積體電路uIC包括解碼器、位元對齊、位移暫存及令牌控制器DBST、時脈單元CL、反相器/緩衝器/D型正反器IBD、資料單元DU、暫存設定器RS、儲存器ST、脈寬調變控制器PWMC、LED電流源CS及偏壓單元BS。解碼器、位元對齊、位移暫存及令牌控制器DBST分別耦接時脈單元CL、資料單元DU及暫存設定器RS。資料單元DU耦接儲存器ST。儲存器ST耦接脈寬調變控制器PWMC。脈寬調變控制器PWMC耦接LED電流源CS。偏壓單元BS耦接LED電流源CS。
解碼器、位元對齊、位移暫存及令牌控制器DBST接收來自驅動器DR的令牌信號TK及列資料信號CD並輸出令牌信號TK。時脈單元CL接收來自驅動器DR的移位時脈信號SC並輸出時脈信號CLK至所有區塊。反相器/緩衝器/D型正反器IBD接收來自驅動器DR的列資料信號CD及移位時脈信號SC並輸出列資料信號CD及移位時脈信號SC。解碼器、位元對齊、位移暫存及令牌控制器DBST還輸出RGB資料信號至資料單元DU。資料單元DU輸出RGB資料信號至儲存器ST加以儲存。脈寬調變控制器PWMC根據儲存器ST儲存的RGB資料信號產生脈寬調變信號PWM至LED電流源CS。LED電流源CS根據脈寬調變信號PWM及偏壓單元BS提供的偏壓產生n個LED電流I1~In以使n個LED發光。
請參照圖19，圖19繪示單一列微發光二極體積體電路的致能信號、列資料信號及移位時脈信號與每個微發光二極體積體電路之運作狀態的時序圖。如圖19所示，第n幀係從第零時間t0開始一直至第二十二時間t22為止。列資料信號CD包括起始碼EC、暫存器設定RS及RGB資料DRGB，其中第零時間t0至第一時間t1的期間、第十八時間t18至第二十時間t20的期間為起始碼EC，第一時間t1至第三時間t3的期間、第五時間t5至第七時間t7的期間、第九時間t9至第十一時間t11的期間及第十五時間t15至第十七時間t17的期間為暫存器設定RS，第三時間t3至第五時間t5的期間、第七時間t7至第九時間t9的期間、第十一時間t11至第十二時間t12的期間及第十七時間t17至第十八時間t18的期間為RGB資料DRGB。移位時脈信號SC為週期性的脈波信號。令牌信號TK均維持於高位準。
在第n幀(第零時間t0至第二十二時間t22)的期間內，假設該列微發光二極體積體電路包括n個微發光二極體積體電路uIC1~uICn，就微發光二極體積體電路uIC1而言，在第零時間t0至第二時間t2的期間為閒置IDLE的運作狀態，在第二時間t2至第六時間t6的期間為移位資料SD的運作狀態，在第六時間t6至第二十一時間t21的期間為脈寬調變產生器PWMG產生第n幀的運作狀態。
接著，就微發光二極體積體電路uIC2而言，在第零時間t0至第四時間t4的期間為脈寬調變產生器PWMG產生第n-1幀的運作狀態，在第四時間t4至第六時間t6的期間為閒置IDLE的運作狀態，在第六時間t6至第十時間t10的期間為移位資料SD的運作狀態，在第十時間t10至第二十二時間t22的期間為脈寬調變產生器PWMG產生第n幀的運作狀態。
其餘可依此類推，直至最後的微發光二極體積體電路uICn，在第零時間t0至第十四時間t14的期間為脈寬調變產生器PWMG產生第n-1幀的運作狀態，在第十四時間t14至第十六時間t16的期間為閒置IDLE的運作狀態，在第十六時間t16至第十九時間t19的期間為移位資料SD的運作狀態，在第十九時間t19至第二十二時間t22的期間為脈寬調變產生器PWMG產生第n幀的運作狀態。
請參照圖20，圖20繪示複數列微發光二極體積體電路的令牌信號、列資料信號及移位時脈信號的時序圖。如圖20所示，就第一列微發光二極體積體電路而言，第n子幀SFn依序包括移位設定SS0、移位資料SD0、移位設定SS1、移位資料SD1、…、移位設定SSm-1、移位資料SDm-1及虛設資料DM。移位設定SS0、SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD0、SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。同理，第n+1子幀SFn依序包括移位設定SS0、移位資料SD0、移位設定SS1、移位資料SD1、…、移位設定SSm-1、移位資料SDm-1及虛設資料DM。移位設定SS0、SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD0、SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。在第n子幀SFn的期間，令牌信號TK僅有在移位設定SS0的設定值S[0]時維持高位準，其餘時間均維持低位準。移位時脈信號SC的每個脈波分別對應於複數個設定值S[0]、S[1]、…及複數個資料D0、D1、…。
接著，就第二列微發光二極體積體電路而言，移位設定SS0及移位資料SD0對應於維持0或1的列資料信號CD。移位設定SS1、…、SSm-1分別對應的列資料信號CD依序為複數個設定值S[0]、S[1]、…。移位資料SD1、…、SDm-1分別對應的列資料信號CD依序為複數個資料D0、D1、…。在第n子幀SFn的期間，令牌信號TK僅有在移位設定SS1的設定值S[0]時維持高位準，其餘時間均維持低位準。
其餘可依此類推，直至最後的第n列微發光二極體積體電路，在第n子幀SFn的期間，令牌信號TK僅有在移位設定SSm-1的設定值S[0]時維持高位準，其餘時間均維持低位準。
相較於先前技術，本發明的微發光二極體顯示系統包括複數列微發光二極體積體電路且每一列微發光二極體積體電路中的彼此串接的各微發光二極體積體電路均無需設置鎖相迴路(PLL)且相鄰微發光二極體積體電路之間的接線數以及微發光二極體積體電路與面板之間的接線數均能減少，故可達到大幅減少微發光二極體顯示系統的整體電路成本及面積的實質功效。
DR:發光二極體顯示系統的驅動器
CDR:時脈資料恢復單元
DIV:分頻單元
DEC:解碼單元
REG:暫存單元
SRAM(BFB):儲存單元
CON:控制單元
GEN:產生單元
DAT:資料信號
CLK:時脈信號
DCLK:第一時脈信號
GCLK:第二時脈信號
CD:列資料信號
EN:致能信號
SC:移位時脈信號
uIC:微發光二極體積體電路
TKI:令牌輸入
TKO:令牌輸出
SRTC:位移暫存及令牌控制器
CL:時脈單元
IBD:反相器/緩衝器/D型正反器
RGB:資料單元
RS:暫存設定器
ST:儲存器
PWMC:脈寬調變控制器
CS:LED電流源
BS:偏壓單元
I1~In:LED電流
TK:令牌信號
SRAM0:第一儲存區
SRAM1:第二儲存區
SRAM2:第三儲存區
SET:設定信號
BF0:第一位元幀
BF1:第二位元幀
BF2:第三位元幀
LSYNC:水平同步信號
BF0:第一位元幀
BF1:第二位元幀
BF2:第三位元幀
SF0~SF15:第零子幀~第十五子幀
t0~t27:第零時間~第二十七時間
SET:設定信號
SFn:第n子幀
SFn+1:第n+1子幀
SS0~SSm-1:移位設定
SD0~SDm-1:移位資料
S[0]:設定值
S[1]:設定值
D0:資料
D1:資料
D2:資料
DM:虛設資料
DRGB:RGB資料
SEP:移位致能期間
ONEP:LED啟動致能期間
SRAM(LB):儲存單元
uIC1~uICn:微發光二極體積體電路
RS:暫存設定器
DU:資料單元
IDLE:閒置
SD:移位資料
PWMG:脈寬調變產生器
ENC:編碼單元
DBST:解碼器、位元對齊、位移暫存及令牌控制器
EC:起始碼
圖1及圖2分別繪示本發明的第一較佳具體實施例中的發光二極體顯示系統的驅動器及第一列微發光二極體積體電路的示意圖。
圖3繪示圖2中的微發光二極體積體電路的示意圖。
圖4至圖8分別繪示不同實施例中的驅動器的控制單元控制儲存單元讀取/寫入列資料信號的時序圖。
圖9繪示單一列微發光二極體積體電路的致能信號、列資料信號及移位時脈信號的時序圖。
圖10繪示複數列微發光二極體積體電路的致能信號、列資料信號及移位時脈信號的時序圖。
圖11及圖12分別繪示本發明的第二較佳具體實施例中的發光二極體顯示系統的驅動器及第一列微發光二極體積體電路的示意圖。
圖13繪示圖12中的微發光二極體積體電路的示意圖。
圖14繪示單一列微發光二極體積體電路的令牌信號、列資料信號及移位時脈信號與每個微發光二極體積體電路之運作狀態的時序圖。
圖15繪示複數列微發光二極體積體電路的令牌信號、列資料信號及移位時脈信號的時序圖。
圖16及圖17分別繪示本發明的第三較佳具體實施例中的發光二極體顯示系統的驅動器及第一列微發光二極體積體電路的示意圖。
圖18繪示圖17中的微發光二極體積體電路的示意圖。
圖19繪示單一列微發光二極體積體電路的致能信號、列資料信號及移位時脈信號與每個微發光二極體積體電路之運作狀態的時序圖。
圖20繪示複數列微發光二極體積體電路的令牌信號、列資料信號及移位時脈信號的時序圖。
DR:發光二極體顯示系統的驅動器
CDR:時脈資料恢復單元
DIV:分頻單元
DEC:解碼單元
REG:暫存單元
SRAM(BFB):儲存單元
CON:控制單元
GEN:產生單元
DAT:資料信號
CLK:時脈信號
DCLK:第一時脈信號
GCLK:第二時脈信號
CD:列資料信號
EN:致能信號
SC:移位時脈信號
Claims (17)
- 一種微發光二極體(μLED)顯示系統，包括：一驅動器，包括：一時脈資料恢復單元，用以接收內嵌有一時脈信號的一資料信號並分別輸出該時脈信號及該資料信號；一分頻單元，耦接該時脈資料恢復單元，用以接收該時脈信號並分別輸出一第一時脈信號及一第二時脈信號；以及一產生單元，耦接該時脈資料恢復單元及該分頻單元，用以根據該資料信號、該第一時脈信號及該第二時脈信號分別產生一列資料信號及一移位時脈信號；以及一第一列微發光二極體積體電路，包括彼此串接的複數個微發光二極體積體電路，用以依序傳送該列資料信號及該移位時脈信號。
- 如請求項1所述的微發光二極體顯示系統，其中該產生單元還根據該資料信號、該第一時脈信號及該第二時脈信號產生一致能信號，並由彼此串接的該複數個微發光二極體積體電路依序傳送該致能信號。
- 如請求項2所述的微發光二極體顯示系統，其中該驅動器還包括：一解碼單元，耦接該時脈資料恢復單元及該分頻單元，用以解碼該資料信號及該第一時脈信號後輸出；以及 一儲存單元，耦接於該解碼單元與該產生單元之間，用以儲存該資料信號及該第一時脈信號以供該產生單元存取，且該儲存單元為位元幀緩衝器。
- 如請求項3所述的微發光二極體顯示系統，其中該驅動器還包括：一控制單元，耦接該儲存單元，用以控制該儲存單元的讀取/寫入動作；以及一暫存單元，耦接該解碼單元，用以暫存產生該列資料信號、該第二時脈信號、該移位時脈信號及該致能信號所需相關的參數設定。
- 如請求項2所述的微發光二極體顯示系統，其中每一個微發光二極體積體電路分別耦接複數個微發光二極體並根據該致能信號、該列資料信號及該移位時脈信號產生脈寬調變控制信號來控制該複數個微發光二極體發光與否。
- 如請求項4所述的微發光二極體顯示系統，其中若該儲存單元包括一第一儲存區、一第二儲存區及一第三儲存區且該資料信號包括一第一位元幀、一第二位元幀及一第三位元幀，於一第一時間至一第二時間的期間，該控制單元將該第一位元幀寫入至該第一儲存區；於該第二時間至一第三時間的期間，該控制單元將該第二位元幀寫入至該第二儲存區；於該第三時間至一第四時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出；於該第四時間至一第五時間的期間，該控制單元從該第二儲存區讀取該第二位元幀後輸出；於該第五時間至一第六時間 的期間，該控制單元從該第一儲存區讀取並輸出該第一位元幀；於該第六時間至一第七時間的期間，該控制單元從該第三儲存區讀取該第三位元幀後輸出；於該第七時間至一第八時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出。
- 如請求項4所述的微發光二極體顯示系統，其中若該儲存單元包括一第一儲存區、一第二儲存區及一第三儲存區且該資料信號包括一第一位元幀、一第二位元幀及一第三位元幀，於一第一時間至一第三時間的期間，該控制單元將該第一位元幀寫入至該第一儲存區；於該第三時間至一第五時間的期間，該控制單元將該第二位元幀寫入至該第二儲存區；於該第五時間至一第六時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出；於該第六時間至一第七時間的期間，該控制單元繼續將該第三位元幀寫入至該第三儲存區並從該第二儲存區讀取該第二位元幀後輸出；於該第七時間至一第八時間的期間，該控制單元從該第一儲存區讀取並輸出該第一位元幀；於該第八時間至一第九時間的期間，該控制單元從該第三儲存區讀取該第三位元幀後輸出；於該第九時間至一第十時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出；於該第十時間至一第十一時間的期間，該控制單元繼續將該第三位元幀寫入至該第三儲存區並從該第二儲存區讀取該第二位元幀後輸出。
- 如請求項4所述的微發光二極體顯示系統，其中若該儲存單元包括一第一儲存區、一第二儲存區及一第三儲存區且該資料信號包括一第一位元幀、一第二位元幀及一第三位元幀，於一第一時間至一第四時間的期間，該控制單元將該第一位元幀寫入至該第一儲存區；於該第四時間至一第七時間的期間，該控制單元將該第二位元幀寫入至該第二儲存區；於該第七時間至一第八時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出；於該第八時間至一第九時間的期間，該控制單元繼續將該第三位元幀寫入至該第三儲存區並從該第二儲存區讀取該第二位元幀後輸出；於該第九時間至一第十時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出；於該第十時間至一第十一時間的期間，該控制單元從該第三儲存區讀取該第三位元幀後輸出；於該第十一時間至一第十二時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出；於該第十二時間至一第十三時間的期間，該控制單元繼續將該第三位元幀寫入至該第三儲存區並從該第二儲存區讀取該第二位元幀後輸出；於該第十三時間至一第十四時間的期間，該控制單元將該第三位元幀寫入至該第三儲存區並從該第一儲存區讀取該第一位元幀後輸出。
- 如請求項2所述的微發光二極體顯示系統，還包括一第二列微發光二極體積體電路，其包括彼此串接的複數個微發光二極體積體電路，用以依序傳送該致能信號、該列資料信號及該移位時脈 信號，其中該第二列微發光二極體積體電路傳送的該致能信號的上升沿晚於該第一列微發光二極體積體電路傳送的該致能信號的上升沿。
- 如請求項1所述的微發光二極體顯示系統，其中該產生單元還根據該資料信號、該第一時脈信號及該第二時脈信號產生令牌信號，並由彼此串接的該複數個微發光二極體積體電路依序傳送該令牌信號。
- 如請求項10所述的微發光二極體顯示系統，其中該驅動器還包括：解碼單元，耦接該時脈資料恢復單元及該分頻單元，用以接收該資料信號及該第一時脈信號進行解碼後輸出；以及儲存單元，耦接於該解碼單元與該產生單元之間，用以儲存解碼後的該資料信號及該第一時脈信號以供該產生單元存取，且該儲存單元為線緩衝器。
- 如請求項11所述的微發光二極體顯示系統，其中該驅動器還包括：控制單元，耦接該儲存單元，用以控制該儲存單元的讀取/寫入動作；以及暫存單元，耦接該解碼單元，用以暫存產生該列資料信號、該第二時脈信號、該移位時脈信號及該令牌信號所需相關的參數設定。
- 如請求項10所述的微發光二極體顯示系統，其中每一個微發光二極體積體電路分別耦接複數個微發光二極體並根據該令牌 信號、該列資料信號及該移位時脈信號產生脈寬調變控制信號來控制該複數個微發光二極體發光。
- 如請求項1所述的微發光二極體顯示系統，其中彼此串接的該複數個微發光二極體積體電路還接收令牌信號並依序傳送該令牌信號。
- 如請求項14所述的微發光二極體顯示系統，其中該驅動器還包括：解碼單元，耦接該時脈資料恢復單元及該分頻單元，用以接收該資料信號及該第一時脈信號進行解碼後輸出；儲存單元，耦接該解碼單元，用以儲存解碼後的該資料信號及該第一時脈信號，且該儲存單元為線緩衝器；以及編碼單元，耦接於該儲存單元與該產生單元之間，用以對解碼後的該資料信號及該第一時脈信號進行編碼後傳送至該產生單元。
- 如請求項15所述的微發光二極體顯示系統，其中該驅動器還包括：控制單元，耦接該儲存單元，用以控制該儲存單元的讀取/寫入動作；以及暫存單元，耦接該解碼單元，用以暫存產生該列資料信號、該第二時脈信號、該移位時脈信號所需相關的參數設定。
- 如請求項14所述的微發光二極體顯示系統，其中每一個微發光二極體積體電路分別耦接複數個微發光二極體並根據該令牌 信號、該列資料信號及該移位時脈信號產生脈寬調變控制信號來控制該複數個微發光二極體發光。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112109615A TWI841295B (zh) | 2023-03-15 | 2023-03-15 | 微發光二極體顯示系統 |
| CN202310364201.9A CN118675446A (zh) | 2023-03-15 | 2023-04-07 | 微发光二极管显示系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112109615A TWI841295B (zh) | 2023-03-15 | 2023-03-15 | 微發光二極體顯示系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI841295B true TWI841295B (zh) | 2024-05-01 |
| TW202439276A TW202439276A (zh) | 2024-10-01 |
Family
ID=92076920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112109615A TWI841295B (zh) | 2023-03-15 | 2023-03-15 | 微發光二極體顯示系統 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118675446A (zh) |
| TW (1) | TWI841295B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202127422A (zh) * | 2020-01-10 | 2021-07-16 | 瑞鼎科技股份有限公司 | 微發光二極體顯示系統 |
| TW202131299A (zh) * | 2020-01-31 | 2021-08-16 | 南韓商矽工廠股份有限公司 | 源極驅動器積體電路、顯示裝置及操作顯示裝置的方法 |
| US20210365230A1 (en) * | 2020-05-21 | 2021-11-25 | Magnachip Semiconductor, Ltd. | Cascaded display driver ic and multi-vision display device including the same |
| CN113781953A (zh) * | 2020-05-22 | 2021-12-10 | 华源智信半导体(深圳)有限公司 | 具有分布式驱动器电路和传感器的阵列的显示装置 |
| US20220059010A1 (en) * | 2015-06-05 | 2022-02-24 | Apple Inc. | Emission control apparatuses and methods for a display panel |
| CN114999409A (zh) * | 2022-06-21 | 2022-09-02 | 南京英科迪微电子科技有限公司 | Mini LED背光控制电路、显示设备和方法 |
-
2023
- 2023-03-15 TW TW112109615A patent/TWI841295B/zh active
- 2023-04-07 CN CN202310364201.9A patent/CN118675446A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220059010A1 (en) * | 2015-06-05 | 2022-02-24 | Apple Inc. | Emission control apparatuses and methods for a display panel |
| TW202127422A (zh) * | 2020-01-10 | 2021-07-16 | 瑞鼎科技股份有限公司 | 微發光二極體顯示系統 |
| TW202131299A (zh) * | 2020-01-31 | 2021-08-16 | 南韓商矽工廠股份有限公司 | 源極驅動器積體電路、顯示裝置及操作顯示裝置的方法 |
| US20210365230A1 (en) * | 2020-05-21 | 2021-11-25 | Magnachip Semiconductor, Ltd. | Cascaded display driver ic and multi-vision display device including the same |
| CN113781953A (zh) * | 2020-05-22 | 2021-12-10 | 华源智信半导体(深圳)有限公司 | 具有分布式驱动器电路和传感器的阵列的显示装置 |
| CN114999409A (zh) * | 2022-06-21 | 2022-09-02 | 南京英科迪微电子科技有限公司 | Mini LED背光控制电路、显示设备和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202439276A (zh) | 2024-10-01 |
| CN118675446A (zh) | 2024-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101056213B1 (ko) | 구동부 및 이를 이용한 유기전계발광 표시장치 | |
| JP3979716B2 (ja) | クロック同期型メモリ装置及びそのスケジューラ回路 | |
| US20210065603A1 (en) | Shift register and method of driving the same, gate driving circuit and display panel | |
| CN102314827A (zh) | 显示装置的驱动电路及其驱动方法 | |
| CN113903309B (zh) | 移位寄存器单元及其控制方法、栅极驱动电路 | |
| KR101790023B1 (ko) | 발광 장치의 발광을 제어하는 방법, 및 이를 구현하는 구동 시스템 | |
| TWI841295B (zh) | 微發光二極體顯示系統 | |
| US20080294855A1 (en) | Memory control system and memory data fetching method | |
| JP2006053560A (ja) | 平板表示装置用ソースドライバ及びソースドライバ内での画像データ圧縮送信方法 | |
| JP4708389B2 (ja) | クロック同期型メモリ装置及びそのスケジューラ回路 | |
| KR101575816B1 (ko) | 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템 | |
| US20030128620A1 (en) | Buffer using two-port memory | |
| CN106057124B (zh) | 信号产生电路及其方法 | |
| KR100605417B1 (ko) | 데이터 기록 제어 장치 | |
| US7295177B2 (en) | Display panel driving apparatus | |
| US20220351670A1 (en) | Display panel and driving method | |
| US20040125907A1 (en) | Real time clock with a power saving counter for embedded systems | |
| KR102302793B1 (ko) | MIP(memory inside pixel) 디스플레이를 포함하는 장치 | |
| JPH0876711A (ja) | 表示装置 | |
| KR20240085160A (ko) | 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러 | |
| JP2545830Y2 (ja) | Ｌｅｄ表示装置 | |
| JP2004061585A (ja) | 表示パネル駆動装置、表示制御装置および駆動装置 | |
| CN100373363C (zh) | 序列传输接口的仆装置、主控装置与其系统及方法 | |
| KR20090114617A (ko) | 반도체 메모리 소자 | |
| TW202524488A (zh) | 用於記憶體之操作方法 |