TWI841057B - 半導體元件的製備方法 - Google Patents

Abstract

本揭露提供一種半導體元件的製備方法。首先，一第一隔離層形成在一基底上，以及具有一開口的一第二隔離層形成在該第一隔離層上。一導電線結構形成在該第二隔離層的該開口中，藉此形成一接觸通孔在該第二隔離層與該導電線結構之間。一電漿氧化物層共形地形成在該導電線結構、該第一隔離層以及該接觸通孔上。一氮化物罩蓋層形成在該電漿氧化物層上以填充該接觸通孔。然後，多個氮離子引入到該氮化物罩蓋層圍繞該導電線結構的一表面中。執行一回蝕製程以移除該氮化物罩蓋層的一部分，藉此形成一重填接觸通孔在該第一隔離層與該導電線結構之間。

Description

半導體元件的製備方法

本申請案主張美國第17/829,518及17/829,699號專利申請案之優先權(即優先權日為「2022年6月1日」)，其內容以全文引用之方式併入本文中。

本揭露關於一種半導體元件的製備方法。特別是有關於一種具有較少或沒有底切蝕刻之半導體元件的製備方法。

半導體元件廣泛地用於電子產業。半導體元件可具有相對較小的尺寸、多功能特性及/或相對較低的製造成本。半導體元件技術的發展不斷進步，新一代半導體元件的設計比上一代變得更小、更複雜。

濕蝕刻製程通常用於製造半導體元件。濕刻蝕製程通常採用酸性溶液進行刻蝕，但刻蝕製程的缺點是化學反應不具有方向性，對周圍材料造成損傷，製程難以控制，可能形成未期望的底切。隨著元件的尺寸變小，在製備方法期間產生之未期望的底切所引起的缺陷的影響可能會變得更加嚴重，並且可能相對應地影響製造良率。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體結構的製備方法，包括形成一第一隔離層在一基底上；形成具有一開口的一第二隔離層在該第一隔離層上；形成一導電線結構在該第二隔離層的該開口中，藉此形成一接觸通孔在該第二隔離層與該導電線結構之間；共形地形成一電漿氧化物層在該導電線結構、該第二隔離層與該接觸通孔上；形成一氮化物罩蓋層在該電漿氧化物層上，該氮化物罩蓋層填充該接觸通孔；將多個氮離子引入該氮化物罩蓋層圍繞該導電線結構的一表面中；以及執行一回蝕製程以移除該氮化物罩蓋層的一部分，藉此形成一重填接觸通孔在該第二隔離層與該導電線結構之間。

本揭露之另一實施例提供一種半導體元件的製備方法，包括形成具有一位元線接觸點的一第一隔離層在一基底上；形成具有一位元線開口的一第二隔離層在該第一隔離層上；形成一位元線結構在該位元線開口中，該位元線結構電性連接到該位元線接觸點，且一接觸通孔圍繞該位元線結構而形成並部分暴露該位元線接觸點的一表面；共形地形成一氮化物間隙子層在該位元線結構、該第二隔離層以及該接觸通孔上；共形地形成一電漿氧化物層在該氮化物間隙子層上；形成一氮化物罩蓋層在該電漿氧化物層上，該氮化物罩蓋層填充該接觸通孔；將多個氮離子引入到該氮化物間隙子層圍繞該位元線結構的一表面中；以及執行一回蝕製程以移除該氮化物罩蓋層的一部分，藉此形成一重填接觸通孔在該第二隔離層與該位元線結構之間。

在一些實施例中，該等氮離子以一均勻集中分布而引入到該氮化物罩蓋層的該表面中。

在一些實施例中，該等氮離子以一非均勻集中分布而引入到該氮化物罩蓋層的該表面中。

在一些實施例中，藉由一離子植入製程而執行將該等氮離子引入到該氮化物罩蓋層的該表面中。

在一些實施例中，將該等氮離子引入到該氮化物罩蓋層的該表面中的方法包括：形成一圖案化遮罩層在該氮化物罩蓋層上，該圖案化遮罩層具有相對應該接觸穿孔的一孔洞；將該等氮離子經由該圖案化遮罩層的該孔洞而摻雜進入該氮化物罩蓋層的該表面中；以及移除該圖案化遮罩層。

在一些實施例中，該第一隔離層具有一導電接觸點，設置在該第二隔離層中之該開口下方。

在一些實施例中，形成具有一開口的該第二隔離層的方法包括：形成一第二隔離層在該第一隔離層上；以及形成一開口在該第二隔離層中以暴露在該第一隔離層中之該導電接觸點的一上表面，其中該開口的一寬度大於該導電接觸點之該上表面的一寬度。

在一些實施例中，該導電接觸點的一上表面藉由在該第二隔離層中的該開口而完全暴露。

在一些實施例中，該導電接觸點的一上表面藉由在該接觸通孔而部分暴露。

在一些實施例中，該接觸通孔圍繞該導電線結構。

在一些實施例中，在形成該電漿氧化物層之前，該製備方法還包括共形地形成一氮化物間隙子層在該導電線結構、該第二隔離層以及該接觸通孔上。

在一些實施例中，該電漿氧化物層共形地設置在該氮化物間隙子層上。

在一些實施例中，藉由使用包括磷酸的一濕蝕刻劑而執行回蝕製程。

在一些實施例中，藉由使用該電漿氧化物層當作一蝕刻終止層而執行該回蝕製程。

在一些實施例中，該重填接觸通孔的一上表面是一平坦表面。

在該半導體結構或該半導體元件的製備方法中，執行一氮離子植入製程以在該氮化物罩蓋層中產生不同的密度分佈，並增加圍繞該導電線結構之該氮化物罩蓋層的密度。將該等氮離子植入到該氮化物罩蓋層的可能發生一底切的一部分中，以便在該回蝕製程之後形成一大致平坦的表面。藉由在該回蝕製程之前使用該氮離子植入製程，可避免或減少由未期望之底切引起的缺陷，並且可相對應地提高製造良率。因此，可提高元件效能。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

10:製備方法

20:半導體結構

100:製備方法

101:基底

103:第一隔離層

105:導電接觸點

107:第二隔離層

109:開口

111:下導電材料層

113:上導電材料層

114:導電線結構

115:下導電線結構

117:上導電線結構

119:接觸通孔

121:氮化物間隙子層

123:電漿氧化物層

125:氮化物罩蓋層

126:圖案化遮罩層

127:重填接觸通孔

128:孔洞

130:氮離子植入製程

200:半導體元件

201:基底

203:絕緣組件

205:主動區

207:字元線

208:下層

209:阻障層

211:上層

213:第一摻雜區

215:第二摻雜區

217:第一隔離層

219:位元線接觸點

221:第二隔離層

223:位元線開口

225:下導電材料層

227:上導電材料層

228:位元線結構

229:下位元線結構

231:上位元線結構

233:接觸通孔

235:氮化物間隙子層

236:圖案化遮罩層

237:電漿氧化物層

238:孔洞

239:氮化物罩蓋層

240:氮離子植入製程

241:重填接觸通孔

P1:部分

P2:部分

S1:上表面

S2:表面

S3:表面

S4:上表面

S5:表面

S6:表面

S11:步驟

S13:步驟

S15:步驟

S17:步驟

S19:步驟

S21:步驟

S23:步驟

S31:步驟

S33:步驟

S35:步驟

S37:步驟

S39:步驟

S41:步驟

S43:步驟

W1:寬度

W2:寬度

W3:寬度

W4:寬度

藉由參考詳細描述以及申請專利範圍可獲得對本揭露之更完整的理解。本揭露還應理解為與圖式的元件編號相關聯，圖式的元件編號是在整個描述中代表類似的元件。

圖1是流程示意圖，例示本揭露一些實施例之半導體結構的製備方法。

圖2到圖9是剖視示意圖，例示本揭露一些實施例用於製備半導體結構之方法的一或多個階段。

圖10是流程示意圖，例示本揭露一些實施例之半導體元件的製備方法。

圖11到圖19是剖視示意圖，例示本揭露一些實施例用於製備半導體元件之方法的一或多個階段。

現在使用特定語言描述附圖中所示之本揭露的實施例或例子。應當理解，本揭露的範圍無意由此受到限制。所描述之實施例的任何修改或改良，以及本文件中描述之原理的任何進一步應用，所屬技術領域中具有通常知識者都認為是通常會發生的。元件編號可以在整個實施例中重複，但這並不一定意味著一個實施例的特徵適用於另一實施例，即使它們共享相同的元件編號。

本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、 步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。

應當理解，當一個元件被稱為形成在另一個元件「之上(on)」、「上方(above)」、「之下(below)」或「下方(underneath」時，它可以藉由生長、沉積、蝕刻、附著、連接或耦接而直接地或間接地形成在所給定之元件之上或之下。

應當理解，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此，以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二裝置、部件、區域、層或部分，而不背離本文所教示。

除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中，以 表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，為精確地相同的、相等的，或是平坦的，或者是其可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異可因為製造流程而發生。

圖1是流程示意圖，例示本揭露一些實施例之半導體結構20的製備方法10。製備方法10可避免或顯著減少由顆粒所引起的缺陷。製備方法10可以作為多個步驟來執行。應當理解，製備方法10可包括相同、更多或更少的步驟。應當理解，製備方法10可由一件或多件半導體製造設備或製造工具來執行。在一些實施例中，製備方法10包括操作(步驟)S11、S13、S15、S17、S19、S21以及S23。圖1的步驟S11到S23將結合下列圖式進行詳細說明。

圖2到圖9是剖視示意圖，例示本揭露一些實施例用於製備半導體結構20之方法的一或多個階段。請參考圖1及圖2，在步驟S11，提供一基底101，以及一第一隔離層103形成在基底101上。基底101可包含一半導體材料，例如矽、摻雜矽、矽鍺、絕緣體上覆矽、藍寶石上覆矽或碳化矽，但並不以此為限。第一隔離層103可包含氮化矽、氧化矽、氮氧化矽或其組合，但並不以此為限。

請參考圖1、圖3以及圖4，在步驟S13，具有一開口109的一第二隔離層107形成在第一隔離層上。請參考圖3，一導電接觸點105可形成在第一隔離層103中。可形成多個導電接觸點(圖未示)，但在圖3中僅顯示一個導電接觸點105。藉由使用一微影製程而執行該製備方法，以圖案化第一隔離層103，進而界定導電接觸點105的位置。在該微影製程之 後，可執行一蝕刻製程，例如一非等向性乾蝕刻製程，以形成一接觸孔(圖未示)在第一隔離層103中。在該蝕刻製程之後，一導電材料層(圖未示)藉由一沉積製程而沉積在用於形成導電接觸點105的該接觸孔中，該導電材料層例如鋁、銅、鎢、鈷或其他適合的金屬或金屬合金，而該蝕刻製程例如化學氣相沉積、物理氣相沉積、噴濺或類似的製程。在該沉積製程之後，可執行一平坦化製程，例如化學機械研磨，以移除多餘的材料並提供一大致平坦表面給接下來的處理步驟。

請參考圖4，第一隔離層103在第二隔離層107中的開口109之下可具有一導電接觸點105。具有開口109的第二隔離層107形成在第一隔離層103上，以使導電接觸點105的一上表面S1經由開口109而暴露。導電接觸點105的一上表面S1經由開口109而完全或部分暴露。多個開口(圖未示)可形成在一相對應的導電接觸點上，但在途4中僅顯示一個開口109。請參考圖4，藉由形成一第二隔離層107在第一隔離層103上而執行該製備方法。第二隔離層107可包含與第一隔離層103相同的材料，但並不以此為限。一微影製程可用於圖案化第二隔離層107，以界定開口109的位置。在該微影製程之後，可執行一蝕刻製程，例如一非等向性乾蝕刻製程，以形成開口109在第二隔離層107中。開口109可稱為一位元線開口。開口109具有一寬度W1，其大於或大致相同於導電接觸點105的一寬度W2，以使導電接觸點105的一上表面S1藉由開口109而完全暴露。寬度W1可為在開口109之任何位置的一寬度。寬度W1可為開口109的最大或最小寬度。寬度W2可為在導電接觸點105之任何位置的一寬度。寬度W2可為導電接觸點105的最大或最小寬度。在一些實施例中，開口109的最小寬度大於導電接觸點105之上表面S1的寬度。開口109足夠寬以有利於 在接下來的步驟中在其中形成一導電線結構。開口109可具有一剖面形狀，例如一矩形、一正方形、一上寬下窄形狀，但並不以此為限。開口109亦可具有一類孔或類井形狀。開口109可具有一傾斜側壁、一大致垂直側壁，但並不以此為限。

請參考圖1、圖5及圖6，在步驟S15，一導電線結構114形成在第二隔離層107的開口109中，其中導電線結構114覆蓋導電接觸點105之上表面S1的一部分，藉此形成一接觸通孔119在第二隔離層107與導電線結構114之間。導電線結構114可為一單層或是一堆疊。在圖5及圖6中顯示導電線結構114包括兩個導電材料層。請參考圖5，可執行該製備方法以經由一沉積製程而形成一下導電材料層111在開口109中與在第二隔離層107上，以及形成一上導電材料層113在下導電材料層111上。下導電材料層111可為一單層或是一多層，但並不以此為限，該單層包括摻雜多晶矽、一金屬、一金屬矽化物或是一金屬化合物，而該多層包括上述材料的任意組合。上導電材料層113可包括一金屬或是一金屬化合物，但並不以此為限。一阻障層(圖未示)可形成在下導電材料層111與上導電材料層113之間。該阻障層包含氮化鈦或氮化鈦鎢，但並不以此為限。

請參考圖6，該製備方法可經由一蝕刻製程而依次圖案化上導電材料層113與下導電材料層111來形成具有下導電線結構115與上導電線結構117的導電線結構114。藉由使用圖案化遮罩層(圖未示)作為一遮罩來執行蝕刻製程以圖案化上導電材料層113與下導電材料層111。因此，兩個圖案化導電材料層共同形成導電線結構114。下導電線結構115與上導電線結構117可具有以一維方式水平延伸的一線形狀，或一類插頭形狀或類柱狀形狀。導電線結構114具有比導電接觸點105窄的一寬度， 使得暴露導電接觸點105之上表面S1的一部分。在形成導電線結構114之後，在第二隔離層107與導電線結構114之間形成接觸通孔119並圍繞導電線結構114。導電接觸點105的上表面S1亦經由接觸通孔119而部分暴露。為了避免接觸通孔119影響該半導體結構的電性或特性，必須在接下來的步驟中重新填充接觸通孔119。

請參考圖1及圖7，在步驟S17，一電漿氧化物層123共形地形成在導電線結構114、第二隔離層107以及接觸通孔119上。電漿氧化物層123覆蓋導電線結構114、第二隔離層107以及接觸通孔119之各暴露的表面。在形成一電漿氧化物層123之前，一氮化物間隙子層121可共形地沉積在導電線結構114、第二隔離層107以及接觸通孔119上，且然後電漿氧化物層123共形地設置在氮化物間隙子層121上。氮化物間隙子層121可形成在導電線結構114的各側壁上。氮化物間隙子層121可包含氮化矽。電漿氧化物層123可包括氧化矽、二氧化矽、氟氧化矽或是氮氧化矽，但並不以此為限。電漿氧化物層123的製作技術可包含電漿加強化學氣相沉積、高密度電漿化學氣相沉積，或是熱電漿化學氣相沉積，但並不以此為限。

請參考圖1及圖8，在步驟S19及S21，一氮化物罩蓋層125形成在電漿氧化物層123上，氮化物罩蓋層125填充到接觸通孔119中，且然後將多個氮離子引入到氮化物罩蓋層125圍繞導電線結構114的的一表面S2。接觸通孔119必須用氮化物罩蓋層125填充以避免可能發生的突破。氮化物罩蓋層125形成在接觸通孔119中以及電漿氧化物層123上。氮化物罩蓋層125足夠厚，使得完全重新填充接觸通孔119。氮化物罩蓋層125包含氮化矽。

然後，在氮化物罩蓋層125以及導電線結構114上形成一圖案化遮罩層126。圖案化遮罩層126具有對應於接觸通孔119之位置的一孔洞128。圍繞導電線結構114之氮化物罩蓋層125的一上表面S2藉由孔洞128而暴露。執行一氮離子植入製程130以經由孔洞128而將該等氮離子引入氮化物罩蓋層125之暴露的表面S2。將該等氮離子植入氮化物罩蓋層125的一底部。氮離子植入製程130的劑量與能量不受限制，可依據需要而進行調整。摻雜有該等氮離子之氮化物罩蓋層125的表面S2比氮化物罩蓋層125的其他部分更緊密。氮離子摻雜氮化物罩蓋層的密度大於未摻雜氮化物罩蓋層的密度。氮離子摻雜氮化物罩蓋層的密度是未摻雜氮化物罩蓋層的大約兩倍、大約三倍或更多。可以均勻或不均勻的濃度分佈將該等氮離子引入氮化物罩蓋層125的表面S2。然後移除圖案化遮罩層126。

請參考圖1及圖9，在步驟S23，執行一回蝕製程以移除氮化物罩蓋層125的一部分P1，藉此在第二隔離層107與導電線結構114之間形成一重填接觸通孔127。完全移除氮化物罩蓋層125，除了在接觸通孔119中的覆蓋層之外。執行該回蝕製程以移除在接觸通孔119上的氮化物罩蓋層125。執行該回蝕製程以移除氮化物罩蓋層125，直到暴露電漿氧化物層123為止並形成重填接觸通孔127。電漿氧化物層123用作一蝕刻終止層。在該回蝕製程中，氮化物罩蓋層125的角落由於表面積原因是蝕刻最慢的位置，因此必須增加氮化物罩蓋層125之底部上的刻蝕時間；然而，由於長期蝕刻，這可能導致損壞圍繞導電線結構114的氮化物罩蓋層125，因此形成一未預期的底切(圖未示)。藉由在該回蝕製程之前執行氮離子植入製程，可增加圍繞導電線結構114之氮化物罩蓋層125的表面S2之密度。因此，重填接觸通孔127的一表面S3可為一大致平坦表面，並且 不會形成一未期望的底切。藉由使用包含磷酸的一濕蝕刻劑來執行該回蝕製程。該回蝕製程是在溫度超過約160℃，例如約165℃的一浸浴中用熱磷酸蝕刻執行的一等向性移除製程。

請參考圖9，在執行該氮離子植入製程以及該回蝕製程之後，重填接觸通孔127具有一平坦表面。重填接觸通孔127不具有一底切表面。藉由使用該氮離子植入製程來改變氮化物罩蓋層125的密度，可避免在接下來的製程中產生由傳統未預期之底切引起的缺陷。此外，使用該等氮離子作為摻雜物並不會影響該半導體結構的電性與效能。由於可有效地避免或減少由未期望之底切引起的缺陷，因此可以相對應地提高製造良率。

圖10是流程示意圖，例示本揭露一些實施例之半導體元件200的製備方法100。製備方法100可避免或顯著減少由粒子所引起的缺陷。製備方法100可作為多個步驟來執行。應當理解，製備方法100可包括相同、更多或更少的步驟。。應當理解，製備方法100可以由一件或多件半導體製造設備或製造工具來執行。在一些實施例中，製備方法100包括操作(步驟)S31、S33、S35、S37、S39、S41以及S43。圖10的步驟S31到S43將結合下列圖式進行詳細說明。

圖11到圖19是剖視示意圖，例示本揭露一些實施例用於製備半導體元件200之方法的一或多個階段。在一些實施例中，圖11到圖19中的一些相對應於圖2到圖9，並且在這些圖式中，省略了關於相同部件或元件的類似描述。請參考圖10及圖11，界定一主動區205的一絕緣組件203形成在一基底201上。當在圖式中顯示兩個絕緣組件203以及一個主動區205，其應當理解，基底201可包括任何適當數量的絕緣組件203與主動 區205。其他部件或元件可包括該半導體元件中的任何適當數量。多個絕緣組件203在一剖視圖中相互分離，並界定出多個主動區205。可藉由執行一淺溝隔離(STI)製程來執行絕緣組件203的形成。多個絕緣組件203可包含一隔離材料，例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽或是摻氟矽酸鹽，但並不以此為限。

請參考圖10及圖12，一字元線207可形成在基底201中。當兩個字元線207顯示在圖式中時，其應當理解，基底201可包括任何適當數量的字元線207。在一些實施例中，多個字元線207中的每一個可包括一下層208以及一上層211。舉例來說，下層208可包含氧化矽、氮氧化矽、氧化氮化矽或氮化矽，但並不以此為限。舉例來說，上層211可包含摻雜多晶矽、金屬材料、金屬矽化物，但並不以此為限。在一些實施例中，一阻障層209可形成在字元線207與基底201之間。然後，多個摻雜區可形成在基底201的該等主動區205中。多個摻雜區可包括一第一摻雜區213以及一第二摻雜區215。第一摻雜區213設置在兩個相鄰字元線207之間。多個第二摻雜區215分別設置在多個絕緣組件203與多個字元線207之間。第一摻雜區213與第二摻雜區215分別摻雜有一摻雜物，例如磷、砷或銻。

請參考圖10及圖13，在步驟S31，一第一隔離層217形成在基底201上，以及一位元線接觸點219形成在第一隔離層217中。位元線接觸點219設置在基底201的第一摻雜區213上方。位元線接觸點219設置在第一摻雜區213上且電性連接到第一摻雜區213。

請參考圖10及圖14，在步驟S33，具有一位元線開口223的一第二隔離層221形成在第一隔離層217上，以使位元線接觸點219的一上 表面S4經由位元線開口223而暴露。請參考圖14，藉由形成一第二隔離層221在第一隔離層217上而執行該製備方法。一微影製程可用於圖案化第二隔離層221，以界定位元線開口223的位置。在該微影製程之後，可執行一蝕刻製程，例如一非等向性該蝕刻製程，以形成位元線開口223在第二隔離層221中。位元線開口223可稱為一位元線開口。位元線開口223具有一寬度W3，其大於或大致相同於位元線接觸點219的一寬度W4，以使位元線接觸點219的一上表面S4藉由位元線開口223而完全暴露。寬度W3可為在位元線開口223之任何位置處的一寬度。寬度W3可為位元線開口223的最大或最小寬度。寬度W4可為在位元線接觸點219之任何位置處的一寬度。寬度W4可為位元線接觸點219的最大或最小寬度。在一些實施例中，位元線開口223的一最小寬度大於位元線接觸點219之上表面S4的一寬度。位元線開口223足夠寬，以有利於在接下來的步驟中在其中形成一導電線結構。位元線開口223可具有一剖面形狀，例如一矩形、一正方形、一上寬下窄形狀，但並不以此為限。位元線開口223之下表面的一寬度大致或大於位元線接觸點219之上表面的一寬度。位元線開口223亦可具有一類孔或類井形狀。位元線開口223可具有一傾斜側壁、一大致垂直側壁，但並不以此為限。

請參考圖10、圖15及圖16，在步驟S35，一位元線結構228形成在第二隔離層221的位元線開口223中，其中位元線結構228覆蓋位元線接觸點219之上表面S4的一部分，藉此形成一接觸通孔233在第二隔離層221與位元線結構228之間。位元線結構228可為一單層或是一堆疊。在圖15及圖16中顯示位元線結構228包括兩個導電材料層。請參考圖15，可執行該製備方法以經由一沉積製程而形成一下導電材料層225在位 元線開口223中與在第二隔離層221上，以及形成一上導電材料層227在下導電材料層225上。下導電材料層225可為一單層或是一多層，但並不以此為限，該單層包括摻雜多晶矽、一金屬、一金屬矽化物或是一金屬化合物，而該多層包括上述材料的任意組合。上導電材料層227可包括一金屬或是一金屬化合物，但並不以此為限。一阻障層(圖未示)可形成在下導電材料層225與上導電材料層227之間。該阻障層包含氮化鈦或氮化鈦鎢，但並不以此為限。

請參考圖16，該製備方法可經由一蝕刻製程而依次圖案化上導電材料層227與下導電材料層225來形成具有一下位元線結構229與一上位元線結構231的一位元線結構228。藉由使用一圖案化遮罩層(圖未示)作為一遮罩來執行一蝕刻製程以圖案化上導電材料層227與下導電材料層225。因此，兩個圖案化導電材料層共同形成位元線結構228。下位元線結構229與上位元線結構231可具有以一維方式水平延伸的一線形狀，或一類插頭形狀或類柱狀形狀。位元線結構228具有比位元線接觸點219更窄的一寬度，使得暴露位元線接觸點219之上表面S4的一部分。在形成位元線結構228之後，在第二隔離層221與位元線結構228之間形成一接觸通孔233並圍繞位元線結構228。位元線接觸點219的上表面S4亦經由接觸通孔233而部分暴露。為了避免接觸通孔233影響該半導體結構的電性或特性，必須在接下來的步驟中重新填充接觸通孔233。

請參考圖10及圖17，在步驟S37與S39，一氮化物間隙子層235共形地形成在位元線結構228、第二隔離層221以及接觸通孔233上，然後一電漿氧化物層237共形地形成在氮化物間隙子層235上。氮化物間隙子層235可形成在位元線結構228的各側壁上。氮化物間隙子層235 可包含氮化矽。電漿氧化物層237可包括氧化矽、二氧化矽、氟氧化矽或是氮氧化矽，但並不以此為限。電漿氧化物層237的製作技術可包含電漿加強化學氣相沉積、高密度電漿化學氣相沉積或是熱電漿化學氣相沉積，但並不以此為限。

請參考圖10及圖18，在步驟S41，一氮化物罩蓋層239形成在電漿氧化物層237上，氮化物罩蓋層239填充進入接觸通孔233中，然後多個氮離子引入到氮化物罩蓋層239圍繞位元線結構228的一表面S5中。接觸通孔233必須用氮化物罩蓋層239進行填充，以便避免可能發生的突破。氮化物罩蓋層239形成在接觸通孔233中以及在電漿氧化物層237上。氮化物罩蓋層239足夠厚，以便完全重新填充接觸通孔233。氮化物罩蓋層239包含氮化矽。

然後，一圖案化遮罩層236形成在氮化物罩蓋層239與位元線結構228上。圖案化遮罩層236具有對應於接觸通孔233之位置的一孔洞238。圍繞位元線結構228之氮化物罩蓋層239的一上表面S5藉由孔洞238而暴露。執行一氮離子植入製程240以經由孔洞238而將該等氮離子引入氮化物罩蓋層239之暴露的表面S5。將該等氮離子植入氮化物罩蓋層239的一底部。氮離子植入製程240的劑量與能量不受限制，可依據需要而進行調整。摻雜有該等氮離子之氮化物罩蓋層239的表面S5比氮化物罩蓋層239的其他部分更緊密。氮離子摻雜氮化物罩蓋層的密度大於未摻雜氮化物罩蓋層的密度。氮離子摻雜氮化物罩蓋層的密度是未摻雜氮化物罩蓋層的大約兩倍、大約三倍或更多。可以均勻或不均勻的濃度分佈將該等氮離子引入氮化物罩蓋層239的表面S5。然後移除圖案化遮罩層236。

請參考圖10及圖19，在步驟S45，執行一回蝕製程以移除 氮化物罩蓋層239的一部分P2，藉此在第二隔離層221與位元線結構228之間形成一重填接觸通孔241。完全移除氮化物罩蓋層239，除了在接觸通孔233中的覆蓋層之外。執行該回蝕製程以移除在接觸通孔233上的氮化物罩蓋層239。執行該回蝕製程以移除氮化物罩蓋層239，直到暴露電漿氧化物層237為止並形成一重填接觸通孔241。電漿氧化物層237用作一蝕刻終止層。在該回蝕製程中，氮化物罩蓋層239的角落由於表面積原因是蝕刻最慢的位置，因此必須增加氮化物罩蓋層239之底部上的刻蝕時間；然而，由於長期蝕刻，這可能導致損壞圍繞位元線結構228的氮化物罩蓋層239，因此形成一未預期的底切(圖未示)。藉由在該回蝕製程之前執行氮離子植入製程，可增加圍繞位元線結構228之氮化物罩蓋層239的表面S5之密度。因此，重填接觸通孔241的一表面S6可為一大致平坦表面，並且不會形成一未期望的底切。藉由使用包含磷酸的一濕蝕刻劑來執行該回蝕製程。該回蝕製程是在溫度超過約160℃，例如約165℃的一浸浴中用熱磷酸蝕刻執行的一等向性移除製程。

請參考圖19，在執行該氮離子植入製程以及該回蝕製程之後，重填接觸通孔241具有一平坦表面。重填接觸通孔241不具有一底切表面。藉由使用該氮離子植入製程來改變氮化物罩蓋層239的密度，可避免在接下來的製程中產生由傳統未預期之底切引起的缺陷。此外，使用該等氮離子作為摻雜物並不會影響該半導體結構的電性與效能。由於可有效地避免或減少由未期望之底切引起的缺陷，因此可以相對應地提高製造良率。

在該半導體結構或該半導體元件的製備方法中，執行一氮離子植入製程以在該氮化物罩蓋層中產生不同的密度分佈，並增加圍繞該 導電線結構之該氮化物罩蓋層的密度。將該等氮離子植入到該氮化物罩蓋層的可能發生一底切的一部分中，以便在該回蝕製程之後形成一大致平坦的表面。藉由在該回蝕製程之前使用該氮離子植入製程，可避免或減少由未期望之底切引起的缺陷，並且可相對應地提高製造良率。因此，可提高元件效能。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

20:半導體結構 101:基底 103:第一隔離層 105:導電接觸點 107:第二隔離層 114:導電線結構 115:下導電線結構 117:上導電線結構 121:氮化物間隙子層 123:電漿氧化物層 127:重填接觸通孔 P1:部分 S3:表面

Claims (15)

1. 一種半導體結構的製備方法，包括：形成一第一隔離層在一基底上；形成具有一開口的一第二隔離層在該第一隔離層上；形成一導電線結構在該第二隔離層的該開口中，藉此形成一接觸通孔在該第二隔離層與該導電線結構之間；共形地形成一電漿氧化物層在該導電線結構、該第二隔離層與該接觸通孔上；形成一氮化物罩蓋層在該電漿氧化物層上，該氮化物罩蓋層填充該接觸通孔；將多個氮離子引入該氮化物罩蓋層圍繞該導電線結構的一表面中；以及執行一回蝕製程以移除該氮化物罩蓋層的一部分，藉此形成一重填接觸通孔在該第二隔離層與該導電線結構之間。
2. 如請求項1所述之製備方法，其中該等氮離子以一均勻集中分布而引入到該氮化物罩蓋層的該表面中。
3. 如請求項1所述之製備方法，其中該等氮離子以一非均勻集中分布而引入到該氮化物罩蓋層的該表面中。
4. 如請求項1所述之製備方法，其中藉由一離子植入製程而執行將該等 氮離子引入到該氮化物罩蓋層的該表面中。
5. 如請求項1所述之製備方法，其中將該等氮離子引入到該氮化物罩蓋層的該表面中包括：形成一圖案化遮罩層在該氮化物罩蓋層上，該圖案化遮罩層具有相對應該接觸通孔的一孔洞；將該等氮離子經由該圖案化遮罩層的該孔洞而摻雜進入該氮化物罩蓋層的該表面中；以及移除該圖案化遮罩層。
6. 如請求項1所述之製備方法，其中該第一隔離層具有一導電接觸點，設置在該第二隔離層中之該開口下方。
7. 如請求項6所述之製備方法，其中形成具有一開口的該第二隔離層包括：形成一第二隔離層在該第一隔離層上；以及形成一開口在該第二隔離層中以暴露在該第一隔離層中之該導電接觸點的一上表面，其中該開口的一寬度大於該導電接觸點之該上表面的一寬度。
8. 如請求項6所述之製備方法，其中該導電接觸點的一上表面藉由在該第二隔離層中的該開口而完全暴露。
9. 如請求項6所述之製備方法，其中該導電接觸點的一上表面藉由在該接觸通孔而部分暴露。
10. 如請求項1所述之製備方法，其中該接觸通孔圍繞該導電線結構。
11. 如請求項1所述之製備方法，其中在形成該電漿氧化物層之前，該製備方法還包括共形地形成一氮化物間隙子層在該導電線結構、該第二隔離層以及該接觸通孔上。
12. 如請求項11所述之製備方法，其中該電漿氧化物層共形地設置在該氮化物間隙子層上。
13. 如請求項1所述之製備方法，其中藉由使用包括磷酸的一濕蝕刻劑而執行回蝕製程。
14. 如請求項1所述之製備方法，其中藉由使用該電漿氧化物層當作一蝕刻終止層而執行該回蝕製程。
15. 如請求項1所述之製備方法，其中該重填接觸通孔的一上表面是一平坦表面。